CN112038416B - 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 - Google Patents
基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN112038416B CN112038416B CN202010964527.1A CN202010964527A CN112038416B CN 112038416 B CN112038416 B CN 112038416B CN 202010964527 A CN202010964527 A CN 202010964527A CN 112038416 B CN112038416 B CN 112038416B
- Authority
- CN
- China
- Prior art keywords
- type
- film
- etching
- nio
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 89
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 39
- 238000004140 cleaning Methods 0.000 claims description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 26
- 239000008367 deionised water Substances 0.000 claims description 25
- 229910021641 deionized water Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 19
- 238000001020 plasma etching Methods 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 238000001035 drying Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 14
- 238000005406 washing Methods 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 11
- 238000005566 electron beam evaporation Methods 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000011010 flushing procedure Methods 0.000 claims description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 229910015844 BCl3 Inorganic materials 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 239000003960 organic solvent Substances 0.000 claims description 3
- 239000007888 film coating Substances 0.000 claims 1
- 238000009501 film coating Methods 0.000 claims 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 6
- 238000007664 blowing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- 238000000861 blow drying Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于p型NiO薄膜和斜面终端结构的肖特基二极管，主要解决现有肖特基二极管器件击穿电压过低无法广泛应用在高压高功率器件中的问题。其自下而上包括：欧姆接触金属Au层、欧姆接触金属Ti层、高掺杂n型Ga2O3衬底、低掺杂n型Ga2O3薄膜和p型NiO薄膜，该低掺杂n型Ga2O3薄膜两侧刻有斜面终端结构，p型NiO薄膜两侧刻有斜面终端结构，p型NiO薄膜中间设有深度至低掺杂n型Ga2O3薄膜的凹槽，凹槽和p型NiO薄膜上设有肖特基电极Ni层和肖特基电极Au层。本发明避免了在反向关断时随着电压的增加在肖特基结边缘处电场过度集中分布的问题，提高了击穿电压，可用作功率器件和高压开关器件。
Description
技术领域
本发明属于微电子器件技术领域，特别涉及一种肖特基二极管，可用作功率器件和高压开关器件。
背景技术
氧化镓(Ga2O3)半导体材料具有超宽的禁带宽度(约为4.8eV)和超高临界击穿场强(约为8MV/cm)。国际上通常采用巴利加(Baliga)优值来评价材料适合功率器件的程度，Ga2O3的巴利加优值是GaN的4倍，是SiC的10倍，是Si的3444倍，即在具有相同导通电阻的情况下，Ga2O3具有更高的耐压能力。此外，相比于GaN和SiC衬底，Ga2O3单晶衬底可通过提拉法、浮区法和倒模法等方法生长，具有低成本优势；同时，Ga2O3的n型可控掺杂更容易实现，因此Ga2O3是新一代功率半导体材料强有力的竞争者。
为了提高Ga2O3肖特基二极管器件的性能，就必须提高器件在反向关断状态下的击穿电压，而Ga2O3二极管器件的击穿主要发生在电场分布集中的肖特基结的边缘终端，因此要提高器件的击穿电压，必须使肖特基结处的电场重新分布。为此，人们通过加入斜面结构使得器件在开关比仍然大于109的前提下，击穿电压从40V提高至500V以上，如图1所示。然而，单纯通过加入斜面结构只能使器件在肖特基接触边缘的电场强度分布在二维结构上得到优化，击穿电压仍达不到高压工作的需求，从而限制了Ga2O3肖特基二极管在高压高功率器件中的应用。
发明内容
本发明的目的在于针对上述现有Ga2O3肖特基二极管的不足，提出一种基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法，以使肖特基接触边缘的电场强度均匀分布在三维结构上，避免在反向关断时随着电压的增加肖特基结的边缘处承受的电场强度尖锐集中分布，实现对击穿电压的大幅度提高，满足高压高功率器件的应用要求。
为实现上述目的，本发明基于p型NiO薄膜和斜面终端结构的肖特基二极管，自下而上包括：欧姆接触金属Au层、欧姆接触金属Ti层、高掺杂n型Ga2O3衬底和低掺杂n型Ga2O3薄膜，其特征在于：低掺杂n型Ga2O3薄膜的上面设有p型NiO薄膜，该p型NiO薄膜的边缘刻有斜面终端结构，中间设有深度至低掺杂n型Ga2O3薄膜的凹槽，凹槽和p型NiO薄膜的表面依次设有肖特基电极Ni层和肖特基电极Au层。
作为优选，所述n型Ga2O3衬底的掺杂浓度为1018cm-3-1019cm-3。
作为优选，所述低掺杂n型Ga2O3薄膜，其掺杂浓度为1016cm-3-1017cm-3，厚度为1-10μm，且两端采用斜面结构，该斜面高度为400-600nm，倾斜角度为40°-60°。
作为优选，所述所述p型NiO薄膜，其掺杂浓度为1×1017cm-3-9×1017cm-3，厚度为100-200nm，且两端斜面结构的倾斜角度为40°-60°，高度为100-200nm，中间凹槽的高度为100-200nm。
作为优选，所述欧姆接触Au金属层的厚度为100-200nm，欧姆接触电极Ti金属层的厚度为50-100nm。
作为优选，所述肖特基电极Ni层的厚度为20-50nm，肖特基电极Au层的厚度为100-200nm，这两肖特基电极自下而上覆盖在凹槽两边的NiO薄膜上，长度均为0.5-1μm。
为实现上述目的，一种基于p型NiO薄膜和斜面终端结构的肖特基二极管制作方法，其特征在于，包括如下步骤：
1)对掺杂浓度为1018cm-3-1019cm-3的n型Ga2O3衬底进行标准清洗；
2)将清洗后的衬底放入MOCVD设备中外延生长厚度为1-10μm、掺杂浓度为1016cm-3-1017cm-3的n型Ga2O3薄膜；
3)将外延生长Ga2O3薄膜的衬底依次进行有机溶剂和去离子水清洗后，再放入HF:H2O＝1:1的溶液中腐蚀30-60s，最后用流动的去离子水清洗并用高纯氮气吹干；
4)将清洗后的Ga2O3衬底放入电子束蒸发台中，在Ga2O3衬底背面依次蒸发淀积厚度为50-100nm的Ti金属层和厚度为100-200nm的Au金属层；然后在N2环境中进行500-600℃、55-65s的快速热退火，形成欧姆接触电极的样品；
5)选取直径为50mm、厚度为3mm、纯度为99.9％的固体柱NiO靶材，将制作完欧姆接触电极的样品和固体柱NiO靶材放入磁控溅射设备中在溅射压强为2.0Pa，溅射功率为130W，溅射电压为600-900V、O2/Ar为2:8，温度为300℃的工艺条件下，外延生长厚度为100-200nm、掺杂浓度为1×1017cm-3-9×1017cm-3的p型NiO薄膜；
6)在p型NiO薄膜上涂光刻胶，光刻其中间区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30sccm，RF功率为700W，压强为5mTorr，偏置电压为300V的工艺条件下，刻蚀除去窗口区域的p型NiO薄膜形成深度为100-200nm的凹槽，并将刻蚀后的样片放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干；
7)将清洗后样片放入电子束蒸发台中，在凹槽和p型NiO薄膜表面依次蒸发淀积厚度为20-50nm的Ni金属层和厚度为100-200nm的Au金属层，形成肖特基电极，该Ni金属层和Au金属层自下而上覆盖在凹槽两边的NiO薄膜上，长度均为0.5-1μm；
8)在肖特基电极和p型NiO薄膜上涂光刻胶，光刻其两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30sccm，RF功率为700W，压强为5mTorr，偏置电压300V的工艺条件下刻蚀除去两侧部分的p型NiO薄膜形成斜面结构，刻蚀深度为100-200nm，刻蚀角度40°-60°；并将刻蚀后的样片放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干；
9)在肖特基电极、p型NiO薄膜和n型Ga2O3上涂光刻胶，光刻n型Ga2O3两侧部分区域形成窗口，再放入反应离子刻蚀设备中，刻蚀除去窗口区域的n型Ga2O3形成斜面结构，并将刻蚀后的样片放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干，完成整个器件的制作。
本发明与现有技术相比，具有如下优点：
1.本发明由于采用在低掺杂n型Ga2O3薄膜的上面设有p型NiO薄膜，该p型NiO薄膜的边缘刻有斜面终端结构，相比于普通的斜面结构改善了肖特基电极的边缘电场强度的分布，能够更加立体地使肖特基电极边缘电场强度的分布均匀化，从而进一步提高了器件的击穿电压。
2.本发明由于采用在p型NiO薄膜中间设有深度至低掺杂n型Ga2O3薄膜的凹槽，凹槽和p型NiO薄膜的表面依次设有肖特基电极Ni层和肖特基电极Au层，从而形成肖特基二极管。
附图说明
图1是常规肖特基二极管的结构示意图；
图2是现有斜面的肖特基二极管的结构示意图。
图3是本发明器件的剖面结构示意图；
图4是本发明制作图3器件的工艺流程示意图。
具体实施方式
以下结合附图对本发明的实施例进行详细描述。
参照图3，本发明的结终端扩展结构肖特基二极管，自下而上包括：欧姆接触金属Au层1、欧姆接触金属Ti层2、高掺杂n型Ga2O3衬底3、低掺杂n型Ga2O3薄膜4和p型NiO薄膜5，低掺杂n型Ga2O3薄膜4两侧刻有斜面终端结构6，该斜面深度为400-600nm，刻蚀角度为40°-60°，p型NiO薄膜5两侧刻有斜面终端结构7，该斜面深度为100-200nm，刻蚀角度为40°-60°，p型NiO薄膜5中间设有深度至低掺杂n型Ga2O3薄膜4的凹槽10，该凹槽深度为100-200nm，凹槽10和p型NiO薄膜5上设有肖特基电极Ni层8和肖特基电极Au层9。其中：欧姆接触Au金属层1的厚度为100-200nm，欧姆接触电极Ti金属层2的厚度为50-100nm；高掺杂n型Ga2O3衬底3的掺杂浓度为1018cm-3-1019cm-3；低掺杂n型Ga2O3薄膜4的掺杂浓度为1016cm-3-1017cm-3，厚度为1-10μm；p型NiO薄膜5的掺杂浓度为1×1017-9×1017cm-3，厚度为100-200nm。肖特基电极Ni层8的厚度为20-50nm，肖特基电极Au层9的厚度为100-200nm，这两肖特基电极自下而上覆盖在凹槽两边的NiO薄膜上，覆盖长度均为0.5-1μm。
参照图4，本发明制备基于p型NiO薄膜和斜面终端结构的肖特基二极管的方法，给出如下三种实施例：
实施例一，制作低掺杂n型Ga2O3斜面结构深度为400nm，倾斜角度为40°，p型NiO斜面结构深度为100nm，刻蚀角度为40°的斜面结构肖特基二极管。
步骤1，对掺杂浓度为5×1018cm-3的n型Ga2O3衬底进行标准清洗，如图4(a)。
1a)将高掺杂n型Ga2O3衬底放入80℃的有机清洗液中清洗22min；
1b)将有机清洗后的衬底使用流动的去离子水清洗45s；
1c)将清洗干净后的衬底放入HF:H2O＝1:1的溶液中腐蚀45s；
1d)将腐蚀后的Ga2O3衬底用流动的去离子水清洗70s，并用高纯氮气吹干。
步骤2，外延生长低掺杂n型Ga2O3薄膜，如图4(b)。
将清洗后的衬底放入MOCVD设备中，在三甲基镓TMGa流量为6.0×10-6mol/min，O2流量为2.2×10-2mol/min，温度85℃，压强为500Pa的工艺条件下，外延生长厚度为1.5μm、掺杂浓度为5×1016cm-3的低掺杂n型Ga2O3薄膜。
步骤3，外延清洗。
将外延生长Ga2O3薄膜的衬底依次进行有机溶剂和去离子水清洗后，放入体积比为HF:H2O＝1:1的溶液中腐蚀60s，最后用流动的去离子水清洗并用高纯氮气吹干。
步骤4，制作欧姆接触电极，如图4(c)。
4a)将外延清洗后的衬底放入电子束蒸发台中，在Ga2O3衬底背面依次蒸发金属Ti和金属Au，其中金属Ti的厚度为50nm，金属Au厚度为100nm；
4b)金属蒸发后，在N2环境中进行550℃的60s快速热退火，形成欧姆接触电极的样品。
步骤5，生长p型NiO薄膜，如图4(d)。
选取直径为50mm、厚度为3mm、纯度为99.9％的固体柱NiO靶材，将制作完欧姆接触电极的样品和固体柱NiO靶材放入磁控溅射设备中，在溅射压强为2.0Pa，溅射功率为130W，溅射电压为700V，O2/Ar为2:8，温度为300℃的工艺条件下，外延生长厚度为100nm、掺杂浓度为1×1017cm-3的p型NiO薄膜。
步骤6，刻蚀p型NiO薄膜中间区域，如图4(e)。
在p型NiO薄膜上涂光刻胶，光刻其中间区域形成窗口，再将其放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30sccm，RF功率为700W，压强为5mTorr，偏置电压为300V的工艺条件下，刻蚀除去中间区域的p型NiO薄膜，刻蚀深度为100nm，并将刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干。
步骤7，制备肖特基电极，如图4(f)。
将经过步骤6清洗后样品放入电子束蒸发台中，在凹槽和p型NiO薄膜表面依次蒸发淀积厚度为20nm的Ni金属层和厚度为100nm的Au金属层，形成肖特基电极，该Ni金属层和Au金属层自下而上覆盖在凹槽两边的NiO薄膜上，长度均为0.5μm；
步骤8，刻蚀p型NiO薄膜两侧区域，如图4(g)。
8a)在肖特基电极和p型NiO薄膜上涂光刻胶，光刻其两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30sccm、RF功率为700W、压强为5mTorr、偏置电压为300V的工艺条件下，刻蚀除去两侧部分的p型NiO薄膜，刻蚀深度为100nm，刻蚀角度40°，形成斜面结构；
8b)将经8a)刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干。
步骤9，刻蚀n型Ga2O3区域，如图4(h)。
9a)在肖特基电极、p型NiO薄膜和n型Ga2O3上涂光刻胶，光刻n型Ga2O3两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：BCl3＝10:10sccm，RF功率为200W，压强为10mTorr的工艺条件下，刻蚀除去窗口区域的n型Ga2O3，刻蚀深度为400nm，刻蚀角度为40°，形成斜面结构；
9b)将经9a)刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干，完成整个器件的制作。
实施例二，制作低掺杂n型Ga2O3斜面结构深度为500nm，倾斜角度为50°，p型NiO斜面结构深度为150nm，刻蚀角度为50°的斜面结构肖特基二极管。
步骤一，对掺杂浓度为1×1019cm-3的n型Ga2O3衬底进行标准清洗，如图4(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤二，外延生长低掺杂n型Ga2O3薄膜，如图4(b)。
将清洗后的衬底放入MOCVD设备中生长厚度为1.8μm、掺杂浓度为1×1017cm-3的Ga2O3外延层，其工艺条件如下：
TMGa流量为6.0×10-6mol/min，O2流量为2.2×10-2mol/min，温度为850℃，压强为500Pa。
步骤三，外延清洗。
本步骤的具体实施与实施例1的步骤3相同。
步骤四，制作欧姆接触电极，如图4(c)。
4.1)将外延生长后的高掺杂n型Ga2O3衬底放入电子束蒸发台中，在衬底背面依次蒸发厚度为75nm的金属Ti和厚度为150nm的金属Au；
4.2)在N2环境中进行550℃的60s快速热退火，形成欧姆接触电极的样品。
步骤五，生长p型NiO薄膜，如图4(d)。
选取直径为50mm、厚度为3mm、纯度为99.9％的固体柱NiO靶材，将制作完欧姆接触电极的样品和固体柱NiO靶材放入磁控溅射设备中生长厚度为150nm、掺杂浓度为5×1017cm-3的p型NiO薄膜，其工艺条件如下：
溅射压强为2.0Pa，溅射功率为130W，溅射电压为700V,O2/Ar为2:8，温度为300℃。
步骤六，刻蚀p型NiO薄膜的中间区域，如图4(e)。
在p型NiO薄膜上涂光刻胶，光刻其中间区域形成窗口，再放入反应离子刻蚀设备中刻蚀除去窗口区域的p型NiO薄膜，形成深度为150nm的凹槽，其工艺条件如下：
气体流量为Cl2：Ar＝30:30sccm，RF功率为700W，压强为5mTorr，偏置电压300V。并将刻蚀后的样片放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干。
步骤七，制备肖特基电极，如图4(f)。
将清洗后样片放入电子束蒸发台中，在凹槽和p型NiO薄膜表面依次蒸发淀积厚度为35nm的Ni金属层和厚度为150nm的Au金属层，形成肖特基电极，该Ni金属层和Au金属层自下而上覆盖在凹槽两边的NiO薄膜上，长度均为0.7μm；
步骤八，刻蚀p型NiO薄膜两侧区域，如图4(g)。
8.1)在肖特基电极和p型NiO薄膜上涂光刻胶，光刻其两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30sccm，RF功率为700W，压强为5mTorr，偏置电压300V的工艺条件下刻蚀除去两侧部分的p型NiO薄膜，形成斜面结构，刻蚀深度为150nm，刻蚀角度50°；
8.2)将经8.1)刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干。
步骤九，刻蚀n型Ga2O3区域，如图4(h)。
9.1)在肖特基电极、p型NiO薄膜和n型Ga2O3上涂光刻胶，光刻n型Ga2O3两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：BCl3＝10:10sccm，RF功率为200W，压强为10mTorr的工艺条件下，刻蚀除去窗口区域的n型Ga2O3，形成斜面结构，刻蚀深度为500nm，刻蚀角度50°；
9.2)将经9.1)刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干，完成整个器件的制作。
实施例三，制作低掺杂n型Ga2O3斜面结构深度为600nm，刻蚀角度为60°，p型NiO斜面结构深度为200nm，刻蚀角度为60°的斜面结构肖特基二极管。
步骤A，对掺杂浓度为5×1019cm-3的n型Ga2O3衬底进行标准清洗，如图4(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤B，外延生长低掺杂n型Ga2O3薄膜，如图4(b)。
将清洗后的衬底放入MOCVD设备中在TMGa流量6.0×10-6mol/min，O2流量2.2×10- 2mol/min，温度850℃，压强500Pa的工艺条件下，外延生长厚度为2μm、掺杂浓度为5×1017cm-3的n型Ga2O3薄膜。
步骤C，外延清洗。
本步骤的具体实施与实施例1的步骤3相同。
步骤D，制作欧姆接触电极，如图4(c)。
将外延生长后的高掺杂n型Ga2O3衬底放入电子束蒸发台中，在衬底背面依次蒸发金属Ti和金属Au，其中金属Ti的厚度为100nm，金属Au厚度为200nm；再在N2环境中进行550℃的60s的快速热退火，形成欧姆接触电极的样品。
步骤E，生长p型NiO薄膜，如图4(d)。
选取直径为50mm、厚度为3mm、纯度为99.9％的固体柱NiO靶材，将制作完欧姆接触电极的样品和固体柱NiO靶材放入磁控溅射设备中在溅射压强2.0Pa，溅射功率130W，溅射电压700V,O2/Ar为2:8，温度300℃的工艺条件下外延生长厚度为200nm、掺杂浓度为9×1017cm-3的p型NiO薄膜。
步骤F，刻蚀p型NiO薄膜的中间区域，如图4(e)。
在p型NiO薄膜上涂光刻胶，光刻其中间区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30sccm，RF功率为700W，压强为5mTorr，偏置电压300V的工艺条件下刻蚀除去窗口区域的p型NiO薄膜形成深度为200nm的凹槽，并将刻蚀后的样片放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干。
步骤G，制备肖特基电极，如图4(f)。
将清洗后样片放入电子束蒸发台中，在凹槽和p型NiO薄膜表面依次蒸发淀积厚度为50nm的Ni金属层和厚度为200nm的Au金属层，形成肖特基电极，该Ni金属层和Au金属层自下而上覆盖在凹槽两边的NiO薄膜上，长度均为1μm。
步骤H，刻蚀p型NiO薄膜两侧区域，如图4(g)。
在肖特基电极和p型NiO薄膜上涂光刻胶，光刻其两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30sccm，RF功率为700W，压强为5mTorr，偏置电压300V的工艺条件下刻蚀除去两侧部分的p型NiO薄膜，刻蚀深度为200nm，刻蚀角度60°，形成斜面结构；再将经刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干。
步骤I，刻蚀n型Ga2O3区域，如图4(h)。
在肖特基电极、p型NiO薄膜和n型Ga2O3上涂光刻胶，光刻n型Ga2O3两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：BCl3＝10:10sccm，RF功率为200W，压强为10mTorr的工艺条件下，刻蚀除去窗口区域的n型Ga2O3，刻蚀深度为600nm，刻蚀角度60°，形成斜面结构；再将经刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干，完成整个器件的制作。
以上仅为本发明的三个优选实例，并不构成对本发明的任何限制，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的器件结构做一定的变性或修改，其制备方法也不限于实例中所公开的内容，凡依本发明凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (4)
1.一种基于p型NiO薄膜和斜面终端结构的肖特基二极管制作方法，其特征在于，包括如下步骤：
1)对掺杂浓度为1018cm-3-1019cm-3的n型Ga2O3衬底进行标准清洗；
2)将清洗后的衬底放入MOCVD设备中外延生长厚度为1-10μm、掺杂浓度为1016cm-3-1017cm-3的n型Ga2O3薄膜；
3)将外延生长Ga2O3薄膜的衬底依次进行有机溶剂和去离子水清洗后，再放入HF:H2O＝1:1的溶液中腐蚀30-60s，最后用流动的去离子水清洗并用高纯氮气吹干；
4)将清洗后的Ga2O3衬底放入电子束蒸发台中，在Ga2O3衬底背面依次蒸发淀积厚度为50-100nm的Ti金属层和厚度为100-200nm的Au金属层；然后在N2环境中进行500-600℃、55-65s的快速热退火，形成欧姆接触电极的样品；
5)选取直径为50mm、厚度为3mm、纯度为99.9％的固体柱NiO靶材，将制作完欧姆接触电极的样品和固体柱NiO靶材放入磁控溅射设备中在溅射压强为2.0Pa，溅射功率为130W，溅射电压为600-900V、O2/Ar为2:8，温度为300℃的工艺条件下，外延生长厚度为100-200nm、掺杂浓度为1×1017cm-3-9×1017cm-3的p型NiO薄膜；
6)在p型NiO薄膜上涂光刻胶，光刻其中间区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30，RF功率为700W，压强为5mTorr，偏置电压为300V的工艺条件下，刻蚀除去窗口区域的p型NiO薄膜形成深度为100-200nm的凹槽，并将刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干；
7)将清洗后的样品放入电子束蒸发台中，在凹槽和p型NiO薄膜表面依次蒸发淀积厚度为20-50nm的Ni金属层和厚度为100-200nm的Au金属层，形成肖特基电极，该Ni金属层和Au金属层自下而上覆盖在凹槽两边的NiO薄膜上，长度均为0.5-1μm；
8)在肖特基电极和p型NiO薄膜上涂光刻胶，光刻其两侧部分区域形成窗口，再放入反应离子刻蚀设备中，在气体流量为Cl2：Ar＝30:30，RF功率为700W，压强为5mTorr，偏置电压300V的工艺条件下刻蚀除去两侧部分的p型NiO薄膜形成斜面结构，刻蚀深度为100-200nm，刻蚀角度40°-60°；并将刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干；
9)在肖特基电极、p型NiO薄膜和n型Ga2O3上涂光刻胶，光刻n型Ga2O3两侧部分区域形成窗口，再放入反应离子刻蚀设备中，刻蚀除去窗口区域的n型Ga2O3形成斜面结构，并将刻蚀后的样品放入有机溶液中清洗1min，并用去离子水冲洗，最后用高纯氮气吹干，完成整个器件的制作。
2.根据权利要求1所述的方法，其特征在于，1)中对高掺杂n型Ga2O3衬底进行标准清洗步骤如下：
1a)先进行有机溶液清洗；
1b)使用流动的去离子水清洗；
1c)放入HF:H2O＝1:1的溶液中腐蚀30-60s；
1d)用流动的去离子水清洗并用高纯氮气吹干。
3.根据权利要求1所述的方法，其特征在于，所述2)中在MOCVD设备中外延低掺杂n型Ga2O3薄膜，其工艺条件如下：
三甲基镓TMGa流量为6.0×10-6mol/min，
O2流量为2.2×10-2mol/min，
温度800-900℃，
压强450-550Pa。
4.根据权利要求1所述的方法，其特征在于，所述9)中在反应离子刻蚀设备中，刻蚀除去窗口区域的n型Ga2O3，形成斜面结构，其工艺参数如下：
气体流量为Cl2：BCl3＝10:10，
RF功率为200W，
压强为10mTorr，
刻蚀深度为400-600nm，
刻蚀角度40°-60°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010964527.1A CN112038416B (zh) | 2020-09-15 | 2020-09-15 | 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010964527.1A CN112038416B (zh) | 2020-09-15 | 2020-09-15 | 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038416A CN112038416A (zh) | 2020-12-04 |
| CN112038416B true CN112038416B (zh) | 2021-09-03 |
Family
ID=73589330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010964527.1A Active CN112038416B (zh) | 2020-09-15 | 2020-09-15 | 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038416B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6812758B2 (ja) * | 2016-11-09 | 2021-01-13 | Tdk株式会社 | ショットキーバリアダイオード及びこれを備える電子回路 |
| CN112736125A (zh) * | 2020-12-30 | 2021-04-30 | 西安电子科技大学 | 基于NiO/(Ga1-xAlx)2O3 PN结漏端结构的晶体管及其制作方法 |
| CN112909076B (zh) * | 2021-02-07 | 2022-07-12 | 河北工业大学 | 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构 |
| CN113594228A (zh) * | 2021-07-26 | 2021-11-02 | 西安电子科技大学 | 具有异质结终端的氮化镓肖特基势垒二极管及制备方法 |
| CN113594234B (zh) * | 2021-07-30 | 2023-06-16 | 西安电子科技大学 | 一种低开启电压的氧化镓肖特基二极管制备方法 |
| CN114023808A (zh) * | 2021-11-04 | 2022-02-08 | 西安电子科技大学 | 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法 |
| CN116169157A (zh) * | 2021-11-25 | 2023-05-26 | 广州华瑞升阳投资有限公司 | 一种氧化镓器件及制备方法 |
| CN115411095B (zh) * | 2022-11-02 | 2023-03-24 | 天津赛米卡尔科技有限公司 | 具有介电调控混合场板终端的sbd结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476963A (ja) * | 1990-07-18 | 1992-03-11 | Nec Corp | ダイオードの製造方法 |
| EP0965146B1 (en) * | 1997-01-21 | 2008-05-21 | Cree, Inc. | JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE |
| CN104321879A (zh) * | 2011-11-30 | 2015-01-28 | 英飞凌科技有限两合公司 | 具有优化的边缘终止的半导体元器件 |
| CN106298967A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅二极管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087195A (ja) * | 2008-09-30 | 2010-04-15 | Panasonic Corp | 半導体装置 |
-
2020
- 2020-09-15 CN CN202010964527.1A patent/CN112038416B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476963A (ja) * | 1990-07-18 | 1992-03-11 | Nec Corp | ダイオードの製造方法 |
| EP0965146B1 (en) * | 1997-01-21 | 2008-05-21 | Cree, Inc. | JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE |
| CN104321879A (zh) * | 2011-11-30 | 2015-01-28 | 英飞凌科技有限两合公司 | 具有优化的边缘终止的半导体元器件 |
| CN106298967A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅二极管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| Band Alignment and Interface Recombination in NiO/β-Ga2O3 Type-Ⅱ p-n Heterojunctions;Hehe Gong 等;《IEEE Transactions on Electron Devices》;20200619;第67卷(第8期);第3341-3346页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038416A (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112038416B (zh) | 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| CN110164962B (zh) | 高击穿电压的肖特基二极管及其制作方法 | |
| CN101789446B (zh) | 一种双异质结mos-hemt器件 | |
| CN112038415A (zh) | 基于双台阶斜面的肖特基二极管及其制作方法 | |
| US20230106300A1 (en) | GaN VERTICAL-CHANNEL JUNCTION FIELD-EFFECT TRANSISTORS WITH REGROWN p-GaN BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION (MOCVD) | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN110164976B (zh) | 应变型氧化镓mosfet器件结构及制备方法 | |
| CN113594234B (zh) | 一种低开启电压的氧化镓肖特基二极管制备方法 | |
| CN115000168A (zh) | 一种p型氮化物增强型hemt器件及其制备方法 | |
| CN109950323A (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN115312605A (zh) | 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 | |
| US11626483B2 (en) | Low-leakage regrown GaN p-n junctions for GaN power devices | |
| CN114171584A (zh) | 基于Ga2O3的异质结场效应晶体管及制备方法 | |
| CN113871454A (zh) | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 | |
| CN113871488A (zh) | 一种复合结构的垂直氧化镓异质结二极管及其制作方法 | |
| CN112951911A (zh) | 增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN112164724A (zh) | 一种pn结栅控氧化镓场效应晶体管及制备方法 | |
| CN111540788A (zh) | 一种肖特基二极管及制备方法 | |
| CN112038417B (zh) | 基于顺电介质的肖特基二极管及其制作方法 | |
| CN113193037B (zh) | Ga2O3基共振隧穿二极管及其制备方法 | |
| CN113921613B (zh) | 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法 | |
| TWI394217B (zh) | 雙極性電晶體的製造方法 | |
| CN115148795A (zh) | 一种基于GaN异质结外延的压敏电阻器件及方法 | |
| CN110752185B (zh) | 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |