TWI394217B - 雙極性電晶體的製造方法 - Google Patents

雙極性電晶體的製造方法 Download PDF

Info

Publication number
TWI394217B
TWI394217B TW98144312A TW98144312A TWI394217B TW I394217 B TWI394217 B TW I394217B TW 98144312 A TW98144312 A TW 98144312A TW 98144312 A TW98144312 A TW 98144312A TW I394217 B TWI394217 B TW I394217B
Authority
TW
Taiwan
Prior art keywords
layer
compound semiconductor
semiconductor layer
bipolar transistor
manufacturing
Prior art date
Application number
TW98144312A
Other languages
English (en)
Other versions
TW201123307A (en
Inventor
Jinn Kong Sheu
Wei Chih Lai
Shih Chang Shei
Original Assignee
Just Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Just Innovation Corp filed Critical Just Innovation Corp
Priority to TW98144312A priority Critical patent/TWI394217B/zh
Publication of TW201123307A publication Critical patent/TW201123307A/zh
Application granted granted Critical
Publication of TWI394217B publication Critical patent/TWI394217B/zh

Links

Description

雙極性電晶體的製造方法
本發明是有關於一種電晶體的製造方法，且特別是有關於一種雙極性電晶體的製造方法。
近年來，利用含氮化鎵的化合物半導體，如氮化鎵(GaN)、氮化鋁鎵(GaAlN)、氮化銦鎵(GaInN)等的半導體元件吸引許多人的目光。而圖1A～1F繪示習知常見之具有III-N族化合物半導體的雙極性電晶體的結構示意圖。
請先參考圖1A，首先提供一基板110，並於基板110上依序形成n型濃摻雜氮化鎵(n+ -GaN)層120、未摻雜的氮化鎵(u-GaN)層130、p型濃摻雜氮化鎵(p+ -GaN)層140以及n型濃摻雜氮化鋁鎵(n+ -Alx Ga1-x N)層150於基板110上。
接著，於部分的n型濃摻雜氮化鋁鎵(n+ -Alx Ga1-x N)層150上形成第一罩幕層162，如圖1B所示。其中，第一罩幕層162的材質可以是氮化矽、氧化矽、光阻或金屬。然後，使用一乾蝕刻製程移除未被第一罩幕層162所覆蓋的未摻雜的氮化鎵層130、p型濃摻雜氮化鎵層140以及n型濃摻雜氮化鋁鎵層150，以暴露出部分的n型濃摻雜氮化鎵層120，如圖1C所示。
接著，移除第一罩幕層162，並形成一第二罩幕層164於部分的n型濃摻雜氮化鋁鎵層150以及被暴露出的n型濃摻雜氮化鎵層120上，如圖1D所繪示。其中第二罩幕層164可以是採用上述的第一罩幕層164的材質。而後，再使用乾蝕刻製程移除未被第二罩幕層覆蓋的n型濃摻雜氮化鋁鎵層150以及p型濃摻雜氮化鎵層140，以暴露出部分的p型濃摻雜氮化鎵層140，如圖1E所示。
然後，移除第二罩幕層164，並於部分的n型濃摻雜氮化鎵層120、部分的p型濃摻雜氮化鎵層140以及部分的n型濃摻雜氮化鋁鎵層150上分別形成一集極電極122、一基極電極142以及一射極電極152，如圖1F所示。至此大致完成習知一種具有III-N族化合物半導體的雙極性電晶體100。
在上述的步驟中，通常是使用活性離子蝕刻(reaction ion etching，RIE)法作為乾蝕刻製程，然而，在進行圖1E的步驟中，使用活性離子蝕刻法暴露出部分的p型濃摻雜氮化鎵層140時，p型濃摻雜氮化鎵層140的表面因經過活性離子蝕刻法處理，因此在形成基極電極142於p型濃摻雜氮化鎵層140時很難形成好的歐姆接觸，而使得雙極性電晶體100的電性無法獲得提升。
詳細而言，氮化鎵系列之p型材料由於雜質(dopant)的活化效率較低，且氮化鎵的能隙(energy gap)寬度也較傳統半導體材料大，因此p型載子(電洞)的濃度不易提高。此外，摻雜p型雜質於p型濃摻雜氮化鎵層140時，容易在製程過程中產生如鎂(Mg)與氫(H)結合而形成Mg-H的化合物。如此會造成鎂無法解離形成離子，而釋放出電洞。而且一般活性離子蝕刻製程通常會將p型濃摻雜氮化鎵層140的表面破壞，而造成氮空穴(此為帶負電的缺陷)，進而與p型濃摻雜氮化鎵層140本身的電洞有互相補償(compensation)作用，而消耗電洞的數目。換言之，p型濃摻雜氮化鎵層140之表面經過活性離子蝕刻製程後，其表面的電洞濃度下降。因此，p型濃摻雜氮化鎵層140的表面在經過活性離子蝕刻製程後，便很難與金屬形成良好的歐姆接觸。
有鑑於此，本發明提供一種雙極性電晶體的製作方法，其可製作出電性表現較佳的雙極性電晶體。
本發明提出一種雙極性電晶體的製作方法，其包括下列步驟。首先，提供一基板。接著，於基板上依序形成一n型Ⅲ-Ⅴ族化合物半導體層、一未摻雜Ⅲ-Ⅴ族化合物半導體層以及一p型Ⅲ-Ⅴ族化合物半導體層。然後，於p型Ⅲ-Ⅴ族化合物半導體層上形成一暴露出部分p型Ⅲ-Ⅴ族化合物半導體層的一第一罩幕層。之後，於被第一罩幕層所暴露出的p型Ⅲ-Ⅴ族化合物半導體層上形成一射極結構層，其中射極結構層的材質為一n型Ⅲ-Ⅴ族化合物半導體材料。接著，移除第一罩幕層。然後，於射極結構層以及部分p型Ⅲ-Ⅴ族化合物半導體層上形成一第二罩幕層。而後，移除未被第二罩幕層覆蓋的p型Ⅲ-Ⅴ族化合物半導體層與未摻雜Ⅲ-Ⅴ族化合物半導體層，以暴露出部分n型Ⅲ-Ⅴ族化合物半導體層的一第一表面。接著，移除第二罩幕層，以暴露出部分p型Ⅲ-Ⅴ族化合物半導體層的一第二表面。之後，分別於第一表面、第二表面以及射極結構層上形成一集極電極、一基極電極與一射極電極。
在本發明之一實施例中，形成第一罩幕層的方法包括下列步驟。首先，形成一罩幕材料層於p型Ⅲ-Ⅴ族化合物半導體層上。然後，圖案化罩幕材料層以暴露出部分p型Ⅲ-Ⅴ族化合物半導體層。在本發明之一實施例中，移除第一罩幕層的方法包括使用一乾式蝕刻或一濕式蝕刻。
在本發明之一實施例中，形成第二罩幕層的方法包括下列步驟。首先，形成一罩幕材料層於p型Ⅲ-Ⅴ族化合物半導體層與射極結構層上。然後，圖案化罩幕材料層，以形成位於射極結構層上以及部分p型Ⅲ-Ⅴ族化合物半導體層上的第二罩幕層。在本發明之一實施例中，移除第二罩幕層的方法包括使用一乾式蝕刻或一濕式蝕刻。
在本發明之一實施例中，移除未被第二罩幕層覆蓋的p型Ⅲ-Ⅴ族化合物半導體層與未摻雜Ⅲ-Ⅴ族化合物半導體層的方法包括使用一乾式蝕刻。在本發明之一實施例中，乾式蝕刻包括一活性離子蝕刻(reaction ion etching,RIE)法。
在本發明之一實施例中，在形成第一罩幕層之前，更包括形成一穿隧層(tunneling layer)於p型Ⅲ-Ⅴ族化合物半導體層上。在本發明之一實施例中，穿隧層的厚度實質上介於5與100之間。在本發明之一實施例中，穿隧層的材質為濃摻雜的氮化鋁銦鎵化合物(n++ -Alx Iny Ga1-x-y N)，其中。
在本發明之一實施例中，於形成n型Ⅲ-Ⅴ族化合物半導體層於基板之前，更包括形成一晶核層於基板上。在本發明之一實施例中，晶核層的材質包括氮化鋁銦鎵化合物(Alu Inv Ga1-u-v N())。在本發明之一實施例中，形成n型Ⅲ-Ⅴ族化合物半導體層於基板之前，更包括形成一本質緩衝層於晶核層上。在本發明之一實施例中，本質緩衝層的材質包括未摻雜的氮化鋁銦鎵化合物(Alc Ind Ga1-c-d N())。
在本發明之一實施例中，基板包括氧化鋁(sapphire)基板、碳化矽(SiC)基板、氧化鋅(ZnO)基板、氮化鋁、氮化鎵、矽(Si)基板、磷化鎵基板，以及砷化鎵(GaAs)基板。
在本發明之一實施例中，n型Ⅲ-Ⅴ族化合物半導體層的材質包括氮化鎵、氮化鋁鎵、氮化鋁銦鎵、磷化鋁銦鎵、砷化鋁鎵、砷化銦鎵或上述組合。
在本發明之一實施例中，p型Ⅲ-Ⅴ族化合物半導體層的材質包括氮化鎵、氮化鋁鎵、氮化鋁銦鎵、磷化鋁銦鎵、砷化鋁鎵、砷化銦鎵或上述組合。
在本發明之一實施例中，射極結構層的材質包括n型摻雜的氮化鋁銦鎵化合物(n+ -Alx Iny Ga1-x-y N)，其中。
基於上述，本發明之雙極性電晶體的製作方法可避免p型Ⅲ-Ⅴ族化合物半導體層的第二表面受到例如是活性離子蝕刻的影響，從而在形成基極電極時，基極電極可與p型Ⅲ-Ⅴ族化合物半導體層形成良好的歐姆接觸，進而使雙極性電晶體具有較佳的電性表現。另外，雙極性電晶體的製作方法僅使用一次乾式蝕刻(如：活性離子蝕刻法)移除半導體膜層，而相對於習知技術，形成雙極性電晶體的步驟需採用兩次乾式蝕刻移除半導體膜層。因此，本發明之雙極性電晶體的製作方法較為簡易。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2A～圖2J為本發明一實施例之雙極性電晶體的製作流程剖面圖。首先，提供一基板210。在本實施例中，基板210可以是採用藍寶石(sapphire)基板、碳化矽(SiC)基板、氧化鋅(ZnO)基板、氮化鋁、氮化鎵、矽(Si)基板、磷化鎵(GaP)基板，以及砷化鎵(GaAs)基板。本實施例係以藍寶石基板作為舉例說明，但不僅限於此。
接著，於基板210上依序形成一n型Ⅲ-Ⅴ族化合物半導體層220、一未摻雜Ⅲ-Ⅴ族化合物半導體層230以及一p型Ⅲ-Ⅴ族化合物半導體層240，如圖2B所示。在本實施例中，形成n型Ⅲ-Ⅴ族化合物半導體層220、未摻雜Ⅲ-Ⅴ族化合物半導體層230以及p型Ⅲ-Ⅴ族化合物半導體層240的方法可以是採用金屬有機化學氣相沉積(metal organic chemical vapor deposition,MOCVD)法、分子束磊晶(molecular beam epitaxial,MBE)法或是其他適當的磊晶成長法。另外，形成n型Ⅲ-Ⅴ族化合物半導體層220、未摻雜Ⅲ-Ⅴ族化合物半導體層230以及p型Ⅲ-Ⅴ族化合物半導體層240的材質可以是氮化鎵、氮化鋁鎵、氮化鋁銦鎵、磷化鋁銦鎵、砷化鋁鎵、砷化銦鎵或上述組合。本實施例分別係以n型濃摻雜氮化鎵(n+ -GaN)材料、未摻雜之氮化鎵(u-GaN)材料以及p型濃摻雜氮化鎵(p+ -GaN)作為實施範例，但不僅限於此。
然後，於p型Ⅲ-Ⅴ族化合物半導體層240上形成一暴露出部分p型Ⅲ-Ⅴ族化合物半導體層240的一第一罩幕層250，如圖2C至2D所示。在本實施例中，形成第一罩幕層250的方式例如是先全面地形成一罩幕材料層252於p型Ⅲ-Ⅴ族化合物半導體層240上，如圖2C所示。接著，圖案化罩幕材料層252以形成暴露出部分p型Ⅲ-Ⅴ族化合物半導體層240的第一罩幕層250，如圖2D所示。詳細而言，圖案化罩幕材料層252的方式可以利用乾式蝕刻、濕式蝕刻或其他適當的蝕刻製程。
在本實施例中，罩幕材料層252的形成方式可以使用化學氣相沈積法(Chemical Vapor Deposition,CVD)，但限於此，亦可使用其它適合的製程的方式，如：網版印刷、塗佈、噴墨、能量源處理等。另外，罩幕材料層252的材質例如是使用氧化矽、氮化矽、氮氧化矽、碳化矽、氧化鉿、氧化鋁、光阻或金屬之類的材料。在另一實施例中，罩幕材料層252也可以是使用金屬材料或是光阻之類的材料，如此一來，圖案化罩幕材料層252的方式便需搭配其所用的材料而定，本發明並不僅限定上述圖案化的方式。
接著，於被第一罩幕層250所暴露出的p型Ⅲ-Ⅴ族化合物半導體層240上形成一射極結構層260，其中射極結構層260的材質為一n型Ⅲ-Ⅴ族化合物半導體材料，如圖2E所示。在本實施例中，形成射極結構260的方式例如是使用金屬有機化學氣相沉積法、分子束磊晶法或是其他適當的磊晶成長法。另外，形成射極結構層260的材質可以是氮化鎵、氮化鋁鎵、氮化鋁銦鎵、磷化鋁銦鎵、砷化鋁鎵、砷化銦鎵或上述組合。本實施例係以n型濃摻雜氮化鋁銦鎵化合物(n+ -Alx Iny Ga1-x-y N)作為實施範例，其中，但不僅限於此。
然後，移除第一罩幕層250，如圖2F所示。在本實施例中，在本實施例中，移除第一罩幕層250可以是採用乾式蝕刻、濕式蝕刻或其他適當蝕刻製程。本實施例係以濕式蝕刻作為舉例說明，但不限於此。舉例而言，當第一罩幕層250的材質為二氧化矽之類的材質時，可使用氫氟酸(HF)之類的化學藥劑以將第一罩幕層250移除，其中由於氫氟酸對n型濃摻雜氮化鋁鎵(n+ -Alx Ga1-x N)的影響極小，即氫氟酸的選擇比極高，因此可在不影響製作雙極性電晶體的膜層的前提下，較佳地移除第一罩幕層250。
接著，於射極結構層260以及部分p型Ⅲ-Ⅴ族化合物半導體層240上形成一第二罩幕層270，如圖2G所示。在本實施例中，形成第二罩幕層270的方式例如是採用上述形成第一罩幕層250的方式，請參考上述說明，在此不再重複贅述。
然後，移除未被第二罩幕層270覆蓋的p型Ⅲ-Ⅴ族化合物半導體層240與未摻雜Ⅲ-Ⅴ族化合物半導體層230，以暴露出部分n型Ⅲ-Ⅴ族化合物半導體層220的一第一表面222，如圖2H所示。在本實施例中，移除p型Ⅲ-Ⅴ族化合物半導體層240與未摻雜Ⅲ-Ⅴ族化合物半導體層230的方式例如是採用乾式蝕刻法，如活性離子蝕刻法。需要說明的是，在進行圖2H的步驟時，進行活性離子蝕刻時除了會移除未被第二罩幕層270所覆蓋的p型Ⅲ-Ⅴ族化合物半導體層240與未摻雜Ⅲ-Ⅴ族化合物半導體層230之外，通常還會蝕刻部分未被第二罩幕層270的n型Ⅲ-Ⅴ族化合物半導體層220，如圖2H所示，但並不僅限於此。
接著，移除第二罩幕層270，以暴露出部分p型Ⅲ-Ⅴ族化合物半導體層240的一第二表面242，如圖2I所示。在本實施例中，移除第二罩幕層270的方式例如是使用前述移除第一罩幕層250的方式。同樣地，較佳的是，當第二罩幕層270的材質為二氧化矽之類的材質時，可使用氫氟酸(HF)之類的化學藥劑以將第二罩幕層270移除，其中由於氫氟酸對n型Ⅲ-Ⅴ族化合物半導體層220、未摻雜Ⅲ-Ⅴ族化合物半導體層230以及p型Ⅲ-Ⅴ族化合物半導體層240的材質、n型濃摻雜氮化鋁鎵(n+ -Alx Ga1-x N)的影響極小，亦即氫氟酸的選擇比極高，因此可在不影響製作雙極性電晶體的膜層的前提下，較佳地移除第二罩幕層270。
之後，分別於第一表面222、第二表面242以及射極結構層260上形成一集極電極E1、一基極電極E2與一射極電極E3，如圖2J所示。在本實施例中，形成集極電極E1、基極電極E2與射極電極E3的方式可以是採用電子束、熱蒸鍍、濺鍍沉積法或是其他適當的製程。此外，集極電極E1、基極電極E2與射極電極E3的材質可以是選用金、鉻、鎳、鉑或上述組合。至此大致完成一種雙極性電晶體200的製作方法。
在習知形成雙極性電晶體100的步驟中，由於p型濃摻雜氮化鎵層140的表面會經過活性離子蝕刻法處理，而使得基極電極142與p型濃摻雜氮化鎵層140之間很難形成好的歐姆接觸。不同於習知的製作步驟，本實施例在進行上述圖2A至圖2J的製作過程中，p型Ⅲ-Ⅴ族化合物半導體層240的第二表面242並未受到活性離子蝕刻製程，因此於p型Ⅲ-Ⅴ族化合物半導體層240的第二表面242上所形成的基極電極E2便可與p型Ⅲ-Ⅴ族化合物半導體層240形成良好的歐姆接觸，從而可提升雙極性電晶體200被驅動時的電性表現。換言之，採用本實施例所描述的方法可製作出電性表現較佳的雙極性電晶體200。
另外，本實施例之雙極性電晶體200的製作方法僅使用一次乾式蝕刻(如：活性離子蝕刻法)移除半導體膜層220、230、240，如圖2H之步驟所描述。而相對於習知技術，形成雙極性電晶體100的步驟中需採用兩次乾式蝕刻移除半導體膜層120、130、140、150，如圖1C與圖1D之步驟所描述。因此，本實施例之雙極性電晶體200的製作方法較為簡易。
在另一實施例中，有時為了可進一步提升p型Ⅲ-Ⅴ族化合物半導體層240與基極電極E2之間的導電性，而可於形成第一罩幕層250的步驟之前，更形成一穿隧層(tunneling layer)282於p型Ⅲ-Ⅴ族化合物半導體層240上，而後再進行圖2C至圖2J的步驟，則可形成另一種如圖3所示的雙極性電晶體300。
在雙極性電晶體300中，穿隧層282主要是降低p型Ⅲ-Ⅴ族化合物半導體層240與基極電極E2之間的歐姆接觸電阻，其材質例如是濃摻雜的氮化鋁銦鎵化合物(n++ -Alx Iny Ga1-x-y N)，其中，而其厚度H1實質上可以是介於5與100之間。
在再一實施例中，為了可成長或磊晶高品質之n型Ⅲ-Ⅴ族化合物半導體層220於基板210上，更可以於形成n型Ⅲ-Ⅴ族化合物半導體層220於基板210的步驟之前，更形成一晶核層292與一本質緩衝層294於基板210上，而後再進行圖2B至圖2J的步驟，則可形成另一種如圖4所示的雙極性電晶體400。其中，本質緩衝層294位於n型Ⅲ-Ⅴ族化合物半導體層220與磊晶層292之間。
在雙極性電晶體400中，晶核層292的材質可以是氮化鋁銦鎵化合物(Alu Inv Ga1-u-v N())。而本質緩衝層294的材質例如是未摻雜的氮化鋁銦鎵化合物(Alc Ind Ga1-c-d N())。
另外，圖5分別繪示在習知技術中基極電極形成於p型濃摻雜氮化鎵層上與在本發明中基極電極形成於p型Ⅲ-Ⅴ族氮化合物半導體層上的電壓-電流曲線圖，其中曲線A是代表在習知技術的方法中p型濃摻雜氮化鎵層140的表面係經過活性離子蝕刻處理，而曲線B則是代表在本發明中p型Ⅲ-Ⅴ族化合物半導體層240的第二表面242未經過活性離子蝕刻處理。
請參考圖5中的曲線A，顯然地，若採用習知技術的方法，則基極電極142在形成於表面經過活性離子蝕刻處理的p型濃摻雜氮化鎵層140上，其電流-電壓(Ⅰ-Ⅴ)特性曲線並非線性，也就是說此一金屬/半導體接觸並非歐姆接觸(Ohmic contact)而是一蕭基接觸(Schottky contact)特性。換句話說，此一基極電極142(如：金/鎳疊層)/p型濃摻雜氮化鎵層140接觸就如同在習知技術中所提到的p型濃摻雜氮化鎵半導體層140與基極電極142所構成之金屬/半導體接觸，很難形成良好的歐姆接觸。
另一方面，在曲線B中，由於會在p型Ⅲ-Ⅴ族化合物半導體層240的表面上覆蓋一第二罩幕層270(如：氧化矽薄膜)，如前述圖2G的步驟。然後，將覆蓋有第二罩幕層270的P型Ⅲ-Ⅴ族化合物半導體層240置入有機金屬氣相沉積(MOCVD)腔體內進行攝氏1000℃的熱處理，其間例如是歷時120分鐘。值得一提的是，在熱處理的過程中，條件設定(壓力、溫度及氣體流量)皆與實際成長Ⅲ-Ⅴ族化合物半導體層(如：氮化鎵磊晶層)所需相同。
在經過上述的熱處理之後，將上述之晶片取出並利用如氫氟酸溶液去除第二罩幕層270(如：氧化矽薄膜)，如前述圖2I的步驟。然後，蒸鍍前述基極電極E2(鎳/金雙層)於p型Ⅲ-Ⅴ族化合物半導體層240的第二表面242上。經過上述的步驟後，從曲線B中可很明顯地得知，基極電極E2的電流-電壓(Ⅰ-Ⅴ)特性曲線是線性的，也就是說此一金屬(基極電極E2(鎳/金雙層))/半導體層(p型Ⅲ-Ⅴ族化合物半導體層240)接觸是歐姆接觸(Ohmic contact)。
因此歸納前述之具體成果，採用本發明所提供的製作方法將有利於提升例如是採用氮化鎵系列之雙極性電晶體的性能及良率。
綜上所述，本發明之雙極性電晶體的製作方法至少具有下列優點。首先，利用第一罩幕層為遮罩形成射極結構層，接著，使用第二罩幕層為遮罩以乾式蝕刻暴露出n型Ⅲ-Ⅴ族化合物半導體層的第一表面，而後，移除第二罩幕層以暴露出p型Ⅲ-Ⅴ族化合物半導體層的第二表面。如此一來，由於p型Ⅲ-Ⅴ族化合物半導體層的第二表面並未受到例如是活性離子蝕刻的影響，因此，在形成基極電極時，基極電極便可與p型Ⅲ-Ⅴ族化合物半導體層形成良好的歐姆接觸，從而可使雙極性電晶體具有較佳的電性表現。
另外，在移除第一、第二罩幕層的方法例如是使用選擇比極高的濕式蝕刻溶液(如：氫氟酸)，如此，在移除第一、第二罩幕層時，便可避免半導體膜層受到影響，從而影響雙極性電晶體的電性表現。
此外，由於本發明之雙極性電晶體的製作方法僅使用一次乾式蝕刻(如：活性離子蝕刻法)移除半導體膜層。而相對於習知技術，形成雙極性電晶體的步驟需採用兩次乾式蝕刻移除半導體膜層。因此，本發明之雙極性電晶體的製作方法較為簡易。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400．．．雙極性電晶體
110、210．．．基板
120．．．n型濃摻雜氮化鎵層
122．．．集極電極
130．．．未摻雜的氮化鎵層
140．．．p型濃摻雜氮化鎵層
142．．．基極電極
150．．．n型濃摻雜氮化鋁鎵層
152．．．射極電極
162、250．．．第一罩幕層
164、270．．．第二罩幕層
220．．．n型Ⅲ-Ⅴ族化合物半導體層
222．．．第一表面
230．．．未摻雜Ⅲ-Ⅴ族化合物半導體層
240．．．p型Ⅲ-Ⅴ族化合物半導體層
242．．．第二表面
252．．．罩幕材料層
260．．．射極結構層
282．．．穿隧層
292．．．晶核層
294．．．本質緩衝層
E1．．．集極電極
E2．．．基極電極
E3．．．射極電極
A、B．．．曲線
圖1A～1F繪示習知常見之具有III-N化合物半導體的雙極性電晶體的結構示意圖。
圖2A～圖2J為本發明一實施例之雙極性電晶體的製作流程剖面圖。
圖3為本發明另一實施例之雙極性電晶體的製作剖面圖。
圖4為本發明再一實施例之雙極性電晶體的製作剖面圖。
圖5分別繪示在習知技術中基極電極形成於p型濃摻雜氮化鎵層上與在本發明中基極電極形成於p型Ⅲ-Ⅴ族化合物半導體層上的電壓-電流曲線圖。
200．．．雙極性電晶體
210．．．基板
220．．．n型Ⅲ-Ⅴ族化合物半導體層
222．．．第一表面
230．．．未摻雜Ⅲ-Ⅴ族化合物半導體層
240．．．p型Ⅲ-Ⅴ族化合物半導體層
242．．．第二表面
260．．．射極結構層
E1．．．集極電極
E2．．．基極電極
E3．．．基極電極

Claims (18)

  1. 一種雙極性電晶體的製造方法，包括：提供一基板；於該基板上依序形成一n型Ⅲ-Ⅴ族化合物半導體層、一未摻雜Ⅲ-Ⅴ族化合物半導體層以及一p型Ⅲ-Ⅴ族化合物半導體層；於該p型Ⅲ-Ⅴ族化合物半導體層上形成一暴露出部分該p型Ⅲ-Ⅴ族化合物半導體層的一第一罩幕層；於被該第一罩幕層所暴露出的該p型Ⅲ-Ⅴ族化合物半導體層上形成一射極結構層，其中該射極結構層的材質為一n型Ⅲ-Ⅴ族化合物半導體材料；移除該第一罩幕層；於該射極結構層以及部分該p型Ⅲ-Ⅴ族化合物半導體層上形成一第二罩幕層；移除未被該第二罩幕層覆蓋的該p型Ⅲ-Ⅴ族化合物半導體層與該未摻雜Ⅲ-Ⅴ族化合物半導體層，以暴露出部分該n型Ⅲ-Ⅴ族化合物半導體層的一第一表面；移除該第二罩幕層，以暴露出部分該p型Ⅲ-Ⅴ族化合物半導體層的一第二表面；以及分別於該第一表面、該第二表面以及該射極結構層上形成一集極電極、一基極電極與一射極電極。
  2. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中形成該第一罩幕層的方法包括：形成一罩幕材料層於該p型Ⅲ-Ⅴ族化合物半導體層上；以及圖案化該罩幕材料層以暴露出部分該p型Ⅲ-Ⅴ族化合物半導體層。
  3. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中移除該第一罩幕層的方法包括使用一乾式蝕刻或一濕式蝕刻。
  4. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中形成該第二罩幕層的方法包括：形成一罩幕材料層於該p型Ⅲ-Ⅴ族化合物半導體層與該射極結構層上；以及圖案化該罩幕材料層，以形成位於該射極結構層上以及部分該p型Ⅲ-Ⅴ族化合物半導體層上的該第二罩幕層。
  5. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中移除該第二罩幕層的方法包括使用一乾式蝕刻或一濕式蝕刻。
  6. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中移除未被該第二罩幕層覆蓋的該p型Ⅲ-Ⅴ族化合物半導體層與該未摻雜Ⅲ-Ⅴ族化合物半導體層的方法包括使用一乾式蝕刻。
  7. 如申請專利範圍第6項所述之雙極性電晶體的製造方法，其中該乾式蝕刻包括一活性離子蝕刻(reaction ion etching,RIE)法。
  8. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，在形成該第一罩幕層之前，更包括形成一穿隧層(tunneling layer)於該p型Ⅲ-Ⅴ族化合物半導體層上。
  9. 如申請專利範圍第8項所述之雙極性電晶體的製造方法，其中該穿隧層的厚度實質上介於5與100之間。
  10. 如申請專利範圍第8項所述之雙極性電晶體的製造方法，其中該穿隧層的材質為濃摻雜的氮化鋁銦鎵化合物(n++ -Alx Iny Ga1-x-y N)，其中。
  11. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，於形成該n型Ⅲ-Ⅴ族化合物半導體層於該基板之前，更包括形成一晶核層於該基板上。
  12. 如申請專利範圍第11項所述之雙極性電晶體的製造方法，其中該晶核層的材質包括氮化鋁銦鎵化合物(Alu Inv Ga1-u-v N())。
  13. 如申請專利範圍第11項所述之雙極性電晶體的製造方法，於形成該n型Ⅲ-Ⅴ族化合物半導體層於該基板之前，更包括形成一本質緩衝層於該晶核層上。
  14. 如申請專利範圍第13項所述之雙極性電晶體的製造方法，其中該本質緩衝層的材質包括未摻雜的氮化鋁銦鎵化合物(Alc Ind Ga1-c-d N())。
  15. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中該基板包括氧化鋁(sapphire)基板、碳化矽(SiC)基板、氧化鋅(ZnO)基板、氮化鎵、氮化鋁、矽(Si)基板、磷化鎵基板，以及砷化鎵(GaAs)基板。
  16. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中該n型Ⅲ-Ⅴ族化合物半導體層的材質包括氮化鎵、氮化鋁鎵、氮化鋁銦鎵、磷化鋁銦鎵、砷化鋁鎵、砷化銦鎵或上述組合。
  17. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中該p型Ⅲ-Ⅴ族化合物半導體層的材質包括氮化鎵、氮化鋁鎵、氮化鋁銦鎵、磷化鋁銦鎵、砷化鋁鎵、砷化銦鎵或上述組合。
  18. 如申請專利範圍第1項所述之雙極性電晶體的製造方法，其中該射極結構層的材質包括n型摻雜的氮化鋁銦鎵化合物(n+ -Alx Iny Ga1-x-y N)，其中。
TW98144312A 2009-12-22 2009-12-22 雙極性電晶體的製造方法 TWI394217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98144312A TWI394217B (zh) 2009-12-22 2009-12-22 雙極性電晶體的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98144312A TWI394217B (zh) 2009-12-22 2009-12-22 雙極性電晶體的製造方法

Publications (2)

Publication Number Publication Date
TW201123307A TW201123307A (en) 2011-07-01
TWI394217B true TWI394217B (zh) 2013-04-21

Family

ID=45046637

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98144312A TWI394217B (zh) 2009-12-22 2009-12-22 雙極性電晶體的製造方法

Country Status (1)

Country Link
TW (1) TWI394217B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463540B (zh) * 2011-12-27 2014-12-01 Epitron Technology Inc 製造異質接面雙極性電晶體晶圓之磊晶製程

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200406035A (en) * 2002-10-07 2004-04-16 Toshiba Corp Transistor, wafer, method for producing transistor, method for producing wafer, and method for forming semiconductor layer
US6825508B2 (en) * 2001-09-11 2004-11-30 Sharp Kabushiki Kaisha Heterojunction bipolar transistor and production process therefor
TW200721529A (en) * 2005-11-22 2007-06-01 Univ Nat Central Gan heterojunction bipolar transistor with a p-type strained ingan layer and method of fabrication therefore
US20070131971A1 (en) * 2005-12-08 2007-06-14 Kim Yong W Hetero junction bipolar transistor and method of manufacturing the same
TW200744207A (en) * 2006-05-30 2007-12-01 Univ Nat Cheng Kung Heterojunction bipolar transistor and fabrication method thereof
US20080203426A1 (en) * 2005-05-25 2008-08-28 Masaya Uemura Heterojunction semiconductor device and method of manufacturing
TW200924177A (en) * 2007-11-30 2009-06-01 Nat Univ Tainan Ultraviolet detector

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825508B2 (en) * 2001-09-11 2004-11-30 Sharp Kabushiki Kaisha Heterojunction bipolar transistor and production process therefor
TW200406035A (en) * 2002-10-07 2004-04-16 Toshiba Corp Transistor, wafer, method for producing transistor, method for producing wafer, and method for forming semiconductor layer
US20080203426A1 (en) * 2005-05-25 2008-08-28 Masaya Uemura Heterojunction semiconductor device and method of manufacturing
TW200721529A (en) * 2005-11-22 2007-06-01 Univ Nat Central Gan heterojunction bipolar transistor with a p-type strained ingan layer and method of fabrication therefore
US20070131971A1 (en) * 2005-12-08 2007-06-14 Kim Yong W Hetero junction bipolar transistor and method of manufacturing the same
TW200744207A (en) * 2006-05-30 2007-12-01 Univ Nat Cheng Kung Heterojunction bipolar transistor and fabrication method thereof
TW200924177A (en) * 2007-11-30 2009-06-01 Nat Univ Tainan Ultraviolet detector

Also Published As

Publication number Publication date
TW201123307A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
KR100541102B1 (ko) 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
JP4876927B2 (ja) 半導体デバイスを形成する方法
US11495694B2 (en) GaN vertical-channel junction field-effect transistors with regrown p-GaN by metal organic chemical vapor deposition (MOCVD)
TWI798695B (zh) 紫外led及其製作方法
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
CN115088079A (zh) 使用溅射的镁源来扩散氮化镓材料中镁的方法和系统
JP2005311029A (ja) 窒化物半導体装置及びその製造方法
TWI394217B (zh) 雙極性電晶體的製造方法
CN113838816B (zh) 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法
JP2006059956A (ja) 半導体装置の製造方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
US11626483B2 (en) Low-leakage regrown GaN p-n junctions for GaN power devices
JP2009246307A (ja) 半導体装置及びその製造方法
CN111446296B (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
WO2022031937A1 (en) ENHANCEMENT-MODE GaN HFET
JP7057473B1 (ja) 半導体装置および半導体装置の製造方法
JP2007329154A (ja) 窒化物半導体装置の製造方法
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JP6019558B2 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP2012227228A (ja) 半導体デバイスおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees