JP2005311029A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005311029A
JP2005311029A JP2004125322A JP2004125322A JP2005311029A JP 2005311029 A JP2005311029 A JP 2005311029A JP 2004125322 A JP2004125322 A JP 2004125322A JP 2004125322 A JP2004125322 A JP 2004125322A JP 2005311029 A JP2005311029 A JP 2005311029A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
group
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004125322A
Other languages
English (en)
Other versions
JP4869563B2 (ja
Inventor
Atsushi Nakagawa
敦 中川
Eiji Waki
英司 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2004125322A priority Critical patent/JP4869563B2/ja
Priority to DE102005018319.0A priority patent/DE102005018319B4/de
Priority to US11/110,720 priority patent/US7352017B2/en
Publication of JP2005311029A publication Critical patent/JP2005311029A/ja
Application granted granted Critical
Publication of JP4869563B2 publication Critical patent/JP4869563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

【課題】 電流コラプスを抑制することができる窒化物半導体装置及びその製造方法を提供する。
【解決手段】 ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層したIII−V族窒化物半導体層からなる第1の窒化物半導体層と、第1の窒化物半導体層の上に積層したIII−V族窒化物半導体層からなり、アルミニウムを含まない、微結晶構造からなる第2の窒化物半導体層と、第2の窒化物半導体層の一部を除去し、露出する第1の窒化物半導体層にショットキ接続する制御電極とを備える。
【選択図】 図1

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置及びその製造方法に関し、特に高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)や電界効果トランジスタ(FET:Field Effect Transistor)のような、半導体装置にショットキ接触する制御電極を有する窒化物半導体装置及びその製造方法に関する。
図6は、従来のIII−V族窒化物半導体からなる半導体装置の断面図を示している。図6に示す半導体装置は、いわゆるHEMT構造を示しており、サファイア基板からなる基板101上には、窒化ガリウム(GaN)からなるバッファ層102、窒化ガリウムからなるチャネル層103、n型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層104、ノンドープの窒化アルミニウムガリウムからなるショットキ層105が順次積層した構造となっており、チャネル層103とキャリア供給層104とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい2次元電子ガス層が形成されている。このような構造の半導体装置では、ショットキ層105にショットキ接触するゲート電極106(制御電極)に印加する電圧を制御することにより、ソース電極107aとドレイン電極107bとの間を流れるキャリア(2次元電子ガス)を制御している。
この種の半導体装置は、上記構造の他、例えば特許文献1に開示されているような様々な構造が提案されている。
特開平10−335637号公報
しかしながら従来の窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層などの窒化物半導体層上にゲート電極を形成した半導体装置において、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぐことにより、高いドレイン電圧動作時に準性的に測定した値によりドレイン電流が減少する現象(以下、電流コラプスという)が生じるという問題があった。本発明は、電流コラプスを抑制することができる窒化物半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層にショットキ接続する制御電極とを備え、前記第2の窒化物半導体層は、前記第1の窒化物半導体層より成膜温度の低い膜からなることを特徴とする。
本願請求項2に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層にショットキ接続する制御電極とを備え、前記第2の窒化物半導体層は、微結晶構造からなることを特徴とする。
本願請求項3に係る発明は、請求項1または2いずれか記載の窒化物半導体装置において、前記第1の窒化物半導体層が少なくともアルミニウムを含む前記III−V族窒化物半導体層からなることを特徴とする。
本願請求項4に係る発明は、請求項1乃至3いずれか記載の窒化物半導体装置において、前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えたことを特徴とする。
本願請求項5に係る発明は、請求項1乃至4いずれか記載の窒化物半導体装置において、前記第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、露出する前記第1の窒化物半導体層にショットキ接続する制御電極と、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第1の窒化物半導体層からなるチャネル、あるいは前記第3の窒化物半導体層と前記第1の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする。
本願請求項6に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素とで構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層の上に、前記第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、 該第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する凹部を形成する工程と、該凹部内に露出する前記第1の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする。
本願請求項7に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素とで構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなり、かつアルミニウムを含む第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層の上に、前記第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、該第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する凹部を形成する工程と、該凹部内に露出する前記第1の窒化物半導体層の上に、該第1の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする。
本願請求項8に係る発明は、請求項6または7いずれか記載の窒化物半導体装置の製造方法において、前記基板上に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層上に、前記第1の窒化物半導体層を形成することを特徴とする。
本願請求項9に係る発明は、請求項6乃至8いずれか記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層のソース電極及びドレイン電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する別の凹部を形成する工程と、該別の凹部内に露出する前記第1の窒化物半導体層の上に、該第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程と、前記第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する前記凹部を形成する工程と、該凹部内に露出する前記第1の窒化物半導体層の上に、該第1の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする。
本発明による窒化物半導体装置は、制御電極を接触させる第1の窒化物半導体層(ショットキ層)上に少なくともアルミニウムを含まない第2の窒化物半導体層(キャップ層)を設け、キャップ層の一部をエッチング除去して形成した凹部内に制御電極を形成する構造とし、さらにキャップ層は、ショットキ層の成膜温度より低温で成長させ、絶縁性の高い微結晶構造とするため、表面準位にトラップされる電子の制御若しくは表面準位密度の低減により、電流コラプス現象が抑制され、高周波特性が改善される。
さらに本発明による窒化物半導体装置の製造方法は、通常の窒化物半導体装置の製造工程によるエピタキシャル成長温度の制御により、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置を歩留まり良く製造することができる。
以下、本発明の窒化物半導体装置及びその製造方法について、それぞれ具体的に説明する。
まず、本発明の窒化物半導体装置について、III−V族窒化物半導体装置であるHEMTを例にとり、詳細に説明する。図1は本発明の第1の実施例であるIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示すように、サファイアからなる基板11上に、厚さ30nm程度の窒化ガリウム(GaN)からなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち、厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14、厚さ3nmのノンドープ窒化アルミニウムガリウム(AlGaN)からなるショットキ層15、厚さ10nmの微結晶構造からなるノンドープ窒化ガリウム(GaN)からなるキャップ層16を積層形成している。キャップ層16の一部は除去され、ショットキ層15が露出する凹部が形成されている。ゲート電極形成予定領域の凹部内に露出するショットキ層15上には、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極17が形成され、ショットキ層15との間にショットキ接触を形成している。またソース電極及びドレイン電極形成予定領域の凹部内に露出するショットキ層15上には、キャリア供給層14にオーミック接触するチタン(Ti)/アルミニウム(Al)からソース電極18a、ドレイン電極18bが形成されている。
微結晶構造からなるキャップ層16は、MOCVD(有機金属化学的気相堆積)法、MBE(電子ビームエピタキシャル)法等によりキャリア供給層14及びショットキ層15の成膜温度より500℃程度低い温度で成膜することにより、高い絶縁性の半導体層となる。具体的には、シート抵抗が10Ω/□以上の高抵抗となっている。
図1に示す構造の窒化物半導体装置であるHEMTのドレイン電流−電圧特性を図2に示す。比較のため、図6に示す構造のHEMTのドレイン電流−電圧特性を図3に示す。図2及び図3において、(a)〜(d)はそれぞれ、ドレインのスイープ電圧が0〜10V、0〜20V、0〜30V、0〜40Vであり、ゲート電圧−4Vから+2Vまでステップ1Vとして測定している。測定周期は10ms、ゲート電圧はパルス幅300μsecで印加され、ドレイン電圧はステップ的に0Vからそれぞれのスイープ電圧値に昇圧されている。
本発明と従来例を比較すると、ドレインのスイープ電圧を増加させた場合に、本発明の特性変動が少なく、従来例では非常に大きく特性が変動していることがわかる。図4は、その特性変動について比較したグラフであり、図2及び図3それぞれにおいて、ドレイン電圧10V、ゲート電圧+2Vにおけるドレイン電流を基準とし、スイープ電圧を増加させた場合のドレイン電流の変化の割合を示している。図4に示すように、従来例では、スイープ電圧が増加するに従い、ドレイン電流が大きく減少し、そのスイープ電圧40Vでは25%程度まで減少している。これに対し本発明では、97%程度の電流が保持されている。このように本発明は、電流コラプスを抑制する効果が非常に大きいことがわかる。
次に本願第2の発明の窒化物半導体装置の製造方法について、上記実施例1に示した構造のIII−V族窒化物半導体装置であるHEMTの製造方法を例にとり、説明する。
まず図5に示すように、サファイアからなる基板11上にMOCVD法により、厚さ30nm程度の窒化ガリウム(GaN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14、厚さ3nmのノンドープ窒化アルミニウムガリウム(AlGaN)からなるショットキ層15とを、基板温度1080℃で順次成長させる。その後、基板温度を550℃に下げ、厚さ10nmのノンドープ窒化ガリウム(GaN)からなるキャップ層16を成長させる。このように基板温度を低くして成長させることにより、キャップ層16は、微結晶構造となり、絶縁特性の優れた層となる(図5a)。
次に、通常のリソグラフ法及びエッチング法により、ソース電極及びドレイン電極形成予定領域のキャップ層16の一部を除去し(別の凹部の形成)、ショットキ層15の一部を露出する。露出したショットキ層15に電子ビーム蒸着法などにより、厚さ20nmのチタン(Ti)膜、厚さ200nmのアルミニウム(Al)膜を堆積させ、熱処理することにより、ショットキ層15上に、キャリア供給層14にオーミック接触するソース電極18a、ドレイン電極18bを形成する(図5b)。
その後、通常のリソグラフ法及びエッチング法により、ゲート電極形成予定領域のキャップ層16の一部を除去し(凹部の形成)、ショットキ層15の一部を露出する(図5c)。露出したショットキ層15に電子ビーム蒸着法などにより、厚さ20nmのニッケル(Ni)膜、厚さ300nmの金(Au)膜等を積層して、パターニングすることにより、ショットキ層15にショットキ接触するゲート電極17を形成する(図5d)。以下、通常の半導体装置の製造工程に従い、HEMTを完成させる。
本実施例では、絶縁特性の優れた微結晶構造のキャップ層16を形成する方法として、成長温度をチャネル層13やキャリア供給層14のエピタキシャル層の成長温度(1080℃)より低い550℃に設定することのみで形成するため、制御性が非常に良い。また本発明の製造方法は、通常の半導体装置の製造工程に従うため、極めて制御性良く、歩留まり良く製造することができる。
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。例えば、HEMT構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層(チャネル層)とし、その上に上述のキャップ層16が形成された構造で、キャップ層の一部をエッチング除去して形成した凹部内に制御電極が形成されるFET構造とすることができる。また、窒化物半導体層は、GaN/AlGaN系に限定されるものではなく、第2の窒化物半導体層(上記実施例ではキャップ層16に相当)は、GaN、InNあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で形成することができる。また第1の窒化物半導体層(上記実施例ではキャリア供給層14及びショットキ層15に相当)は、GaN、InN、AlNあるいはこれらの混晶半導体を含み、かつ少なくともアルミニウムを含む層で形成することができる。更にサファイア基板の代わりに炭化珪素(SiC)基板を用いても良い。この場合、バッファ層12は、窒化アルミニウム(AlN)を用いるのが好ましい。
第1の窒化物半導体層とショットキ接触する制御電極及びオーミック接触するソース電極等の組成は、使用する窒化物半導体層の種類に応じて、適宜選択すればよい。また、ソース電極及びドレイン電極は、キャップ層16をエッチング除去する代わりに、キャップ層16にキャリア供給層14に達するようにn型不純物イオンを注入し、n型半導体領域を形成し、n型半導体領域が形成されたキャップ層16上に形成することもできる。
本発明の第1の実施例を説明する図である。 本発明の第1の実施例のドレイン電流−電圧特性を示す図である。 従来のこの種の窒化物半導体装置のドレイン電流−電圧特性を示す図である。 本発明の効果を説明する図である。 本発明の第2の実施例を説明する図である。 従来のこの種の窒化物半導体装置を説明する図である。
符号の説明
11:基板、12:バッファ層、13:チャネル層、14:キャリア供給層、15:ショットキ層、16:キャップ層、17:ゲート電極、18a:ソース電極、18b:ドレイン電極

Claims (9)

  1. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層にショットキ接続する制御電極とを備え、前記第2の窒化物半導体層は、前記第1の窒化物半導体層より成膜温度の低い膜からなることを特徴とする窒化物半導体装置。
  2. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層にショットキ接続する制御電極とを備え、前記第2の窒化物半導体層は、微結晶構造からなることを特徴とする窒化物半導体装置。
  3. 前記第1の窒化物半導体層が少なくともアルミニウムを含む前記III−V族窒化物半導体層からなることを特徴とする請求項1または2いずれか記載の窒化物半導体装置。
  4. 前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えたことを特徴とする請求項1乃至3いずれか記載の窒化物半導体装置。
  5. 前記第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、露出する前記第1の窒化物半導体層にショットキ接続する制御電極と、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第1の窒化物半導体層からなるチャネル、あるいは前記第3の窒化物半導体層と前記第1の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする請求項1乃至4いずれか記載の窒化物半導体装置。
  6. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素とで構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層の上に、前記第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、
    該第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する凹部を形成する工程と、
    該凹部内に露出する前記第1の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  7. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むV族元素とで構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなり、かつアルミニウムを含む第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層の上に、前記第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、
    該第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する凹部を形成する工程と、
    該凹部内に露出する前記第1の窒化物半導体層の上に、該第1の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  8. 前記基板上に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層上に、前記第1の窒化物半導体層を形成することを特徴とする請求項6または7いずれか記載の窒化物半導体装置の製造方法。
  9. 前記第2の窒化物半導体層のソース電極及びドレイン電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する別の凹部を形成する工程と、
    該別の凹部内に露出する前記第1の窒化物半導体層の上に、該第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程と、
    前記第2の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第1の窒化物半導体層の一部を露出する前記凹部を形成する工程と、
    該凹部内に露出する前記第1の窒化物半導体層の上に、該第1の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする請求項6乃至8いずれか記載の窒化物半導体装置の製造方法。
JP2004125322A 2004-04-21 2004-04-21 窒化物半導体装置及びその製造方法 Expired - Fee Related JP4869563B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004125322A JP4869563B2 (ja) 2004-04-21 2004-04-21 窒化物半導体装置及びその製造方法
DE102005018319.0A DE102005018319B4 (de) 2004-04-21 2005-04-20 Nitridhalbleitervorrichtung und deren Herstellungsverfahren
US11/110,720 US7352017B2 (en) 2004-04-21 2005-04-21 Nitride semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004125322A JP4869563B2 (ja) 2004-04-21 2004-04-21 窒化物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005311029A true JP2005311029A (ja) 2005-11-04
JP4869563B2 JP4869563B2 (ja) 2012-02-08

Family

ID=35135553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125322A Expired - Fee Related JP4869563B2 (ja) 2004-04-21 2004-04-21 窒化物半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7352017B2 (ja)
JP (1) JP4869563B2 (ja)
DE (1) DE102005018319B4 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100455A (ja) * 2004-09-29 2006-04-13 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009010216A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd Iii族窒化物系半導体トランジスタおよびiii族窒化物半導体積層ウエハ
JP2009070935A (ja) * 2007-09-12 2009-04-02 New Japan Radio Co Ltd 窒化物半導体装置
JP2009164437A (ja) * 2008-01-09 2009-07-23 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2010509770A (ja) * 2006-11-06 2010-03-25 クリー インコーポレイテッド 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
JP2011211239A (ja) * 2011-07-25 2011-10-20 Panasonic Corp 半導体装置
JP2016213388A (ja) * 2015-05-12 2016-12-15 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841844B2 (ja) * 2005-01-05 2011-12-21 三菱電機株式会社 半導体素子
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307097A (ja) * 1996-05-16 1997-11-28 Sony Corp 半導体装置
JPH11261160A (ja) * 1998-03-10 1999-09-24 Sharp Corp 窒化物系化合物半導体レーザ素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Iii族窒化物半導体素子およびその製造方法
JP2004363346A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272259B2 (ja) 1997-03-25 2002-04-08 株式会社東芝 半導体装置
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP4220683B2 (ja) 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
JP4457564B2 (ja) 2002-04-26 2010-04-28 沖電気工業株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307097A (ja) * 1996-05-16 1997-11-28 Sony Corp 半導体装置
JPH11261160A (ja) * 1998-03-10 1999-09-24 Sharp Corp 窒化物系化合物半導体レーザ素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Iii族窒化物半導体素子およびその製造方法
JP2004363346A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100455A (ja) * 2004-09-29 2006-04-13 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2010509770A (ja) * 2006-11-06 2010-03-25 クリー インコーポレイテッド 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US9984881B2 (en) 2006-11-06 2018-05-29 Cree, Inc. Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP2009010216A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd Iii族窒化物系半導体トランジスタおよびiii族窒化物半導体積層ウエハ
JP2009070935A (ja) * 2007-09-12 2009-04-02 New Japan Radio Co Ltd 窒化物半導体装置
JP2009164437A (ja) * 2008-01-09 2009-07-23 New Japan Radio Co Ltd 窒化物半導体装置の製造方法
JP2011211239A (ja) * 2011-07-25 2011-10-20 Panasonic Corp 半導体装置
JP2016213388A (ja) * 2015-05-12 2016-12-15 株式会社豊田中央研究所 窒化物半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE102005018319A1 (de) 2005-12-01
US7352017B2 (en) 2008-04-01
JP4869563B2 (ja) 2012-02-08
DE102005018319B4 (de) 2020-06-04
US20050236643A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5087240B2 (ja) 窒化物半導体装置の製造方法
US7635877B2 (en) Nitride semiconductor device and manufacturing method thereof
WO2012172753A1 (ja) 半導体装置及びその製造方法
US7352017B2 (en) Nitride semiconductor device and manufacturing method thereof
US7601573B2 (en) Method for producing nitride semiconductor device
JP2010522432A (ja) デプレッションモードGaNベースFETを使用したカスコード回路
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
TW201539742A (zh) 異質接面場效電晶體
JP2009170546A (ja) GaN系電界効果トランジスタ
JP2009111204A (ja) 電界効果トランジスタ及びその製造方法
JP2007165590A (ja) 窒化物半導体装置
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP4850423B2 (ja) 窒化物半導体装置
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
JP5113375B2 (ja) 窒化物半導体装置
JP5208439B2 (ja) 窒化物半導体装置
JP5460016B2 (ja) 半導体装置及びその製造方法
JP2007066963A (ja) 窒化物半導体装置
JP2006128586A (ja) 窒化物半導体装置及びその製造方法
JP5285252B2 (ja) 窒化物半導体装置
JP2007335736A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4869563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees