JP2006128586A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006128586A
JP2006128586A JP2004355367A JP2004355367A JP2006128586A JP 2006128586 A JP2006128586 A JP 2006128586A JP 2004355367 A JP2004355367 A JP 2004355367A JP 2004355367 A JP2004355367 A JP 2004355367A JP 2006128586 A JP2006128586 A JP 2006128586A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
semiconductor device
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004355367A
Other languages
English (en)
Other versions
JP4850410B2 (ja
Inventor
Eiji Waki
英司 脇
Atsushi Nakagawa
敦 中川
Tadayoshi Deguchi
忠義 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2004355367A priority Critical patent/JP4850410B2/ja
Publication of JP2006128586A publication Critical patent/JP2006128586A/ja
Application granted granted Critical
Publication of JP4850410B2 publication Critical patent/JP4850410B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 リーク電流を低減した窒化物半導体装置及びその製造方法を提供する。
【解決手段】 ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層したアルミニウムを含まない前記III−V族窒化物半導体層からなり、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つをドーピングした第2の窒化物半導体層と、該第2の窒化物半導体層にショットキ接触する制御電極とを備える。
【選択図】 図1

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置及びその製造方法に関し、特に高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)や電界効果トランジスタ(FET:Field Effect Transistor)のような、窒化物半導体層にショットキ接触する制御電極を有する窒化物半導体装置及びその製造方法に関する。
図6は、従来のIII−V族窒化物半導体からなる半導体装置の断面図を示している。図6に示す半導体装置は、いわゆるHEMT構造を示しており、サファイアからなる基板101上には、窒化ガリウム(GaN)からなるバッファ層102、窒化ガリウムからなるチャネル層103、n型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層104、ノンドープの窒化アルミニウムガリウムからなるショットキ層105が順次積層している。チャネル層103とキャリア供給層104とからなるヘテロ接合界面近傍には、ポテンシャル井戸からなる電子移動度が極めて大きい2次元電子ガス層が形成されている。このような構造の半導体装置では、ショットキ層105にショットキ接触するゲート電極106(制御電極)に印加する電圧を制御することにより、ソース電極107aとドレイン電極107bとの間を流れるキャリア(2次元電子ガス)を制御している。
この種の半導体装置は、上記構造の他、例えば特許文献1に開示されているような様々な構造が提案されている。
特開平10−335637号公報
しかしながら従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されていた。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、ガリウム砒素(GaAs)系HEMTに比べ、ゲートリーク電流は2桁程度大きくなる傾向がある。このリーク電流が衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧(FETがオフ状態でのドレイン耐圧)を予想される数値よりも低下させ、ワイドギャップ材料の高耐圧という性能を十分に引き出すことができないという問題があった。本発明は、窒化物半導体層に形成されるゲート電極(制御電極)のショットキ特性におけるリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を抑制することにより、高耐圧化を実現することができる窒化物半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを含む第2の窒化物半導体層と、前記第2の窒化物半導体層に、あるいは前記第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層に、ショットキ接触する制御電極とを備えたことを特徴とするものである。
本願請求項2に係る発明は、請求項1記載の窒化物半導体装置において、前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えたことを特徴とするものである。
本願請求項3に係る発明は、請求項1又は2いずれか記載の窒化物半導体装置において、前記第1または第2の窒化物半導体層にショットキ接触する前記制御電極と、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第1の窒化物半導体層からなるチャネル、あるいは前記第3の窒化物半導体層と前記第1の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とするものである。
本願請求項4に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層の上に、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つをドーピングした、アルミニウムを含まない前記III−V族窒化物半導体層からなる第2の窒化物半導体層を形成する工程と、該第2の窒化物半導体層の上に、あるいは該第2の窒化物半導体層の一部を除去した後、露出する前記第1の窒化物半導体層の上に、制御電極を形成する工程とを含むことを特徴とするものである。
本願請求項5に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層の上に、アルミニウムを含まない前記III−V族窒化物半導体層からなる第2の窒化物半導体層を形成する工程と、該第2の窒化物半導体層に、鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを不純物としてドーピングする工程と、前記第2の窒化物半導体層の上に、あるいは該第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層の上に、制御電極を形成する工程とを含むことを特徴とするものである。
本願請求項6に係る発明は、請求項4又は5いずれか記載の窒化物半導体装置の製造方法において、前記基板上に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層の上に、前記第1の窒化物半導体層を形成することを特徴とするものである。
本願請求項7に係る発明は、請求項4乃至6いずれか記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層の上に、又は前記第2の窒化物半導体層を除去し、露出した前記第1の窒化物半導体層の上に、又は前記第2の窒化物半導体の一部にn型の窒化物半導体領域を形成し、該n型の窒化物半導体領域の上に、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程を含むことを特徴とするものである。
本発明の窒化物半導体装置は、鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを不純物としてドーピングした絶縁性の高い第2の窒化物半導体層に制御電極を接触させる構造とするため、リーク電流を少なくすることができる。本発明の制御電極をFETあるいはHEMT等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。
また本発明の窒化物半導体装置は、制御電極を接触させる第1の窒化物半導体層上に、鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを不純物としてドーピングした絶縁性の高い第2の窒化物半導体層を設ける構造とするため、表面準位にトラップされる電子の制御若しくは表面準位密度の低減により、電流コラプス現象が抑制され、高周波特性が改善される。
さらに本発明の窒化物半導体装置の製造方法は、通常の窒化物半導体装置の製造工程に従い形成することができ、特に第2の窒化物半導体層は、MOCVD法やMBE法により、あるいはSOG(スピンオングラス)膜を形成する等の方法により、鉄、炭素、亜鉛あるいはマグネシウムを不純物としてドーピングして形成することができ、製造工程の制御性が良く、特性の優れた窒化物半導体装置を歩留まり良く製造することができる。
以下、本発明の窒化物半導体装置及び窒化物半導体装置の製造方法について、主に不純物として鉄をドーピングする場合を例にとり、実施例を順に、説明する。
まず本発明の窒化物半導体装置について、III−V族窒化物半導体装置であるHEMTを例にとり、詳細に説明する。図1は本発明の第1の実施例であるIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示すように炭化珪素(SiC)からなる基板11上に、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第3の窒化物半導体層)、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14(第1の窒化物半導体層)、厚さ10nmの鉄(Fe)をドーピングした窒化ガリウムからなるショットキ層15(第2の窒化物半導体層)が積層形成している。ショットキ層15上には、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極16(制御電極)を備え、ショットキ層15との間にショットキ接触を形成している。更にショットキ層15の一部が除去され、キャリア供給層14にオーミック接触するチタン(Ti)/アルミニウム(Al)/チタン(Ti)/金(Au)の積層体等からなるソース電極17a及びドレイン電極17bを備えている。
次にその製造方法について説明する。まず、図2(a)に示すように、炭化珪素(SiC)からなる基板11上に、MOCVD(有機金属化学的気相堆積)法により、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14を順次積層成長させる。その後、ドーピングソースとして二シクロペンタジエニール鉄(bis(cyclopentadienyl)iron、Cp2Fe)を原料ガスと共に供給し、厚さ10nmの鉄(Fe)をドーピングした窒化ガリウムからなるショットキ層15を成長させる。このように鉄(Fe)をドーピングすることによりショットキ層15は、シート抵抗が109Ω/□以上の絶縁特性の優れた層となる。
次に、図2(b)に示すように、リアクティブイオンエッチング(RIE)法などのドライエッチングにより、オーミック電極形成領域のショットキ層15を除去し、電子ビーム蒸着法などにより、露出したキャリア供給層14上に、厚さ10nmのチタン(Ti)膜、厚さ200nmのアルミニウム(Al)膜、厚さ50nmのチタン(Ti)膜、厚さ300nmの金(Au)膜を堆積させ、窒素ガス雰囲気で800℃、30秒の熱処理を行なう。熱処理を行なうことによって、キャリア供給層14上にオーミック接触するソース電極17a、ドレイン電極17bを形成する。
次に、図2(c)に示すように、電子ビーム蒸着法などにより、ショットキ層15上の所望の領域に厚さ20nmのニッケル(Ni)、厚さ500nmの金(Au)を堆積させることにより、ショットキ層15との間にショットキ接触するゲート電極16(制御電極)を形成する。以下、通常の製造工程に従い、HEMTを完成させる。
本実施例により作製したHEMTのゲート−ドレイン電極間の電流−電圧特性は、従来例の窒化物半導体装置の電流−電圧特性と比較し、ゲート電極が接触するショットキ層15が高い絶縁性を示すため、順方向、逆方向とも、2桁以上ゲート−ドレイン間電流(ゲートリーク電流)が低減することが確認された。
次にショットキ層15の別の製造方法について説明する。実施例1同様、炭化珪素(SiC)からなる基板11上に、MBE(分子線エピタキシャル)法により、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14を順次積層成長させる。その後、連続して、金属鉄(Fe)をドーパントとして用いて、窒化ガリウムからなるショットキ層15を成長させる。MBE法による鉄(Fe)のドーピング方法は、周知の方法による。このように鉄(Fe)をドーピングすることによりショットキ層15は、シート抵抗が109Ω/□以上の絶縁特性の優れた層となる。
以下、上述の実施例1同様、RIE法などのドライエッチングにより、オーミック電極形成領域のショットキ層15を除去し、電子ビーム蒸着法などにより、キャリア供給層14上に、厚さ10nmのチタン(Ti)膜、厚さ200nmのアルミニウム(Al)膜、厚さ50nmのチタン(Ti)膜、厚さ300nmの金(Au)膜を堆積させ、窒素ガス雰囲気で800℃、30秒の熱処理を行なう。熱処理を行なうことによって、キャリア供給層14上にオーミック接触するソース電極17a、ドレイン電極17bを形成し、図1に示す構造の窒化物半導体装置を形成することができる。
本発明の窒化物半導体装置においても、実施例1同様、ゲート−ドレイン電極間の電流−電圧特性は、従来例の窒化物半導体装置の電流−電圧特性と比較して、ゲート電極が接触するショットキ層15が高に絶縁性を示すため、順方向、逆方向とも、2桁以上ゲート−ドレイン間電流(ゲートリーク電流)が低減することが確認された。
次にショットキ層15の更に別に製造方法について説明する。実施例1あるいは実施例2同様、MOCVD法あるいはMBE法により、炭化珪素(SiC)からなる基板11上に、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14(第1の窒化物半導体層)とを順次積層成長させる。その後、本実施例では、連続して厚さ10nmのノンドープ窒化ガリウムからなる半導体層を形成する。
次にこの半導体層表面に、鉄化合物を添加したSOG(スピンオングラス)膜を形成する。具体的には、半導体層上にシラノール化合物(RnSi(OH)4-n)を含む有機溶剤(例えば東京応化社製OCDtype−1)100mlに対し、鉄化合物(Fe(NO33・9H2O)を1g添加した溶液を用意し、半導体層上に回転塗布する。これを焼成してSOG膜を形成する。その後加熱することで、SOG膜に添加されている鉄(Fe)をノンドープ窒化ガリウムからなる半導体層中に拡散させ、鉄(Fe)が拡散したショットキ層15(第2の窒化物半導体層)を形成する。
ショットキ層15上に残るSOG膜を除去した後、実施例1及び実施例2同様、RIE法などのドライエッチングにより、オーミック電極形成領域のショットキ層15を除去し、電子ビーム蒸着法などにより、キャリア供給層14上に、厚さ10nmのチタン(Ti)膜、厚さ200nmのアルミニウム(Al)膜、厚さ50nmのチタン(Ti)膜、厚さ300nmの金(Au)膜を堆積させ、窒素ガス雰囲気で800℃、30秒の熱処理を行なう。熱処理を行なうことによって、キャリア供給層14上にオーミック接触するソース電極17a、ドレイン電極17bを形成し、図1に示す窒化物半導体装置を形成することができる。
本実施例により作製したHEMTについても、実施例1、実施例2同様、ゲート−ドレイン電極間の電流−電圧特性は、従来例の窒化物半導体装置の電流−電圧特性と比較して、ゲート電極が接触するショットキ層15が高い絶縁性を示すため、順方向、逆方向とも、2桁以上ゲート−ドレイン間電流(ゲートリーク電流)が低減していることが確認された。
上記実施例1乃至実施例3において、ソース電極17a及びドレイン電極17bは、ショットキ層15を除去して露出したキャリア供給層14上に形成する代わりに、ショットキ層15上(図3a)や、キャリア供給層14に達するn型の不純物領域18を形成したショットキ層15上に形成することもでき(図3b)、ソース電極17a、ドレイン電極17bのコンタクト抵抗が低くなる構造を適宜採用することができる。
更に本発明の別の実施例について説明する。鉄(Fe)をドーピングした窒化物半導体層は、ショットキ層15として用いられるとは限らない。例えば図4に示すように、鉄(Fe)をドーピングした窒化物半導体層をキャップ層として用いることもできる。即ち、図4に示す窒化物半導体装置は、炭化珪素(SiC)からなる基板11上に、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第3の窒化物半導体層)、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14、厚さ3nmのノンドープ窒化アルミニウムガリウムからなるショットキ層(第1の窒化物半導体層、キャリア供給層14とショットキ層15を第1の窒化物半導体層としても良い)、厚さ10nmの鉄(Fe)をドーピングした窒化ガリウム(GaN)からなるキャップ層19(第2の窒化物半導体層)が積層形成している。キャップ層19の一部が除去され、ショットキ層15上に、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極16を形成し、ショットキ層15との間にショットキ接触を形成している。更にキャップ層19の一部が除去され、キャリア供給層14にオーミック接触するチタン(Ti)/アルミニウム(Al)/チタン(Ti)/金(Au)の積層体等からなるソース電極17a及びドレイン電極17bを備えている。
キャップ層19は、上述の実施例1乃至実施例3で説明したショットキ層15と同様の方法で形成することができる。このように形成したキャップ層19は、そのシート抵抗が109Ω/□以上の高抵抗となっており、電流コラプスを抑制する効果が大きくなる。
更にまた、HEMT構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層20(チャネル層、第1の窒化物半導体層)とし、その上に上述のキャップ層19(第2の窒化物半導体層)を備えた構造とし、キャップ層19の一部を除去して形成した凹部(リセス)内にゲート電極16(制御電極)が形成されるFET構造とすることもできる(図5)。キャップ層19の形成方法は、上述のHEMT構造のショットキ層15あるいはキャップ層19と同様である。
また窒化物半導体層は、GaN/AlGaN系に限定されるものではなく、第2の窒化物半導体層は、GaN、InNあるいはこれらの混晶化合物で形成することができる。また第1の窒化物半導体層は、GaN、InN、AlNあるいはこれらの混晶化合物を含む半導体で形成することができる。炭化珪素基板の代わりにサファイヤ基板を用いることもできる。
また窒化物半導体層とショットキ接触、あるいはオーミック接触する電極の組成は、使用する窒化物半導体層の種類に応じて適宜選択されることは言うまでもない。
以上、不純物として鉄(Fe)をドーピングした場合について詳細に説明したが、本発明のドーピングされる不純物は、鉄(Fe)の他、炭素(C)、亜鉛(Zn)、マグネシウム(Mg)であっても良い。これらを不純物としてドーピングする場合には、周知の製造方法に従う。
たとえば、MOCVD法により窒化物半導体層を形成する場合には、ドーピングソースとしてジエチル亜鉛(di-ethyl zinc)を用いて亜鉛(Zn)を、二シクロペンタジエニールマグネシウム(bis(cyclopentadienyl)magnesium、Cp2Mg)を用いてマグネシウム(Mg)をそれぞれドーピングした窒化物半導体層を形成することができる。またMBE法により窒化物半導体層を形成する場合には、金属亜鉛、金属マグネシウムをドーパントとして用いることができる。炭素(C)をドーピングする場合は、MOCVD法により、ドーピングソースとして四臭化炭素(CBr4)を用いることができる。
また、SOG膜を用いて亜鉛(Zn)又はマグネシウム(Mg)をドーピングする場合には、シラノール化合物(RnSi(OH)4-n)を含む有機溶剤に所望の金属化合物を添加した溶液を用意し、半導体層上に回転塗布した後、焼成して形成することができる。その他、イオン注入法によって、不純物をドーピングすることができる。
本発明の第1の実施例である窒化物半導体装置の説明図である。 本発明の第1の実施例である窒化物半導体装置の製造方法の説明図である。 本発明の別の実施例である窒化物半導体装置の説明図である。 本発明の更に別の実施例である窒化物半導体装置の説明図である。 本発明の更に別の実施例である窒化物半導体装置の説明図である。 従来のこの種の窒化物半導体装置の説明図である。
符号の説明
11;基板、12;バッファ層、13;チャネル層、14;キャリア供給層、
15;ショットキ層、16;ゲート電極、17a;ソース電極、17b;ドレイン電極、
18;不純物領域、19;キャップ層

Claims (7)

  1. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、
    基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、
    該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを含む第2の窒化物半導体層と、
    前記第2の窒化物半導体層に、あるいは前記第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層に、ショットキ接触する制御電極とを備えたことを特徴とする窒化物半導体装置。
  2. 請求項1記載の窒化物半導体装置において、
    前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えたことを特徴とする窒化物半導体装置。
  3. 請求項1又は2いずれか記載の窒化物半導体装置において、
    前記第1または第2の窒化物半導体層にショットキ接触する前記制御電極と、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第1の窒化物半導体層からなるチャネル、あるいは前記第3の窒化物半導体層と前記第1の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする窒化物半導体装置。
  4. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層の上に、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つをドーピングした、アルミニウムを含まない前記III−V族窒化物半導体層からなる第2の窒化物半導体層を形成する工程と、
    該第2の窒化物半導体層の上に、あるいは該第2の窒化物半導体層の一部を除去した後、露出する前記第1の窒化物半導体層の上に、制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  5. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層の上に、アルミニウムを含まない前記III−V族窒化物半導体層からなる第2の窒化物半導体層を形成する工程と、
    該第2の窒化物半導体層に、鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを不純物としてドーピングする工程と、
    前記第2の窒化物半導体層の上に、あるいは該第2の窒化物半導体層の一部を除去し、露出する前記第1の窒化物半導体層の上に、制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  6. 請求項4又は5いずれか記載の窒化物半導体装置の製造方法において、
    前記基板上に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層の上に、前記第1の窒化物半導体層を形成することを特徴とする窒化物半導体装置の製造方法。
  7. 請求項4乃至6いずれか記載の窒化物半導体装置の製造方法において、
    前記第2の窒化物半導体層の上に、又は前記第2の窒化物半導体層を除去し、露出した前記第1の窒化物半導体層の上に、又は前記第2の窒化物半導体の一部にn型の窒化物半導体領域を形成し、該n型の窒化物半導体領域の上に、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程を含むことを特徴とする窒化物半導体装置の製造方法。
JP2004355367A 2004-09-29 2004-12-08 窒化物半導体装置及びその製造方法 Expired - Fee Related JP4850410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004355367A JP4850410B2 (ja) 2004-09-29 2004-12-08 窒化物半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004282944 2004-09-29
JP2004282944 2004-09-29
JP2004355367A JP4850410B2 (ja) 2004-09-29 2004-12-08 窒化物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006128586A true JP2006128586A (ja) 2006-05-18
JP4850410B2 JP4850410B2 (ja) 2012-01-11

Family

ID=36722913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355367A Expired - Fee Related JP4850410B2 (ja) 2004-09-29 2004-12-08 窒化物半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4850410B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157617A (ja) * 2008-12-26 2010-07-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011091075A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp へテロ接合電界効果トランジスタとその製造方法
KR20110136827A (ko) * 2009-04-08 2011-12-21 이피션트 파워 컨버젼 코퍼레이션 보상형 게이트 미스페트 및 그 제조 방법
JP2014060439A (ja) * 2013-11-25 2014-04-03 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2017085013A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246527A (ja) * 1996-03-08 1997-09-19 Toshiba Corp 半導体装置
JPH09321389A (ja) * 1996-03-26 1997-12-12 Toshiba Corp p型半導体膜および半導体素子
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246527A (ja) * 1996-03-08 1997-09-19 Toshiba Corp 半導体装置
JPH09321389A (ja) * 1996-03-26 1997-12-12 Toshiba Corp p型半導体膜および半導体素子
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157617A (ja) * 2008-12-26 2010-07-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR20110136827A (ko) * 2009-04-08 2011-12-21 이피션트 파워 컨버젼 코퍼레이션 보상형 게이트 미스페트 및 그 제조 방법
JP2012523701A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートmisfet及びその製造方法
KR101660870B1 (ko) * 2009-04-08 2016-09-28 이피션트 파워 컨버젼 코퍼레이션 보상형 게이트 미스페트
JP2011091075A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp へテロ接合電界効果トランジスタとその製造方法
JP2014060439A (ja) * 2013-11-25 2014-04-03 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2017085013A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4850410B2 (ja) 2012-01-11

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
WO2010109566A1 (ja) 半導体装置及びその製造方法
WO2009116283A1 (ja) 半導体装置および半導体装置の製造方法
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
JP4134575B2 (ja) 半導体装置およびその製造方法
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
JP2005210105A (ja) 半導体装置及びその製造方法
JP4869564B2 (ja) 窒化物半導体装置及びその製造方法
TWI807272B (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體(hemt)半導體裝置
JP5100002B2 (ja) 窒化物半導体装置
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
CN107706238B (zh) Hemt器件及其制造方法
JP5509544B2 (ja) 半導体装置及びその製造方法
JP3984471B2 (ja) 半導体装置及びその製造方法
JP2001320042A (ja) GaN系トランジスタ
JP4850410B2 (ja) 窒化物半導体装置及びその製造方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP4869585B2 (ja) 窒化物半導体装置の製造方法
JP2008118082A (ja) 窒化物半導体装置及びその製造方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
JP5208439B2 (ja) 窒化物半導体装置
JP5285252B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Ref document number: 4850410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees