JP4869585B2 - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP4869585B2
JP4869585B2 JP2004355369A JP2004355369A JP4869585B2 JP 4869585 B2 JP4869585 B2 JP 4869585B2 JP 2004355369 A JP2004355369 A JP 2004355369A JP 2004355369 A JP2004355369 A JP 2004355369A JP 4869585 B2 JP4869585 B2 JP 4869585B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
nitride
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004355369A
Other languages
English (en)
Other versions
JP2006165314A (ja
Inventor
忠義 出口
敦 中川
悟 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2004355369A priority Critical patent/JP4869585B2/ja
Publication of JP2006165314A publication Critical patent/JP2006165314A/ja
Application granted granted Critical
Publication of JP4869585B2 publication Critical patent/JP4869585B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置の製造方法に関し、特に高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)や電界効果トランジスタ(FET:Field Effect Transistor)のような、半導体装置にショットキー接触する制御電極を有する窒化物半導体装置の製造方法に関する。
図4は、従来のIII−V族窒化物半導体からなる半導体装置の断面図を示している。図4に示す半導体装置は、いわゆるHEMT構造を示しており、サファイアからなる基板11上には、窒化ガリウム(GaN)からなるバッファ層12、窒化ガリウムからなるチャネル層13、ノンドープ窒化アルミニウムガリウム(AlGaN)からなるスペーサ層14、n型窒化アルミニウムガリウムからなるキャリア供給層15、ノンドープの窒化アルミニウムガリウムからなるショットキ層16が順次積層した構造となっており、チャネル層13とスペーサ層14とからなるヘテロ接合界面近傍には、ポテンシャル井戸からなる電子移動度が極めて大きい2次元電子ガス層が形成される。このような構造の窒化物半導体装置では、ショットキ層16にショットキ接触するゲート電極20(制御電極)に印加する電圧を制御することにより、ソース電極19aとドレイン電極19bとの間を流れるキャリア(2次元電子ガス)を制御している。
この種の半導体装置は、上記構造の他、例えば特許文献1に開示されているような様々な構造が提案されている。
特開平10−335637号公報
しかしながら従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されていた。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が流れ、ガリウム砒素(GaAs)系HEMTに比べ、ゲートリーク電流は2桁程度大きくなる傾向がある。このリーク電流が衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧(FETがオフ状態でのドレイン耐圧)を予想される数値よりも低下させ、ワイドギャップ材料の高耐圧という性能を十分に引き出すことができないという問題があった。一方、窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層などの窒化物半導体層上にゲート電極を形成した半導体装置においても、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散が生じるという問題があった。
また、高出力素子における高利得・高効率化のために、いわゆるリセス構造をとるゲート電極形成やオーミック電極形成が試みられているが、リセス構造を形成する際のエッチングがばらつき、再現性良く窒化物半導体装置を形成できないという問題があった。更に、窒化物半導体の化学的結合力の強さのため、エッチングには主としてドライエッチングが用いられ、ドライエッチングの際に生じるダメージが素子特性を劣化させるという問題があった。
本発明は、上記問題点を解消し、窒化物半導体層に形成される制御電極(ゲート電極)のショットキ特性におけるリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現し、更には周波数分散を抑制することができる窒化物半導体装置を提供することを目的とする。また、再現性良く、制御電極やオーミック電極を形成をすることができる窒化物半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層上に、制御電極形成領域を被覆する絶縁膜からなるマスク材を形成する工程と、該マスク材が形成されず露出する前記第1の窒化物半導体層上に、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つをドーピングした、アルミニウムを含まない前記III−V族窒化物半導体層からなる第2の窒化物半導体層を選択的に形成する工程と、前記マスク材上に、制御電極を形成する工程とを含むことを特徴とするものである。
本願請求項2に係る発明は、請求項1記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層を形成する工程は、前記露出する前記第1の窒化物半導体層上に、前記III−V族窒化物からなり、かつアルミニウムを含まない窒化物半導体層を選択的に形成する工程と、該窒化物半導体層の一部あるいは全部に、鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを不純物としてドーピングする工程とを含むことを特徴とするものである。
本願請求項3に係る発明は、請求項1または2いずれか記載の窒化物半導体装置の製造方法において、前記基板上に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層上に、前記第1の窒化物半導体層を形成することを特徴とするものである。
本願請求項4係る発明は、請求項1乃至3いずれか記載の窒化物半導体装置の製造方法において、酸化珪素、窒化珪素、窒化チタン、窒化タングステン、窒化モリブデン、窒化ニッケル、窒化アルミニウム、酸化チタン、酸化タングステン、酸化モリブデン、酸化ニッケル、酸化アルミニウムからなる絶縁物で前記マスク材を形成し、MOCVD法により、露出する前記第1の窒化物半導体層上に、前記第2の窒化物半導体層を選択的に形成することを特徴とするものである。
本発明により作製した窒化物半導体装置は、制御電極を絶縁膜を介して窒化物半導体層に接触させる構造とするため、リーク電流を少なくすることができる。本発明の制御電極をFETあるいはHEMT等のゲート電極とした場合、ゲートリーク電流は減少し、さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化が実現できる。
また、本発明により作製した窒化物半導体装置では、ゲート−ドレイン電極の間に絶縁性の高い鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを不純物としてドーピングした窒化物半導体層を備える構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。
さらにオーミック電極をリセス構造とした窒化物半導体装置では、チャネル近傍にオーミック電極が形成され、コンタクト抵抗が低減し、窒化物半導体装置の高利得、高効率化が図られ、高出力半導体装置として好適である。
本発明による窒化物半導体装置の製造方法は、通常の窒化物半導体装置の製造工程による絶縁膜のパターン形成や、選択成長法等のみにより、窒化物半導体層をエッチングすることなく、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置をばらつきなく、歩留まり良く製造することができる。
本発明による制御電極をリセス構造とした窒化物半導体装置の製造方法では、制御電極が接触する第1の窒化物半導体層を薄くすることができ、しきい値電圧(ピンチオフ電圧)を浅くすることが可能となる。しかも、制御電極が接触する第1の窒化物半導体層は、エピタキシャル成長後に、ドライエッチングのようなダメージを受けることがないので、ダメージに起因するようは特性劣化の発生がない窒化物半導体装置を形成することができる。
また制御電極及びオーミック電極をリセス構造とした窒化物半導体装置の製造方法では、チャネル近傍にソース電極を形成することができるので、ソース抵抗が低減し、それに伴い、相互コンダクタンス(gm)も改善される窒化物半導体装置を、簡便に形成することができる。
以下、本発明の窒化物半導体装置の製造方法について、主に、不純物として鉄をドーピングする場合を例にとり、実施例を順に説明する。
まず本発明により作製した窒化物半導体装置について、III−V族窒化物半導体装置であるHEMTを例にとり、詳細に説明する。図1は本発明の第1の実施例である窒化物半導体装置の製造方法により作製したIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示すように炭化珪素(SiC)からなる基板11上に、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持つ厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第3の窒化物半導体層)、厚さ7nmのノンドープ窒化アルミニウムガリウム(AlGaN)からなるスペーサ層14、厚さ15nmのn型窒化アルミニウムガリウムからなるキャリア供給層15、厚さ3nmのノンドープ窒化アルミニウムガリウムからなるショットキ層16(第1の窒化物半導体層)が積層形成し、さらにショットキ層16上に酸化珪素からなる厚さ15nmの絶縁膜17(マスク材)と、厚さ10nmの鉄(Fe)をドーピングした窒化ガリウムからなるキャップ層18(第2の窒化物半導体層)を積層形成している。ショットキ層16上には、オーミック接触するチタン(Ti)/アルミニウム(Al)の積層体等からなるソース電極19a、ドレイン電極19b(オーミック電極)を備え、キャリア供給層15にオーミック接触している。また、絶縁膜17上には、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極20(制御電極)を備え、ショットキ接触を形成している。
鉄(Fe)をドーピングしたキャップ層18は、絶縁膜17が設けられた領域を除き、ショットキ層16上に選択的に積層している。またそのシート抵抗は、109Ω/□以上の高抵抗となっている。
本発明により作製した窒化物半導体装置は、ゲート電極20の下に絶縁膜17が設けられた構造であるため、ゲートリーク電流が低減し、チャネルでの衝突イオン化が抑制され、オフ耐圧が改善される。
また本発明により作製した窒化物半導体装置は、ゲート−ドレイン電極の間に絶縁性の高いキャップ層18が設けられているため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により、電流−電圧特性の周波数分散を抑制することができる。
次に本発明の第1の実施例である窒化物半導体装置の製造方法について説明する。まず、炭化珪素(SiC)からなる基板11上に、MOCVD(有機金属化学的気相堆積)法あるいはMBE(電子ビームエピタキシャル)法により、厚さ200nm程度の窒化アルミニウム(AlN)のバッファ層12、厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ7nmのノンドープ窒化アルミニウムガリウム(AlGaN)からなるスペーサ層14、厚さ15nmのn型窒化アルミニウムガリウムからなるキャリア供給層15、厚さ3nmのノンドープ窒化アルミニウムガリウムからなるショットキ層16を順次積層成長させる(図2a)。
次に、プラズマCVD法、減圧CVD法またはEB(電子ビーム)蒸着等によりショットキ層16上に酸化珪素からなる厚さ15nmの絶縁膜17(マスク材)を形成する。その後、通常のリソグラフ法及びエッチング法により、ゲート電極形成領域及びオーミック電極形成領域に絶縁膜17を残し、それ以外の絶縁膜17を除去し、ショットキ層16を露出させる(図2b)。なお、オーミック電極形成領域に絶縁膜17を残すことは必ずしも必須ではないが、後述するオーミック電極の形成の際、チャネル近傍にオーミック接触を形成し、コンタクト抵抗を低減することができ好ましい。
ここで絶縁膜17は、高い絶縁性を有し、絶縁膜17上にキャップ層18が成長しない膜であれば、本実施例の酸化珪素に限定されるものではない。他の絶縁膜材料としては、窒化珪素、窒化チタン、窒化タングステン、窒化モリブデン、窒化ニッケル、窒化アルミニウム、酸化チタン、酸化タングステン、酸化モリブデン、酸化ニッケル、酸化アルミニウムが、パターン形成や除去が容易で好ましい。また絶縁膜17の厚さは、キャップ層18の選択成長が可能で、制御電極に印加される電圧により、チャネルを流れるキャリアを制御できる厚さに適宜設定すれば良い。
その後、ドーピングソースとして二シクロペンタジエニール(bis(cyclopentadienyl)iron、Cp2Fe)を同時供給し、再度厚さ10nmの鉄(Fe)をドーピングした窒化ガリウム(GaN)からなるキャップ層18を成長させる。このように鉄(Fe)をドーピングすることにより、絶縁特性の高い層となる。また絶縁膜17表面には、鉄(Fe)をドーピングした窒化ガリウムは成長しないので、図2cに示すように、選択的にキャップ層18を形成することができる。
次に、通常のリソグラフ法及びエッチング法により、オーミック電極形成領域の絶縁膜17bを除去し、リフトオフ法により露出するショットキ層16上に電子ビーム蒸着法などで厚さ10nm程度のチタン(Ti)膜、厚さ200nm程度のアルミニウム(Al)膜を堆積させ、熱処理を行うことにより、少なくともキャリア供給層15にオーミック接触するソース電極19a、ドレイン電極19bを形成する(図2d)。このようにオーミック電極を、いわゆるリセス構造として形成すると、低抵抗化が可能となる。
続いて、通常のリソグラフ法及ぶリフトオフ法により、絶縁膜17上に、厚さ20nmのニッケル(Ni)/厚さ300nmの金(Au)からなる積層体等を電子ビーム蒸着法などにより積層してパターニングすることにより、ショットキ接触するゲート電極20を形成する(図2e)。以下、通常の半導体装置の製造工程に従い、HEMTを完成させる。
本発明の窒化物半導体装置の製造方法は、通常の窒化物半導体装置の製造工程のみで構成され、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置をばらつきなく、歩留まり良く製造することができる。
次にキャップ層18の別の製造方法について説明する。図3に示すように、炭化珪素(SiC)からなる基板11上に、MOCVD法あるいはMBE法により、厚さ200nm程度の窒化アルミニウム(AlN)のバッファ層12、厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ7nmのノンドープ窒化アルミニウムガリウム(AlGaN)からなるスペーサ層14、厚さ15nmのn型窒化アルミニウムガリウムからなるキャリア供給層15、厚さ3nmのノンドープ窒化アルミニウムガリウムからなるショットキ層16を順次積層成長させる。(図3a)。
次に、プラズマCVD法、減圧CVD法またはEB蒸着法等によりショットキ層16上に、酸化珪素からなる厚さ15nmの絶縁膜17を形成する。その後、通常のリソグラフ法及びエッチング法により、絶縁膜17の一部を除去し、ショットキ層16を露出する(図3b)。
その後、本実施例では、不純物を含まない厚さ10nmのノンドープ窒化ガリウム層21を、露出するショットキ層16上に選択的に積層形成する(図3c)。
次に、このノンドープ窒化ガリウム層21表面に、鉄化合物を添加したSOG(スピンオングラス)膜22を形成する。具体的には、シラノール化合物(RnSi(OH)4-n)を含む有機溶剤(例えば東京応化社製OCDtype−1)100mlに対し、鉄化合物(Fe(NO33・9H2O)を1g添加した溶液を用意し、ノンドープ窒化ガリウム層21表面および絶縁膜17上に回転塗布する。これを焼成してSOG膜22を形成する(図3d)。
その後加熱することで、SOG膜に添加されている鉄(Fe)をノンドープ窒化ガリウム層21中に拡散させ、鉄(Fe)が拡散したキャップ層18を形成する。このキャップ層18は、高い絶縁性(シート抵抗1×109Ω/□以上)を示す高抵抗膜となる。キャップ層18上及び絶縁膜17上に残るSOG膜22を除去した後、前述の実施例1同様、絶縁膜17bを除去して露出するショットキ層16上にオーミック接触するチタン(Ti)/アルミニウム(Al)の積層体等からなるソース電極19a、ドレイン電極19bを形成する。更に絶縁膜17a上(図3f)に、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極20をパターン形成し、窒化物半導体を形成することができる。
本実施例についても、実施例1同様、ゲート−ドレイン電極の間に絶縁性の高い鉄(Fe)をドーピングした窒化物半導体キャップ層18が設けられているため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流−電圧特性の周波数分散を抑制する窒化物半導体装置を、ばらつきなく、歩留まり良く製造することができる。
以上本発明の実施例についてHEMT構造の窒化物半導体装置の製造方法について説明したが、本発明は、FET構造の窒化物半導体装置の製造方法に適用することも可能である。即ち、半導体基板の構成が異なるのみで、本発明を適用することができる。以下、本発明の第の実施例であるIII−V族窒化物半導体装置であるFETの製造方法について、説明する。まず、炭化珪素(SiC)からなる基板上に、MOCVD法あるいはMBE法により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層を成長させ、厚さ3μm程度のn型窒化ガリウム(GaN)からなる能動層(第1の窒化物半導体層)を順次積層成長する。
次に、プラズマCVD法、減圧CVD法またはEB蒸着法等により能動層上に酸化珪素からなる厚さ15nmの絶縁膜(マスク材)を形成する。その後、通常のリソグラフ法及びエッチング法により、ゲート電極形成領域等の絶縁膜を残し、それ以外の絶縁膜を除去し、能動層を露出する。
その後、MOCVD法により能動層上に、不純物として鉄(Fe)をドーピングした窒化ガリウムからなるキャップ層(第2の窒化物半導体層)を成長させる。次に、通常のリソグラフ法及びリフトオフ法により、キャップ層上にEB蒸着法などにより、能動層にオーミック接触するソース電極及びドレイン電極と、絶縁膜上にショットキ接触するゲート電極を形成する。以下、通常の半導体装置の製造工程に従い、FETを完成する。
本発明により作製したFET構造の窒化物半導体装置であっても、ゲート電極の下に絶縁膜が設けられた構造であるため、ゲートリーク電流が低減され、チャネルでの衝突イオン化が抑制され、オフ耐圧が改善される。また、ゲート−ドレイン電極の間に絶縁性の高いキャップ層が設けられているため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により、電流−電圧特性の周波数分散を抑制することができる。
本発明はFET構造の窒化物半導体装置を製造する場合であっても、通常の窒化物半導体装置の製造工程のみで構成され、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性がよく、特性の優れた窒化物半導体装置をばらつきなく、歩留まり良く製造することができる。
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。窒化物半導体層は、GaN/AlGaN系に限定されるものでなく、制御電極が形成される窒化物半導体層(上記実施例ではショットキー層16に相当)は、GaN、InNあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で構成することができる。また第1の窒化物半導体層(上記実施例ではキャリア供給層15に相当)は、GaN、InN、AlNあるいはこれらの混晶半導体を含み、かつ少なくともアルミニウムを含む層で形成することができる。実施例において使用した炭化珪素(SiC)基板の代わりにサファイア基板を用いても構わない。その場合はバッファ層12として低温成長の窒化ガリウム(GaN)を用いるほうが望ましい。また実施例において使用した炭化珪素(SiC)基板の代わりにシリコン基板(Si)を用いても構わない。また窒化物半導体とショットキ接触を形成する制御電極、オーミック接触する電極の組成は、使用する窒化物半導体層、絶縁膜等の種類に応じて、適宜選択されることは言うまでもない。
以上、不純物として鉄(Fe)をドーピングした場合について詳細に説明したが、本発明のドーピングされる不純物は、鉄(Fe)の他、炭素(C)、亜鉛(Zn)、マグネシウム(Mg)であっても良い。これらを不純物としてドーピングする場合には、周知の製造法に従う。
たとえば、MOCVD法により窒化物半導体層を形成する場合には、ドーピングソースとしてジエチル亜鉛(di-ethyl zinc)を用いて亜鉛(Zn)を、二シクロペンタジエニールマグネシウム(bis(cyclopentadienyl)magnesium、Cp2Mg)を用いてマグネシウム(Mg)をそれぞれドーピングした窒化物半導体層を形成することができる。またMBE法により窒化物半導体層を形成する場合には、金属亜鉛、金属マグネシウムをドーパントとして用いることができる。炭素(C)をドーピングする場合は、MOCVD法により、ドーピングソースとして四臭化炭素(CBr4)を用いることができる。
また、SOG膜を用いて亜鉛(Zn)又はマグネシウム(Mg)をドーピングする場合には、シラノール化合物(RnSi(OH)4-n)を含む有機溶剤に所望の金属化合物を添加した溶液を用意し、半導体層上に回転塗布した後、焼成して形成することができる。その他、イオン注入法によって、不純物をドーピングすることもできる。
本発明により作製した窒化物半導体装置の説明図である。 本発明の実施例である窒化物半導体装置の製造方法の説明図である。 本発明の別の実施例である窒化物半導体装置の製造方法の説明図である。 従来の窒化物半導体装置の説明図である。
11;基板、12;バッファ層、13;チャネル層、14; スペーサ層、
15;キャリア供給層、16;ショットキ層、17;絶縁膜、18;キャップ層、
19a;ソース電極、19b;ドレイン電極、20;ゲート電極、
21;ノンドープ窒化ガリウム層、22;SOG膜

Claims (4)

  1. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層上に、制御電極形成領域を被覆する絶縁膜からなるマスク材を形成する工程と、
    該マスク材が形成されず露出する前記第1の窒化物半導体層上に、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つをドーピングした、アルミニウムを含まない前記III−V族窒化物半導体層からなる第2の窒化物半導体層を選択的に形成する工程と、
    前記マスク材上に、制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  2. 請求項1記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層を形成する工程は、
    前記露出する前記第1の窒化物半導体層上に、前記III−V族窒化物からなり、かつアルミニウムを含まない窒化物半導体層を選択的に形成する工程と、
    該窒化物半導体層の一部あるいは全部に、鉄、炭素、亜鉛あるいはマグネシウムの少なくとも1つを不純物としてドーピングする工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  3. 請求項1または2いずれか記載の窒化物半導体装置の製造方法において、
    前記基板上に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層上に、前記第1の窒化物半導体層を形成することを特徴とする窒化物半導体装置の製造方法。
  4. 請求項1乃至3いずれか記載の窒化物半導体装置の製造方法において、
    酸化珪素、窒化珪素、窒化チタン、窒化タングステン、窒化モリブデン、窒化ニッケル、窒化アルミニウム、酸化チタン、酸化タングステン、酸化モリブデン、酸化ニッケル、酸化アルミニウムからなる絶縁物で前記マスク材を形成し、MOCVD法により、露出する前記第1の窒化物半導体層上に、前記第2の窒化物半導体層を選択的に形成することを特徴とする窒化物半導体装置の製造方法。
JP2004355369A 2004-12-08 2004-12-08 窒化物半導体装置の製造方法 Expired - Fee Related JP4869585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004355369A JP4869585B2 (ja) 2004-12-08 2004-12-08 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004355369A JP4869585B2 (ja) 2004-12-08 2004-12-08 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006165314A JP2006165314A (ja) 2006-06-22
JP4869585B2 true JP4869585B2 (ja) 2012-02-08

Family

ID=36666982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355369A Expired - Fee Related JP4869585B2 (ja) 2004-12-08 2004-12-08 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4869585B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5582378B2 (ja) * 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法
WO2013157881A1 (ko) * 2012-04-19 2013-10-24 서울반도체 주식회사 반도체 장치 및 이를 제조하는 방법
JP6674087B2 (ja) * 2015-10-29 2020-04-01 富士通株式会社 化合物半導体装置及びその製造方法
US20200343354A1 (en) * 2017-07-04 2020-10-29 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428838B2 (ja) * 1996-12-11 2003-07-22 古河電気工業株式会社 Mis型電界効果トランジスタ
JP3398044B2 (ja) * 1998-04-14 2003-04-21 古河電気工業株式会社 電界効果トランジスタ
JP2002231653A (ja) * 2001-02-02 2002-08-16 Ion Engineering Research Institute Corp 半導体素子の製造方法
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region

Also Published As

Publication number Publication date
JP2006165314A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
US7800116B2 (en) Group III-nitride semiconductor device with a cap layer
US7449399B2 (en) Method for fabricating a semiconductor device for reducing a surface potential
WO2009116283A1 (ja) 半導体装置および半導体装置の製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
WO2011013306A1 (ja) 半導体装置
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
JP2011233612A (ja) 半導体装置及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2005235935A (ja) 高電子移動度トランジスタ
TWI807272B (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體(hemt)半導體裝置
JP2016100450A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP5509544B2 (ja) 半導体装置及びその製造方法
JP2001320042A (ja) GaN系トランジスタ
JP3984471B2 (ja) 半導体装置及びその製造方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP2005203544A (ja) 窒化物半導体装置とその製造方法
JP4869585B2 (ja) 窒化物半導体装置の製造方法
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
JP2006059956A (ja) 半導体装置の製造方法
JP4850410B2 (ja) 窒化物半導体装置及びその製造方法
CN114883407A (zh) 基于Fin-FET栅结构HEMT及其制作方法
JP2008118082A (ja) 窒化物半導体装置及びその製造方法
CN116457946A (zh) 氮化镓再生长中的杂质还原技术
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
JP5285252B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4869585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees