CN116457946A - 氮化镓再生长中的杂质还原技术 - Google Patents

氮化镓再生长中的杂质还原技术 Download PDF

Info

Publication number
CN116457946A
CN116457946A CN202180076976.5A CN202180076976A CN116457946A CN 116457946 A CN116457946 A CN 116457946A CN 202180076976 A CN202180076976 A CN 202180076976A CN 116457946 A CN116457946 A CN 116457946A
Authority
CN
China
Prior art keywords
semiconductor
layer
barrier layer
channel
growth region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180076976.5A
Other languages
English (en)
Inventor
J·G·费奥雷恩扎
D·皮埃德拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN116457946A publication Critical patent/CN116457946A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

描述了在GaN再生长中减少杂质掺杂剂的各种技术。在第一种技术中，可以在再生长GaN层之前的再生长界面处形成阻挡层，例如AlN。阻挡层可以在再生长界面处掩埋杂质，并减少它们对包括器件(例如晶体管)的沟道的上面的层的影响。在第二种技术中，可以在再生GaN层之前在再生界面处形成缓冲层，例如碳掺杂的GaN层。碳可以作为受体来补偿掺杂剂，例如硅，并消除它们对上述层的电子效应。在第三种技术中，可以在GaN再生长之前进行氢烘烤处理。氢可以在再生长界面解吸GaN薄层，这是杂质浓度最高的GaN层。

Description

氮化镓再生长中的杂质还原技术
关于联邦资助研究或开发的声明
本发明是在国防高级研究计划局(DARPA)授予的第HR0011-18-3-0014号赠款的政府支持下完成的。政府对这项发明有一定的权利。
技术领域
本文献一般地(但不限于)涉及半导体器件，更具体地，涉及用于构造氮化镓器件的技术。
背景技术
氮化镓基半导体作为制造下一代晶体管或半导体器件的首选材料，与其他半导体相比具有若干优势，可用于高压和高频应用。例如，氮化镓(GaN)基半导体具有宽的带隙，这使得由这些材料制成的器件能够具有高击穿电场，并且能够在宽的温度范围内保持稳定。由GaN基异质结构形成的二维电子气(2DEG)通道通常具有高电子迁移率，使得使用这些结构制造的器件在功率开关和放大系统中有用。然而，GaN基半导体通常用于制造耗尽模式(或常开)器件，这在许多这些系统中的应用有限，例如由于支持这种器件所需的额外电路复杂性。
发明内容
本公开描述了在GaN再生长中减少杂质掺杂剂的各种技术。在第一种技术中，可以在再生长GaN层之前的再生长界面处形成阻挡层，例如AlN。阻挡层可以在再生长界面处掩埋杂质，并减少它们对包括器件(例如晶体管)的沟道的上面的层的影响。在第二种技术中，可以在再生GaN层之前在再生界面处形成缓冲层，例如碳掺杂的GaN层。碳可以作为受体来补偿掺杂剂，例如硅，并消除它们对上述层的电子效应。在第三种技术中，可以在GaN再生长之前进行氢烘烤处理。氢可以在再生长界面解吸GaN薄层，这是杂质浓度最高的GaN层。
在一些方面，本公开旨在一种形成半导体器件以减少或抵消再生长界面处的杂质的方法,所述方法包括:形成第一半导体生长区，包括：在基板上形成第一化合物半导体材料的第一缓冲层；与所述第一缓冲层形成第一沟道层；与所述沟道层形成第一阻挡层，从而形成第一异质结构，所述第一异质结构被配置为形成第一二维电子气(2DEG)沟道；减少或抵消再生长界面处的杂质；和在所述再生长界面处形成第二半导体生长区，包括:与所述第一半导体生长区形成第二异质结构，所述第二异质结被配置为形成第二2DEG沟道并包括第二沟道层；和形成耦合到所述第二沟道层的第一和第二间隔开的接触材料。
在一些方面，本公开旨在一种半导体组件，包括:第一半导体生长区，包括：第一异质结构，被配置为形成第一二维电子气(2DEG)沟道，所述第一异质结构包括与第一沟道层形成的第一阻挡层；第二半导体生长区，在再生长界面处与所述第一半导体生长区形成，所述第二半导体生长区包括:第二异质结构，被配置为形成第二2DEG沟道，所述第二异质结包括与所述第一半导体生长区形成的第二沟道层；第二阻挡层，在所述再生长界面处与所述第一阻挡层形成；和耦合到所述第二沟道层的第一和第二间隔开的接触材料。
在一些方面，本公开旨在一种半导体组件，包括:第一半导体生长区，包括：第一异质结构，被配置为形成第一二维电子气(2DEG)沟道，所述第一异质结构包括形成有第一沟道层的第一阻挡层；第二半导体生长区，在再生长界面处与所述第一半导体生长区形成，所述第二半导体生长区包括:第二异质结构，被配置为形成第二2DEG沟道，所述第二异质结包括与所述第一半导体生长区形成的第二沟道层；缓冲阻挡层，在所述再生长界面处与所述第一阻挡层形成；和耦合到所述第二沟道层的第一和第二间隔开的接触材料。
附图说明
在不一定按比例绘制的附图中，相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式概括地示出了本文档中讨论的各种实施例。
图1是根据本公开的各种技术的半导体组件的示例的截面图。
图2是图1中的半导体组件的截面图，其中形成了接触。
图3是根据本公开的各种技术的半导体组件的另一示例的截面图。
图4是图3中的半导体组件的横截面图，其中形成了触点。
图5是根据本公开的各种技术的半导体组件的另一示例的截面图。
图6是图5的半导体组件在氢烘烤处理和再生长之后的截面图。
图7是图6中的半导体组件的截面图，其中形成了接触。
具体实施方式
与其他半导体相比，氮化镓(GaN)半导体作为制造下一代晶体管或半导体器件的首选材料具有若干优势，可用于高压和高频应用。在半导体制造过程中，通过金属有机化学气相沉积(MOCVD)实现GaN的再生长对于一些应用来说是一个有用的工艺步骤，例如用于实现背面场板技术。例如，背侧场板可以作为区域来形成和控制晶体管下面的电场。
然而，GaN MOCVD再生长可能伴随着在再生长界面处的再生长膜中掺入杂质掺杂剂，例如硅(Si)。存在于再生膜中的不期望的杂质掺杂剂可以被掺入GaN中，并降低GaN的电阻并引入潜在的泄漏路径。换言之，在再生长界面处可能存在不希望的表面污染，这可能导致不希望的电荷并在器件(例如晶体管)中形成漏电流。
在存在图案化掩埋外延层的情况下，可能需要控制高质量、低掺杂GaN层的再生长，并且掩埋层需要与上层良好隔离。两种相关场景使用氮化铝(AlN)层或氮化铝镓(AlGaN)层作为外延掩埋场板，并使用掩埋AlN作为耗尽GaN沟道的层以用于增强模式操作(或正常关闭)。因此，希望降低再生长界面处的杂质水平或消除其掺杂效应。
本公开描述了在GaN再生长中减少杂质掺杂剂的各种技术。在第一种技术中，可以在再生长GaN层之前的再生长界面处形成阻挡层，例如AlN。阻挡层可以在再生长界面处掩埋杂质，并减少它们对包括器件(例如晶体管)的沟道的上面的层的影响。在第二种技术中，可以在再生GaN层之前在再生界面处形成缓冲层，例如碳掺杂的GaN层。碳可以作为受体来补偿掺杂剂，例如硅，并消除它们对上述层的电子效应。在第三种技术中，可以在GaN再生长之前进行氢烘烤处理。氢可以在再生长界面解吸GaN薄层，这是杂质浓度最高的GaN层。下面将详细描述这些技术。
如在本公开中所使用的，GaN基化合物半导体材料可以包括元素的化学化合物，所述元素包括GaN和来自周期表中不同基团的一种或多种元素。这样的化合物可以包括来自第13族的元素(即，包括硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl)的组)与来自第15族的元素的配对(即，包含氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)的组。周期表的第13族也可以称为第III族，第15族称为第V族。在一个示例中，半导体器件可以由GaN和氮化铝铟镓(AlInGaN)制成。
本文所述的异质结构可以形成为AlN/GaN/AlN异质结构、InAlN/GaN异质结构，AlGaN/GaN异构结构，或由第13族和第15族元素的其他组合形成的异质结构。这些异质结构可以在形成异质结构的化合物半导体的界面(例如GaN和AlGaN的界面)处形成二维电子气(2DEG)。2DEG可以形成电子的导电沟道，该导电沟道可以例如通过由设置在沟道下方的p型材料的掩埋层形成的电场来可控地耗尽。电子的导电沟道也可以被可控地增强，例如通过由设置在沟道上方的栅极端子形成的电场来控制通过半导体器件的电流。使用这种导电沟道形成的半导体器件可以包括高电子迁移率晶体管。
图1是根据本公开的各种技术的半导体组件的示例的截面图。特别地，图1描述了GaN再生长中杂质掺杂剂减少的第一种技术，其中可以在再生长GaN层之前在再生长界面处形成阻挡层，例如AlN。图1的组件100可以包括第一半导体生长区102(或原始生长)和第二半导体生长区104(或再生长)，该第二半导体成长区104形成在作为第一半导体生长区102的最顶部的再生长界面处。
第一半导体生长区102可以包括基板106，例如蓝宝石、硅(Si)或碳化硅(SiC)。接下来，可以在基板106上形成第一化合物半导体材料的第一缓冲层108，例如碳掺杂的GaN层。在一些示例中，通过将第一缓冲层108直接沉积在基板106上，可以在基板106之上形成第一缓冲层。在其他示例中，可以通过在基板106上方沉积第一缓冲层108以及在第一缓冲层106和基板106之间形成的中间层110(例如AlN籽晶层)来在基板106上形成第一缓冲层108。
第一沟道层112(例如，GaN沟道层)可以与第一缓冲层108一起形成。第一半导体材料(例如AlN或AlGaN)的第一阻挡层114可以形成在第一沟道层112的上方，从而形成第一异质结构。第一异质结构被配置为形成第一二维电子气(2DEG)沟道，如第一沟道层112中的虚线所示。在一些示例中，第一阻挡层114可以是AlN并且具有大约4-6纳米(nm)的厚度。在一些示例中，第一阻挡层114可以是AlGaN并且具有大约15-30nm的厚度。
第一阻挡层114的顶部代表再生长界面。根据本公开，不是直接在第一阻挡层114上再生长第二沟道层，而是可以在与第一阻挡层114的原始生长之后形成第二半导体材料(例如AlN或AlGaN)的第二阻挡层116，以减少或抵消再生长界面处的杂质。在不受理论限制的情况下，第二阻挡层116可以在再生长界面处掩埋硅，并减少或消除其对第二沟道层中的第二2DEG沟道的影响。在一些示例中，第二阻挡层116可以具有约2nm的厚度。
在一些实施方式中，第一和第二半导体材料可以包括相同的半导体材料。例如，第一半导体材料和第二半导体材料都可以包括AlN。在一些实施方式中，第一半导体材料和第二半导体材料中的至少一种可以包括氮化铝。第一和第二半导体材料的示例组合可以包括AlN/AlN、AlN/AlGaN和AlGaN/AlN。
第二半导体生长区104可以包括第二阻挡层116，并且可以在再生长界面处与第一半导体生长区102一起形成。第二半导体生长区104可以包括与第一半导体生长区形成的第二异质结构。第二异质结构可以包括形成有第一阻挡层114的第二沟道层118和形成在第二沟道层118上方的第三阻挡层120，例如AlGaN。在一些示例中，第三阻挡层可以是大约23nm。第二异质结构被配置为形成第二2DEG沟道，如第二沟道层118中的虚线所示。
氮化硅(SiN)层122可以与第三阻挡层一起形成。隔离植入物122A、122B可以隔离第一(底部)2DEG沟道，使其不会通过组件100的侧面与第二(顶部)2DEG通道相互作用。
图2是图1中的半导体组件的截面图，其中形成了接触。特别地，图2的组件200描绘了晶体管组件的漏极(D)和源极(S)欧姆接触以及栅极(G)接触。栅极接触材料被蚀刻到形成在层122内的区域中。漏极和源极接触包括横向间隔开的接触材料，并耦合到第二沟道层118。在一些示例中，漏极接触可以通过朝着2EG沟道向下延伸而耦合到第二沟道层118，其中深度可以是设计参数。在一些示例中，漏极接触可以耦合到第二沟道层118，使得漏极接触略高于2DEG沟道，并且剩余小厚度的阻挡，这可以提供比漏极接触一直向下延伸到第二通道层更低的接触电阻。
此外，源极接触可以耦合到第一沟道层112。例如，可以在层122上沉积额外的介电材料。
如上所述，在用于减少GaN再生长中的杂质掺杂剂的第二种技术中，可以在再生长GaN层之前的再生长界面处形成缓冲层，例如碳掺杂的GaN层，这在下面参照图3和图4示出和描述。
图3是根据本公开的各种技术的半导体组件的另一示例的截面图。特别地，图3描述了用于GaN再生长中杂质掺杂剂减少的第二种技术，其中可以在再生长GaN层之前在再生长界面处形成缓冲层，例如碳掺杂的GaN。碳可以作为受体来补偿掺杂剂，例如硅，并消除它们对上述层的电子效应。图3的组件300可以包括第一半导体生长区302(或原始生长)和第二半导体生长区304(或再生长)，其形成在再生长界面处，该再生长界面是第一半导体生长区域302的最顶部。
第一半导体生长区302可以包括基板306，例如蓝宝石、硅(Si)或碳化硅(SiC)。接下来，可以在基板306上形成第一化合物半导体材料的第一缓冲层308，例如碳掺杂的GaN层。在一些示例中，通过将第一缓冲层308直接沉积在基板306上，可以在基板306之上形成第一缓冲层308。在其他示例中，可以通过在基板306上方沉积第一缓冲层308以及在第一缓冲层308和基板306之间形成的中间层310(例如AlN)来在基板306上形成第一缓冲层308。
第一沟道层312(例如，GaN沟道层)可以与第一缓冲层308一起形成。第一半导体材料(例如AlN或AlGaN)的第一阻挡层314可以形成在第一沟道层312的上方，从而形成第一异质结构。第一异质结构被配置为形成第一二维电子气(2DEG)沟道，如第一沟道层312中的虚线所示。在一些示例中，第一阻挡层314可以具有约4nm的厚度。
第一阻挡层314的顶部代表再生长界面。根据本公开，不是直接在第一阻挡层314上再生长第二沟道层，而是可以(例如在原始生长之后)与第一阻挡层314一起形成第二半导体材料的第二缓冲层316，以减少或抵消再生长界面处的杂质。
在不受理论限制的情况下，第二缓冲层316可以在再生长界面处反掺杂杂质，例如Si，并减少或消除它们对第二沟道层中的第二2DEG沟道的影响。第二缓冲层316可以抵消Si的影响，使得没有激活的掺杂剂导致漏电流。
在一些示例中，第二缓冲层316可以是碳掺杂的GaN，例如具有约2e19cm-3的碳掺杂浓度。相反，第一缓冲层308可以具有在高x1017 cm-3到高x1018 cm-3范围内的碳掺杂浓度。在一些示例中，第二缓冲层316可以具有约5nm至约10nm之间的厚度，例如约7.5nm。在一些示例中，第二缓冲层316可以具有小于第一缓冲层308的厚度。
如图3中的示例所示，第一阻挡层314已经被蚀刻掉，使得其不在第一沟道层312的整个宽度上延伸。在这样的配置中，在第一阻挡层314已经被蚀刻掉的区域中不存在背侧场板。
第二半导体生长区304可以包括第二缓冲层316，并且可以在再生长界面处与第一半导体生长区102一起形成。第二半导体生长区304可以包括与第一半导体生长区形成的第二异质结构。第二异质结构可以包括形成有第二缓冲层316的第二沟道层318和形成在第二沟道层318上方的第二阻挡层320，例如AlGaN。在一些示例中，第二阻挡层320可以是大约23nm。第二异质结构被配置为形成第二2DEG沟道，如第二沟道层318中的虚线所示。氮化硅(SiN)层322可以与第二阻挡层320一起形成。在一些示例中，SiN层322可以是约20nm。
图4是图3中的半导体组件的截面图，其中形成了接触。特别地，图2的组件400描绘了晶体管组件的漏极(D)和源极(S)欧姆接触以及栅极(G)接触。栅极接触材料被蚀刻到形成在层322内的区域中。漏极和源极接触包括横向间隔开的接触材料，并连接到第二沟道层318。此外，源极接触延伸到第一沟道层312。例如，可以在层322上沉积额外的介电材料。
如上所述，在用于减少GaN再生长中的杂质掺杂剂的第三种技术中，可以在GaN再长之前进行氢烘烤步骤。氢可以在再生长界面解吸GaN薄层，这是杂质浓度最高的GaN层。下面参照图5-7示出并描述了第三种技术。
图5是根据本公开的各种技术的半导体组件的另一示例的截面图。特别地，图5描述了GaN再生长中杂质掺杂剂减少的第三种技术，其中在GaN再长之前可以进行氢烘烤步骤。图5的组件500可以包括第一半导体生长区域502(或原始生长)。
第一半导体生长区域502可以包括基板506，例如蓝宝石、硅(Si)或碳化硅(SiC)。接下来，可以在基板506上形成第一化合物半导体材料的第一缓冲层508，例如碳掺杂的GaN层。在一些示例中，通过将第一缓冲层508直接沉积在基板506上，可以在基板506之上形成第一缓冲层508。在其它实例中，可通过在基板506上方沉积第一缓冲层508而在基板506上形成第一缓冲层508，其中在第一缓冲层508和基板506之间形成诸如AlN的中间层510。
第一沟道层512(例如，GaN沟道层)可以与第一缓冲层508一起形成。第一半导体材料(例如AlN或AlGaN)的第一阻挡层514可以形成在第一沟道层512的上方，从而形成第一异质结构。第一异质结构被配置为形成第一二维电子气(2DEG)沟道，如第一沟道层512中的虚线所示。在一些示例中，第一阻挡层514可以具有约4nm的厚度。
接下来，可以在形成第二半导体生长区域之前对组件500进行氢烘烤处理，以减少再生长界面处的杂质。氢烘烤处理可以包括将包括杂质(例如Si)的组件500的原始生长暴露于高温氢气气氛中，以降低再生长界面515处的杂质水平。氢烘烤处理可以足够长以去除表面杂质，但足够短以使处理不会蚀刻掉太多暴露的GaN。在一个示例中，氢烘烤可以在约800摄氏度至约1100摄氏度的温度下、约100毫巴至约500毫巴的压力下进行约30秒至约5分钟。
图6是图5的半导体组件在氢烘烤处理和再生长之后的截面图。图6的组件600可以包括第二半导体生长区域604(或再生长)。
第二半导体生长区604可以包括与第一半导体生长区形成的第二异质结构。第二异质结构可以包括与第一阻挡层514形成的第二沟道层618和在第二沟道层618上方形成的诸如AlGaN的第二阻挡层620。在一些示例中，第二阻挡层620可以是大约23nm。第二异质结构被配置为形成第二2DEG沟道，如第二沟道层618中的虚线所示。氮化硅(SiN)层622可以与第二阻挡层620一起形成。在一些示例中，SiN层622可以是约20nm。
图7是图6中的半导体组件的截面图，其中形成了接触。特别地，图7的组件700描绘了晶体管组件的漏极(D)和源极(S)欧姆接触以及栅极(G)接触。栅极接触材料被蚀刻到形成在层622内的区域中。漏极和源极接触包括横向间隔开的接触材料，并连接到第二沟道层618。此外，源极接触延伸到第一沟道层512。例如，可以在层622上沉积额外的介电材料。
上述技术可以减少或克服再生膜中存在的不期望的杂质掺杂剂(例如硅)的问题。上述技术可通过以下方式减少或克服该问题：(i)生长夹层以阻挡再生长界面处杂质掺杂剂的影响；(ii)生长层，例如碳掺杂GaN层，以补偿杂质掺杂剂；或(iii)进行氢烘烤处理以解吸GaN薄层并去除杂质掺杂剂。
各种注释
本文所述的非限制性方面或示例中的每一个可以独立存在，或者可以与一个或多个其他示例以各种排列或组合组合。
上述详细描述包括对附图的引用，附图构成详细描述的一部分。附图通过说明的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除所示或描述的元件之外的元件。然而，本发明人还设想了仅提供所示或描述的那些元件的示例。此外，本发明人还考虑使用所示或描述的那些元素(或其一个或多个方面)的任何组合或排列的示例，或者关于特定示例(或其个或多方面)，或者关于本文所示或所描述的其他示例(或其中一个或更多方面)。
如果本文件与通过引用并入的任何文件之间的用法不一致，则以本文件中的用法为准。
在本文件中，术语“一个”或“一种”在专利文件中很常见，包括一个或多个，独立于“至少一个”或“一个或更多”的任何其他实例或用法，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中，术语“包括”和“其中”被用作各自术语“包含”和“包含”的纯英语等价物。此外，在以下方面，术语“包含“和“包括”是开放式的，即系统、装置、物品、组合物、制剂、，在一个方面中包括除了在这样的术语之后列出的那些元素之外的元素的方法仍然被认为属于该方面的范围。此外，在以下方面，术语“第一”、“第二”和“第三”等仅用作标签，并不旨在对其对象施加数字要求。
本文所描述的方法示例可以是至少部分实现的机器或计算机。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可用于配置电子设备以执行上述示例中描述的方法。这种方法的实现可以包括代码，例如微码、汇编语言代码、高级语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令。代码可以构成计算机程序产品的一部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频盘)、盒式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在说明性而非限制性。例如，上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如由本领域普通技术人员在回顾以上描述时使用。提供摘要是为了符合37C.F.R.§1.72(b)的规定，以便读者快速确定技术披露的性质。提交本文件时有一项谅解，即本文件不会用于解释或限制各方面的范围或含义。此外，在上述详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意图使无人认领的公开特征对任何方面都是必不可少的。相反，本发明的主题可能存在于特定公开实施例的少于所有特征中。因此，以下方面在此作为示例或实施例并入详细描述中，其中每个方面独立地作为单独的实施例，并且可以设想这些实施例可以以各种组合或排列方式彼此组合。本发明的范围应当参考所附方面以及这些方面所享有的等同物的全部范围来确定。

Claims (20)

1.一种形成半导体器件以减少或抵消再生长界面处的杂质的方法，所述方法包括：
形成第一半导体生长区，包括：
在基板上形成第一化合物半导体材料的第一缓冲层；
与所述第一缓冲层形成第一沟道层；
与所述沟道层形成第一阻挡层，从而形成第一异质结构，所述第一异质结构被配置为形成第一二维电子气(2DEG)沟道；
减少或抵消再生长界面处的杂质；以及
在所述再生长界面处形成第二半导体生长区，包括：
与所述第一半导体生长区形成第二异质结构，所述第二异质结被配置为形成第二2DEG沟道并包括第二沟道层；和
形成耦合到所述第二沟道层的第一和第二间隔开的接触材料。
2.根据权利要求1所述的方法，其中减少或抵消再生长界面处的杂质包括：
与所述第一阻挡层形成第二阻挡层，其中所述第二阻挡层具有小于所述第一阻挡层的厚度的厚度。
3.根据权利要求2所述的方法，其中所述第一阻挡层包括第一半导体材料，并且其中所述第二阻挡层包括第二半导体材料。
4.根据权利要求3所述的方法，其中所述第一和第二半导体材料包括相同的半导体材料。
5.根据权利要求4所述的方法，其中所述第一和第二半导体材料包括氮化铝。
6.根据权利要求3所述的方法，其中所述第一半导体材料和所述第二半导体材料中的至少一种包括氮化铝。
7.根据权利要求1所述的方法，其中减少或抵消再生长界面处的杂质包括：
与所述第一阻挡层形成第二缓冲层。
8.根据权利要求7所述的方法，其中与所述第一阻挡层形成所述第二缓冲层包括：
与所述第一阻挡层形成碳掺杂氮化镓缓冲层。
9.根据权利要求1所述的方法，其中减少或抵消再生长界面处的杂质包括：
在形成所述第二半导体生长区域之前执行氢烘烤处理以减少所述再生长界面处的杂质。
10.根据权利要求1所述的方法，其中在所述基板上形成所述第一化合物半导体材料的第一缓冲层包括：
在所述基板上方形成第一缓冲层，在所述第一缓冲层和所述基板之间形成中间层。
11.一种半导体组件，包括：
第一半导体生长区，包括：
第一异质结构，被配置为形成第一二维电子气(2DEG)沟道，所述第一异质结构包括与第一沟道层形成的第一阻挡层；
第二半导体生长区，在再生长界面处与所述第一半导体生长区形成，所述第二半导体生长区包括：
第二异质结构，被配置为形成第二2DEG沟道，所述第二异质结包括与所述第一半导体生长区形成的第二沟道层；
第二阻挡层，在所述再生长界面处与所述第一阻挡层形成；和
耦合到所述第二沟道层的第一和第二间隔开的接触材料。
12.根据权利要求11所述的半导体组件，其中所述第二阻挡层具有小于所述第一阻挡层的厚度的厚度。
13.根据权利要求11所述的半导体组件，其中所述第一阻挡层包括第一半导体材料，并且其中所述第二阻挡层包括第二半导体材料。
14.根据权利要求13所述的半导体组件，其中所述第一和第二半导体材料包括相同的半导体材料。
15.根据权利要求14所述的半导体组件，其中所述第一和第二半导体材料包括氮化铝。
16.根据权利要求13所述的半导体组件，其中所述第一半导体材料和所述第二半导体材料中的至少一种包括氮化铝。
17.一种半导体组件，包括:
第一半导体生长区，包括：
第一异质结构，被配置为形成第一二维电子气(2DEG)沟道，所述第一异质结构包括与第一沟道层形成的第一阻挡层；
第二半导体生长区，在再生长界面处与所述第一半导体生长区形成，所述第二半导体生长区包括:
第二异质结构，被配置为形成第二2DEG沟道，所述第二异质结包括与所述第一半导体生长区形成的第二沟道层；
缓冲阻挡层，在所述再生长界面处与所述第一阻挡层形成；和
耦合到所述第二沟道层的第一和第二间隔开的接触材料。
18.根据权利要求17所述的半导体组件，其中所述缓冲层包括碳掺杂氮化镓缓冲层。
19.根据权利要求18所述的半导体组件，其中所述缓冲层的厚度在约5纳米至约10纳米之间。
20.根据权利要求17所述的半导体组件，其中所述第一阻挡层包括氮化铝。
CN202180076976.5A 2021-08-03 2021-08-03 氮化镓再生长中的杂质还原技术 Pending CN116457946A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2021/044355 WO2023014351A1 (en) 2021-08-03 2021-08-03 Impurity reduction techniques in gallium nitride regrowth

Publications (1)

Publication Number Publication Date
CN116457946A true CN116457946A (zh) 2023-07-18

Family

ID=85156256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180076976.5A Pending CN116457946A (zh) 2021-08-03 2021-08-03 氮化镓再生长中的杂质还原技术

Country Status (3)

Country Link
EP (1) EP4186100A1 (zh)
CN (1) CN116457946A (zh)
WO (1) WO2023014351A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133806B (zh) * 2023-10-23 2024-01-26 成都功成半导体有限公司 一种天然超结GaN HEMT器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101673965B1 (ko) * 2014-12-30 2016-11-09 (재)한국나노기술원 모놀리식 멀티채널 전력반도체소자 및 그 제조 방법
US9419121B1 (en) * 2015-07-17 2016-08-16 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
KR20210119511A (ko) * 2019-01-28 2021-10-05 크리 인코포레이티드 매립된 p형 층을 갖는 3족 질화물 고전자 이동도 트랜지스터 및 이를 제조하기 위한 공정
US10964733B2 (en) * 2019-09-04 2021-03-30 Semiconductor Components Industries, Llc Opto-electronic HEMT
CN112490243B (zh) * 2019-09-12 2023-09-12 联华电子股份有限公司 三维半导体结构及其制作方法

Also Published As

Publication number Publication date
EP4186100A1 (en) 2023-05-31
WO2023014351A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
US8907349B2 (en) Semiconductor device and method of manufacturing the same
JP5670427B2 (ja) ＧａＮバッファ層におけるドーパント拡散変調
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
WO2009116283A1 (ja) 半導体装置および半導体装置の製造方法
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
US8872233B2 (en) Semiconductor structure
US20110108885A1 (en) Semiconductor device and method of manufacturing a semiconductor device
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
CN109037324B (zh) 在断态期间具有高应力顺应性的hemt晶体管及其制造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN111415986A (zh) 电子器件
US20180069090A1 (en) Hemt transistor
CN112673478A (zh) 氮化镓增强模式器件
JP2007537580A (ja) 絶縁体構造を強化した電界効果トランジスタ
US20240038887A1 (en) Semiconductor device and method for manufacturing the same
US10629475B2 (en) Semiconductor device with two-part insulation structure within non-active region
US20170154987A1 (en) Normally-off high electron mobility transistors and fabrication methods thereof
TW202145579A (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體（ｈｅｍｔ）半導體裝置
CN116457946A (zh) 氮化镓再生长中的杂质还原技术
JP5169515B2 (ja) 化合物半導体装置
CN117561608A (zh) 高电流和场管理的晶体管
KR20230110537A (ko) 전기적 특성들을 제어하기 위한 전도성 구성요소를 갖는 화합물 반도체 디바이스들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination