KR20110136827A - 보상형 게이트 미스페트 및 그 제조 방법 - Google Patents

보상형 게이트 미스페트 및 그 제조 방법 Download PDF

Info

Publication number
KR20110136827A
KR20110136827A KR1020117023112A KR20117023112A KR20110136827A KR 20110136827 A KR20110136827 A KR 20110136827A KR 1020117023112 A KR1020117023112 A KR 1020117023112A KR 20117023112 A KR20117023112 A KR 20117023112A KR 20110136827 A KR20110136827 A KR 20110136827A
Authority
KR
South Korea
Prior art keywords
layer
group
semi
gate
barrier layer
Prior art date
Application number
KR1020117023112A
Other languages
English (en)
Other versions
KR101660870B1 (ko
Inventor
알렉산더 리도우
로버트 비치
지안준 카오
알라나 나카타
구앙 유안 자오
Original Assignee
이피션트 파워 컨버젼 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42933678&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20110136827(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 이피션트 파워 컨버젼 코퍼레이션 filed Critical 이피션트 파워 컨버젼 코퍼레이션
Publication of KR20110136827A publication Critical patent/KR20110136827A/ko
Application granted granted Critical
Publication of KR101660870B1 publication Critical patent/KR101660870B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

저 게이트 누설전류를 가진, GaN 트랜지스터와 같은 MISFET. 일 실시예에서, 게이트 콘택의 아래 및 장벽층의 위에 보상형 GaN층이 구비되어 게이트 누설전류가 감소한다. 다른 실시예에서, 게이트 콘택의 아래 및 장벽층의 위에 반절연층을 채용함으로써 게이트 누설전류가 감소한다.

Description

보상형 게이트 미스페트 및 그 제조 방법{COMPENSATED GATE MISFET AND METHOD FOR FABRICATING THE SAME}
본 발명은, 인핸스먼트형 갈륨 나이트라이드 트랜지스터(enhancement mode gallium nitride(GaN) transistors)에 관한 것이다. 본 발명은 더욱 상세하게는, 게이트 콘택(gate contact)의 아래 및 장벽층(barrier layer)의 위에 보상형(compensated) GaN층 또는 반절연성 GaN층이 구비된 인핸스먼트형 GaN 트랜지스터에 관한 것이다.
갈륨 나이트라이드(GaN) 반도체 장치는, 대전류를 흘려보내고 고압을 지지하는 능력 때문에 전력(power) 반도체 장치에 점점 더 손호된다. 이러한 장치의 개발은, 일반적으로 고전력/고주파 애플리케이션(applications)을 목표로 하여 왔다. 이러한 종류의 애플리케이션을 위해 제조된 장치는, 고 전자 이동도(high electron mobility)를 나타내는 일반적인 장치 구조를 기반으로 하며, 헤테로정션 필드 이펙트 트랜지스터(heterojunction field effect transistors; HFET), 하이 일렉트론 모빌리티 트랜지스터(high electron mobility transistors; HEMT), 또는 모듈레이션 도프트 필드 이펙트 트랜지스터(modulation doped field effect transistors; MODFET)로 다양하게 불린다. 이러한 종류의 장치는, 일반적으로 고주파수, 예를 들어 100㎑ ~ 10㎓에서 작동하면서 고압, 예를 들어 100볼트를 견뎌낼 수 있다.
GaN HEMT 장치는, 2개 이상의 나이트라이드층을 구비한 나이트라이드 반도체를 포함한다. 상기 반도체 위에 또는 완충층(buffer layer) 위에 형성된 상이한 물질은, 상기 나이트라이드층이 상이한 밴드갭(band gaps)을 갖게 한다. 또한, 인접하는 나이트라이드층의 상이한 물질은, 분극(polarization)을 야기하는데, 이는 2개 층, 특히 밴드갭(band gap)이 더 좁은 층의 접합 근처에, 도전성의 2차원 전자 가스(two dimensional electron gas: 2DEG) 영역을 초래한다.
분극을 야기하는 나이트라이드층은, 일반적으로, 상기 장치를 통과하여 전하(charge)를 흐르게 해주는 2DEG 영역을 포함하는 GaN의 층에 인접한 AlGaN의 장벽층을 포함한다. 이러한 장벽층은, 도핑되거나 미도핑될 수 있다. 제로(0)의 게이트 바이어스(gate bias)에서 2DEG 영역이 게이트 아래에 존재하기 때문에, 대부분의 나이트라이드 장치는 일반적으로, 온(on) 또는 디플리션형(depletion mode) 장치이다. 제로(0)가 인가되는 게이트 바이어스에서, 2DEG 영역이 게이트 아래에서 디플리트(deplete)되거나 제거되면, 상기 장치는 인핸스먼트형 장치가 될 수 있다. 인핸스먼트형 장치는, 일반적으로 오프(off) 상태이며, 상기 장치가 더 높은 안전성을 제공하고, 상기 장치가, 간단하고 저렴한 구동회로로 제어하는데 보다 용이하기 때문에 바람직하다. 인핸스먼트형 장치는, 전류를 흘려보내기 위하여, 게이트에 양(positive)의 바이어스를 인가하는 것이 필요하다.
도 1은, 종래의 인핸스먼트형 GaN 트랜지스터 장치(100)를 나타낸다. 장치(100)는, 실리콘(Si), 실리콘 카바이드(SiC), 사파이어(sapphire) 또는 다른 물질로 구성될 수 있는 기판(101), 두께가 약 0.1㎛ 내지 약 1.0㎛ 되는, AlN과 AlGaN로 일반적으로 구성된 천이층(transition layer)(102), 두께가 약 0.5㎛ 내지 약 10㎛ 되는, GaN로 일반적으로 구성된 완충 물질(buffer material)(103), 두께가 약 0.005㎛ 내지 약 0.03㎛ 되는, Al 대 Ga 비율이 약 0.1 내지 약 0.5인 AlGaN로 일반적으로 구성된 장벽 물질(barrier material)(104), 피(p)형 AlGaN(105), 고 도핑 p형 GaN(106), 아이솔레이션 영역(isolation region)(107), 패시베이션 영역(passivation region)(108), Ni과 Au와 같은 캡핑(capping) 금속을 구비하는 Ti와 Al로 일반적으로 구성된, 소스(source)와 드레인(drain)을 위한 오믹 콘택 금속(ohmic contact metal)(109,110), 및 p형 GaN 게이트 위의 니켈(Ni)과 금(Au) 금속 콘택으로 일반적으로 구성된 게이트 금속(111)을 포함한다.
도 1에 도시된 종래의 GaN 트랜지스터는, 여러 가지 단점이 있다. 한 가지 문제점은, 게이트 전하 주입(gate charge injection)으로 인하여 장치의 전도(conduction) 상태 동안에 게이트 콘택의 누설전류가 매우 높다는 점이다.
그러므로 장치의 전도 상태 동안에 전류를 누설하지 않으며, 제조하기가 보다 용이한 MISFET, 특히 GaN 트랜지스터를 제공하는 것이 바람직하다.
본 발명은, 게이트 누설전류가 낮은, GaN 트랜지스터와 같은 MISFET를 목적으로 한다.
일 실시예에서, 게이트 콘택의 아래 및 장벽층의 위에 보상형 GaN층이 구비되어 게이트 누설전류가 감소한다.
다른 실시예에서, 게이트 콘택의 아래 및 장벽층의 위에 반절연층(semi-insulating layer)을 배치함으로써 게이트 누설전류가 감소한다.
도 1은, 종래의 트랜지스터의 단면도이다.
도 2는, 본 발명의 일 실시예에 따른 트랜지스터이다.
도 3은, 첫 번째 공정 단계에서의 단면도이다.
도 4는, 도 3에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 5는, 도 4에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 6은, 도 5에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 7은, 도 6에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 8은, 도 7에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 9는, 도 8에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 10은, 본 발명의 일 실시예에 따른 트랜지스터이다.
도 11은, 도 6에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 12는, 도 11에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 13은, 도 12에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 14는, 본 발명의 일 실시예에 따른 트랜지스터이다.
도 15는, 도 11에 도시된 공정 단계에 후속하는 공정 단계에서의 단면도이다.
도 16은, 본 발명의 일 실시예에 따른 트랜지스터이다.
도 2는, 본 발명의 일 실시예에 따른 GaN 트랜지스터(1) 형태의 MISFET를 나타낸다. GaN 트랜지스터(1)는, 예를 들면 실리콘(Si), 실리콘 카바이드(SiC), 또는 사파이어를 포함할 수 있는 기판(31) 위에 형성된다. 천이층(32)이 기판(31) 위에 접촉하여 배치된다. 천이층(32)은, 0.1 내지 1.0㎛ 사이의 두께를 가지며, 예를 들어 AlN 또는 AlGaN을 포함할 수 있다. 완충층(33)은, 천이층(32)을 장벽층(34)과 분리한다. 완충층(33)은, 바람직하게는, 어떠한 농도이든지의 In와 Al(0%의 In 및/또는 Al 포함)를 가진 InAlGaN로 형성되고, 0.5㎛와 3㎛ 사이의 두께를 가진다. 장벽층(34)은, AlGaN으로 형성되고, 0.005㎛와 0.03㎛ 사이의 두께와, 약 10% 내지 50%의 Al 비율을 가진다. 소스, 드레인 콘택(35, 36)은 장벽층 위에 배치된다. 소스, 드레인 콘택은, Ni와 Au, 또는 Ti와 TiN와 같은 캡핑 금속을 가지며 Ti 또는 Al으로 형성된다. 예를 들면 Ta, Ti, TiN, W 또는 WSi2로 형성되고, 0.05㎛와 1.0㎛ 사이의 두께를 가진 게이트 콘택(37)은, 소스, 드레인 콘택 사이에 구비된다. 본 발명에 따르면, 보상형 반도체층(38)은, 장벽층(34)의 위 및 게이트 콘택(37)의 아래에 형성된다. 보상형 반도체층(38)은, 바람직하게는, 예를 들면 Mg, Zn, Be, Cd 또는 Ca과 같은 딥 레벨 패시베이션된 p형 불순물(impurity)이 있는 AlGaN 또는 GaN을 포함한다. 버퍼층(33)과 장벽층(34)은 3족 나이트라이드 물질로 형성된다. 3족 나이트라이드 물질은 InxAlyGa1-x-yN(x+y≤1)로 구성될 수 있다.
유리하게도, 고 도핑 레벨의 보상형 반도체층(38)은 인핸스먼트형 장치를 초래한다. 게다가 보상형 반도체층(38)을 사용하면 장치의 작동 동안의 저 게이트 누설전류를 초래한다. 마지막으로, 보상형 반도체층(38)의 절연 특성은 장치의 게이트 커패시턴스(capacitance)를 줄인다.
도 3 내지 도 9는, 도 2에 도시된 GaN 트랜지스터(1)를 제조하는 방법의 일 예를 나타낸다. 도 3을 참조하면, 제1단계는, 기판(31)을 제공하는 단계이다. 도 4를 참조하면, 그 다음 단계는, 기판(31)의 상부면에 천이층(32)을 핵형성(nucleation)하여 성장시키는 단계이다. 도 5를 참조하면, 그 다음 단계는, 천이층(32) 위에 완충층(33)을 성장시키는 단계이다. 도 6을 참조하면, 그 다음 단계는, 완충층(33) 위에 장벽층(34)을 성장시키는 단계이다.
도 7을 참조하면, 그 다음 단계는, 장벽층(34) 위에 보상형 반도체층(38)을 성장시키는 단계이다. 도 8을 참조하면, 그 다음 단계는, 보상형 반도체층(38) 위에 게이트 콘택(37)을 적층하는 단계이다. 도 9를 참조하면, 그 다음 단계는, 게이트 포토마스크(gate photo mask)를 적용하여 게이트 콘택 층(37)을 식각하고, 게이트 콘택 층(37) 아래의 부분을 제외하고 보상형 반도체층(38)을 식각하는 단계이다. 그런 다음에, 게이트 포토 레지스트 마스크(gate photo resist mask)를 제거한다. 고온에서 암모니아 또는 수소 플라즈마(plasma)에 상기 장치를 노출시킴으로써 추가적인 수소 패시베이션을 수행한다. 최종 단계는, 장벽층(34) 위에 소스, 드레인 오믹 콘택(35, 36)을 제공하는 단계인데, 이는 도 2에 도시된 완성된 GaN 트랜지스터(1)를 가져온다.
본 발명의 장치를 종래의 장치(도 1)와 차별화하는, 상기 공정의 중대한 단계는, 수소를 사용하여 p형 불순물을 패시베이션하는 단계이다. 패시베이션은 2가지 차이점을 가져온다. 첫째, GaN 트랜지스터(1)에서, 보상형 반도체층(38)이 고 보상형 반절연성 물질인 반면에, 종래의 GaN 트랜지스터(100)에서는 층(105)이 도전성 p형 물질이다. 둘째, 게이트 전극 - 채널층의 커패시턴스는, 종래 기술에 비하여 본 발명에서 감소한다.
도 10은, 본 발명의 제2 실시예에 따른 GaN 트랜지스터(2)를 나타낸다. GaN 트랜지스터(2)는, GaN 트랜지스터(2)가 보상형 반도체층(38)(도 2) 대신에 반절연층(39)을 구비하는 것을 제외하고, GaN 트랜지스터(1)(도 2)와 유사하다. 반절연층(39)은, 딥 레벨(deep level) 불순물 원자 예를 들면 C, Fe, Mn, Cr, V 또는 Ni가 있는 AlGaN 또는 GaN을 포함할 수 있다. 게다가 GaN 트랜지스터는, 반절연층과 보상형 반도체층을 둘 다 가질 수가 있다.
본 발명의 제2 실시예는, 제1실시예와 같은 이점이 있다. 반절연층(39)의 고 도핑이 인핸스먼트형 장치를 가져오고, 반절연층(39)이 장치의 작동 동안의 저 게이트 누설전류를 가져오고, 반절연층(39)의 절연 특성이 장치의 게이트 커패시턴스를 줄인다. 게다가 제2실시예의 장치의 성능은, 수소 및/또는 고온을 포함하는 후속의 공정 단계에 민감할 정도가 아니다.
GaN 트랜지스터(2)를 제조하는 방법은, 도 3 내지 도 6에 도시된 공정 단계로 GaN 트랜지스터(1)를 제조하는 방법과 같다. 도 11을 참조하면, 도 6에 도시된 공정 단계 후인 제2실시예의 다음 제조 단계는, 불순물 원자를 포함한 반절연층(39)을 성장시키는 단계이다.
도 12를 참조하면, 그 다음 단계는, 반절연층(39) 위에 게이트 콘택 층(37)을 적층하는 단계이다. 도 13을 참조하면, 그 다음 단계는, 포토마스크를 적용하여 게이트 콘택 층(37)을 식각하고, 게이트 콘택 층(37) 아래의 부분을 제외하고 반절연층(39)을 식각하는 단계이다. 그런 다음에, 포토 레지스트 마스크를 제거한다. 그 다음 단계는, 장벽층(34) 위에 소스, 드레인 오믹 콘택(35, 36)을 제공하는 단계인데, 이는 도 10에 도시된 완성된 장치(2)를 가져온다.
본 발명의 장치는, 종래 기술보다 뛰어난 다음의 특징을 가진다. (1) 장치가 온(on) 상태인 때의 게이트-채널층의 커패시턴스가 종래 기술보다 낮다. (2) 많은 전류를 게이트를 통하여 흘려보내지 않고도 게이트 바이어스를 보다 더 큰 양의 값으로 구동할 수 있다(일반적으로, 종래에는 게이트가 2.5V와 3.5V 사이에서 전류를 흘려보내기 시작한다). 이는, 본 발명을, 급격한 게이트 누설전류의 발생 없이 5V로 구동할 수 있게 한다. (3) 게이트에서 채널층으로의 정공 주입(hole injection)은 종래 기술에 비하여 급감한다.
도 14는, 본 발명의 제3실시예에 따른 GaN 트랜지스터(3)를 나타낸다. GaN 트랜지스터(3)는, 구속층(confinement layer)이 반절연층의 위 및 게이트 콘택 층의 아래에 배치된 것을 제외하고, GaN 트랜지스터(2)와 유사하다. 이러한 구속층은, AlGaN, SiN, SiO2, 또는 다른 절연성 물질로 구성될 수 있다.
GaN 트랜지스터(3)를 제조하는 방법은, 도 3 내지 도 6에 도시된 단계로 GaN 트랜지스터(1)를 제조하고, 도 11에 도시된 단계로 GaN 트랜지스터(2)를 제조하는 방법과 같다. 도 15를 참조하면, 그 다음의 단계는, 절연성 구속층(40)을 적층하는 단계이다.
제3실시예는, 제1실시예 또는 제2실시예에 비하여 보다 감소한 게이트 누설전류의 장점을 가진다. 단점은, 게이트 콘택에 양(+) 전압을 인가함으로써 장치가 턴온되어 있을 때 전도도가 더 감소하는 것이다. 제3실시예의 독특한 장점은, 가변 문턱전압 장치의 제조이다. 일반적으로, 턴온을 위하여 게이트에 인가하는 5V와, 장치를 턴오프하기 위해 게이트에 인가하는 0V에서 장치가 턴온되고 턴오프되어 있을 때와 같은 정상적인 작동 전압 상태에서, 매우 적은 누설전류가 발생하도록, 구속층 두께를 조절할 수가 있다. 하지만, 더 높은 바이어스에서는, 전류가 구속층을 통과하여 반절연성 GaN층에 전하를 충전할 수 있다. 이러한 전하는, 그 다음에 장벽층과 구속층의 사이에 트랩(trap)된다. 이러한 트랩된 전하는, 장치가 턴온하고 턴오프하는 전압의 변화를 가져온다. 게이트 전압을 적절히 인가함으로써 상기 장치를, 0V의 게이트 전압에서 장치가 온 상태인 그러한 디플리션형 장치로 변화시킬 수가 있다. 한편, 턴온하는데 더 많은 게이트 구동회로가 필요하여 효과적으로 개방(open) 회로를 만드는 인핸스먼트형 장치로 변화시킬 수가 있다. 이러한 2가지 종류의 장치는, 집적된 게이트 구동이 구비된 GaN FET를 제어하는 집적회로를 프로그래밍할 때 유용할 수가 있다.
도 16은, 본 발명의 제4실시예에 따른 GaN 트랜지스터(4)를 나타낸다. GaN 트랜지스터(4)는, 반절연층(48)의 아래 및 장벽층(44)의 위에 스페이서층(spacer layer)(49)을 구비한 것을 제외하고, GaN 트랜지스터(2)와 같다. 도핑 오프셋 두께는, 저 Mg 영역인 스페이서층(49)과 관련이 있다. 장벽층 근처의 저 Mg 농도는, 장벽층으로의 역확산(back diffusion)을 줄인다.
상기한 설명 및 도면은, 본 발명에서 기술된 특징과 이점을 달성하는 특정 실시예의 예시로서 간주되어야만 한다. 특정 공정조건의 변경과 대체를 할 수가 있다. 따라서 본 발명의 실시예는, 상기한 설명 및 도면에 의해 한정되지 않는 것으로 간주한다.

Claims (11)

  1. 기판;
    상기 기판 위의 1세트의 3족-N 천이층;
    상기 1세트의 천이층 위의 3족-N 완충층;
    3족-N 장벽층; 및
    상기 장벽층 위의 보상형 3족-N층을 포함하는, 3족 나이트라이드 트랜지스터.
  2. 제1항에 있어서,
    상기 보상형 3족-N층은, 수소로 패시베이션된 어셉터 (acceptor)형 도펀트(dopant) 원자를 포함하는, 3족 나이트라이드 트랜지스터.
  3. 제2항에 있어서,
    상기 어셉터형 도펀트 원자는, Mg, Zn, Be, 및 Ca로 구성된 그룹에서 선택되는, 3족 나이트라이드 트랜지스터.
  4. 기판;
    상기 기판 위의 1세트의 3족-N 천이층;
    상기 1세트의 천이층 위의 3족-N 완충층;
    3족-N 장벽층; 및
    상기 장벽층 위의 반절연성 3족-N층을 포함하는, 3족 나이트라이드 트랜지스터.
  5. 제4항에 있어서,
    상기 보상형 3족-N층은, 딥(deep) 어셉터형 도펀트 원자를 포함하는, 3족 나이트라이드 트랜지스터.
  6. 제5항에 있어서,
    상기 딥 어셉터형 도펀트 원자는, C, Fe, Mn, Cr, 및 V로 구성된 그룹에서 선택되는, 3족 나이트라이드 트랜지스터.
  7. 기판;
    상기 기판 위의 1세트의 3족-N 천이층;
    상기 1세트의 천이층 위의 3족-N 완충층;
    3족-N 장벽층;
    상기 장벽층 위의 반절연성 3족-N층; 및
    상기 반절연성 3족-N층 위의 구속층을 포함하는, 3족 나이트라이드 트랜지스터.
  8. 제7항에 있어서,
    상기 반절연성 3족-N층은, C, Fe, Mn, Cr, 및 V로 구성된 그룹에서 선택된 딥(deep) 어셉터형 도펀트 원자를 포함하는, 3족 나이트라이드 트랜지스터.
  9. 제7항에 있어서,
    상기 구속층은, SiN, SiO2, Al2O3, HfO2, Ga2O3, 또는 InAlGaN으로 형성되는, 3족 나이트라이드 트랜지스터.
  10. 게이트 콘택 아래의 장벽층;
    드레인 콘택; 및
    소스 콘택을 포함하며,
    상기 장벽층과 상기 게이트 콘택 사이에 보상형 또는 반절연성 3족-N층 중 하나를 더 포함하는, 3족 나이트라이드 트랜지스터.
  11. 제10항에 있어서,
    상기 보상형 또는 반절연성 3족-N층 중 하나 위의 구속층을 더 포함하는, 3족 나이트라이드 트랜지스터.
KR1020117023112A 2009-04-08 2010-04-07 보상형 게이트 미스페트 KR101660870B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16779209P 2009-04-08 2009-04-08
US61/167,792 2009-04-08
PCT/US2010/030193 WO2010118100A1 (en) 2009-04-08 2010-04-07 Compensated gate misfet and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20110136827A true KR20110136827A (ko) 2011-12-21
KR101660870B1 KR101660870B1 (ko) 2016-09-28

Family

ID=42933678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023112A KR101660870B1 (ko) 2009-04-08 2010-04-07 보상형 게이트 미스페트

Country Status (7)

Country Link
US (1) US8350294B2 (ko)
JP (1) JP5785153B2 (ko)
KR (1) KR101660870B1 (ko)
CN (1) CN102365747B (ko)
DE (1) DE112010001589T5 (ko)
TW (1) TWI499054B (ko)
WO (1) WO2010118100A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000507A (ko) * 2012-04-13 2015-01-02 어플라이드 머티어리얼스, 인코포레이티드 망간 및 망간 니트라이드들의 증착 방법들

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823012B2 (en) * 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
US20120153351A1 (en) * 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
JP2012199398A (ja) * 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法
KR20120124101A (ko) * 2011-05-03 2012-11-13 삼성전자주식회사 고효율 질화계 이종접합 전계효과 트랜지스터
US9543391B2 (en) * 2011-10-19 2017-01-10 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
US8946771B2 (en) * 2011-11-09 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride semiconductor devices and method making thereof
KR20130097116A (ko) * 2012-02-23 2013-09-02 이피션트 파워 컨버젼 코퍼레이션 게이트 스페이서를 포함하는 증가형 갈륨 나이트라이드 고전자이동 트랜지스터 소자 및 이를 제조하는 방법
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101922122B1 (ko) 2012-09-28 2018-11-26 삼성전자주식회사 노멀리 오프 고전자이동도 트랜지스터
KR101898680B1 (ko) 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP6562222B2 (ja) * 2014-07-29 2019-08-21 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP7017525B2 (ja) 2016-06-01 2022-02-08 エフィシエント パワー コンヴァーション コーポレーション 多段表面パッシベーション構造及びそれを製造するための方法
US20180061975A1 (en) 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
JP7025853B2 (ja) * 2016-08-24 2022-02-25 ローム株式会社 窒化物半導体デバイスおよび窒化物半導体パッケージ
CN109119480A (zh) * 2018-09-04 2019-01-01 盛世瑶兰（深圳）科技有限公司 功率器件及其制备方法
US11121245B2 (en) 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
CN113875019A (zh) 2020-04-30 2021-12-31 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN113658862A (zh) * 2021-07-05 2021-11-16 西安电子科技大学广州研究院 一种阈值电压稳定的p-GaN栅增强型HEMTs器件的制备方法
CN113782600B (zh) * 2021-08-27 2023-07-28 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161733A (ja) * 1993-12-06 1995-06-23 Fujitsu Ltd 化合物半導体装置の製造方法
JP2006128586A (ja) * 2004-09-29 2006-05-18 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2006253224A (ja) * 2005-03-08 2006-09-21 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2008277640A (ja) * 2007-05-02 2008-11-13 Toshiba Corp 窒化物半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987462A (en) * 1987-01-06 1991-01-22 Texas Instruments Incorporated Power MISFET
US6011271A (en) * 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
TWI314360B (en) * 2003-01-23 2009-09-01 Epistar Corp Field effect transistor and method of fabricating the same
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
US8399911B2 (en) * 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
US20090321787A1 (en) * 2007-03-20 2009-12-31 Velox Semiconductor Corporation High voltage GaN-based heterojunction transistor structure and method of forming same
TWI512831B (zh) * 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
JP4514063B2 (ja) * 2007-08-30 2010-07-28 古河電気工業株式会社 Ｅｄ型インバータ回路および集積回路素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161733A (ja) * 1993-12-06 1995-06-23 Fujitsu Ltd 化合物半導体装置の製造方法
JP2006128586A (ja) * 2004-09-29 2006-05-18 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2006253224A (ja) * 2005-03-08 2006-09-21 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2008277640A (ja) * 2007-05-02 2008-11-13 Toshiba Corp 窒化物半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000507A (ko) * 2012-04-13 2015-01-02 어플라이드 머티어리얼스, 인코포레이티드 망간 및 망간 니트라이드들의 증착 방법들

Also Published As

Publication number Publication date
TW201101495A (en) 2011-01-01
CN102365747B (zh) 2014-07-30
DE112010001589T5 (de) 2012-06-28
US20100258848A1 (en) 2010-10-14
JP5785153B2 (ja) 2015-09-24
US8350294B2 (en) 2013-01-08
TWI499054B (zh) 2015-09-01
JP2012523701A (ja) 2012-10-04
CN102365747A (zh) 2012-02-29
WO2010118100A1 (en) 2010-10-14
KR101660870B1 (ko) 2016-09-28

Similar Documents

Publication Publication Date Title
KR101660870B1 (ko) 보상형 게이트 미스페트
US20210313462A1 (en) Nitride semiconductor device
US9837518B2 (en) Semiconductor device
US8399911B2 (en) Enhancement mode field effect device and the method of production thereof
JP6051168B2 (ja) ＧａＮトランジスタの製造方法
TWI420664B (zh) 增強式高電子移動率電晶體及其製造方法
US10388779B2 (en) Semiconductor device and manufacturing method thereof
CN110754001B (zh) 用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管
KR20120002985A (ko) 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
JP5183975B2 (ja) エンハンスモード電界効果デバイスおよびその製造方法
US20220416070A1 (en) High electron mobility transistor and method of manufacturing the same
EP1865561B1 (en) An enhancement mode field effect device and the method of production thereof
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
CN112310215B (zh) 增强型高电子迁移率晶体管元件及其制造方法
US8421182B2 (en) Field effect transistor having MOS structure made of nitride compound semiconductor
US20230094094A1 (en) Gallium nitride device having a combination of surface passivation layers
TWI748225B (zh) 增強型高電子遷移率電晶體元件
Osipov et al. Novel approach for E/D transistors integration in GaN HEMT technology
TW202310058A (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 4