JP7025853B2 - 窒化物半導体デバイスおよび窒化物半導体パッケージ - Google Patents
窒化物半導体デバイスおよび窒化物半導体パッケージ Download PDFInfo
- Publication number
- JP7025853B2 JP7025853B2 JP2017132170A JP2017132170A JP7025853B2 JP 7025853 B2 JP7025853 B2 JP 7025853B2 JP 2017132170 A JP2017132170 A JP 2017132170A JP 2017132170 A JP2017132170 A JP 2017132170A JP 7025853 B2 JP7025853 B2 JP 7025853B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- gate
- electron
- electron supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、ＨＥＭＴ（High Electron Mobility Transistor）構造を有する窒化物半導体デバイスおよびそのパッケージに関する。
たとえば、ノーマリオフ型のトランジスタとして、特許文献１は、サファイア基板と、サファイア基板上のＡｌＮバッファ層と、ＡｌＮバッファ層上のアンドープＧａＮ層と、アンドープＧａＮ層上のアンドープＡｌＧａＮ層と、アンドープＡｌＧａＮ層の一部の上に設けられたｐ型ＧａＮ層と、ｐ型ＧａＮ層上の高濃度ｐ型ＧａＮ層と、高濃度ｐ型ＧａＮ層上のゲート電極とを備える電界効果トランジスタを開示している。
Journal of Applied Physics, Vol87, No.8 ‘Scattering mechanisms limiting two-dimensional electron gas mobility in Al0.25Ga0.75N modulation-doped field-effect transistors’
特許文献１のトランジスタでは、ゲート電圧に正の電圧を印加すると、ある立ち上がり電圧でゲート電流が流れ始め、ｐ型ＡｌＧａＮ層よりチャネルに正孔が注入される。続いて、注入された正電荷を打ち消すために電子がチャネルに誘起されることで、オン状態となる。このように、特許文献１のトランジスタはノーマリオフ型であるものの、ゲート電極の下方の層がｐ型不純物を含むので、オン時にｐ型ＧａＮゲート層から正孔が注入される一方、オフ時には、注入された正孔が電子と再結合し消滅する必要があるために、キャリア寿命の分だけ時間を要するため、ターンオフ時間が長くなり、高速スイッチング動作には不向きである。
本発明の目的は、高速スイッチングを達成できるノーマリオフ型の窒化物半導体デバイスおよびそのパッケージを提供することである。
また、従来構造では、ソース－ゲート間およびゲート－ドレイン間のシートキャリア密度を上げるためにＡｌＧａＮ層（電子供給層）を厚くすると、ゲート閾値電圧が低下し、ノーマリオンとなる場合があった。つまり、ゲート電極直下のゲート領域外のシートキャリア密度とゲート閾値電圧とは、トレードオフの関係にあった。
また、従来構造では、ソース－ゲート間およびゲート－ドレイン間のシートキャリア密度を上げるためにＡｌＧａＮ層（電子供給層）を厚くすると、ゲート閾値電圧が低下し、ノーマリオンとなる場合があった。つまり、ゲート電極直下のゲート領域外のシートキャリア密度とゲート閾値電圧とは、トレードオフの関係にあった。
本発明の目的は、高いシートキャリア密度と高いゲート閾値電圧とを両立することができる窒化物半導体デバイスおよびそのパッケージを提供することである。
本発明の一実施形態に係る窒化物半導体デバイスは、電子走行層と、電子走行層に接し、前記電子走行層とは異なる窒化物半導体組成からなる電子供給層と、前記電子供給層上に選択的に形成され、アクセプタ型不純物を実効的に含まない窒化物半導体組成からなるゲート層と、前記ゲート層上に形成されたゲート電極とを含み、下記式（１）を満たす。
式（１）中の各記号の定義は次の通りである。
ｄＧ：前記ゲート層の厚さ（ｃｍ）
ｄＢ：前記電子供給層の厚さ（ｃｍ）
Ｐ：前記電子供給層の分極（Ｃ／ｃｍ２）
ｑ：電気素量（Ｃ）
ΦＢ：前記ゲート電極の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ）
ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ：前記電子走行層の実効アクセプタ濃度
εＣ：前記電子走行層の比誘電率
εＢ：前記電子供給層の比誘電率
ε０：真空の誘電率
ＥＦ：前記電子走行層のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差（ｅＶ）
この構成によれば、ゲート層がアクセプタ型不純物を実効的に含まないため、デバイスがオンしても、ゲート層から電子供給層に正孔が注入されない。これにより、ターンオフ時間を短縮できるので、高速スイッチングを実現することができる。また、上記式（１）を満たすため、ノーマリオフ動作が可能である。
ｄＧ：前記ゲート層の厚さ（ｃｍ）
ｄＢ：前記電子供給層の厚さ（ｃｍ）
Ｐ：前記電子供給層の分極（Ｃ／ｃｍ２）
ｑ：電気素量（Ｃ）
ΦＢ：前記ゲート電極の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ）
ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ：前記電子走行層の実効アクセプタ濃度
εＣ：前記電子走行層の比誘電率
εＢ：前記電子供給層の比誘電率
ε０：真空の誘電率
ＥＦ：前記電子走行層のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差（ｅＶ）
この構成によれば、ゲート層がアクセプタ型不純物を実効的に含まないため、デバイスがオンしても、ゲート層から電子供給層に正孔が注入されない。これにより、ターンオフ時間を短縮できるので、高速スイッチングを実現することができる。また、上記式（１）を満たすため、ノーマリオフ動作が可能である。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層および前記ゲート層は、ＧａＮを含み、前記電子供給層は、ＡｌＧａＮを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層の実効アクセプタ濃度ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤが５×１０１６ｃｍ－３以上であり、前記ゲート層の厚さｄＧが８０ｎｍ以上であり、前記電子供給層のＡｌ組成が２５％以下であり、前記電子供給層の厚さｄＢが２０ｎｍ以下であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層の実効アクセプタ濃度ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤが５×１０１６ｃｍ－３以上であり、前記ゲート層の厚さｄＧが８０ｎｍ以上であり、前記電子供給層のＡｌ組成が２５％以下であり、前記電子供給層の厚さｄＢが２０ｎｍ以下であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層は、前記電子供給層との界面から１５０ｎｍ以内の領域にＭｇを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層は、深いアクセプタとしてＭｇを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層は、深いアクセプタとしてＣを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層は、深いアクセプタとしてＭｇを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層は、深いアクセプタとしてＣを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記ゲート層がアクセプタ型不純物を実効的に含まないとは、前記ゲート層における前記アクセプタ型不純物の濃度が１×１０１７ｃｍ－３未満であることを意味していてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記ゲート層における前記アクセプタ型不純物の濃度が１×１０１６ｃｍ－３未満であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記ゲート層における前記アクセプタ型不純物の濃度が１×１０１６ｃｍ－３未満であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスは、窒化物半導体からなる電子走行層と、前記電子走行層上のＡｌｘＧａ１－ｘＮ（ｘ≦１）からなる電子供給層と、前記電子供給層上に選択的に形成された窒化物半導体からなるゲート層と、前記ゲート層上に形成されたゲート電極とを含み、前記電子供給層のＡｌ組成がｘ≧０．３である。
この構成によれば、ＡｌｘＧａ１－ｘＮ（ｘ≦１）からなる電子供給層のＡｌ組成がｘ≧０．３であるため、高いシートキャリア密度と高いゲート閾値電圧とを両立することができる。
この構成によれば、ＡｌｘＧａ１－ｘＮ（ｘ≦１）からなる電子供給層のＡｌ組成がｘ≧０．３であるため、高いシートキャリア密度と高いゲート閾値電圧とを両立することができる。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層の厚さが１０ｎｍ以下であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層のＡｌ組成がｘ＝１であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスは、前記電子供給層上のＡｌｘ´Ｇａ１－ｘ´Ｎ（ｘ´≦１）からなるエッチングストップ層をさらに含み、前記電子供給層と前記エッチングストップ層との間にｘ＜ｘ´の関係が成立していてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層のＡｌ組成がｘ＝１であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスは、前記電子供給層上のＡｌｘ´Ｇａ１－ｘ´Ｎ（ｘ´≦１）からなるエッチングストップ層をさらに含み、前記電子供給層と前記エッチングストップ層との間にｘ＜ｘ´の関係が成立していてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層は、ＡｌＮ電子供給層を含み、前記エッチングストップ層のＡｌ組成が０．１≦ｘ´≦０．２であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層は、２ｎｍ以下の厚さを有するＡｌＮ電子供給層を含み、前記エッチングストップ層は、１０ｎｍ以下の厚さを有し、前記エッチングストップ層のＡｌ組成がｘ´＝０．１であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層は、２ｎｍ以下の厚さを有するＡｌＮ電子供給層を含み、前記エッチングストップ層は、１０ｎｍ以下の厚さを有し、前記エッチングストップ層のＡｌ組成がｘ´＝０．１であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスは、前記ゲート電極を挟んで配置されたソース電極およびドレイン電極を含み、前記電子供給層および前記エッチングストップ層の一部または全部が、前記ソース電極および前記ドレイン電極の形成領域において選択的に除去されていてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層は、Ｉｎをさらに含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子供給層は、Ｉｎをさらに含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層は、不純物としてＭｇを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層のＭｇの濃度が、１×１０１６ｃｍ－３以上であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層のＭｇの濃度が、１×１０１７ｃｍ－３以下であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層のＭｇの濃度が、１×１０１６ｃｍ－３以上であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記電子走行層のＭｇの濃度が、１×１０１７ｃｍ－３以下であってもよい。
本発明の一実施形態に係る窒化物半導体デバイスでは、前記ゲート電極は、Ｎｉ、Ｐｔ、Ｍｏ、ＷまたはＴｉＮを含んでいてもよい。
本発明の一実施形態に係る窒化物半導体パッケージは、前記窒化物半導体デバイスと、前記窒化物半導体デバイスが搭載された端子フレームと、前記窒化物半導体デバイスおよび前記端子フレームを封止する樹脂パッケージとを含む。
本発明の一実施形態に係る窒化物半導体パッケージは、前記窒化物半導体デバイスと、前記窒化物半導体デバイスが搭載された端子フレームと、前記窒化物半導体デバイスおよび前記端子フレームを封止する樹脂パッケージとを含む。
以下では、第１発明および第２発明の実施の形態を、添付図面を参照して詳細に説明する。
［１］第１発明について
［１－１］第１発明の第１実施形態
以下、図１～図１７を参照して、第１発明の第１実施形態について詳細に説明する。
［１］第１発明について
［１－１］第１発明の第１実施形態
以下、図１～図１７を参照して、第１発明の第１実施形態について詳細に説明する。
図１は、本発明の第１実施形態に係る窒化物半導体デバイス３を備える半導体パッケージ１の外観図である。
半導体パッケージ１は、端子フレーム２と、窒化物半導体デバイス３（チップ）と、樹脂パッケージ４とを含む。
端子フレーム２は、金属製の板状である。端子フレーム２は、窒化物半導体デバイス３を支持するベース部５（アイランド）と、ドレイン端子６と、ソース端子７と、ゲート端子８とを含む。ドレイン端子６は、ベース部５と一体的に形成されている。ドレイン端子６、ソース端子７およびゲート端子８は、それぞれ、ボンディングワイヤ９～１１によって、窒化物半導体デバイス３のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子７およびゲート端子８は、中央のドレイン端子６を挟むように配置されている。
半導体パッケージ１は、端子フレーム２と、窒化物半導体デバイス３（チップ）と、樹脂パッケージ４とを含む。
端子フレーム２は、金属製の板状である。端子フレーム２は、窒化物半導体デバイス３を支持するベース部５（アイランド）と、ドレイン端子６と、ソース端子７と、ゲート端子８とを含む。ドレイン端子６は、ベース部５と一体的に形成されている。ドレイン端子６、ソース端子７およびゲート端子８は、それぞれ、ボンディングワイヤ９～１１によって、窒化物半導体デバイス３のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子７およびゲート端子８は、中央のドレイン端子６を挟むように配置されている。
樹脂パッケージ４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、窒化物半導体デバイス３を封止している。樹脂パッケージ４は、窒化物半導体デバイス３と共に端子フレーム２のベース部５およびボンディングワイヤ９～１１を覆っている。３本の端子６～８の一部は、樹脂パッケージ４から露出している。
図２は、窒化物半導体デバイス３の模式的な断面図である。なお、図２は、図１の特定の位置での切断面を示しているものではなく、本実施形態の説明に必要と考えられる要素の集合体を一つの断面を示している。
図２は、窒化物半導体デバイス３の模式的な断面図である。なお、図２は、図１の特定の位置での切断面を示しているものではなく、本実施形態の説明に必要と考えられる要素の集合体を一つの断面を示している。
窒化物半導体デバイス３は、基板１２と、基板１２上の電子走行層１３と、電子走行層１３上の電子供給層１４とを含む。電子走行層１３および電子供給層１４は、たとえばエピタキシャル成長法によって、基板１２上に形成されている。また、基板１２と電子走行層１３との間には、必要に応じて、ＡｌＮやＡｌＧａＮ等からなるバッファ層が介在していてもよい。
さらに、窒化物半導体デバイス３は、電子供給層１４上に選択的に形成されたゲート層１５と、当該ゲート層１５上に形成されたゲート電極１６とを含む。ゲート電極１６は、ゲート層１５を介して電子供給層１４に対向している。
また、電子供給層１４上には、ゲート電極１６を覆うように表面絶縁膜１７が形成されている。表面絶縁膜１７には、電子供給層１４の一部を選択的に露出させるコンタクト孔１８ａ，１９ａが形成されており、これらのコンタクト孔１８ａ，１９ａを介して、ソース電極１８およびドレイン電極１９が電子供給層１４にオーミック接触している。ソース電極１８およびドレイン電極１９は、間隔を開けて配置されており、それらの間に、ゲート電極１６が配置されている。また、ソース電極１８は、表面絶縁膜１７を介してゲート電極１６を覆うパターンで形成されている。
また、電子供給層１４上には、ゲート電極１６を覆うように表面絶縁膜１７が形成されている。表面絶縁膜１７には、電子供給層１４の一部を選択的に露出させるコンタクト孔１８ａ，１９ａが形成されており、これらのコンタクト孔１８ａ，１９ａを介して、ソース電極１８およびドレイン電極１９が電子供給層１４にオーミック接触している。ソース電極１８およびドレイン電極１９は、間隔を開けて配置されており、それらの間に、ゲート電極１６が配置されている。また、ソース電極１８は、表面絶縁膜１７を介してゲート電極１６を覆うパターンで形成されている。
基板１２は、たとえば、導電性のシリコン基板であってもよい。導電性シリコン基板は、たとえば、１×１０１７ｃｍ－３～１×１０２０ｃｍ－３（より具体的には１×１０１８ｃｍ－３程度）の不純物濃度を有していてもよい。
ゲート層１５は、たとえば、アンドープＧａＮ層であってもよい。ここで、アンドープＧａＮは、アクセプタ型の不純物を実効的に含んでいないＧａＮを意味しており、具体的には、ゲート層１５を形成する際に意図的に不純物が導入されていないＧａＮであり、より具体的には、たとえば１×１０１７ｃｍ－３未満、より好ましくは、１×１０１６ｃｍ－３未満の濃度である。これは、ゲート層１５に含まれる不純物濃度がこの程度であれば、アクセプタとして機能することが無いためである。なお、これらの不純物濃度は、ゲート層１５に対してＳＩＭＳ（二次イオン質量分析装置）分析をすることにより、求めることができる。
ゲート層１５は、たとえば、アンドープＧａＮ層であってもよい。ここで、アンドープＧａＮは、アクセプタ型の不純物を実効的に含んでいないＧａＮを意味しており、具体的には、ゲート層１５を形成する際に意図的に不純物が導入されていないＧａＮであり、より具体的には、たとえば１×１０１７ｃｍ－３未満、より好ましくは、１×１０１６ｃｍ－３未満の濃度である。これは、ゲート層１５に含まれる不純物濃度がこの程度であれば、アクセプタとして機能することが無いためである。なお、これらの不純物濃度は、ゲート層１５に対してＳＩＭＳ（二次イオン質量分析装置）分析をすることにより、求めることができる。
電子走行層１３は、ＧａＮ層からなっており、電子供給層１４は、ＡｌｘＧａ１－ｘＮ層（０＜ｘ＜１）からなっている。このように、電子走行層１３と電子供給層１４とは、互いに組成が異なる窒化物半導体からなっていて、ヘテロ接合を形成している。そのため、図３に示すように、これらの層１３，１４に結晶構造内部における各原子の配置による自発分極Ｐｓｐ（ＧａＮ）およびＰｓｐ（ＡｌＧａＮ）が生じることに加え、電子供給層１４には両者の格子不整合に起因するピエゾ分極Ｐｐｚ（ＡｌＧａＮ）が生じている。この分極によって、電子供給層１４における電子走行層１３との界面（ＧａＮ／ＡｌＧａＮヘテロ界面）付近には、図３に示す正の分極電荷２０が発生する。この分極電荷２０の大きさ（Ｐ）は、上記自発分極およびピエゾ分極を用いて、次式（２）で表され、図４に示すように、電子供給層１４（ＡｌＧａＮ）のＡｌ組成に比例して略直線状に増加する。
Ｐ＝Ｐｓｐ（ＡｌＧａＮ）＋Ｐｐｚ（ＡｌＧａＮ）－Ｐｓｐ（ＧａＮ）…（２）
そして、分極電荷２０のために、電子走行層１３における電子供給層１４との界面に近い位置（たとえば界面から数Å程度の距離の位置）には大きな内部電界が発生し、図２に示すように、二次元電子ガス２１が広がっている。
ソース電極１８およびドレイン電極１９は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、電子供給層１４を介して二次元電子ガス２１に電気的に接続されている。
そして、分極電荷２０のために、電子走行層１３における電子供給層１４との界面に近い位置（たとえば界面から数Å程度の距離の位置）には大きな内部電界が発生し、図２に示すように、二次元電子ガス２１が広がっている。
ソース電極１８およびドレイン電極１９は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、電子供給層１４を介して二次元電子ガス２１に電気的に接続されている。
ドレイン電極１９、ソース電極１８およびゲート電極１６に、それぞれ、図１で示したボンディングワイヤ９～１１が接続されている。基板１２の裏面には、裏面電極２２が形成されており、この裏面電極２２を介して、基板１２がベース部５に接続されている。したがって、本実施形態では、基板１２は、ボンディングワイヤ９を介してドレイン電極１９と電気的に接続されてドレイン電位となる。
図５は、窒化物半導体デバイス３のエネルギーバンド図である。図６は、窒化物半導体デバイス３の電界強度分布を示す図である。
前述のように、窒化物半導体デバイス３においては、電子供給層１４における電子走行層１３との界面（ＧａＮ／ＡｌＧａＮヘテロ界面）付近に正の分極電荷２０（図３参照）が発生する。電子供給層１４と電子走行層１３との接合（ＡｌＧａＮ／ＧａＮ接合）の系全体において正の空間電荷が負の空間電荷で打ち消され、空間電荷の合計がゼロになるため、電子供給層１４内の正の分極電荷２０に対応して、電子供給層１４（ＡｌＧａＮ）よりも小さなバンドギャップを有する電子走行層１３（ＧａＮ）には、負の空間電荷からなる二次元電子ガス２１が発生する。二次元電子ガス２１は、ソース－ドレイン間の電子の通路（チャネル）となるものである。そのため、二次元電子ガス２１がソース－ドレイン間に途切れることなく一様に存在していると、ゲート電極１６に電圧を印加しなくても、ソース－ドレイン間の電位差によってソース－ドレイン間に電流が流れる、いわゆるノーマリオン型となる。
前述のように、窒化物半導体デバイス３においては、電子供給層１４における電子走行層１３との界面（ＧａＮ／ＡｌＧａＮヘテロ界面）付近に正の分極電荷２０（図３参照）が発生する。電子供給層１４と電子走行層１３との接合（ＡｌＧａＮ／ＧａＮ接合）の系全体において正の空間電荷が負の空間電荷で打ち消され、空間電荷の合計がゼロになるため、電子供給層１４内の正の分極電荷２０に対応して、電子供給層１４（ＡｌＧａＮ）よりも小さなバンドギャップを有する電子走行層１３（ＧａＮ）には、負の空間電荷からなる二次元電子ガス２１が発生する。二次元電子ガス２１は、ソース－ドレイン間の電子の通路（チャネル）となるものである。そのため、二次元電子ガス２１がソース－ドレイン間に途切れることなく一様に存在していると、ゲート電極１６に電圧を印加しなくても、ソース－ドレイン間の電位差によってソース－ドレイン間に電流が流れる、いわゆるノーマリオン型となる。
そこで、本実施形態においては、ノーマリオフ型のデバイスを達成すべく、電子供給層１４とゲート電極１６との間に、電子供給層１４（ＡｌＧａＮ）よりも小さなバンドギャップを有するＧａＮからなり、アクセプタ型不純物を実効的に含まないゲート層１５を介在させている。
本発明におけるノーマリオフ化が達成されるメカニズムは以下の通りである。すなわち、ゲート層１５内に生じる自発分極Ｐｓｐ（ＧａＮ－Ｇａｔｅ）によって正の分極電荷２０が打ち消され、結果として、ゲート電極１６が配置されたゲート領域Ｇａにおいて選択的に二次元電子ガス２１が消失するという原理である。つまり、上記式（２）にゲート層１５の自発分極（－Ｐｓｐ（ＧａＮ－Ｇａｔｅ））が加えられ、分極電荷２０の大きさＰが次式（３）に示すようになればよい。
本発明におけるノーマリオフ化が達成されるメカニズムは以下の通りである。すなわち、ゲート層１５内に生じる自発分極Ｐｓｐ（ＧａＮ－Ｇａｔｅ）によって正の分極電荷２０が打ち消され、結果として、ゲート電極１６が配置されたゲート領域Ｇａにおいて選択的に二次元電子ガス２１が消失するという原理である。つまり、上記式（２）にゲート層１５の自発分極（－Ｐｓｐ（ＧａＮ－Ｇａｔｅ））が加えられ、分極電荷２０の大きさＰが次式（３）に示すようになればよい。
Ｐ＝Ｐｓｐ（ＡｌＧａＮ）＋Ｐｐｚ（ＡｌＧａＮ）－Ｐｓｐ（ＧａＮ）－Ｐｓｐ（ＧａＮ－Ｇａｔｅ）＝０…（３）
一方で、分極電荷２０の大きさは、図４に示したように電子供給層１４（ＡｌＧａＮ）のＡｌ組成に依存する。そこで、ゲート領域Ｇａにおける分極電荷２０を確実に抑えるべく、電子供給層１４の物性に合わせて、ゲート層１５および電子走行層１３の条件を定める必要がある。
一方で、分極電荷２０の大きさは、図４に示したように電子供給層１４（ＡｌＧａＮ）のＡｌ組成に依存する。そこで、ゲート領域Ｇａにおける分極電荷２０を確実に抑えるべく、電子供給層１４の物性に合わせて、ゲート層１５および電子走行層１３の条件を定める必要がある。
具体的には、図５において、電子走行層１３および電子供給層１４の接合界面（ＧａＮ／ＡｌＧａＮ界面）に生じたポテンシャル井戸２３とゲート電極１６との間の伝導帯ＥＣのポテンシャルの増減成分（Ｐ１）、（Ｐ２）および（Ｐ３）について、（Ｐ２）＋（Ｐ３）－（Ｐ１）＞０を満たすような条件とする。これにより、ポテンシャル井戸２３の伝導帯ＥＣのポテンシャルをフェルミ準位（図５において０．０ｅＶの位置）よりも低い位置にしてドレイン電流を流すために、ゲート電極１６に正電圧の印加が必要となるからである。
図５は、ゲート電極１６に１．０Ｖの閾値電圧Ｖｔｈを印加したときのエネルギーバンドを示しており、ゲート電圧＝１．０Ｖ（ゲートオン）にすることによって、ポテンシャル井戸２３の伝導帯ＥＣのポテンシャルがフェルミ準位と同等になってポテンシャル井戸２３に電子が落ち込み（ゲート領域Ｇａに二次元電子ガス２１が発生し始め）、ドレイン電流が流れ始める。つまり、ゲート電極１６に電圧が印加されていない状態（ゲートオフ）では、図５に一点鎖線で示すように、ポテンシャル井戸２３´の伝導帯ＥＣのポテンシャルがフェルミ準位よりも高い位置にあり、ドレイン電流が流れない状態となっている。なお、図５の縦軸は、電子に対するポテンシャルを示すものである。
また、図５の条件を、電界強度分布で表すと、図６のようになる。黒実線は、ゲート電極１６に１．０Ｖの閾値電圧Ｖｔｈを印加したときの各層の電界強度である。ここで、ＡｌＧａＮ電子供給層１４の電界強度積分値Ａ（図６のハッチング部分）と、ＧａＮゲート層１５の電界強度積分値Ｂ（図６のクロスハッチング部分）とが、Ｂ＞Ａを満たすことで、ノーマリオフが実現される。これにより、電子供給層１４の内部電界がゲート層１５の内部電界によって打ち消されるので、二次元電子ガス２１の発生が抑えられる。
再び図５を参照して、上記の（Ｐ２）＋（Ｐ３）－（Ｐ１）＞０を具体的な値で表すと、次式（１）となる。
式（１）において、左から１つ目の項、２つ目の項および３つ目の項が、それぞれ、伝導帯ＥＣのポテンシャルの減少成分（Ｐ２）、減少成分（Ｐ３）および増加成分（Ｐ１）に対応している。また、式（１）中の各記号の定義は次の通りである。
ｄＧ：ゲート層１５の厚さ（ｃｍ）
ｄＢ：電子供給層１４の厚さ（ｃｍ）
Ｐ：電子供給層１４の分極（Ｃ／ｃｍ２）
ｑ：電気素量（Ｃ）
ΦＢ：ゲート電極１６の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ）
ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ：電子走行層１３の実効アクセプタ濃度
εＣ：電子走行層１３の比誘電率
εＢ：電子供給層１４の比誘電率
ε０：真空の誘電率
ＥＦ：電子走行層１３のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差（ｅＶ）
上記式（１）を満たすには、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）に対応するｄＢＰ／ε０εＢができる限り小さいことが好ましい。したがって、ｄＢＰ／ε０εＢの変数であるｄＢおよびＰを小さくすることを考える。
ｄＧ：ゲート層１５の厚さ（ｃｍ）
ｄＢ：電子供給層１４の厚さ（ｃｍ）
Ｐ：電子供給層１４の分極（Ｃ／ｃｍ２）
ｑ：電気素量（Ｃ）
ΦＢ：ゲート電極１６の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ）
ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ：電子走行層１３の実効アクセプタ濃度
εＣ：電子走行層１３の比誘電率
εＢ：電子供給層１４の比誘電率
ε０：真空の誘電率
ＥＦ：電子走行層１３のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差（ｅＶ）
上記式（１）を満たすには、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）に対応するｄＢＰ／ε０εＢができる限り小さいことが好ましい。したがって、ｄＢＰ／ε０εＢの変数であるｄＢおよびＰを小さくすることを考える。
まず、電子供給層１４の厚さｄＢについて、図７を参照すると、ＡｌＧａＮのＡｌ組成（ｘ＝０．１～０．９）に関わらず、厚さｄＢを大きくしても、二次元電子ガス２１のシートキャリア密度がｄＢ＝２０ｎｍ程度で飽和する。そのため、シートキャリア密度に関して言えば、厚さｄＢは最大で２０ｎｍあれば十分である。逆に、図８に示すように、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）であるｄＢＰ／ε０εＢが電子供給層１４の厚さｄＢの増加に伴って比例的に増加するため、ｄＢＰ／ε０εＢに関して言えば、厚さｄＢはできる限り小さい方が好ましい。したがって、厚さｄＢが２０ｎｍを超えると、良好なシートキャリア密度を達成できる一方で、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）が大きくなるため、電子供給層１４の厚さｄＢは、２０ｎｍ以下、大きくとも３０ｎｍ以下であることが好ましい。
一方、二次元電子ガス２１の移動度（2DEG mobility）は高くても背反がないため高いほど好ましいところ、二次元電子ガス２１の移動度が最も高くなる条件の一例としては、非特許文献１に示すように、シートキャリア密度が８．０×１０１２（ｃｍ－２）付近である。耐圧の観点から判断しても、シートキャリア密度は８．０×１０１２（ｃｍ－２）付近かそれ以下であることが好ましい。したがって、図７において厚さｄＢ＝２０ｎｍのときに、Ａｌ組成が０．２５程度であればシートキャリア密度が８．０×１０１２（ｃｍ－２）程度となるので、Ａｌ組成としては０．２５以下（２５％以下）であることが好ましい。この点、図７によれば、Ａｌ組成が大きくても（たとえば０．９であっても）、ＡｌＧａＮ電子供給層１４の膜厚ｄＢが小さければシートキャリア密度を８．０×１０１２（ｃｍ－２）にすることができる。この場合、膜厚が小さいので、図８におけるｄＢＰ／ε０εＢの増加も少なく、高いシートキャリア密度と高いゲート閾値電圧との両立を図ることができる。一方、ＡｌＧａＮ電子供給層１４のＡｌ組成が大きく、かつＡｌＧａＮ電子供給層１４が薄いと、たとえば、ＡｌＧａＮ電子供給層１４上のＧａＮゲート層１５をＣｌ２とＯ２との混合ガスプラズマを用いてエッチングする際に、ＡｌＧａＮ自身が酸化され易くなる。
以上をまとめると、ＡｌＧａＮからなる電子供給層１４の物性として好ましい範囲は、厚さｄＢが３０ｎｍ以下（より好ましくは２０ｎｍ以下、３ｎｍ以上）であり、Ａｌ組成が２５％以下である。電子供給層１４の厚さｄＢが３ｎｍ以上であれば、電子供給層１４が薄すぎることによるダイレクトトンネリングの発生を防止し、ゲートリーク電流を低減することができる。なお、電子供給層１４は、アンドープＡｌＧａＮ層であってよい。ここで、アンドープＡｌＧａＮは、アクセプタ型の不純物を実効的に含んでいないＡｌＧａＮを意味しており、具体的には、電子供給層１４を形成する際に意図的に不純物が導入されていないＡｌＧａＮである。
電子供給層１４の物性条件を上記のように定め、当該物性条件に基づき、ＧａＮ電子走行層１３およびＧａＮゲート層１５についての好ましい条件を検討する。
まず、図９は、電子供給層１４の物性と、伝導帯ＥＣのポテンシャルの減少成分（Ｐ２）の一部であるｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）との関係を示す図であり、複数の厚さｄＢおよびＡｌ組成の組み合わせに対するｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の好ましい範囲を示している。なお、√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）は、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）１／２を意味している。
まず、図９は、電子供給層１４の物性と、伝導帯ＥＣのポテンシャルの減少成分（Ｐ２）の一部であるｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）との関係を示す図であり、複数の厚さｄＢおよびＡｌ組成の組み合わせに対するｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の好ましい範囲を示している。なお、√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）は、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）１／２を意味している。
図９を参照して、４つの各グラフ（直線）に対して上側がノーマリオフを実現できる範囲であり、下側がノーマリオンとなってしまう範囲である。したがって、電子供給層１４の各厚さｄＢおよびＡｌ組成に対しては、図９から、グラフよりも上の範囲に含まれるようにｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の値を適宜設定すればよい。
ここで、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の求め方を説明する。
ここで、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の求め方を説明する。
まず、電子走行層１３には、そのエネルギーバンド構造に関して、浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡ、深いアクセプタ準位ＥＤＡが形成されている。
浅いドナー準位ＥＤは、たとえば、電子走行層１３の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いドナー準位ＥＤＤと区別できるのであれば、単に「ドナー準位ＥＤ」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも伝導帯に励起されて自由電子となっている。浅いドナー準位ＥＤを形成する不純物としては、たとえば、Ｓｉ、Ｏからなる群から選択される少なくとも一種が挙げられる。これらは、電子走行層１３のエピタキシャル成長中に膜中に取り込まれてもよいし、意図的にドーピングしてもよい。たとえば、酸素（Ｏ）は、原料ガスやキャリヤガスから取り込まれてもよい。
浅いドナー準位ＥＤは、たとえば、電子走行層１３の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いドナー準位ＥＤＤと区別できるのであれば、単に「ドナー準位ＥＤ」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも伝導帯に励起されて自由電子となっている。浅いドナー準位ＥＤを形成する不純物としては、たとえば、Ｓｉ、Ｏからなる群から選択される少なくとも一種が挙げられる。これらは、電子走行層１３のエピタキシャル成長中に膜中に取り込まれてもよいし、意図的にドーピングしてもよい。たとえば、酸素（Ｏ）は、原料ガスやキャリヤガスから取り込まれてもよい。
一方、深いドナー準位ＥＤＤは、たとえば、電子走行層１３の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いドナー準位ＥＤＤは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいドナーのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたドナーの電子は、室温において伝導帯に励起されず、ドナーに捉えられた状態となっている。深いドナー準位ＥＤＤは、たとえば、電子走行層１３のエピタキシャル成長中にＧａＮに自然に生じる結晶欠陥に起因するものであってもよい。
浅いアクセプタ準位ＥＡは、たとえば、電子走行層１３の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いアクセプタ準位ＥＤＡと区別できるのであれば、単に「アクセプタ準位ＥＡ」と呼んでもよい。通常、この位置にドーピングされたアクセプタの正孔は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも価電子帯に励起されて自由正孔となっている。
一方、深いアクセプタ準位ＥＤＡは、たとえば、電子走行層１３の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いアクセプタ準位ＥＤＡは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいアクセプタのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたアクセプタの正孔は、室温において価電子帯に励起されず、アクセプタに捉えられた状態となっている。
深いアクセプタ準位ＥＤＡを形成するためにＧａＮからなる電子走行層１３にドーピングする不純物としては、たとえば、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂ
ａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種が挙げられる。
これらのうち、主にＣおよびＭｇが挙げられるが、炭素（Ｃ）はＧａＮ中の窒素サイトに取り込まれると深いアクセプタとして機能し、Ｇａサイトに取り込まれると浅いドナーとして機能するため、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）を確実に上げるには、Ｍｇを使用することが好ましく、Ｍｇは、電子走行層１３において、電子供給層１４との界面から１５０ｎｍ以内の領域に含まれていることが好ましい。たとえば、図５や図１１（後述）において、ＧａＮ電子走行層１３のエネルギーバンドが曲がっている領域は、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から１５０ｎｍ程度である。つまり、当該界面から１５０ｎｍ以内の領域が閾値電圧に寄与することになり、この領域の不純物の濃度や種類が重要になるためである。
ａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種が挙げられる。
これらのうち、主にＣおよびＭｇが挙げられるが、炭素（Ｃ）はＧａＮ中の窒素サイトに取り込まれると深いアクセプタとして機能し、Ｇａサイトに取り込まれると浅いドナーとして機能するため、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）を確実に上げるには、Ｍｇを使用することが好ましく、Ｍｇは、電子走行層１３において、電子供給層１４との界面から１５０ｎｍ以内の領域に含まれていることが好ましい。たとえば、図５や図１１（後述）において、ＧａＮ電子走行層１３のエネルギーバンドが曲がっている領域は、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から１５０ｎｍ程度である。つまり、当該界面から１５０ｎｍ以内の領域が閾値電圧に寄与することになり、この領域の不純物の濃度や種類が重要になるためである。
しかし、深いアクセプタとしてＣを用いることもできる。深いアクセプタ準位としてＣを用いた場合、たとえば電子走行層１３の価電子帯の上端（頂上）のエネルギ準位ＥＶから０．９ｅＶの準位を形成することが知られている。一方、Ｍｇを使用した場合は、ＥＶから０．１～０．２ｅＶの準位を形成することが知られている。これは、上述した、電子走行層１３の価電子帯の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以上の離れた位置であるため、Ｍｇは深いアクセプタと言えるが、フェルミ準位がこのＭｇの準位に固定されると、室温でのＥＶにおける正孔の存在確率が０．００３～０．０２となってしまう。つまり、室温において１００～１０００分の１程度の割合でＥＶに正孔を発生させこととなる。これにより、電子走行層１３内で自由に動ける正孔が存在すると、電子走行層１４においてｐ－ｎ接合ができるため寄生容量ができてしまうという不都合が生じる。さらに生じた正孔がキャリアとして働くことによってリーク電流が増えてしまう。以上より、深いアクセプタ準位は、ＥＶから０．２ｅＶよりも離れた位置、たとえば０．３ｅＶ以上となる不純物が好ましく、Ｃはこの条件を満たす。
なお、深いアクセプタとしてＣを使用した場合、上記（１）におけるＥＦは、ＧａＮのバンドギャップが３．６ｅＶであることから、ＥＦ＝２．５ｅＶであり、Ｍｇを使用した場合、ＥＦ＝３．２ｅＶとなる。
そして、上記説明した浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡおよび深いアクセプタ準位ＥＤＡを形成する不純物（ドーパント）の濃度を、それぞれ、浅いドナー濃度ＮＤ、深いドナー濃度ＮＤＤ、浅いアクセプタ濃度ＮＡ、深いアクセプタ濃度ＮＤＡと呼ぶことにする。たとえば、深いアクセプタ準位ＥＤＡを形成する不純物として、Ｃ（カーボン）のみが０．５×１０１６ｃｍ－３の濃度で電子走行層１３にドーピングされている場合、このカーボン濃度が深いアクセプタ濃度ＮＤＡと定義される。これらの濃度ＮＤ、ＮＤＤ、ＮＡおよびＮＤＡは、たとえば、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）で測定することができる。
そして、上記説明した浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡおよび深いアクセプタ準位ＥＤＡを形成する不純物（ドーパント）の濃度を、それぞれ、浅いドナー濃度ＮＤ、深いドナー濃度ＮＤＤ、浅いアクセプタ濃度ＮＡ、深いアクセプタ濃度ＮＤＡと呼ぶことにする。たとえば、深いアクセプタ準位ＥＤＡを形成する不純物として、Ｃ（カーボン）のみが０．５×１０１６ｃｍ－３の濃度で電子走行層１３にドーピングされている場合、このカーボン濃度が深いアクセプタ濃度ＮＤＡと定義される。これらの濃度ＮＤ、ＮＤＤ、ＮＡおよびＮＤＡは、たとえば、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）で測定することができる。
より具体的な測定方法は、図１０Ａ～図１０Ｃを参照して説明できる。まず、図１０Ａに示すように、両電極間に電圧が印加されていないとき（無バイアス時）には、アクセプタおよび深いアクセプタが、ドナーおよび深いドナーが放出する電子を捕獲する。このとき、電子を放出したドナーおよび深いドナーによる正電荷と、電子を捕獲したアクセプタおよび深いアクセプタによる負電荷の数が等しいため、ＧａＮ層全体としては電気的に中性となる。
次に、図１０Ｂに示すように電圧を印加していくと、正バイアス側で価電子帯（ＥＶ）から深いアクセプタへ電子捕獲が起こり、負に帯電する。電圧の印加によって発生した電束は、この負帯電領域によって打ち消されるため、電子走行層の伝導帯ＥＣへの電子注入は起こらず、流れる電流は極めて微小である。
そして、図１０Ｃに示すように、ある一定以上の電圧Ｖｔｈを印加すると全ての領域の深いアクセプタで電子捕獲が起きる。これ以上の電圧が印加されても電子捕獲が起こらず、電束を打ち消しきれないため、ソース電極から伝導帯ＥＣへ電子が注入されて電流が流れ出す。このときの電圧Ｖｔｈを含む式が、ポアソン方程式からＮＡ＋ＮＤＡ－ＮＤ－ＮＤＤ＝２Ｖｔｈε０εＣ／ｑＷ２（Ｗは、ＧａＮ電子走行層の厚さ）と導かれ、結果として、Ｖｔｈ＝ｑ（ＮＡ＋ＮＤＡ－ＮＤ－ＮＤＤ)・Ｗ２／２ε０εＣが得られる。つまり、この式に基づいて、（ＮＡ＋ＮＤＡ－ＮＤ－ＮＤＤ)を求めることができる。
そして、図１０Ｃに示すように、ある一定以上の電圧Ｖｔｈを印加すると全ての領域の深いアクセプタで電子捕獲が起きる。これ以上の電圧が印加されても電子捕獲が起こらず、電束を打ち消しきれないため、ソース電極から伝導帯ＥＣへ電子が注入されて電流が流れ出す。このときの電圧Ｖｔｈを含む式が、ポアソン方程式からＮＡ＋ＮＤＡ－ＮＤ－ＮＤＤ＝２Ｖｔｈε０εＣ／ｑＷ２（Ｗは、ＧａＮ電子走行層の厚さ）と導かれ、結果として、Ｖｔｈ＝ｑ（ＮＡ＋ＮＤＡ－ＮＤ－ＮＤＤ)・Ｗ２／２ε０εＣが得られる。つまり、この式に基づいて、（ＮＡ＋ＮＤＡ－ＮＤ－ＮＤＤ)を求めることができる。
電子供給層１４の各厚さｄＢおよびＡｌ組成に対するｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の好ましい範囲は図９の通りであるが、ｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）を構成するｄＧおよび（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）のそれぞれについての好ましい範囲の一例は、次の通りである。なお、以下の好ましい範囲は、電子供給層１４の各厚さｄＢおよびＡｌ組成によって変わるものなので、電子供給層１４の各厚さｄＢおよびＡｌ組成に応じて適宜設定してもよい。
まず、ゲート層１５の厚さｄＧは、たとえば、５０ｎｍ～１００ｎｍが好ましい。一方、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）は、５×１０１６ｃｍ－３以上である。この（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の好ましい範囲は、図１１を参照して説明できる。
図１１は、電子供給層１４のＡｌ組成２０％、厚さｄＢが１５ｎｍ、ゲート層１５の厚さｄＧが８０ｎｍ、ΦＢ＝１．２ｅＶ、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）を５×１０１６ｃｍ－３としたときのターンオン時のエネルギーバンド図である。このとき閾値電圧は０．３ｅＶで、かろうじてノーマリオフ動作となっている。このことから、ノーマリオフ動作には少なくとも５×１０１６ｃｍ－３程度以上の（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）が必要であることが分かる。
図１１は、電子供給層１４のＡｌ組成２０％、厚さｄＢが１５ｎｍ、ゲート層１５の厚さｄＧが８０ｎｍ、ΦＢ＝１．２ｅＶ、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）を５×１０１６ｃｍ－３としたときのターンオン時のエネルギーバンド図である。このとき閾値電圧は０．３ｅＶで、かろうじてノーマリオフ動作となっている。このことから、ノーマリオフ動作には少なくとも５×１０１６ｃｍ－３程度以上の（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）が必要であることが分かる。
また、上記式（１）のΦＢ（ゲート電極１６の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ））の好ましい範囲は、０．７ｅＶ～１．４ｅＶである。この範囲は、たとえば、ゲート電極１６として、Ｎｉ（ΦＭ＝４．８ｅＶ）、Ｐｔ（ΦＭ＝５．０ｅＶ）、Ｍｏ（ΦＭ＝４．３ｅＶ）、Ｗ（ΦＭ＝４．６ｅＶ）またはＴｉＮ（ΦＭ＝４．６ｅＶ）を使用することで実現できる。一方、ゲート電極１６としてＡｌ（ΦＭ＝４．０ｅＶ）も使用できるが、Ａｌは仕事関数が上記のＭｏ等に比べて低く半導体や絶縁膜と反応しやすいため、ある程度仕事関数が大きいＭｏやＴｉＮを使用することが好ましい。
次に、本発明の効果を、シミュレーションにより検証した。結果を図１２～図１７に示す。
＜シミュレーション条件＞
（１）参考形態（図１２～図１４）
・ＧａＮ（電子走行層１３）：ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ＝２．０×１０１６ｃｍ－３
・ＡｌＧａＮ（電子供給層１４）：Ａｌ組成２５％、膜厚１５ｎｍ
・ＧａＮ（ゲート層１５）：ノンドープ、膜厚６０ｎｍ
・ゲート電極：仕事関数ΦＭ＝４．６ｅＶ
（２）実施形態（図１５～図１７）
・ＧａＮ（電子走行層１３）：ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ＝１．０×１０１７ｃｍ－３
・ＡｌＧａＮ（電子供給層１４）：Ａｌ組成２５％、膜厚１５ｎｍ
・ＧａＮ（ゲート層１５）：ノンドープ、膜厚１００ｎｍ
・ゲート電極：仕事関数ΦＭ＝４．６ｅＶ
図１２に示すように、参考形態では、ゲート電極１６に負電圧を印加することでポテンシャル井戸２３の伝導帯ＥＣのポテンシャルがフェルミ準位よりも高い位置となり、デバイスのオフ状態が保持されている。つまり、ゲート電極１６に電圧が印加されていない状態ではソース－ドレイン間に電流が流れるノーマリオン型である。この参考形態について、前述の図９と同様のグラフにｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の値をプロットすると、図１３に「○」で示した位置になる。また、図１４の結果から、ゲート電圧Ｖｇ＝０Ｖのときに約３．０×１０－２（Ａ／ｍｍ）の電流が流れることが確認された。
＜シミュレーション条件＞
（１）参考形態（図１２～図１４）
・ＧａＮ（電子走行層１３）：ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ＝２．０×１０１６ｃｍ－３
・ＡｌＧａＮ（電子供給層１４）：Ａｌ組成２５％、膜厚１５ｎｍ
・ＧａＮ（ゲート層１５）：ノンドープ、膜厚６０ｎｍ
・ゲート電極：仕事関数ΦＭ＝４．６ｅＶ
（２）実施形態（図１５～図１７）
・ＧａＮ（電子走行層１３）：ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ＝１．０×１０１７ｃｍ－３
・ＡｌＧａＮ（電子供給層１４）：Ａｌ組成２５％、膜厚１５ｎｍ
・ＧａＮ（ゲート層１５）：ノンドープ、膜厚１００ｎｍ
・ゲート電極：仕事関数ΦＭ＝４．６ｅＶ
図１２に示すように、参考形態では、ゲート電極１６に負電圧を印加することでポテンシャル井戸２３の伝導帯ＥＣのポテンシャルがフェルミ準位よりも高い位置となり、デバイスのオフ状態が保持されている。つまり、ゲート電極１６に電圧が印加されていない状態ではソース－ドレイン間に電流が流れるノーマリオン型である。この参考形態について、前述の図９と同様のグラフにｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の値をプロットすると、図１３に「○」で示した位置になる。また、図１４の結果から、ゲート電圧Ｖｇ＝０Ｖのときに約３．０×１０－２（Ａ／ｍｍ）の電流が流れることが確認された。
一方、図１５に示すように、本実施形態では、ゲート電極１６に正電圧を印加すること
でポテンシャル井戸２３の伝導帯ＥＣのポテンシャルがフェルミ準位よりも低い位置となり、デバイスのオン状態へ移行する。つまり、ゲート電極１６に電圧が印加されていない状態ではソース－ドレイン間に電流が流れないノーマリオフ型である。この実施形態について、前述の図９と同様のグラフにｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の値をプロットすると、図１６に「○」で示した位置になる。また、図１７の結果から、ゲート電圧Ｖｇ＝０Ｖのときには電流が流れないことが確認された。
でポテンシャル井戸２３の伝導帯ＥＣのポテンシャルがフェルミ準位よりも低い位置となり、デバイスのオン状態へ移行する。つまり、ゲート電極１６に電圧が印加されていない状態ではソース－ドレイン間に電流が流れないノーマリオフ型である。この実施形態について、前述の図９と同様のグラフにｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の値をプロットすると、図１６に「○」で示した位置になる。また、図１７の結果から、ゲート電圧Ｖｇ＝０Ｖのときには電流が流れないことが確認された。
以上、第１発明の第１実施形態について説明したが、第１発明は、他の形態で実施することもできる。
たとえば、前述の第１実施形態では、電子走行層１３がＧａＮからなり、電子供給層１４がＡｌＧａＮからなる例について説明したが、電子走行層１３と電子供給層１４とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
たとえば、前述の第１実施形態では、電子走行層１３がＧａＮからなり、電子供給層１４がＡｌＧａＮからなる例について説明したが、電子走行層１３と電子供給層１４とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
また、前述の第１実施形態では、基板１２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
［１－２］第１発明の第２実施形態および第３実施形態
以下、図１～図８、図１０、図１８～図２４を参照して、第１発明の第２実施形態および第３実施形態について詳細に説明する。
［１－２］第１発明の第２実施形態および第３実施形態
以下、図１～図８、図１０、図１８～図２４を参照して、第１発明の第２実施形態および第３実施形態について詳細に説明する。
第２実施形態に係る窒化物半導体デバイス３を備える半導体パッケージ１の外観図は、図１を用いて説明した第１発明の第２実施形態に係る窒化物半導体デバイス３を備える半導体パッケージ１の外観図と同様である。
図１を参照して、第２実施形態に係る窒化物半導体デバイス３を備える半導体パッケージ１は、端子フレーム２と、窒化物半導体デバイス３（チップ）と、樹脂パッケージ４とを含む。
図１を参照して、第２実施形態に係る窒化物半導体デバイス３を備える半導体パッケージ１は、端子フレーム２と、窒化物半導体デバイス３（チップ）と、樹脂パッケージ４とを含む。
端子フレーム２は、金属製の板状である。端子フレーム２は、窒化物半導体デバイス３を支持するベース部５（アイランド）と、ドレイン端子６と、ソース端子７と、ゲート端子８とを含む。ドレイン端子６は、ベース部５と一体的に形成されている。ドレイン端子６、ソース端子７およびゲート端子８は、それぞれ、ボンディングワイヤ９～１１によって、窒化物半導体デバイス３のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子７およびゲート端子８は、中央のドレイン端子６を挟むように配置されている。
樹脂パッケージ４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、窒化物半導体デバイス３を封止している。樹脂パッケージ４は、窒化物半導体デバイス３と共に端子フレーム２のベース部５およびボンディングワイヤ９～１１を覆っている。３本の端子６～８の一部は、樹脂パッケージ４から露出している。
第２実施形態に係る窒化物半導体デバイス３の模式的な断面図は、図２を用いて説明した第２実施形態に係る窒化物半導体デバイス３の模式的な断面図と同様である。
第２実施形態に係る窒化物半導体デバイス３の模式的な断面図は、図２を用いて説明した第２実施形態に係る窒化物半導体デバイス３の模式的な断面図と同様である。
図２を参照して、第２実施形態に係る窒化物半導体デバイス３は、基板１２と、基板１２上の電子走行層１３と、電子走行層１３上の電子供給層１４とを含む。電子走行層１３および電子供給層１４は、たとえばエピタキシャル成長法によって、基板１２上に形成されている。また、基板１２と電子走行層１３との間には、必要に応じて、ＡｌＮやＡｌＧａＮ等からなるバッファ層が介在していてもよい。
さらに、窒化物半導体デバイス３は、電子供給層１４上に選択的に形成されたゲート層１５と、当該ゲート層１５上に形成されたゲート電極１６とを含む。ゲート電極１６は、ゲート層１５を介して電子供給層１４に対向している。
また、電子供給層１４上には、ゲート電極１６を覆うように表面絶縁膜１７が形成されている。
また、電子供給層１４上には、ゲート電極１６を覆うように表面絶縁膜１７が形成されている。
図２において、表面絶縁膜１７には、電子供給層１４の一部を選択的に露出させるコンタクト孔１８ａ，１９ａが形成されており、これらのコンタクト孔１８ａ，１９ａを介して、ソース電極１８およびドレイン電極１９が電子供給層１４にオーミック接触している。
ソース電極１８およびドレイン電極１９は、間隔を開けて配置されており、それらの間に、ゲート電極１６が配置されている。また、ソース電極１８は、表面絶縁膜１７を介してゲート電極１６を覆うパターンで形成されている。
ソース電極１８およびドレイン電極１９は、間隔を開けて配置されており、それらの間に、ゲート電極１６が配置されている。また、ソース電極１８は、表面絶縁膜１７を介してゲート電極１６を覆うパターンで形成されている。
基板１２は、たとえば、導電性のシリコン基板であってもよい。導電性シリコン基板は、たとえば、１×１０１７ｃｍ－３～１×１０２０ｃｍ－３（より具体的には１×１０１８ｃｍ－３程度）の不純物濃度を有していてもよい。
ゲート層１５は、たとえば、アンドープＧａＮ層であってもよいし、アクセプタ型の準位を含むＧａＮ層であってもよい。ここで、アンドープＧａＮは、アクセプタ型の不純物を実効的に含んでいないＧａＮを意味している。具体的には、ゲート層１５を形成する際に意図的に不純物が導入されていないＧａＮであり、より具体的には、たとえば１×１０１７ｃｍ－３未満、より好ましくは、１×１０１６ｃｍ－３未満の濃度である。これは、ゲート層１５に含まれる不純物濃度がこの程度であれば、アクセプタとして機能することが無いためである。なお、これらの不純物濃度は、ゲート層１５に対してＳＩＭＳ（二次イオン質量分析装置）分析をすることにより、求めることができる。また、アクセプタ型の準位を含むＧａＮ層は、たとえば、アクセプタとしてＭｇやＣを含んでいてもよいし、空孔欠陥が形成されていてもよい。
ゲート層１５は、たとえば、アンドープＧａＮ層であってもよいし、アクセプタ型の準位を含むＧａＮ層であってもよい。ここで、アンドープＧａＮは、アクセプタ型の不純物を実効的に含んでいないＧａＮを意味している。具体的には、ゲート層１５を形成する際に意図的に不純物が導入されていないＧａＮであり、より具体的には、たとえば１×１０１７ｃｍ－３未満、より好ましくは、１×１０１６ｃｍ－３未満の濃度である。これは、ゲート層１５に含まれる不純物濃度がこの程度であれば、アクセプタとして機能することが無いためである。なお、これらの不純物濃度は、ゲート層１５に対してＳＩＭＳ（二次イオン質量分析装置）分析をすることにより、求めることができる。また、アクセプタ型の準位を含むＧａＮ層は、たとえば、アクセプタとしてＭｇやＣを含んでいてもよいし、空孔欠陥が形成されていてもよい。
電子走行層１３は、ＧａＮ層からなっており、電子供給層１４は、ＡｌｘＧａ１－ｘＮ（ｘ≦１）からなっており、必要によりＩｎを含んでいてもよい。このように、電子走行層１３と電子供給層１４とは、互いに組成が異なる窒化物半導体からなっていて、ヘテロ接合を形成している。そのため、図３に示すように、これらの層１３，１４に結晶構造内部における各原子の配置による自発分極Ｐｓｐ（ＧａＮ）およびＰｓｐ（ＡｌＧａＮ）が生じることに加え、電子供給層１４には両者の格子不整合に起因するピエゾ分極Ｐｐｚ（ＡｌＧａＮ）が生じている。この分極によって、電子供給層１４における電子走行層１３との界面（ＧａＮ／ＡｌＧａＮヘテロ界面）付近には、図３に示す正の分極電荷２０が発生する。この分極電荷２０の大きさ（Ｐ）は、上記自発分極およびピエゾ分極を用いて、次式（２）で表され、図４に示すように、電子供給層１４（ＡｌＧａＮ）のＡｌ組成に比例して略直線状に増加する。
Ｐ＝Ｐｓｐ（ＡｌＧａＮ）＋Ｐｐｚ（ＡｌＧａＮ）－Ｐｓｐ（ＧａＮ）…（２）
そして、分極電荷２０のために、電子走行層１３における電子供給層１４との界面に近い位置（たとえば界面から数Å程度の距離の位置）には大きな内部電界が発生し、図２に示すように、二次元電子ガス２１が広がっている。
ソース電極１８およびドレイン電極１９は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、二次元電子ガス２１に電気的に接続されている。
そして、分極電荷２０のために、電子走行層１３における電子供給層１４との界面に近い位置（たとえば界面から数Å程度の距離の位置）には大きな内部電界が発生し、図２に示すように、二次元電子ガス２１が広がっている。
ソース電極１８およびドレイン電極１９は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、二次元電子ガス２１に電気的に接続されている。
ドレイン電極１９、ソース電極１８およびゲート電極１６に、それぞれ、図１で示したボンディングワイヤ９～１１が接続されている。基板１２の裏面には、裏面電極２２が形成されており、この裏面電極２２を介して、基板１２がベース部５に接続されている。したがって、本実施形態では、基板１２は、ボンディングワイヤ９を介してドレイン電極１９と電気的に接続されてドレイン電位となる。
図５は、窒化物半導体デバイス３のエネルギーバンド図である。図６は、窒化物半導体
デバイス３の電界強度分布を示す図である。
前述のように、窒化物半導体デバイス３においては、電子供給層１４における電子走行層１３との界面（ＧａＮ／ＡｌＧａＮヘテロ界面）付近に正の分極電荷２０（図３参照）が発生する。電子供給層１４と電子走行層１３との接合（ＡｌＧａＮ／ＧａＮ接合）の系全体において正の空間電荷が負の空間電荷で打ち消され、空間電荷の合計がゼロになるため、電子供給層１４内の正の分極電荷２０に対応して、電子供給層１４（ＡｌＧａＮ）よりも小さなバンドギャップを有する電子走行層１３（ＧａＮ）には、負の空間電荷からなる二次元電子ガス２１が発生する。二次元電子ガス２１は、ソース－ドレイン間の電子の通路（チャネル）となるものである。そのため、二次元電子ガス２１がソース－ドレイン間に途切れることなく一様に存在していると、ゲート電極１６に電圧を印加しなくても、ソース－ドレイン間の電位差によってソース－ドレイン間に電流が流れる、いわゆるノーマリオン型となる。
デバイス３の電界強度分布を示す図である。
前述のように、窒化物半導体デバイス３においては、電子供給層１４における電子走行層１３との界面（ＧａＮ／ＡｌＧａＮヘテロ界面）付近に正の分極電荷２０（図３参照）が発生する。電子供給層１４と電子走行層１３との接合（ＡｌＧａＮ／ＧａＮ接合）の系全体において正の空間電荷が負の空間電荷で打ち消され、空間電荷の合計がゼロになるため、電子供給層１４内の正の分極電荷２０に対応して、電子供給層１４（ＡｌＧａＮ）よりも小さなバンドギャップを有する電子走行層１３（ＧａＮ）には、負の空間電荷からなる二次元電子ガス２１が発生する。二次元電子ガス２１は、ソース－ドレイン間の電子の通路（チャネル）となるものである。そのため、二次元電子ガス２１がソース－ドレイン間に途切れることなく一様に存在していると、ゲート電極１６に電圧を印加しなくても、ソース－ドレイン間の電位差によってソース－ドレイン間に電流が流れる、いわゆるノーマリオン型となる。
そこで、本実施形態においては、ノーマリオフ型のデバイスを達成すべく、電子供給層１４とゲート電極１６との間に、電子供給層１４（ＡｌＧａＮ）よりも小さなバンドギャップを有するＧａＮからなり、アクセプタ型不純物を実効的に含まないゲート層１５を介在させている。
本発明におけるノーマリオフ化が達成されるメカニズムは以下の通りである。すなわち、ゲート層１５内に生じる自発分極Ｐｓｐ（ＧａＮ－Ｇａｔｅ）によって正の分極電荷２０が打ち消され、結果として、ゲート電極１６が配置されたゲート領域Ｇａにおいて選択的に二次元電子ガス２１が消失するという原理である。つまり、上記式（２）にゲート層１５の自発分極（－Ｐｓｐ（ＧａＮ－Ｇａｔｅ））が加えられ、分極電荷２０の大きさＰが次式（３）に示すようになればよい。
本発明におけるノーマリオフ化が達成されるメカニズムは以下の通りである。すなわち、ゲート層１５内に生じる自発分極Ｐｓｐ（ＧａＮ－Ｇａｔｅ）によって正の分極電荷２０が打ち消され、結果として、ゲート電極１６が配置されたゲート領域Ｇａにおいて選択的に二次元電子ガス２１が消失するという原理である。つまり、上記式（２）にゲート層１５の自発分極（－Ｐｓｐ（ＧａＮ－Ｇａｔｅ））が加えられ、分極電荷２０の大きさＰが次式（３）に示すようになればよい。
Ｐ＝Ｐｓｐ（ＡｌＧａＮ）＋Ｐｐｚ（ＡｌＧａＮ）－Ｐｓｐ（ＧａＮ）－Ｐｓｐ（ＧａＮ－Ｇａｔｅ）＝０…（３）
一方で、分極電荷２０の大きさは、図４に示したように電子供給層１４（ＡｌＧａＮ）のＡｌ組成に依存する。
本実施形態では、ゲート領域Ｇａにおける分極電荷２０を確実に抑えるべく、電子供給層１４の物性に合わせて、ゲート層１５および電子走行層１３の条件を定める必要がある。具体的には、図５において、電子走行層１３および電子供給層１４の接合界面（ＧａＮ／ＡｌＧａＮ界面）に生じたポテンシャル井戸２３とゲート電極１６との間の伝導帯ＥＣのポテンシャルの増減成分（Ｐ１）、（Ｐ２）および（Ｐ３）について、（Ｐ２）＋（Ｐ３）－（Ｐ１）＞０を満たすような条件とする。これにより、ポテンシャル井戸２３の伝導帯ＥＣのポテンシャルをフェルミ準位（図５において０．０ｅＶの位置）よりも低い位置にしてドレイン電流を流すために、ゲート電極１６に正電圧の印加が必要となるからである。
一方で、分極電荷２０の大きさは、図４に示したように電子供給層１４（ＡｌＧａＮ）のＡｌ組成に依存する。
本実施形態では、ゲート領域Ｇａにおける分極電荷２０を確実に抑えるべく、電子供給層１４の物性に合わせて、ゲート層１５および電子走行層１３の条件を定める必要がある。具体的には、図５において、電子走行層１３および電子供給層１４の接合界面（ＧａＮ／ＡｌＧａＮ界面）に生じたポテンシャル井戸２３とゲート電極１６との間の伝導帯ＥＣのポテンシャルの増減成分（Ｐ１）、（Ｐ２）および（Ｐ３）について、（Ｐ２）＋（Ｐ３）－（Ｐ１）＞０を満たすような条件とする。これにより、ポテンシャル井戸２３の伝導帯ＥＣのポテンシャルをフェルミ準位（図５において０．０ｅＶの位置）よりも低い位置にしてドレイン電流を流すために、ゲート電極１６に正電圧の印加が必要となるからである。
図５は、ゲート電極１６に１．０Ｖの閾値電圧Ｖｔｈを印加したときのエネルギーバンドを示しており、ゲート電圧＝１．０Ｖ（ゲートオン）にすることによって、ポテンシャル井戸２３の伝導帯ＥＣのポテンシャルがフェルミ準位と同等になってポテンシャル井戸２３に電子が落ち込み（ゲート領域Ｇａに二次元電子ガス２１が発生し始め）、ドレイン電流が流れ始める。つまり、ゲート電極１６に電圧が印加されていない状態（ゲートオフ）では、図５に一点鎖線で示すように、ポテンシャル井戸２３´の伝導帯ＥＣのポテンシャルがフェルミ準位よりも高い位置にあり、ドレイン電流が流れない状態となっている。なお、図５の縦軸は、電子に対するポテンシャルを示すものである。
また、図５の条件を、電界強度分布で表すと、図６のようになる。黒実線は、ゲート電極１６に１．０Ｖの閾値電圧Ｖｔｈを印加したときの各層の電界強度である。ここで、ＡｌＧａＮ電子供給層１４の電界強度積分値Ａ（図６のハッチング部分）と、ＧａＮゲート層１５の電界強度積分値Ｂ（図６のクロスハッチング部分）とが、Ｂ＞Ａを満たすことで、ノーマリオフが実現される。これにより、電子供給層１４の内部電界がゲート層１５の内部電界によって打ち消されるので、二次元電子ガス２１の発生が抑えられる。
再び図５を参照して、上記の（Ｐ２）＋（Ｐ３）－（Ｐ１）＞０を具体的な値で表すと、次式（１）となる。
式（１）において、左から１つ目の項、２つ目の項および３つ目の項が、それぞれ、伝導帯ＥＣのポテンシャルの減少成分（Ｐ２）、減少成分（Ｐ３）および増加成分（Ｐ１）に対応している。また、式（１）中の各記号の定義は次の通りである。
ｄＧ：ゲート層１５の厚さ（ｃｍ）
ｄＢ：電子供給層１４の厚さ（ｃｍ）
Ｐ：電子供給層１４の分極（Ｃ／ｃｍ２）
ｑ：電気素量（Ｃ）
ΦＢ：ゲート電極１６の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ）
ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ：電子走行層１３の実効アクセプタ濃度
εＣ：電子走行層１３の比誘電率
εＢ：電子供給層１４の比誘電率
ε０：真空の誘電率
ＥＦ：電子走行層１３のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差（ｅＶ）
上記式（１）の伝導帯ＥＣのポテンシャルの減少成分（Ｐ２）の一部であるｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）は、以下のように求めることができる。
ｄＧ：ゲート層１５の厚さ（ｃｍ）
ｄＢ：電子供給層１４の厚さ（ｃｍ）
Ｐ：電子供給層１４の分極（Ｃ／ｃｍ２）
ｑ：電気素量（Ｃ）
ΦＢ：ゲート電極１６の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ）
ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ：電子走行層１３の実効アクセプタ濃度
εＣ：電子走行層１３の比誘電率
εＢ：電子供給層１４の比誘電率
ε０：真空の誘電率
ＥＦ：電子走行層１３のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差（ｅＶ）
上記式（１）の伝導帯ＥＣのポテンシャルの減少成分（Ｐ２）の一部であるｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）の（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）は、以下のように求めることができる。
まず、電子走行層１３には、そのエネルギーバンド構造に関して、浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡ、深いアクセプタ準位ＥＤＡが形成されている。
浅いドナー準位ＥＤは、たとえば、電子走行層１３の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いドナー準位ＥＤＤと区別できるのであれば、単に「ドナー準位ＥＤ」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも伝導帯に励起されて自由電子となっている。浅いドナー準位ＥＤを形成する不純物としては、たとえば、Ｓｉ、Ｏからなる群から選択される少なくとも一種が挙げられる。これらは、電子走行層１３のエピタキシャル成長中に膜中に取り込まれてもよいし、意図的にドーピングしてもよい。たとえば、酸素（Ｏ）は、原料ガスやキャリヤガスから取り込まれてもよい。
浅いドナー準位ＥＤは、たとえば、電子走行層１３の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いドナー準位ＥＤＤと区別できるのであれば、単に「ドナー準位ＥＤ」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも伝導帯に励起されて自由電子となっている。浅いドナー準位ＥＤを形成する不純物としては、たとえば、Ｓｉ、Ｏからなる群から選択される少なくとも一種が挙げられる。これらは、電子走行層１３のエピタキシャル成長中に膜中に取り込まれてもよいし、意図的にドーピングしてもよい。たとえば、酸素（Ｏ）は、原料ガスやキャリヤガスから取り込まれてもよい。
一方、深いドナー準位ＥＤＤは、たとえば、電子走行層１３の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いドナー準位ＥＤＤは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいドナーのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたドナーの電子は、室温において伝導帯に励起されず、ドナーに捉えられた状態となっている。深いドナー準位ＥＤＤは、たとえば、電子走行層１３のエピタキシャル成長中にＧａＮに自然に生じる結晶欠陥に起因するものであってもよい。
浅いアクセプタ準位ＥＡは、たとえば、電子走行層１３の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いアクセプタ準位ＥＤＡと区別できるのであれば、単に「アクセプタ準位ＥＡ」と呼んでもよい。通常、この位置にドーピングされたアクセプタの正孔は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも価電子帯に励起されて自由正孔となっている。
一方、深いアクセプタ準位ＥＤＡは、たとえば、電子走行層１３の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いアクセプタ準位ＥＤＡは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいアクセプタのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたアクセプタの正孔は、室温において価電子帯に励起されず、アクセプタに捉えられた状態となっている。
深いアクセプタ準位ＥＤＡを形成するためにＧａＮからなる電子走行層１３にドーピングする不純物としては、たとえば、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、ＡｒおよびＨｅからなる群から選択される少なくとも一種が挙げられる。
これらのうち、主にＣおよびＭｇが挙げられるが、炭素（Ｃ）はＧａＮ中の窒素サイトに取り込まれると深いアクセプタとして機能し、Ｇａサイトに取り込まれると浅いドナーとして機能するため、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）を確実に上げるには、Ｍｇを使用することが好ましい。また、電子走行層１３においてエネルギーバンドが曲がっている領域は、不純物の種類(フェルミ準位)と（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）に依存する。また、電子走行層１３においてＭｇが含まれている領域は、Ｍｇ濃度に依存する。たとえば、不純物がＭｇ、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）が１×１０１７ｃｍ－３である図２５（後述）では、ＧａＮ電子走行層１３のエネルギーバンドが曲がっている領域は、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から１５０ｎｍ程度である。一方、不純物がＭｇ、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）が４×１０１６ｃｍ－３である図２３（後述）では、当該エネルギーバンドが曲がっている領域は、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から２５０ｎｍ程度である。つまり、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から上記上限以内の領域が閾値電圧に寄与することになり、この領域の不純物の濃度や種類が重要になるためである。
これらのうち、主にＣおよびＭｇが挙げられるが、炭素（Ｃ）はＧａＮ中の窒素サイトに取り込まれると深いアクセプタとして機能し、Ｇａサイトに取り込まれると浅いドナーとして機能するため、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）を確実に上げるには、Ｍｇを使用することが好ましい。また、電子走行層１３においてエネルギーバンドが曲がっている領域は、不純物の種類(フェルミ準位)と（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）に依存する。また、電子走行層１３においてＭｇが含まれている領域は、Ｍｇ濃度に依存する。たとえば、不純物がＭｇ、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）が１×１０１７ｃｍ－３である図２５（後述）では、ＧａＮ電子走行層１３のエネルギーバンドが曲がっている領域は、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から１５０ｎｍ程度である。一方、不純物がＭｇ、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ）が４×１０１６ｃｍ－３である図２３（後述）では、当該エネルギーバンドが曲がっている領域は、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から２５０ｎｍ程度である。つまり、ＡｌＧａＮ電子供給層１４／ＧａＮ電子走行層１３の界面から上記上限以内の領域が閾値電圧に寄与することになり、この領域の不純物の濃度や種類が重要になるためである。
しかし、深いアクセプタとしてＣを用いることもできる。深いアクセプタ準位としてＣを用いた場合、たとえば電子走行層１３の価電子帯の上端（頂上）のエネルギ準位ＥＶから０．９ｅＶの準位を形成することが知られている。一方、Ｍｇを使用した場合は、ＥＶから０．１～０．２ｅＶの準位を形成することが知られている。これは、上述した、電子走行層１３の価電子帯の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以上の離れた位置であるため、Ｍｇは深いアクセプタと言えるが、フェルミ準位がこのＭｇの準位に固定されると、室温でのＥＶにおける正孔の存在確率が０．００３～０．０２となってしまう。つまり、室温において１００～１０００分の１程度の割合でＥＶに正孔を発生させこととなる。これにより、電子走行層１３内で自由に動ける正孔が存在すると、電子走行層１４においてｐ－ｎ接合ができるため寄生容量ができてしまうという不都合が生じる。さらに生じた正孔がキャリアとして働くことによってリーク電流が増えてしまう。以上より、深いアクセプタ準位は、ＥＶから０．２ｅＶよりも離れた位置、たとえば０．３ｅＶ以上となる不純物が好ましく、Ｃはこの条件を満たす。
なお、深いアクセプタとしてＣを使用した場合、上記（１）におけるＥＦは、ＧａＮのバンドギャップが３．６ｅＶであることから、ＥＦ＝２．５ｅＶであり、Ｍｇを使用した場合、ＥＦ＝３．２ｅＶとなる。
そして、上記説明した浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡおよび深いアクセプタ準位ＥＤＡを形成する不純物（ドーパント）の濃度を、それぞれ、浅いドナー濃度Ｎｄ、深いドナー濃度Ｎｄｄ、浅いアクセプタ濃度Ｎａ、深いアクセプタ濃度Ｎｄａと呼ぶことにする。たとえば、深いアクセプタ準位ＥＤＡを形成する不純物として、Ｃ（カーボン）のみが０．５×１０１６ｃｍ－３の濃度で電子走行層１３にドーピングされている場合、このカーボン濃度が深いアクセプタ濃度ＮＤＡと定義される。これらの濃度ＮＤ、ＮＤＤ、ＮＡおよびＮＤＡは、たとえば、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）で測定することができる。
そして、上記説明した浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡおよび深いアクセプタ準位ＥＤＡを形成する不純物（ドーパント）の濃度を、それぞれ、浅いドナー濃度Ｎｄ、深いドナー濃度Ｎｄｄ、浅いアクセプタ濃度Ｎａ、深いアクセプタ濃度Ｎｄａと呼ぶことにする。たとえば、深いアクセプタ準位ＥＤＡを形成する不純物として、Ｃ（カーボン）のみが０．５×１０１６ｃｍ－３の濃度で電子走行層１３にドーピングされている場合、このカーボン濃度が深いアクセプタ濃度ＮＤＡと定義される。これらの濃度ＮＤ、ＮＤＤ、ＮＡおよびＮＤＡは、たとえば、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）で測定することができる。
より具体的な測定方法は、図１０Ａ～図１０Ｃを参照して説明できる。まず、図１０Ａに示すように、両電極間に電圧が印加されていないとき（無バイアス時）には、アクセプタおよび深いアクセプタが、ドナーおよび深いドナーが放出する電子を捕獲する。このとき、電子を放出したドナーおよび深いドナーによる正電荷と、電子を捕獲したアクセプタおよび深いアクセプタによる負電荷の数が等しいため、ＧａＮ層全体としては電気的に中性となる。
次に、図１０Ｂに示すように電圧を印加していくと、正バイアス側で価電子帯（ＥＶ）から深いアクセプタへ電子捕獲が起こり、負に帯電する。電圧の印加によって発生した電束は、この負帯電領域によって打ち消されるため、電子走行層の伝導帯ＥＣへの電子注入は起こらず、流れる電流は極めて微小である。
そして、図１０Ｃに示すように、ある一定以上の電圧Ｖｔｈを印加すると全ての領域の深いアクセプタで電子捕獲が起きる。これ以上の電圧が印加されても電子捕獲が起こらず、電束を打ち消しきれないため、ソース電極から伝導帯ＥＣへ電子が注入されて電流が流れ出す。このときの電圧Ｖｔｈを含む式が、ポアソン方程式からＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ＝２Ｖｔｈε０εＣ／ｑＷ２（Ｗは、ＧａＮ電子走行層の厚さ）と導かれ、結果として、Ｖｔｈ＝ｑ（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)・Ｗ２／２ε０εＣが得られる。つまり、この式に基づいて、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)を求めることができる。
そして、図１０Ｃに示すように、ある一定以上の電圧Ｖｔｈを印加すると全ての領域の深いアクセプタで電子捕獲が起きる。これ以上の電圧が印加されても電子捕獲が起こらず、電束を打ち消しきれないため、ソース電極から伝導帯ＥＣへ電子が注入されて電流が流れ出す。このときの電圧Ｖｔｈを含む式が、ポアソン方程式からＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ＝２Ｖｔｈε０εＣ／ｑＷ２（Ｗは、ＧａＮ電子走行層の厚さ）と導かれ、結果として、Ｖｔｈ＝ｑ（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)・Ｗ２／２ε０εＣが得られる。つまり、この式に基づいて、（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)を求めることができる。
ｄＧ√（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)を構成するｄＧおよび（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)のそれぞれについての好ましい範囲の一例は、次の通りである。なお、以下の好ましい範囲は、電子供給層１４の各厚さｄＢおよびＡｌ組成によって変わるものなので、電子供給層１４の各厚さｄＢおよびＡｌ組成に応じて適宜設定してもよい。
まず、ゲート層１５の厚さｄＧは、たとえば、５０ｎｍ～２００ｎｍが好ましい。一方、電子走行層１３の（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)は、たとえば、１×１０１６ｃｍ－３～５×１０１７ｃｍ－３であり、好ましくは、Ｍｇ濃度が１×１０１６ｃｍ－３以上であり、さらに好ましくは、Ｍｇ濃度が１×１０１７ｃｍ－３以下である。
まず、ゲート層１５の厚さｄＧは、たとえば、５０ｎｍ～２００ｎｍが好ましい。一方、電子走行層１３の（ＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ)は、たとえば、１×１０１６ｃｍ－３～５×１０１７ｃｍ－３であり、好ましくは、Ｍｇ濃度が１×１０１６ｃｍ－３以上であり、さらに好ましくは、Ｍｇ濃度が１×１０１７ｃｍ－３以下である。
また、上記式（１）のΦＢ（ゲート電極１６の仕事関数（ｅＶ）－ＧａＮの電子親和力（３．６ｅＶ））の好ましい範囲は、０．７ｅＶ～１．４ｅＶである。この範囲は、たとえば、ゲート電極１６として、Ｎｉ（ΦＭ＝４．８ｅＶ）、Ｐｔ（ΦＭ＝５．０ｅＶ）、Ｍｏ（ΦＭ＝４．３ｅＶ）、Ｗ（ΦＭ＝４．６ｅＶ）またはＴｉＮ（ΦＭ＝４．６ｅＶ）を使用することで実現できる。一方、ゲート電極１６としてＡｌ（ΦＭ＝４．０ｅＶ）も使用できるが、Ａｌは仕事関数が上記のＭｏ等に比べて低く半導体や絶縁膜と反応しやすいため、ある程度仕事関数が大きいＭｏやＴｉＮを使用することが好ましい。
また、上記式（１）を満たすには、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）に対応するｄＢＰ／ε０εＢができる限り小さいことが好ましい。したがって、ｄＢＰ／ε０εＢの変数であるｄＢおよびＰを小さくすることを考える。
まず、電子供給層１４の厚さｄＢについて、図７を参照すると、ＡｌＧａＮのＡｌ組成（Ｘ＝０．１～０．９）に関わらず、厚さｄＢを大きくしても、二次元電子ガス２１のシートキャリア密度がｄＢ＝１０ｎｍ程度でほぼ最大値に収束する。そのため、シートキャリア密度に関して言えば、厚さｄＢは最大で１０ｎｍあれば十分である。逆に、図８に示すように、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）であるｄＢＰ／ε０εＢが電子供給層１４の厚さｄＢの増加に伴って比例的に増加するため、ｄＢＰ／ε０εＢを小さくすることを優先的に考えると、厚さｄＢはできる限り小さい方が好ましい。したがって、電子供給層１４の厚さｄＢは、１０ｎｍ以下の範囲で、できる限り小さい方が好ましい。
まず、電子供給層１４の厚さｄＢについて、図７を参照すると、ＡｌＧａＮのＡｌ組成（Ｘ＝０．１～０．９）に関わらず、厚さｄＢを大きくしても、二次元電子ガス２１のシートキャリア密度がｄＢ＝１０ｎｍ程度でほぼ最大値に収束する。そのため、シートキャリア密度に関して言えば、厚さｄＢは最大で１０ｎｍあれば十分である。逆に、図８に示すように、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）であるｄＢＰ／ε０εＢが電子供給層１４の厚さｄＢの増加に伴って比例的に増加するため、ｄＢＰ／ε０εＢを小さくすることを優先的に考えると、厚さｄＢはできる限り小さい方が好ましい。したがって、電子供給層１４の厚さｄＢは、１０ｎｍ以下の範囲で、できる限り小さい方が好ましい。
一方、図７に示すように、電子供給層１４の厚さｄＢを小さくすると、シートキャリア密度が低下する。特に、ｄＢ＜５ｎｍの領域での低下が顕著である。シートキャリア密度は、低すぎるとチャネル移動度が低下するため、たとえば、６．０×１０１２ｃｍ－２以上であることが好ましい。そのため、図７において、横軸１０ｎｍ以下、縦軸６．０×１０１２ｃｍ－２以上の領域で電子供給層１４のＡｌ組成を定めればよい。
しかしながら、当該Ａｌ組成は、図４に示すように、伝導帯ＥＣのポテンシャルの増加成分（Ｐ１）に対応するｄＢＰ／ε０εＢの変数Ｐと比例関係にあり、場合によってはゲート閾値電圧に影響する。したがって、電子供給層１４のＡｌ組成とゲート閾値電圧との関係を検証した。
図１８は、シートキャリア密度ごとに電子供給層１４のＡｌ組成とゲート閾値電圧との関係を示す図である。図１９は、シートキャリア密度ごとに電子供給層１４のＡｌ組成と電子供給層１４の膜厚との関係を示す図である。図１８および図１９では、ゲート層１５の深いアクセプタ濃度を２×１０１７ｃｍ－３とし、電子走行層１３の深いアクセプタ濃度を４×１０１６ｃｍ－３として計算した。
図１８は、シートキャリア密度ごとに電子供給層１４のＡｌ組成とゲート閾値電圧との関係を示す図である。図１９は、シートキャリア密度ごとに電子供給層１４のＡｌ組成と電子供給層１４の膜厚との関係を示す図である。図１８および図１９では、ゲート層１５の深いアクセプタ濃度を２×１０１７ｃｍ－３とし、電子走行層１３の深いアクセプタ濃度を４×１０１６ｃｍ－３として計算した。
図１８に示すように、ノーマリオフ型を実現するためには、シートキャリア密度ＮＳにもよるが、電子供給層１４のＡｌ組成が０．３以上であることが好ましい。つまり、ＡｌｘＧａ１－ｘＮ（ｘ≦１）からなる電子供給層１４において、Ａｌ組成がｘ≧０．３であることが好ましく、ｘ＝１であることがさらに好ましい。また、図１８から、シートキャリア密度が同じであれば、電子供給層１４のＡｌ組成が高い方が、ゲート閾値電圧が高くなることが分かる。
そして、電子供給層１４について、好ましいＡｌ組成および厚さｄＢの組み合わせを設定するには、たとえば、図１８のグラフから、ゲート閾値電圧が０Ｖを超えるときの電子供給層１４のＡｌ組成およびシートキャリア密度ＮＳを決め、その読取値を図１９のグラフに当てはめて厚さｄＢ（膜厚）を読み取ればよい。たとえば、図１９において一点鎖線で囲まれた領域２５内の組み合わせであれば、高いシートキャリア密度（ＮＳ≧６．０×１０１２ｃｍ－２）と、高いゲート閾値電圧（Ｖｔｈ＞０、電子供給層１４のｘ≧０．３）とを両立することができる。
一方、Ａｌ組成が高いＡｌＧａＮ電子供給層１４であれば、合金散乱によってチャネル移動度が低下するおそれがある。したがって、当該合金散乱を抑え、ゲート閾値電圧を高くするために、ＡｌＮ電子供給層１４を使用することが好ましい。しかしながら、電子供給層１４がＡｌＮ層であると、たとえばゲート層１５をＣｌ２／Ｏ２でエッチングして形成するときに（後述する図２１Ｃ参照）、ＡｌＮ層自体が全て酸化される不具合を生じる。
そこで、電子供給層１４をＡｌＮ層とする場合は、図２０に示すように、Ａｌｘ´Ｇａ１－ｘ´Ｎ（ｘ´≦１）からなるエッチングストップ層２４を電子供給層１４上に配置することが好ましい。これにより、ゲート層１５のエッチングの際にＡｌＮ電子供給層１４がエッチングストップ層２４で覆われるので、ＡｌＮ電子供給層１４の酸化を抑制することができる。
また、エッチングストップ層２４が形成される場合、電子供給層１４の厚さは２ｎｍ以下であることが好ましい。また、エッチングストップ層２４の厚さは１０ｎｍ以下である
ことが好ましい。さらに、エッチングストップ層２４のＡｌ組成は、０．１≦ｘ´≦０．２であることが好ましく、ｘ´＝０．１であることがさらに好ましい。エッチングストップ層２４のＡｌ組成を０．１以上とすることによりエッチングストップ機能を十分保持しながら、０．２以下とすることによりゲート閾値電圧Ｖｔｈに与える影響が少なくて済む。
ことが好ましい。さらに、エッチングストップ層２４のＡｌ組成は、０．１≦ｘ´≦０．２であることが好ましく、ｘ´＝０．１であることがさらに好ましい。エッチングストップ層２４のＡｌ組成を０．１以上とすることによりエッチングストップ機能を十分保持しながら、０．２以下とすることによりゲート閾値電圧Ｖｔｈに与える影響が少なくて済む。
なお、上記のような電子供給層１４の酸化を抑制する効果は、ＡｌＮ層でなくとも、ＡｌｘＧａ１－ｘＮ（ｘ≦１）からなる電子供給層１４上に、Ａｌｘ´Ｇａ１－ｘ´Ｎ（ｘ´≦１）からなるエッチングストップ層２４が形成され、さらに、Ａｌ組成についてｘ＜ｘ´の関係が成立する場合に達成することができる。
また、図２０の構成では、コンタクト孔１８ａ，１９ａに連続するように、さらにエッチングストップ層２４および電子供給層１４が選択的に除去されており、ソース電極１８およびドレイン電極１９は、コンタクト孔１８ａ，１９ａを介して電子走行層１３にオーミック接触している。
また、図２０の構成では、コンタクト孔１８ａ，１９ａに連続するように、さらにエッチングストップ層２４および電子供給層１４が選択的に除去されており、ソース電極１８およびドレイン電極１９は、コンタクト孔１８ａ，１９ａを介して電子走行層１３にオーミック接触している。
図２１Ａ～図２１Ｆは、図２０の窒化物半導体デバイス３（第３実施形態）の製造工程の一部を工程順に示す図である。
図２０の窒化物半導体デバイス３を製造するには、たとえば、図２１Ａに示すように、たとえばエピタキシャル成長法によって、基板１２上に、電子走行層１３、電子供給層１４、エッチングストップ層２４およびゲート層１５が形成される。
図２０の窒化物半導体デバイス３を製造するには、たとえば、図２１Ａに示すように、たとえばエピタキシャル成長法によって、基板１２上に、電子走行層１３、電子供給層１４、エッチングストップ層２４およびゲート層１５が形成される。
次に、図２１Ｂに示すように、ゲート層１５上に、ゲート電極１６の電極材料２６が形成される。
次に、図２１Ｃに示すように、電極材料２６が選択的にエッチングされてゲート電極１６が形成される。続いて、たとえばＣｌ２／Ｏ２プラズマを用いてゲート層１５が選択的にエッチングされる。このエッチングは、ＡｌＧａＮエッチングストップ層２４で停止する。
次に、図２１Ｃに示すように、電極材料２６が選択的にエッチングされてゲート電極１６が形成される。続いて、たとえばＣｌ２／Ｏ２プラズマを用いてゲート層１５が選択的にエッチングされる。このエッチングは、ＡｌＧａＮエッチングストップ層２４で停止する。
次に、図２１Ｄに示すように、エッチングストップ層２４、ゲート層１５およびゲート電極１６を覆うように、たとえばＳｉＮからなる表面絶縁膜１７が形成される。
次に、図２１Ｅに示すように、表面絶縁膜１７、エッチングストップ層２４および電子供給層１４が連続して選択的にエッチングされることによって、コンタクト孔１８ａ，１９ａが形成される。この際、電子供給層１４もエッチングして電子走行層１３を露出させることによって、ソース電極１８およびドレイン電極１９の接触抵抗を低減することができる。
次に、図２１Ｅに示すように、表面絶縁膜１７、エッチングストップ層２４および電子供給層１４が連続して選択的にエッチングされることによって、コンタクト孔１８ａ，１９ａが形成される。この際、電子供給層１４もエッチングして電子走行層１３を露出させることによって、ソース電極１８およびドレイン電極１９の接触抵抗を低減することができる。
次に、図２１Ｆに示すように、ソース電極１８およびドレイン電極１９が形成される。この後、裏面電極２２等が形成されることによって、窒化物半導体デバイス３が得られる。
図２２～図２６は、ゲート閾値電圧のＧａＮフェルミ準位依存性を示す図である。
より具体的には、図２２は、電子供給層１４のＡｌ組成４０％、厚さｄＢが６ｎｍ、ゲート層１５の厚さｄＧが６０ｎｍ、ΦＢ＝１．２ｅＶ（ゲート電極１６の材料：ＴｉＮ）、電子走行層１３のＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ（深いアクセプタはＣ）＝４×１０１６ｃｍ－３としたときのターンオン時のエネルギーバンド図である。
図２２～図２６は、ゲート閾値電圧のＧａＮフェルミ準位依存性を示す図である。
より具体的には、図２２は、電子供給層１４のＡｌ組成４０％、厚さｄＢが６ｎｍ、ゲート層１５の厚さｄＧが６０ｎｍ、ΦＢ＝１．２ｅＶ（ゲート電極１６の材料：ＴｉＮ）、電子走行層１３のＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ（深いアクセプタはＣ）＝４×１０１６ｃｍ－３としたときのターンオン時のエネルギーバンド図である。
図２３は、電子供給層１４のＡｌ組成４０％、厚さｄＢが６ｎｍ、ゲート層１５の厚さｄＧが６０ｎｍ、ΦＢ＝１．２ｅＶ（ゲート電極１６の材料：ＴｉＮ）、電子走行層１３のＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ（深いアクセプタはＭｇ）＝４×１０１６ｃｍ－３としたときのターンオン時のエネルギーバンド図である。
図２４は、電子走行層１３のＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤｄ＝１×１０１７ｃｍ－３としたこと以外は、図２２と同一条件としたときのターンオン時のエネルギーバンド図である。
図２４は、電子走行層１３のＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤｄ＝１×１０１７ｃｍ－３としたこと以外は、図２２と同一条件としたときのターンオン時のエネルギーバンド図である。
図２５は、電子走行層１３のＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤ＝１×１０１７ｃｍ－３としたこと以外は、図２３と同一条件としたときのターンオン時のエネルギーバンド図である。
図２２と図２３との比較、および図２４と図２５との比較から、電子走行層１３のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差ＥＦが高いほど、ゲート閾値電圧が高くなることが分かる。
図２２と図２３との比較、および図２４と図２５との比較から、電子走行層１３のフェルミ準位と伝導帯（ＥＣ）の下端とのエネルギ差ＥＦが高いほど、ゲート閾値電圧が高くなることが分かる。
また、図２２と図２４との比較、および図２３と図２５との比較から、同一の深いアクセプタを使用した場合、電子走行層１３のＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤが高いほど、ゲート閾値電圧が高くなることが分かる。
そして、図２６から総合的に判断すると、電子走行層１３に含まれる深いアクセプタがＭｇ（ＥＦ＝３．２ｅＶ）であれば、比較的ゲート閾値電圧を高くできることから好ましく、そのＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤについては、１×１０１６ｃｍ－３以上、１×１０１８ｃｍ－３以下であることが好ましいことが分かる。
そして、図２６から総合的に判断すると、電子走行層１３に含まれる深いアクセプタがＭｇ（ＥＦ＝３．２ｅＶ）であれば、比較的ゲート閾値電圧を高くできることから好ましく、そのＮＤＡ＋ＮＡ－ＮＤＤ－ＮＤについては、１×１０１６ｃｍ－３以上、１×１０１８ｃｍ－３以下であることが好ましいことが分かる。
以上、第１発明の第２および第３実施形態について説明したが、第１発明は、他の形態で実施することもできる。
たとえば、前述の第２および第３実施形態では、電子走行層１３がＧａＮからなり、電子供給層１４がＡｌＧａＮまたはＡｌＮからなる例について説明したが、電子走行層１３と電子供給層１４とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
たとえば、前述の第２および第３実施形態では、電子走行層１３がＧａＮからなり、電子供給層１４がＡｌＧａＮまたはＡｌＮからなる例について説明したが、電子走行層１３と電子供給層１４とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
また、前述の第２および第３実施形態では、主に、電子供給層１４がＡｌｘＧａ１－ｘＮ（ｘ≦１）である場合を説明したが、電子供給層１４がＩｎを含む場合、つまり、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮでは、ｘ≧０．３、および０．０２≧ｙ≧０、および１≧ｘ＋ｙであってもよい。
また、前述の第２および第３実施形態では、基板１２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
［２］第２発明について
第２発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。
また、前述の第２および第３実施形態では、基板１２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
［２］第２発明について
第２発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１－x－yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
このような窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。
このような窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。
窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が検討されている。
しかし、パワーデバイスとして用いるためには、ゼロバイアス時に電流を遮断するノーマリーオフ型のデバイスである必要があるため、前述のようなＨＥＭＴは、パワーデバイスには適用できない。
しかし、パワーデバイスとして用いるためには、ゼロバイアス時に電流を遮断するノーマリーオフ型のデバイスである必要があるため、前述のようなＨＥＭＴは、パワーデバイスには適用できない。
ノーマリーオフ型の窒化物半導体ＨＥＭＴを実現するための構造は、たとえば、特開２００６－３３９５６１号公報において提案されている。特開２００６－３３９５６１号公報は、ＡｌＧａＮ電子供給層にｐ型ＧａＮゲート層（窒化物半導体ゲート層）を積層し、その上にゲート電極を配置し、前記ｐ型ＧａＮゲート層から広がる空乏層によってチャネルを消失させることで、ノーマリーオフを達成する構成を開示している。特開２００６－３３９５６１号公報では、ゲート電極としてはｐ型ＧａＮゲート層とオーミック接合するＰｄ（パラジウム）からなるゲート電極が用いられている。
ゲート電極として、ｐ型ＧａＮゲート層とショットキー接合するＴｉＮ（窒化チタン）等の金属からなるゲート電極を用いることが考えられる。このような構成の窒化物半導体装置を比較対象装置という場合がある。比較対象装置では、窒化物半導体ゲート層とゲート電極とがショットキー接合されるため、ゲートリーク電流が大きくなり、窒化物半導体ゲート層が劣化しやすいという問題がある。
第２発明の目的は、比較対象装置に比べてゲートリーク電流を低減できる窒化物半導体装置を提供することにある。
第２発明は、次のような特徴を有している。
Ａ１．電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に配置されたゲート部とを含み、前記ゲート部は、前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、前記窒化物半導体ゲート層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含む、窒化物半導体装置。
第２発明は、次のような特徴を有している。
Ａ１．電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に配置されたゲート部とを含み、前記ゲート部は、前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、前記窒化物半導体ゲート層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含む、窒化物半導体装置。
この構成では、窒化物半導体ゲート層とゲート電極との間にゲート絶縁膜が介在しているので、比較対象装置に比べてゲートリーク電流を低減できる。
Ａ２．前記ゲート絶縁膜が、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮおよびＡｌＯＮのうちから選択された１つから構成されている、「Ａ１．」に記載の窒化物半導体装置。
Ａ２．前記ゲート絶縁膜が、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮおよびＡｌＯＮのうちから選択された１つから構成されている、「Ａ１．」に記載の窒化物半導体装置。
Ａ３．前記ゲート絶縁膜は、前記窒化物半導体ゲート層とｉｎ－ｓｉｔｕで成膜される、ｉｎ－ｓｉｔｕ ＳＩＮからなる、「Ａ１．」に記載の窒化物半導体装置。
Ａ４．ゲートリーク電流は、１ｎＡ／ｍｍ以下である、「Ａ１．」～「Ａ３．」のいずれかに記載の窒化物半導体装置。
Ａ５．前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、前記ゲート絶縁膜の膜厚は３ｎｍ以上である、「Ａ１．」～「Ａ３．」のいずれかに記載の窒化物半導体装置。
Ａ４．ゲートリーク電流は、１ｎＡ／ｍｍ以下である、「Ａ１．」～「Ａ３．」のいずれかに記載の窒化物半導体装置。
Ａ５．前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、前記ゲート絶縁膜の膜厚は３ｎｍ以上である、「Ａ１．」～「Ａ３．」のいずれかに記載の窒化物半導体装置。
Ａ６．前記第１窒化物半導体層における前記第２窒化物半導体層とは反対側に配置され、バッファ層を構成する第３窒化物半導体層をさらに有する、「Ａ１．」～「Ａ５．」のいずれかに記載の窒化物半導体装置。
Ａ７．前記窒化物半導体ゲート層と前記ゲート絶縁膜との界面の炭素濃度は、１×１０１３ｃｍ－２以下である、「Ａ１．」に記載の窒化物半導体装置。
Ａ７．前記窒化物半導体ゲート層と前記ゲート絶縁膜との界面の炭素濃度は、１×１０１３ｃｍ－２以下である、「Ａ１．」に記載の窒化物半導体装置。
Ａ８．前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなる、「Ａ１．」～「Ａ７．」のいずれかに記載の窒化物半導体装置。
Ａ９．前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層からなる、「Ａ６．」に記載の窒化物半導体装置。
Ａ９．前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層からなる、「Ａ６．」に記載の窒化物半導体装置。
Ａ１０．前記アクセプタ型不純物は、マグネシウムまたは鉄である、「Ａ８．」または「Ａ９．」に記載の窒化物半導体装置。
第２発明の実施の形態を、図２７～図３５を参照して詳細に説明する。図２７～図２９５の符号は、前述の第１発明の説明に使用した図１～図２６の符号とは無関係である。
図２７は、第２発明の一実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
第２発明の実施の形態を、図２７～図３５を参照して詳細に説明する。図２７～図２９５の符号は、前述の第１発明の説明に使用した図１～図２６の符号とは無関係である。
図２７は、第２発明の一実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
窒化物半導体装置１は、基板２と、基板２の表面に形成されたバッファ層３と、バッファ層３上にエピタキシャル成長された第１窒化物半導体層４と、第１窒化物半導体層４上にエピタキシャル成長された第２窒化物半導体層５とを含む。さらに、この窒化物半導体装置１は、第２窒化物半導体層５上に形成されたゲート部２０とを含む。
さらに、この窒化物半導体装置１は、第２窒化物半導体層５およびゲート部２０を覆うパッシベーション膜９と、パッシベーション膜９上に積層されたバリアメタル膜１０とを含む。さらに、この窒化物半導体装置１は、パッシベーション膜９とバリアメタル膜１０との積層膜に形成されたソース電極用コンタクト孔１１およびドレイン電極用コンタクト孔１２を貫通して第２窒化物半導体層５にオーミック接触しているソース電極１３およびドレイン電極１４とを含む。ソース電極１３およびドレイン電極１４は、間隔を開けて配置されている。ソース電極１３は、ゲート部２０を覆うように形成されている。さらに、この窒化物半導体装置１は、ソース電極１３およびドレイン電極１４を覆う層間絶縁膜１５を含む。
さらに、この窒化物半導体装置１は、第２窒化物半導体層５およびゲート部２０を覆うパッシベーション膜９と、パッシベーション膜９上に積層されたバリアメタル膜１０とを含む。さらに、この窒化物半導体装置１は、パッシベーション膜９とバリアメタル膜１０との積層膜に形成されたソース電極用コンタクト孔１１およびドレイン電極用コンタクト孔１２を貫通して第２窒化物半導体層５にオーミック接触しているソース電極１３およびドレイン電極１４とを含む。ソース電極１３およびドレイン電極１４は、間隔を開けて配置されている。ソース電極１３は、ゲート部２０を覆うように形成されている。さらに、この窒化物半導体装置１は、ソース電極１３およびドレイン電極１４を覆う層間絶縁膜１５を含む。
基板２は、たとえば、低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、たとえば、１×１０１７ｃｍ－３～１×１０２０ｃｍ－３（より具体的には１×１０１８ｃｍ－３程度）の不純物濃度を有していてもよい。また、基板２は、低抵抗のシリコン基板の他、低抵抗のＧａＮ基板、低抵抗のＳｉＣ基板等であってもよい。基板２の厚さは６５０μｍ程度である。
バッファ層３は、この実施形態では、複数の窒化物半導体膜を積層した多層バッファ層から構成されている。この実施形態では、バッファ層３は、基板２の表面に接するＡｌＮ膜からなる第１バッファ層３Ａと、この第１バッファ層３Ａの表面（基板２とは反対側の表面）に積層されたＡｌＧａＮ膜からなる第２バッファ層３Ｂとから構成されている。第１バッファ層３Ａの膜厚は、１００ｎｍ～３００ｎｍ程度である。第２バッファ層３Ｂの膜厚は、１００ｎｍ～５μｍ程度である。
第１窒化物半導体層４は、電子走行層を構成している。この実施形態では、第１窒化物半導体層４は、アクセプタ型不純物がドーピングされたＧａＮ層からなり、その厚さは１００ｎｍ～５μｍ程度である。アクセプタ型不純物の濃度は、４×１０１６ｃｍ－３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｃ（炭素）である。
第２窒化物半導体層５は、電子供給層を構成している。第２窒化物半導体層５は、第１窒化物半導体層４よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、第２窒化物半導体層５は、第１窒化物半導体層４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、第２窒化物半導体層５は、Ａｌｘ１Ｇａ１－ｘ１Ｎ層（０＜ｘ１＜１）からなり、その厚さは１０ｎｍ～３０ｎｍ程度である。
第２窒化物半導体層５は、電子供給層を構成している。第２窒化物半導体層５は、第１窒化物半導体層４よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、第２窒化物半導体層５は、第１窒化物半導体層４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、第２窒化物半導体層５は、Ａｌｘ１Ｇａ１－ｘ１Ｎ層（０＜ｘ１＜１）からなり、その厚さは１０ｎｍ～３０ｎｍ程度である。
このように第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）とは、バンドギャップ（Ａｌ組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの間の格子不整合に起因するピエゾ分極によって、第１窒化物半導体層４と第２窒化物半導体層５との界面における第１窒化物半導体層４の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面に近い位置（たとえば界面から数Å程度の距離）には、二次元電子ガス（２ＤＥＧ）１６が広がっている。
ゲート部２０は、第２窒化物半導体層５上にエピタキシャル成長された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを含む。窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっており、その厚さは１０ｎｍ～１００ｎｍ程度である。窒化物半導体ゲート層６の膜厚は、１００ｎｍ以下であることが好ましい。この理由については後述する。この実施形態では、窒化物半導体ゲート層６の膜厚は、６０ｎｍである。
窒化物半導体ゲート層６に注入されるアクセプタ型不純物の濃度は、３×１０１７ｃｍ－３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｆｅ等のＭｇ以外のアクセプタ型不純物であってもよい。窒化物半導体ゲート層６は、ゲート部２０の直下の領域において、第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）との界面に生じる二次元電子ガス１６を相殺するために設けられている。窒化物半導体ゲート層６の表面（上面）はＧａＮ結晶のｃ面であり、窒化物半導体ゲート層６の側面はＧａＮ結晶のｍ面である。
ゲート絶縁膜７は、窒化物半導体ゲート層６の表面（ｃ面）に接するように形成されている。ゲート絶縁膜７は、この実施形態では、窒化物半導体ゲート層６とｉｎ－ｓｉｔｕ（その場）で成膜されるｉｎ－ｓｉｔｕ ＳｉＮからなる。ゲート絶縁膜７の厚さは、３ｎｍ～３０ｎｍ程度である。ゲート絶縁膜７の膜厚は、３ｎｍ以上であることが好ましい。この実施形態では、ゲート絶縁膜７の膜厚は、３０ｎｍである。ゲート絶縁膜７は、ｉｎ－ｓｉｔｕ ＳｉＮの他、ＳｉＮ（ｉｎ－ｓｉｔｕ ＳｉＮを除く）、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮ、ＡｌＯＮ等から構成されてもよい。
この実施形態では、窒化物半導体ゲート層６と前記ゲート絶縁膜７との界面の炭素濃度は、１×１０１３ｃｍ－２以下である。
ゲート電極８は、ゲート絶縁膜７の表面に接するように形成されている。ゲート電極８は、この実施形態では、ＴｉＮ層から構成されており、その厚さは５０ｎｍ～２００ｎｍ程度である。ゲート電極８は、ソース電極用コンタクト孔１１寄りに偏って配置されている。
ゲート電極８は、ゲート絶縁膜７の表面に接するように形成されている。ゲート電極８は、この実施形態では、ＴｉＮ層から構成されており、その厚さは５０ｎｍ～２００ｎｍ程度である。ゲート電極８は、ソース電極用コンタクト孔１１寄りに偏って配置されている。
パッシベーション膜９は、第２窒化物半導体層５の表面（コンタクト孔１１，１２が臨んでいる領域を除く）およびゲート部２０の側面および表面を覆っている。この実施形態では、パッシベーション膜９はＳｉＮ膜からなり、その厚さ５０ｎｍ～２００ｎｍ程度である。この実施形態では、パッシベーション膜９の厚さは、５０ｎｍである。
パッシベーション膜９上には、バリアメタル膜１０が積層されている。この実施形態では、バリアメタル膜１０はＴｉＮ膜からなり、その厚さは１０ｎｍ～５０ｎｍ程度である。この実施形態では、バリアメタル膜１０の厚さは、２５ｎｍである。
パッシベーション膜９上には、バリアメタル膜１０が積層されている。この実施形態では、バリアメタル膜１０はＴｉＮ膜からなり、その厚さは１０ｎｍ～５０ｎｍ程度である。この実施形態では、バリアメタル膜１０の厚さは、２５ｎｍである。
ソース電極１３およびドレイン電極１４は、この実施形態では、第２窒化物半導体層５に接する下層（オーミックメタル層）１３Ａ，１４Ａと、下層１３Ａ，１４Ａに積層された中間層（主電極メタル層）１３Ｂ，１４Ｂと、中間層１３Ｂ，１４Ｂに積層された上層（バリアメタル層）１３Ｃ，１４Ｃとからなる。下層１３Ａ，１４Ａは、例えば、厚さが１０ｎｍ～２０ｎｍ程度のＴｉ層である。中間層１３Ｂ，１４Ｂは、厚さが１００ｎｍ～３００ｎｍ程度のＡｌ層である。上層１３Ｃ，１４Ｃは、例えば、厚さが１０ｎｍ～５０ｎｍ程度のＴｉＮである。
層間絶縁膜１５は、例えば、Ｓｉ０２からなる。層間絶縁膜１５の厚さは、１μｍ程度である。
この窒化物半導体装置１では、第１窒化物半導体層４（電子走行層）上にバンドギャップ（Ａｌ組成）の異なる第２窒化物半導体層５（電子供給層）が形成されてヘテロ接合が形成されている。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面付近の第１窒化物半導体層４内に二次元電子ガス１６が形成され、この二次元電子ガス１６をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極８は、ゲート絶縁膜７およびｐ型ＧａＮ層からなる窒化物半導体ゲート層６を挟んで第２窒化物半導体層５に対向している。
この窒化物半導体装置１では、第１窒化物半導体層４（電子走行層）上にバンドギャップ（Ａｌ組成）の異なる第２窒化物半導体層５（電子供給層）が形成されてヘテロ接合が形成されている。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面付近の第１窒化物半導体層４内に二次元電子ガス１６が形成され、この二次元電子ガス１６をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極８は、ゲート絶縁膜７およびｐ型ＧａＮ層からなる窒化物半導体ゲート層６を挟んで第２窒化物半導体層５に対向している。
ゲート電極８の下方においては、ｐ型ＧａＮ層からなる窒化物半導体ゲート層６に含まれるイオン化アクセプタによって、第１窒化物半導体層４および第２窒化物半導体層５のエネルギーレベルが引き上げられるため、ヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ順位よりも大きくなる。したがって、ゲート電極８（ゲート部２０）の直下では、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの格子不整合によるピエゾ分極に起因する二次元電子ガス１６が形成されない。よって、ゲート電極８にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１６によるチャネルはゲート電極８の直下で遮断されている。こうして、ノーマリーオフ型のＨＥＭＴが実現されている。ゲート電極８に適切なオン電圧（たとえば３Ｖ）を印加すると、ゲート電極８の直下の第１窒化物半導体層４内にチャネルが誘起され、ゲート電極８の両側の二次元電子ガス１６が接続される。これにより、ソース－ドレイン間が導通する。
使用に際しては、たとえば、ソース電極１３とドレイン電極１４との間に、ドレイン電極１４側が正となる所定の電圧（たとえば２００Ｖ～３００Ｖ）が印加される。その状態で、ゲート電極８に対して、ソース電極１３を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（３Ｖ）が印加される。
図２８Ａ～図２８Ｇは、前述の窒化物半導体装置１の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
図２８Ａ～図２８Ｇは、前述の窒化物半導体装置１の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
まず、図２８Ａに示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）
法によって、基板２上に、バッファ層３および第１窒化物半導体層（電子走行層）４が順にエピタキシャル成長される。さらに、ＭＯＣＶＤ法によって、第１窒化物半導体層４上に第２窒化物半導体層（電子供給層）５がエピタキシャル成長される。
法によって、基板２上に、バッファ層３および第１窒化物半導体層（電子走行層）４が順にエピタキシャル成長される。さらに、ＭＯＣＶＤ法によって、第１窒化物半導体層４上に第２窒化物半導体層（電子供給層）５がエピタキシャル成長される。
次に、図２８Ｂに示すように、ＭＯＣＶＤ法によって、第２窒化物半導体層５上に、窒化物半導体ゲート層６の材料膜であるゲート層材料膜３１が形成される。次に、ゲート層材料膜３１上にゲート絶縁膜７の材料膜である絶縁材料膜３２が形成される。前述の実施形態のように、ゲート絶縁膜７がＳｉＮからなる場合には、ゲート層材料膜３１の成膜に引き続いて、同じＭＯＣＶＤ装置によって、絶縁材料膜３２を成膜することができる。この場合には、絶縁材料膜３２は、ゲート層材料膜３１とｉｎ－ｓｉｔｕ（その場）で成膜されるｉｎ－ｓｉｔｕ ＳｉＮとなる。
なお、ゲート絶縁膜７がＳｉＮである場合、プラズマＣＶＤ法によって、ゲート層材料膜３１上に絶縁材料膜３２を成膜することもできる。また、ゲート絶縁膜７がＳｉＯ２等のＳｉＮ以外の絶縁材料から構成される場合には、プラズマＣＶＤ法、ＬＰＣＶＤ（Low Pressure CVD）法、ＡＬＤ(Atomic Layer Deposition)法等によって、ゲート層材料膜３１上に絶縁材料膜３２を成膜することができる。
この後、スパッタ法または蒸着法によって、絶縁材料膜３２上にゲート電極８の材料膜であるゲート電極膜３３が形成される。ゲート電極膜３３は、たとえば、ＴｉＮの金属膜からなる。
次に、図２８Ｃに示すように、ゲート電極膜３３表面におけるゲート電極作成予定領域を覆うレジスト膜３４が形成される。そして、レジスト膜３４をマスクとして、ゲート電極膜３３、絶縁材料膜３２およびゲート層材料膜３１が選択的にエッチングされる。
次に、図２８Ｃに示すように、ゲート電極膜３３表面におけるゲート電極作成予定領域を覆うレジスト膜３４が形成される。そして、レジスト膜３４をマスクとして、ゲート電極膜３３、絶縁材料膜３２およびゲート層材料膜３１が選択的にエッチングされる。
これにより、ゲート電極膜３３がパターニングされてゲート電極８が得られる。また、絶縁材料膜３２およびゲート層材料膜３１が、ゲート電極８と同じパターンにパターニングされる。このようにして、第２窒化物半導体層５上に、窒化物半導体ゲート層６、ゲート絶縁膜７およびゲート電極８からなるゲート部２０が形成される。
次に、レジスト膜３４が除去される。この後、図２８Ｄに示すように、プラズマＣＶＤ法またはＬＰＣＶＤ法によって、露出した表面全域を覆うように、パッシベーション膜９が形成される。そして、スパッタ法によって、パッシベーション膜９の表面に、バリアメタル膜１０が形成される。パッシベーション膜９は、たとえばＳｉＮ層からなる。バリアメタル膜１０は、たとえばＴｉＮ層からなる。
次に、レジスト膜３４が除去される。この後、図２８Ｄに示すように、プラズマＣＶＤ法またはＬＰＣＶＤ法によって、露出した表面全域を覆うように、パッシベーション膜９が形成される。そして、スパッタ法によって、パッシベーション膜９の表面に、バリアメタル膜１０が形成される。パッシベーション膜９は、たとえばＳｉＮ層からなる。バリアメタル膜１０は、たとえばＴｉＮ層からなる。
次に、図２８Ｅに示すように、パッシベーション膜９とバリアメタル膜１０との積層膜に、ソース電極用コンタクト孔１１およびドレイン電極用コンタクト孔１２が形成される。
次に、図２８Ｆに示すように、露出した表面全域を覆うようにソース・ドレイン電極膜３５が形成される。ソース・ドレイン電極膜３５は、下層としてのＴｉ層３５Ａ、中間層としてのＡｌ層３５Ｂおよび上層としてのＴｉＮ層３５Ｃを積層した積層金属膜からなり、各層を順に蒸着することによって形成される。
次に、図２８Ｆに示すように、露出した表面全域を覆うようにソース・ドレイン電極膜３５が形成される。ソース・ドレイン電極膜３５は、下層としてのＴｉ層３５Ａ、中間層としてのＡｌ層３５Ｂおよび上層としてのＴｉＮ層３５Ｃを積層した積層金属膜からなり、各層を順に蒸着することによって形成される。
次に、図２８Ｇに示すように、ソース・ドレイン電極膜３５およびバリアメタル膜１０がエッチングによってパターニングされ、さらにアニール処理が施されることによって、第２窒化物半導体層５にオーミック接触するソース電極１３およびドレイン電極１４が形成される。この際、ソース電極１３は、Ｔｉ層３５Ａからなる下層１３Ａと、Ａｌ層３５Ｂからなる中間層１３Ｂと、ＴｉＮ層３５Ｃからなる上層１３Ｃとから構成される。また、ドレイン電極１４は、Ｔｉ層３５Ａからなる下層１４Ａと、Ａｌ層３５Ｂからなる中間層１４Ｂと、ＴｉＮ層３５Ｃからなる上層１４Ｃとから構成される。
この後、ソース電極１３、ドレイン電極１４およびバリアメタル膜１０を覆うように、層間絶縁膜１５が形成されることにより、図２７に示すような構造の窒化物半導体装置１が得られる。
以下において、図２７の窒化物半導体装置１に対して、ゲート絶縁膜７が設けられていない構成の窒化物半導体装置を比較例ということにする。図２９は、比較例に係る窒化物半導体装置１０１の構成を示す断面図である。比較例に係る窒化物半導体装置１０１では、ゲート部２０は、第２窒化物半導体層５上に形成された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート電極８とからなる。比較例では、ｐ型ＧａＮからなる窒化物半導体ゲート層６にＴｉＮからなるゲート電極８がショットキー接合されている。比較例の窒化物半導体ゲート層６の膜厚は８０ｎｍである。なお、前述の窒化物半導体装置１の窒化物半導体ゲート層６の膜厚は６０ｎｍであり、ゲート絶縁膜７の膜厚は３０ｎｍである。
以下において、図２７の窒化物半導体装置１に対して、ゲート絶縁膜７が設けられていない構成の窒化物半導体装置を比較例ということにする。図２９は、比較例に係る窒化物半導体装置１０１の構成を示す断面図である。比較例に係る窒化物半導体装置１０１では、ゲート部２０は、第２窒化物半導体層５上に形成された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート電極８とからなる。比較例では、ｐ型ＧａＮからなる窒化物半導体ゲート層６にＴｉＮからなるゲート電極８がショットキー接合されている。比較例の窒化物半導体ゲート層６の膜厚は８０ｎｍである。なお、前述の窒化物半導体装置１の窒化物半導体ゲート層６の膜厚は６０ｎｍであり、ゲート絶縁膜７の膜厚は３０ｎｍである。
比較例に係る窒化物半導体装置１０１では、ゲート電極８が窒化物半導体ゲート層６にショットキー接合されているため、ゲートリーク電流が大きい。このため、窒化物半導体ゲート層６が劣化しやすい。
前述の実施形態に係る窒化物半導体装置１（以下、本実施形態という）では、窒化物半導体ゲート層６上にゲート絶縁膜７が形成され、そのゲート絶縁膜７上にゲート電極８が形成されている。つまり、本実施形態では、窒化物半導体ゲート層６とゲート電極８との間にゲート絶縁膜７が介在しているので、比較例に比べて、ゲートリーク電流を小さくすることができる。これにより、窒化物半導体ゲート層６が劣化しにくくなる。本実施形態では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
前述の実施形態に係る窒化物半導体装置１（以下、本実施形態という）では、窒化物半導体ゲート層６上にゲート絶縁膜７が形成され、そのゲート絶縁膜７上にゲート電極８が形成されている。つまり、本実施形態では、窒化物半導体ゲート層６とゲート電極８との間にゲート絶縁膜７が介在しているので、比較例に比べて、ゲートリーク電流を小さくすることができる。これにより、窒化物半導体ゲート層６が劣化しにくくなる。本実施形態では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
また、後述するように、本実施形態では、比較例に比べて閾値電圧Ｖｔｈを高くすることができる。また、本実施形態では、比較例に比べて、窒化物半導体ゲート層６を薄くすることが可能となるため、窒化物半導体ゲート層６の電解強度を低減でき、窒化物半導体ゲート層６の経時絶縁破壊（TDDB：Time Dependent Dielectric Breakdown）が起こりにくくなる。さらに、本実施形態では、比較例に比べて、閾値電圧Ｖｔｈを安定させることができる。
本実施形態では、比較例に比べて閾値電圧Ｖｔｈを高くできる理由および比較例に比べて窒化物半導体ゲート層６を薄くできる理由について説明する。
図３０は、比較例のエネルギー分布を示すエネルギーバンド図である。図３１は、比較例の電界強度分布を示す電界強度分布図である。図３０および図３１において、ＧａＮは第１窒化物半導体層４を示し、ＡｌＧａＮは第２窒化物半導体層５を示し、Ｐ－ＧａＮは窒化物半導体ゲート層６を示し、Ｍｅｔａｌは、ゲート電極８を示している。図３０において、ＥＣは伝導帯のエネルギーレベルであり、ＥＶは価電子帯のエネルギーレベルであり、ＥＦはフェルミ準位である。
図３０は、比較例のエネルギー分布を示すエネルギーバンド図である。図３１は、比較例の電界強度分布を示す電界強度分布図である。図３０および図３１において、ＧａＮは第１窒化物半導体層４を示し、ＡｌＧａＮは第２窒化物半導体層５を示し、Ｐ－ＧａＮは窒化物半導体ゲート層６を示し、Ｍｅｔａｌは、ゲート電極８を示している。図３０において、ＥＣは伝導帯のエネルギーレベルであり、ＥＶは価電子帯のエネルギーレベルであり、ＥＦはフェルミ準位である。
比較例では、ゲート電極８は、窒化物半導体ゲート層６とショットキー接合される。ゲート電極８と窒化物半導体ゲート層６との界面の電位障壁（ショットキー障壁）ΦＢは、閾値電圧Ｖｔｈに影響を及ぼす。
図３０の例では、閾値電圧Ｖｔｈは２［Ｖ］となる。窒化物半導体装置の閾値電圧Ｖｔｈは、Ｓｉ半導体装置の閾値電圧Ｖｔｈに比べて小さいので、閾値電圧Ｖｔｈを大きくすることが重要である。比較例において閾値電圧Ｖｔｈを上げるためには、窒化物半導体ゲート層６の膜厚を大きくする必要がある。ｐ－ＧａＮのアクセプタであるＭｇ，Ｆｅはメモリ効果を有するため、図３１からわかるように、窒化物半導体ゲート層６の膜厚を大きくすると、窒化物半導体ゲート層６内部の電界強度は、ゲート電極８との境界部に近づくにつれて高くなる。また、窒化物半導体は、絶縁膜に比べて、許容できる電界強度が小さい。そのため、窒化物半導体ゲート層６の膜厚をあげることができず、閾値電圧Ｖｔｈを高くすることは困難である。窒化物半導体ゲート層６の膜厚は、通常、１００ｎｍ以下にされる。
図３０の例では、閾値電圧Ｖｔｈは２［Ｖ］となる。窒化物半導体装置の閾値電圧Ｖｔｈは、Ｓｉ半導体装置の閾値電圧Ｖｔｈに比べて小さいので、閾値電圧Ｖｔｈを大きくすることが重要である。比較例において閾値電圧Ｖｔｈを上げるためには、窒化物半導体ゲート層６の膜厚を大きくする必要がある。ｐ－ＧａＮのアクセプタであるＭｇ，Ｆｅはメモリ効果を有するため、図３１からわかるように、窒化物半導体ゲート層６の膜厚を大きくすると、窒化物半導体ゲート層６内部の電界強度は、ゲート電極８との境界部に近づくにつれて高くなる。また、窒化物半導体は、絶縁膜に比べて、許容できる電界強度が小さい。そのため、窒化物半導体ゲート層６の膜厚をあげることができず、閾値電圧Ｖｔｈを高くすることは困難である。窒化物半導体ゲート層６の膜厚は、通常、１００ｎｍ以下にされる。
図３２は、本実施形態のエネルギー分布を示すエネルギーバンド図である。図３３は、本実施形態の電界強度分布を示す電界強度分布図である。図３２および図３３において、ＧａＮは第１窒化物半導体層４を示し、ＡｌＧａＮは第２窒化物半導体層５を示し、Ｐ－ＧａＮは窒化物半導体ゲート層６を示し、ＳｉＮはゲート絶縁膜７を示し、Ｍｅｔａｌはゲート電極８を示している。図３２において、ＥＣは伝導帯のエネルギーレベルであり、ＥＶは価電子帯のエネルギーレベルであり、ＥＦはフェルミ準位である。
本実施形態では、窒化物半導体ゲート層６上にゲート絶縁膜７が形成されている。ゲート絶縁膜７内部の電界強度分布は一様で、ゲート絶縁膜７を厚くしても電界強度が増えることはない。そのため、本実施形態では、窒化物半導体ゲート層６の膜厚を比較例の窒化物半導体ゲート層６の膜厚に比べて薄くしながら（従ってゲート絶縁膜７におけるゲート電極８との境界での電界強度が小さいことを維持しながら）、閾値電圧Ｖｔｈを高く（図３２では３［Ｖ］）とすることができる。
本実施形態では、窒化物半導体ゲート層６上にゲート絶縁膜７を形成することによって、閾値電圧Ｖｔｈを高くできるため、閾値電圧Ｖｔｈを高くするために窒化物半導体ゲート層６の膜厚を厚くする必要がない。そこで、本実施形態では、窒化物半導体ゲート層６の膜厚を比較例に比べて薄くしている。これにより、図３３に示すように、本実施形態の窒化物半導体ゲート層６におけるゲート絶縁膜７との境界部での電解強度は、比較例の窒化物半導体ゲート層６におけるゲート電極８との境界部での電解強度を小さくなるから、本実施形態では、比較例に比べて窒化物半導体ゲート層６の経時絶縁破壊（TDDB）が起こりにくくなる。
なお、本実施形態において、ゲート絶縁膜７におけるゲート電極８との境界部での電解強度は、窒化物半導体ゲート層６におけるゲート絶縁膜７との境界部での電解強度よりも高くなるが、ゲート絶縁膜７の絶縁破壊電圧は、窒化物半導体ゲート層６の絶縁破壊電圧よりも大きいので問題はない。
次に、本実施形態では、比較例に比べて閾値電圧Ｖｔｈを安定させることができる理由について説明する。
次に、本実施形態では、比較例に比べて閾値電圧Ｖｔｈを安定させることができる理由について説明する。
ｐ型ＧａＮからなる窒化物半導体ゲート層６は、分極性材料であるため、その表面（ｃ面）には分極電荷が現れる。窒化物半導体装置の製造過程において、窒化物半導体ゲート層６の表面が大気に晒されると、その表面の分極電荷を打ち消すように、大気中の極性有機分子（カルボン酸、シロキ酸等）がその表面に付着する。
比較例では、ＣＶＤ装置によって窒化物半導体ゲート層６の材料膜（ゲート層材料膜）を形成した後、スパッタ装置によってゲート層材料膜上にゲート電極の材料膜（ゲート電極膜）が形成される。このため、窒化物半導体ゲート層６の表面が大気に晒されるので、その表面に大気中の有機分子が付着する。これにより、ショットキー障壁ΦＢの大きさが変動し、閾値電圧Ｖｔｈが不安定になる。
比較例では、ＣＶＤ装置によって窒化物半導体ゲート層６の材料膜（ゲート層材料膜）を形成した後、スパッタ装置によってゲート層材料膜上にゲート電極の材料膜（ゲート電極膜）が形成される。このため、窒化物半導体ゲート層６の表面が大気に晒されるので、その表面に大気中の有機分子が付着する。これにより、ショットキー障壁ΦＢの大きさが変動し、閾値電圧Ｖｔｈが不安定になる。
これに対して、本実施形態では、ＭＯＣＶＤ装置によって窒化物半導体ゲート層６の材料膜（ゲート層材料膜３１）を形成した後、引き続いて同じＭＯＣＶＤ装置によってゲート層材料膜３１上にｉｎ－ｓｉｔｕ ＳｉＮからなるゲート絶縁膜７の材料膜（絶縁材料膜３２）が形成される。このため、窒化物半導体装置１の製造過程において、窒化物半導体ゲート層６の表面（ｃ面）は、大気に晒されない。このため、本実施形態では、比較例に比べて、窒化物半導体ゲート層６の表面（ｃ面）に有機分子が付着されにくい。これにより、本実施形態では、比較例に比べて、ゲート電極８とゲート絶縁膜７との界面の電位障壁ΦＢが安定し、閾値電圧Ｖｔｈが安定する。
なお、絶縁材料膜３２がｉｎ－ｓｉｔｕ ＳｉＮ以外の材料、例えばＳｉＯ２からなる場合には、ＭＯＣＶＤ法によって窒化物半導体ゲート層６の材料膜（ゲート層材料膜３１）を形成した後、その表面が大気に晒されることになる。この場合には、プラズマＣＶＤ装置、ＬＰＣＶＤ装置、ＡＬＤ装置等の絶縁膜成膜装置内において、ゲート層材料膜３１を４００℃以上に加熱することにより、ゲート層材料膜３１の表面に付着した有機分子を除去した後に、絶縁材料膜３２を形成すればよい。
ゲート絶縁膜７がＳｉＯ２からなる場合のエネルギー分布および電界強度分布を図３４および図３５に示す。図３４および図３５の例では、ゲート絶縁膜（ＳｉＯ２）７の膜厚は３０ｎｍであり、窒化物半導体ゲート層（ｐ－ＧａＮ）６の膜厚は５０ｎｍである。
以上、第２発明の実施形態について説明したが、第２発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、第１窒化物半導体層（電子走行層）４がＧａＮ層からなり、第２窒化物半導体層（電子供給層）５がＡｌＧａＮ層からなる例について説明したが、第１窒化物半導体層４と第２窒化物半導体層５とはバンドギャップ（例えばＡｌ組成）が異なっていればよく、他の組み合わせも可能である。たとえば、第１窒化物半導体層４／第２窒化物半導体層５の組み合わせとしては、ＧａＮ／ＡｌＮ、ＡｌＧａＮ／ＡｌＮなどを例示できる。
以上、第２発明の実施形態について説明したが、第２発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、第１窒化物半導体層（電子走行層）４がＧａＮ層からなり、第２窒化物半導体層（電子供給層）５がＡｌＧａＮ層からなる例について説明したが、第１窒化物半導体層４と第２窒化物半導体層５とはバンドギャップ（例えばＡｌ組成）が異なっていればよく、他の組み合わせも可能である。たとえば、第１窒化物半導体層４／第２窒化物半導体層５の組み合わせとしては、ＧａＮ／ＡｌＮ、ＡｌＧａＮ／ＡｌＮなどを例示できる。
また、前述の実施形態では、基板２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
また、前述の実施形態では、ゲート電極７を窒化物半導体ゲート層６に接合させたとすると、それらがショットキー接合するような材料からゲート電極７が構成されている場合について説明した。しかし、ゲート電極７を窒化物半導体ゲート層６に接合させたとすると、それらがオーミック接合するような材料からゲート電極７が構成されている場合にも、第２発明を適用することができる。
また、前述の実施形態では、ゲート電極７を窒化物半導体ゲート層６に接合させたとすると、それらがショットキー接合するような材料からゲート電極７が構成されている場合について説明した。しかし、ゲート電極７を窒化物半導体ゲート層６に接合させたとすると、それらがオーミック接合するような材料からゲート電極７が構成されている場合にも、第２発明を適用することができる。
１ 窒化物半導体パッケージ
２ 端子フレーム
３ 窒化物半導体デバイス
４ 樹脂パッケージ
１３ 電子走行層
１４ 電子供給層
１５ ゲート層
１６ ゲート電極
１８ ソース電極
１９ ドレイン電極
２４ エッチングストップ層
２ 端子フレーム
３ 窒化物半導体デバイス
４ 樹脂パッケージ
１３ 電子走行層
１４ 電子供給層
１５ ゲート層
１６ ゲート電極
１８ ソース電極
１９ ドレイン電極
２４ エッチングストップ層
Claims (7)
- 窒化物半導体からなる電子走行層と、
前記電子走行層上に形成された電子供給層と、
前記電子供給層上に形成されたエッチングストップ層と、
前記エッチングストップ層上に選択的に形成された窒化物半導体からなるゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記ゲート電極を挟んで配置されたソース電極およびドレイン電極とを含み、
前記電子供給層がＡｌＮからなり、
前記エッチングストップ層がＡｌｘ´Ｇａ１－ｘ´Ｎからなり、
前記エッチングストップ層の厚さが１０ｎｍ以下であり、
前記エッチングストップ層のＡｌ組成が０．１≦ｘ´≦０．２であり、
前記ソース電極は、前記ゲート電極の側面および上面を覆う部分を有している、窒化物半導体デバイス。 - 前記電子供給層の厚さが２ｎｍ以下である、請求項１に記載の窒化物半導体デバイス。
- 前記エッチングストップ層のＡｌ組成がｘ´＝０．１である、請求項１または２に記載の窒化物半導体デバイス。
- 前記電子供給層および前記エッチングストップ層の一部または全部が、前記ソース電極および前記ドレイン電極の形成領域において選択的に除去されている、請求項１～３のいずれか一項に記載の窒化物半導体デバイス。
- 前記電子走行層は、不純物としてＭｇを含む、請求項１～４のいずれか一項に記載の窒化物半導体デバイス。
- 前記ゲート電極は、Ｎｉ、Ｐｔ、Ｍｏ、ＷまたはＴｉＮを含む、請求項１～５のいずれか一項に記載の窒化物半導体デバイス。
- 請求項１～６のいずれか一項に記載の窒化物半導体デバイスと、
前記窒化物半導体デバイスが搭載された端子フレームと、
前記窒化物半導体デバイスおよび前記端子フレームを封止する樹脂パッケージとを含む、窒化物半導体パッケージ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/683,130 US20180061975A1 (en) | 2016-08-24 | 2017-08-22 | Nitride semiconductor device and nitride semiconductor package |
| US16/405,417 US11233144B2 (en) | 2016-08-24 | 2019-05-07 | Nitride semiconductor device and nitride semiconductor package |
| US17/643,761 US11769825B2 (en) | 2016-08-24 | 2021-12-10 | Nitride semiconductor device and nitride semiconductor package |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016163743 | 2016-08-24 | ||
| JP2016163743 | 2016-08-24 | ||
| JP2017006779 | 2017-01-18 | ||
| JP2017006779 | 2017-01-18 | ||
| JP2017057830 | 2017-03-23 | ||
| JP2017057830 | 2017-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018157177A JP2018157177A (ja) | 2018-10-04 |
| JP7025853B2 true JP7025853B2 (ja) | 2022-02-25 |
Family
ID=63717396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017132170A Active JP7025853B2 (ja) | 2016-08-24 | 2017-07-05 | 窒化物半導体デバイスおよび窒化物半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7025853B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220102543A1 (en) * | 2019-02-01 | 2022-03-31 | Rohm Co., Ltd. | Nitride semiconductor device |
| WO2020230434A1 (ja) * | 2019-05-10 | 2020-11-19 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| JP7398885B2 (ja) | 2019-05-30 | 2023-12-15 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| CN113410307B (zh) * | 2021-04-16 | 2022-10-04 | 深圳真茂佳半导体有限公司 | 场效晶体管结构及其制造方法、芯片装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054623A (ja) | 2007-08-23 | 2009-03-12 | Toshiba Corp | 半導体装置 |
| JP2009246292A (ja) | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ |
| JP2010267658A (ja) | 2009-05-12 | 2010-11-25 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 |
| JP2012523701A (ja) | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | 補償型ゲートｍｉｓｆｅｔ及びその製造方法 |
| US20120280244A1 (en) | 2011-05-06 | 2012-11-08 | Samsung Electronics Co., Ltd. | High Electron Mobility Transistors And Methods Of Manufacturing The Same |
| WO2013099602A1 (ja) | 2011-12-27 | 2013-07-04 | シャープ株式会社 | ノーマリオフ型ヘテロ接合電界効果トランジスタ |
| JP2014110345A (ja) | 2012-12-03 | 2014-06-12 | Nichia Chem Ind Ltd | 電界効果トランジスタ |
| KR101514140B1 (ko) | 2012-09-28 | 2015-04-21 | 트랜스폼 재팬 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
| JP2015536570A (ja) | 2012-11-16 | 2015-12-21 | マサチューセッツ インスティテュート オブ テクノロジー | 半導体構造およびリセス形成のエッチング技術 |
-
2017
- 2017-07-05 JP JP2017132170A patent/JP7025853B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054623A (ja) | 2007-08-23 | 2009-03-12 | Toshiba Corp | 半導体装置 |
| JP2009246292A (ja) | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | 電界効果トランジスタ |
| JP2012523701A (ja) | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | 補償型ゲートｍｉｓｆｅｔ及びその製造方法 |
| JP2010267658A (ja) | 2009-05-12 | 2010-11-25 | Ngk Insulators Ltd | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 |
| US20120280244A1 (en) | 2011-05-06 | 2012-11-08 | Samsung Electronics Co., Ltd. | High Electron Mobility Transistors And Methods Of Manufacturing The Same |
| WO2013099602A1 (ja) | 2011-12-27 | 2013-07-04 | シャープ株式会社 | ノーマリオフ型ヘテロ接合電界効果トランジスタ |
| KR101514140B1 (ko) | 2012-09-28 | 2015-04-21 | 트랜스폼 재팬 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
| JP2015536570A (ja) | 2012-11-16 | 2015-12-21 | マサチューセッツ インスティテュート オブ テクノロジー | 半導体構造およびリセス形成のエッチング技術 |
| JP2014110345A (ja) | 2012-12-03 | 2014-06-12 | Nichia Chem Ind Ltd | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018157177A (ja) | 2018-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837519B2 (en) | Semiconductor device | |
| US20190207023A1 (en) | Nitride semiconductor device and fabrication method therefor | |
| CN105702734B (zh) | 半导体器件及制造半导体器件的方法 | |
| US8907349B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9443969B2 (en) | Transistor having metal diffusion barrier | |
| US10074537B2 (en) | Method of forming semiconductor structure having sets of III-V compound layers | |
| JP6368197B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20150115323A1 (en) | Semiconductor device | |
| JP6462456B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10784361B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2015115582A (ja) | 半導体装置 | |
| JP4955292B2 (ja) | 半導体装置 | |
| JP2017073506A (ja) | 窒化物半導体装置およびその製造方法 | |
| US11233144B2 (en) | Nitride semiconductor device and nitride semiconductor package | |
| JP7025853B2 (ja) | 窒化物半導体デバイスおよび窒化物半導体パッケージ | |
| JP2007317794A (ja) | 半導体装置およびその製造方法 | |
| CN106449767A (zh) | 半导体器件及其制造方法 | |
| JP6225584B2 (ja) | 半導体装置の評価方法、並びに半導体装置およびその製造方法 | |
| JP7308593B2 (ja) | 窒化物半導体装置 | |
| US8969882B1 (en) | Transistor having an ohmic contact by screen layer and method of making the same | |
| CN114175268A (zh) | 氮化物基半导体装置及其制造方法 | |
| JP6016440B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| JP6176677B2 (ja) | 窒化物半導体装置 | |
| JP2018093239A (ja) | 半導体装置 | |
| WO2024040465A1 (en) | Nitride-based semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7025853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |