JP2009054623A - 半導体装置 - Google Patents

Abstract

【課題】ノーマリオフ動作を実現可能な半導体装置を提供する。
【解決手段】第１の窒化物半導体を含むキャリア走行層と、キャリア走行層の上に設けられ、第１の窒化物半導体よりもバンドギャップが大きい第２の窒化物半導体を含む障壁層と、障壁層の上に設けられたソース電極と、障壁層の上に設けられたドレイン電極と、障壁層の上であってソース電極とドレイン電極との間に設けられたゲート電極と、ゲート電極の下で障壁層の上に設けられ、障壁層内に生じる分極に対して反転した分極が生じる第３の窒化物半導体を含む分極反転層とを備えている。
【選択図】図１

Description

本発明は、窒化物半導体を用いた半導体装置に関する。

高い臨界電界強度を有する窒化物半導体を用いると、低いオン抵抗と高い耐圧を有する電力変換用半導体装置が提供可能となる。一般に、窒化物半導体は、その大きな分極効果により、高い二次元電子系濃度を得られるため、低いオン抵抗を実現することができる。

特に、電力変換用半導体装置ではノーマリオフ動作が必要なため、ゲート下では分極により発生した二次元電子系濃度を抑える必要がある。ノーマリオフを実現する構造の一つとして、障壁層におけるゲート下の部分のみエッチングを行って薄くするリセス構造が知られている（例えば特許文献１）。
特開２００６−３２６５０号公報

本発明は、ノーマリオフ動作を実現可能な半導体装置を提供する。

本発明の一態様によれば、第１の窒化物半導体を含むキャリア走行層と、前記キャリア走行層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップが大きい第２の窒化物半導体を含む障壁層と、前記障壁層の上に設けられたソース電極と、前記障壁層の上に設けられたドレイン電極と、前記障壁層の上であって前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極の下で前記障壁層の上に設けられ、前記障壁層内に生じる分極に対して反転した分極が生じる第３の窒化物半導体を含む分極反転層と、を備えたことを特徴とする半導体装置が提供される。

また、本発明の他の一態様によれば、ＧａＮを含むキャリア走行層と、前記キャリア走行層の上に設けられ、Ｉｎ_ｘＡｌ_ｙＧａ_ｚＮ（０≦ｘ＜１、０＜ｙ≦１、０≦ｚ＜１、ｘ／（ｘ＋ｙ）＜０．２５）を含む障壁層と、前記障壁層の上に設けられたソース電極と、前記障壁層の上に設けられたドレイン電極と、前記障壁層の上であって前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、前記ゲート電極の下で前記障壁層の上に設けられ、Ｉｎ_ｓＡｌ_ｔＧａ_ｕＮ（０＜ｓ＜１、０＜ｔ＜１、０≦ｕ＜１、ｓ／（ｓ＋ｔ）＞０．２５）を含む分極反転層と、を備えたことを特徴とする半導体装置が提供される。

本発明によれば、ノーマリオフ動作を実現可能な半導体装置が提供される。

以下、図面を参照し、本発明の実施形態について説明する。

図１は、本発明の実施形態に係る半導体装置の要部断面を示す模式図である。
本実施形態に係る半導体装置は、キャリア走行層１と障壁層２とのヘテロ接合構造を有する。これらキャリア走行層１と障壁層２は、図示しない基板上にバッファ層を介して順にエピタキシャル成長される。

キャリア走行層１は第１の窒化物半導体を含み、障壁層２は第１の窒化物半導体よりもバンドギャップが大きい第２の窒化物半導体を含む。具体的には、キャリア走行層１は不純物が添加されていないアンドープのＧａＮを含み、障壁層２はｎ型またはアンドープのＡｌＧａＮを含む。

障壁層２の表面上には、ソース電極１１とドレイン電極１２とが互いに離間して設けられている。ソース電極１１及びドレイン電極１２は、障壁層２の表面にオーミック接触している。障壁層２の上であってソース電極１１とドレイン電極１２との間の部分には、分極反転層３及び絶縁膜５を介して、ゲート電極１３が設けられている。

分極反転層３は、障壁層２の表面上においてゲート電極１３の下の部分に選択的に設けられて障壁層２の上に設けられている。分極反転層３は、第３の窒化物半導体としての例えばＩｎＡｌＧａＮを含む。

例えばシリコン酸化膜、シリコン窒化膜等の絶縁膜５は、分極反転層３、ゲート電極１３とソース電極１１との間の障壁層２の表面、およびゲート電極１３とドレイン電極１２との間の障壁層２の表面を覆っている。

キャリア走行層１として例えばＧａＮ層を、障壁層２として例えばＡｌＧａＮ層を用いたこれらのヘテロ接合構造において、ＡｌＧａＮ層の方がＧａＮ層よりも格子定数が小さいことからＡｌＧａＮ層に歪みが生じて、ピエゾ効果によりＡｌＧａＮ層内にピエゾ分極が生じ、これにより、ＧａＮ層におけるＡｌＧａＮ層との界面付近に二次元電子ガスが形成される。ゲート電極１３に印加するゲート電圧を制御することで、その下の障壁層２とキャリア走行層１とのヘテロ接合界面における二次元電子ガス濃度が増減し、ソース電極１１とドレイン電極１２間に流れる主電流を制御できる。

障壁層２内の分極によって生じる電界の方向は、キャリア走行層１との界面からその界面とは反対側の表面に向かう方向（第１の方向とする）である。ゲート電極１３下の障壁層２上に設けられた分極反転層３には、障壁層２に生じる分極に対して反転した分極が生じる。すなわち、分極反転層３内の分極によって生じる電界の方向は、ゲート電極１３側から障壁層２との界面に向かう方向（第２の方向とする）である。この分極反転層３の分極電界によって、ゲート電極１３下の障壁層２における分極が打ち消されることで、ゲート電圧が０（Ｖ）のオフ状態のときにゲート電極１３下の二次元電子ガスの発生を抑制して、ドレイン電極１２とソース電極１１との間に漏れ電流が実質流れないノーマリオフを実現することができる。

ソース電極１１とゲート電極１３との間およびゲート電極１３とドレイン電極１２との間には、分極反転層３は設けられていないため、ソース電極１１とゲート電極１３との間における障壁層２とキャリア走行層１との界面およびゲート電極１３とドレイン電極１２との間における障壁層２とキャリア走行層１との界面には二次元電子ガスが存在し、オン抵抗の増大をまねかない。分極反転層３は、ゲート電極１３とソース電極１１との間、およびゲート電極１３とドレイン電極１２との間になければよい。ゲート電極１３の少なくとも一部が分極反転層３の上に形成されていればノーマリーオフ動作の効果が得られるため、図５に示すように、ゲート電極１３が、ゲート電極１３とソース電極１１との間、もしくはゲート電極１３とドレイン電極１２との間の絶縁膜５上に形成されていてもかまわない。ゲート電極１３を分極反転層３の上のみに形成する場合に比べて歩留まりよく作製可能になる。

分極反転層３は、まず、障壁層２の全面に例えばエピタキシャル成長法にて形成され、その後、ゲート電極１３の下に位置することになる部分にだけマスクを形成して分極反転層３をエッチングする。障壁層２上の全面に形成された分極反転層３において、ソース電極１１とゲート電極１３との間の部分およびゲート電極１３とドレイン電極１２との間の部分を確実に除去するため、それら部分のエッチングを障壁層２との界面よりも下まで行う。したがって、障壁層２において分極反転層３が設けられた部分は他の部分よりも突出した構造となる。

図２は、ＧａＮ上に形成したＩｎ_ＹＡｌ_１−ＹＮ膜におけるＩｎの組成比ＹとこのＩｎ_ＹＡｌ_１−ＹＮ膜内に生じる分極電荷密度との関係、およびＧａＮ上に形成したＡｌ_ＹＧａ_１−ＹＮ膜におけるＡｌの組成比ＹとこのＡｌ_ＹＧａ_１−ＹＮ膜内に生じる分極電荷密度との関係を示すグラフである。このグラフにおいて、縦軸における分極電荷密度の符号が負の場合は分極による電界方向が前述した第１の方向であり、正の場合は分極による電界方向が前述した第２の方向である。

図２の結果より、ＧａＮ上のＡｌ_ＹＧａ_１−ＹＮは、Ａｌの組成比Ｙが０より大きければＡｌの組成比Ｙに関係なく、分極電界の方向は第１の方向となるので、ＡｌＧａＮとＧａＮとの界面に二次元電子ガスの形成が可能となる。

また、ＧａＮ上のＩｎ_ＹＡｌ_１−ＹＮは、Ｉｎの組成比Ｙが０．２５を境に分極電界の方向が反転している。すなわち、Ｉｎ_ＹＡｌ_１−ＹＮにおけるＩｎの組成比Ｙが０．２５より小さければ分極電界の方向は第１の方向となり、Ｉｎの組成比Ｙが０．２５より大きいと分極電界の方向は第２の方向となる。したがって、障壁層２としてはＡｌＧａＮに限らず、Ｉｎ_ＹＡｌ_１−ＹＮ（Ｙ＜０．２５）を用いることもできる。すなわち、障壁層２としては、Ｉｎ_ｘＡｌ_ｙＧａ_ｚＮ（０≦ｘ＜１、０＜ｙ≦１、０≦ｚ＜１、ｘ／（ｘ＋ｙ）＜０．２５）を用いることができる。なお、二次元電子ガスの形成に必要なキャリア走行層１と障壁層２との伝導帯のエネルギー差を考慮すると、障壁層２のＡｌ組成比は０．２以上が望ましい。

図２より、Ｉｎ_ＹＡｌ_１−ＹＮにおけるＩｎの組成比Ｙが０．２５より大きいと分極電界の方向は第２の方向となり、障壁層２の分極を打ち消すことができるため、分極反転層３として、Ｉｎ_ｓＡｌ_ｔＧａ_ｕＮ（０＜ｓ＜１、０＜ｔ＜１、０≦ｕ＜１、ｓ／（ｓ＋ｔ）＞０．２５）を用いれば、ゲート電圧が０（Ｖ）のオフ状態のときにゲート電極１３下の二次元電子ガスの発生を抑制して、ノーマリーオフを実現できる。

図３は、前述した本実施形態に係る半導体装置において、分極反転層３のゲート電極１３側の表面を基準（距離０）として、ゲート電圧が０（Ｖ）のゲート電極１３の下の部分での深さ方向の伝導帯エネルギーを計算した結果を示す。分極反転層３の厚さを２０（ｎｍ）、障壁層２における分極反転層３の下の部分の厚さも２０（ｎｍ）とした。

障壁層２においては、キャリア走行層１との界面側が正に、分極反転層３との界面側が負に分極し、分極反転層３においては障壁層２とは反転した分極が生じ、障壁層２との界面側が負に、ゲート電極１３側が正に分極する。

分極反転層３における分極によって、分極反転層３内に大きなポテンシャルの差が生じ、障壁層２との界面におけるピークポテンシャルが引き上げられる。これにより、大きな閾値電圧が得られ、サージ電圧の印加等により不所望にオン状態になるのを抑制できる。例えば、分極反転層３として厚さ２０（ｎｍ）のＩｎ_０．３Ａｌ_０．７Ｎを、障壁層２として厚さ２０（ｎｍ）のＡｌ_０．２５Ｇａ_０．７５Ｎを用いた場合、約＋１．６（Ｖ）の閾値電圧が得られた。

障壁層におけるゲート電極下のみエッチングを行って薄くするリセス構造でノーマリオフを実現する技術では、数ｎｍという精度で障壁層のエッチングを制御する必要があるため高い歩留まりで製品を提供することが困難である。また、このリセス構造では、表面電位以上に閾値電圧が大きくならないため、大きな閾値電圧を得ることもできない。

分極反転層を用いずｐ型の窒化物半導体層をゲート電極下のみに形成してノーマリオフを実現する技術では、大きな閾値電圧を実現するには、ｐ型窒化物半導体層のアクセプタ濃度を高くする必要があるため、ｐ型窒化物半導体層のエピタキシャル成長の制御が難しく、またゲート電極の下のｐｎ接合によりスイッチング速度が低下する問題が生じる。

これに対して、本実施形態では、前述した分極反転層３をゲート電極１３の下に設けることで、ｐ型窒化物半導体層を用いずに、大きな閾値電圧を有するノーマリーオフ型の窒化物半導体装置を容易に製造することができ、またゲート下にｐｎ接合が形成されないためスイッチング速度の低下も抑制できる。また、分極反転層３にｐ型窒化物半導体層を用いた場合であっても、分極反転層３のない場合と比べてアクセプタ濃度を低くすることができるため、エピタキシャル成長の制御性・ｐｎ接合のスイッチング速度の低下を抑えることができる。

また、本実施形態に係る半導体装置は大きな閾値電圧が得られるが、分極反転層３のバンドギャップを障壁層２のバンドギャップよりも大きくすることで、大きなゲート電圧を加えてもゲートリーク電流を抑制できる。さらに、ゲート電極１３と分極反転層３との間に絶縁膜５が設けられたゲート絶縁型の構造であるため、ゲートリーク電流をより抑制できる。

また、図４に示すように、分極反転層３の表面を覆うキャップ層（例えばＧａＮ層、第４の窒化物半導体）４を設けてもよい。このキャップ層４を設けることにより、より安定した材料・組成をもつ層を最上層に形成することにより表面状態を安定させることができ、特性のばらつきを抑えることができる。

また、絶縁膜５を設けずに、ゲート電極１３を、分極反転層３またはキャップ層４の表面にショットキー接触させた構造（ショットキーメタルゲート構造）であってもよい。

本発明の実施形態に係る半導体装置の要部断面を示す模式図。 ＧａＮ上に形成したＩｎ_ＹＡｌ_１−ＹＮ膜におけるＩｎの組成比ＹとこのＩｎ_ＹＡｌ_１−ＹＮ膜内に生じる分極電荷密度との関係、およびＧａＮ上に形成したＡｌ_ＹＧａ_１−ＹＮ膜におけるＡｌの組成比ＹとこのＡｌ_ＹＧａ_１−ＹＮ膜内に生じる分極電荷密度との関係を示すグラフ。 本発明の実施形態に係る半導体装置において、分極反転層のゲート電極側の表面を基準（距離０）として、ゲート電圧が０（Ｖ）のゲート電極の下の部分での深さ方向の伝導帯エネルギーを計算した結果を示す模式図。 本発明の他の実施形態に係る半導体装置の要部断面を示す模式図。 本発明のさらに他の実施形態に係る半導体装置の要部断面を示す模式図。

符号の説明

１…キャリア走行層、２…障壁層、３…分極反転層、４…キャップ層、５…絶縁膜、１１…ソース電極、１２…ドレイン電極、１３…ゲート電極

Claims (5)

1. 第１の窒化物半導体を含むキャリア走行層と、
   前記キャリア走行層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップが大きい第２の窒化物半導体を含む障壁層と、
   前記障壁層の上に設けられたソース電極と、
   前記障壁層の上に設けられたドレイン電極と、
   前記障壁層の上であって前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
   前記ゲート電極の下で前記障壁層の上に設けられ、前記障壁層内に生じる分極に対して反転した分極が生じる第３の窒化物半導体を含む分極反転層と、
   を備えたことを特徴とする半導体装置。
2. ＧａＮを含むキャリア走行層と、
   前記キャリア走行層の上に設けられ、Ｉｎ_ｘＡｌ_ｙＧａ_ｚＮ（０≦ｘ＜１、０＜ｙ≦１、０≦ｚ＜１、ｘ／（ｘ＋ｙ）＜０．２５）を含む障壁層と、
   前記障壁層の上に設けられたソース電極と、
   前記障壁層の上に設けられたドレイン電極と、
   前記障壁層の上であって前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
   前記ゲート電極の下で前記障壁層の上に設けられ、Ｉｎ_ｓＡｌ_ｔＧａ_ｕＮ（０＜ｓ＜１、０＜ｔ＜１、０≦ｕ＜１、ｓ／（ｓ＋ｔ）＞０．２５）を含む分極反転層と、
   を備えたことを特徴とする半導体装置。
3. 前記分極反転層のバンドギャップは、前記障壁層のバンドギャップよりも大きいことを特徴とする請求項１または２に記載の半導体装置。
4. 前記分極反転層と前記ゲート電極との間に設けられた絶縁膜をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
5. 前記分極反転層と前記ゲート電極との間に設けられ、第４の窒化物半導体を含むキャップ層をさらに備えたことを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。

Images