JP5684574B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5684574B2
JP5684574B2 JP2010541371A JP2010541371A JP5684574B2 JP 5684574 B2 JP5684574 B2 JP 5684574B2 JP 2010541371 A JP2010541371 A JP 2010541371A JP 2010541371 A JP2010541371 A JP 2010541371A JP 5684574 B2 JP5684574 B2 JP 5684574B2
Authority
JP
Japan
Prior art keywords
layer
insulating film
dimensional electron
electron gas
gas elimination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010541371A
Other languages
English (en)
Other versions
JPWO2010064706A1 (ja
Inventor
中山　達峰
達峰 中山
安藤　裕二
裕二 安藤
宮本　広信
広信 宮本
岡本　康宏
康宏 岡本
井上　隆
隆 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010541371A priority Critical patent/JP5684574B2/ja
Publication of JPWO2010064706A1 publication Critical patent/JPWO2010064706A1/ja
Application granted granted Critical
Publication of JP5684574B2 publication Critical patent/JP5684574B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関し、特に電界効果トランジスタに関する。
ＡｌＧａＮ／ＧａＮを用いたＭＩＳ型電界効果トランジスタ構造において、エンハンスメントモードかつゲートリーク電流を低減でき、ｐ型ベース層を有するＭＩＳ型電界効果トランジスタ構造の半導体装置が報告されている。例えば、特許第４０４１０７５号公報（対応米国出願ＵＳ２００５１８９５５９（Ａ１）、ＵＳ２００６１３８４５４（Ａ１））にｎ−ＡｌＧａＮ／ＧａＮ上にｐ−ＧａＮベース層を有するＭＩＳ型電界効果トランジスタ構造の半導体装置が開示されている。
図１は、特許第４０４１０７５号公報のＭＩＳ型電界効果トランジスタの構成を示す断面図である。図１に示すように、ＭＩＳ型電界効果トランジスタは、ｉ−ＧａＮチャネル層１０１、ｎ−ＡｌＧａＮバリア層１０２、ｐ−ＧａＮベース層１０３、ゲート絶縁膜１０４、ソース電極１０５、ドレイン電極１０６、ゲート電極１０７を有する。更に、フィールド絶縁膜１０８、フィールドプレート電極１０９、１１０を有する。ｐ−ＧａＮベース層１０３は、ｎ−ＡｌＧａＮバリア層１０２のシート不純物濃度以上のシート不純物濃度を有するように形成される。これにより、２ＤＥＧ（２次元電子ガス）チャネルが空乏化され、閾値電圧を正、すなわちエンハンスメントモードが実現されると記載されている。また、それと同時に、半導体とゲート電極１０７との間に絶縁膜（ゲート絶縁膜１０４）が挿入されたＭＩＳ型電界効果トランジスタ構造を採用することにより、ゲートリーク電流が低減できると記載されている。
しかしながら、図１のＭＩＳ型電界効果トランジスタ構造では、ゲート電圧を正側に印加しても、ある一定電圧に達するまではｐ−ＧａＮベース層１０３の空乏化が生じるのみでｉ−ＧａＮチャネル層１０１の電子濃度の制御には寄与しない。そのため、オン状態にするために高い電圧が必要であり、高速動作が困難であるという問題がある。特に、ゲート電極１０７とｐ−ＧａＮベース層１０３との間には絶縁膜（ゲート絶縁膜１０４）が介在しているため、ゲート電極１０７はｐ−ＧａＮベース層１０３に直接電圧を印加することができない。そのため、ｉ−ＧａＮチャネル層１０１の完全空乏化のためには非常に高いゲート電圧を印加する必要がある。
また、図１のＭＩＳ型電界効果トランジスタ構造では、フィールドプレート電極１０９、１１０を形成することによって高ドレイン耐圧が実現できる。しかし、オン状態にするために高いゲート電圧をゲート電極１０７に印加した場合、そのゲート電圧は全てゲート電極１０７端のゲート絶縁膜１０４とｎ−ＡｌＧａＮバリア層１０２に加わってしまう。そのため、素子の耐圧がドレイン電圧ではなくゲート電圧で規定されてしまうという問題がある。
関連する技術として、特開２００２−１６０８７号公報（対応米国出願ＵＳ２００２０１７６９６（Ａ１））に、半導体装置が開示されている。この半導体装置は、第１の電子障壁層と、この上に直接またはスペーサ層を介して形成された第２の電子障壁層と、さらにこの上に形成されたショットキ電極とを備える。この半導体装置は、第２の電子障壁層中、第１の電子障壁層側に負のピエゾ電荷が誘起され、ショットキ電極側に正のピエゾ電荷が誘起される。
また、特開２００７−１０９８３０号公報に、電界効果トランジスタが開示されている。この電界効果トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、チャネルの形成される第１の半導体層とを有する。この電界効果トランジスタは、前記ゲート電極と、前記第１の半導体層との間に、前記チャネルのキャリアの最低エネルギーを上昇させる電界発生層を設けている。
また、国際公開ＷＯ２００６／００１３６９号公報（対応米国出願ＵＳ２００７１５８６９２（Ａ１））に、半導体装置が開示されている。この半導体装置は、III−Ｖ族窒化物半導体からなり、ゲート電極と半導体層の間に絶縁膜を具備する電界効果トランジスタである。この半導体装置は、該ゲート電極と半導体層の間に配された絶縁膜の厚さが二段階以上に変化する。
特許第４０４１０７５号公報 特開２００２−１６０８７号公報 特開２００７−１０９８３０号公報 国際公開ＷＯ２００６／００１３６９号公報
本発明は上記事情に鑑みなされたものであり、正ではあるが実用的なゲート電圧でオンし、高速動作が可能なＭＩＳ型電界効果トランジスタ構造を有する半導体装置を提供することにある。
本発明の半導体装置は、下地層と、電子供給層と、２次元電子ガス解消層と、第１の絶縁膜とゲート電極とを備える。ここで、電子供給層は、下地層の上に形成されている。２次元電子ガス解消層は、電子供給層の上に直接またはスペーサ層を介して形成されている。第１の絶縁膜は、２次元電子ガス解消層の上に形成されている。ゲート電極は、第１の絶縁膜の上に形成されている。そして、下地層、電子供給層および２次元電子ガス解消層が、いずれも（０００１）面から任意の方向に１０°までの範囲で傾斜した面を主面とするウルツ鉱型のＩＩＩ族窒化物半導体層である。２次元電子ガス解消層が圧縮歪みを有する。
また、本発明の半導体装置は、下地層と、電子供給層と、２次元電子ガス解消層と、第１の絶縁膜とゲート電極とを備える。ここで、電子供給層は、下地層の上に形成されている。２次元電子ガス解消層は、電子供給層の上に直接またはスペーサ層を介して形成されている。第１の絶縁膜は、２次元電子ガス解消層の上に形成されている。ゲート電極は、第１の絶縁膜の上に形成されている。そして、下地層、電子供給層および２次元電子ガス解消層が、いずれも（０００１）面から任意の方向に１０°までの範囲で傾斜した面を主面とするウルツ鉱型のＩＩＩ族窒化物半導体層である。厚み方向と垂直な水平面内の格子定数の物性値の平均値を平均格子定数と定義したとき、２次元電子ガス解消層の平均格子定数が、下地層の平均格子定数よりも大きい。
ただし、本明細書や請求の範囲においてＩＩＩ族窒化物半導体の結晶における（０００１）面は以下の通りである。図８は、ＩＩＩ族窒化物半導体の結晶格子を示す概略図である。図中、白丸はＩＩＩ族元素を示し、黒丸はＮ元素を示す。本明細書や請求の範囲において、ＩＩＩ族窒化物半導体の結晶における（０００１）面は、図８に示す結晶格子の配置における斜線を付した面をいう。
本発明により、正ではあるが実用的なゲート電圧でオンし、高速動作が可能なＭＩＳ型電界効果トランジスタ構造を有する半導体装置を提供することができる。
図１は、特許第４０４１０７５号公報のＭＩＳ型電界効果トランジスタの構成を示す断面図である。 図２は、本発明の第１の実施の形態に係る半導体装置の構成を示す断面図である。 図３は、本発明の第２の実施の形態に係る半導体装置の構成を示す断面図である。 図４は、本発明の第３の実施の形態に係る半導体装置の構成を示す断面図である。 図５は、本発明の第４の実施の形態に係る半導体装置の構成を示す断面図である。 図６は、本発明の第５の実施の形態に係る半導体装置の構成を示す断面図である。 図７は、本発明の第６の実施の形態に係る半導体装置の構成を示す断面図である。 図８は、ＩＩＩ族窒化物半導体の結晶格子を示す概略図である。
以下、添付図面を参照して、本発明の半導体装置について説明する。
本発明の半導体装置は、下地層（例示：電子走行層を含む層、または、電子走行層およびバッファ層を含む層）と、電子供給層と、２次元電子ガス解消層と、第１の絶縁膜とゲート電極とを備える。ここで、電子供給層は、下地層の上に形成されている。２次元電子ガス解消層は、電子供給層の上に直接またはスペーサ層を介して形成されている。第１の絶縁膜は、２次元電子ガス解消層の上に形成されている。ゲート電極は、第１の絶縁膜の上に形成されている。下地層、電子供給層および２次元電子ガス解消層が、いずれも（０００１）面から任意の方向に１０°までの範囲で傾斜した面を主面とするウルツ鉱型のＩＩＩ族窒化物半導体層である。そして、２次元電子ガス解消層が圧縮歪みを有する、または、厚み方向と垂直な水平面内の格子定数の物性値の平均値を平均格子定数と定義したとき、２次元電子ガス解消層の平均格子定数が下地層の平均格子定数よりも大きい。
一般に、格子定数の異なるＩＩＩ−Ｖ族半導体層を積層した場合、半導体層に内部歪みが発生し、この内部歪みに起因するピエゾ効果により、層中に内部電界が生じることが知られている。例えばＩＩＩ族窒化物半導体からなる厚膜下地層の（０００１）面上に、これより格子定数の大きな材料を積層した場合、層厚が格子不整による転移の発生する臨界厚み以下ならば、この層には弾性的に圧縮歪みが残存する。この歪みによるピエゾ効果により、基板から表面側に向かう内部電界が生じる。逆に、格子定数が小さな材料を積層した場合、この層には引っ張り歪みが残存し、内部電界の方向は逆になる。本発明は、このようなピエゾ効果を利用することにより、伝導帯を真空準位側へ持ち上げるものである。
本発明における電子供給層は、電子走行層に電子を供給するために設けられる。２次元電子ガス解消層は電子供給層側の界面に負電荷を誘起し、伝導帯を真空準位側に持ち上げエンハンスメントモードを実現するために設けられる。２次元電子ガス解消層は、電子供給層上に直接形成することが好ましいが、たとえば１０ｎｍ以下のスペーサ層を介して形成してもよい。
本発明において、下地層は、半導体装置を構成する各半導体層のうちの最も厚みの厚い層である拘束層を含む層をいう。その拘束層は、他の半導体層の結晶系を拘束する層をいう。この拘束層を基準として他の半導体層の歪みモードが決定する。すなわち、下地層の拘束層よりも格子定数の小さい層には引っ張り歪み、下地層の拘束層よりも格子定数の大きい層には圧縮歪みが発生する。下地層は、電子走行層を含む層、または、電子走行層およびバッファ層を含む層に例示される（後述）。その場合、拘束層は、電子走行層、または、バッファ層に例示される。
下地層の上部に、その拘束層と異なる格子定数の半導体層を形成した場合、臨界膜厚以上の厚みとすると、半導体層中に転位が発生して格子緩和を起こす。したがって、ピエゾ分極を充分に発生させ、本発明の効果を顕著にするためには、半導体層の厚みを臨界膜厚以下とすることが望ましい。しかしながら、一般に格子緩和は不完全に進行し、臨界膜厚を超えた場合でも一定の格子歪が残存する。したがって、本発明においては、一定のピエゾ効果が得られる範囲内であれば臨界膜厚を超えた膜厚を採用することもできる。
上記のように、電子供給層および２次元電子ガス解消層は、臨界膜厚以下であることが望ましいが、下限については特に制限がなく、たとえば数原子オーダーが積層した程度の厚み（１０Å（１ｎｍ）程度）でもよい。
以下、本発明の実施の形態による半導体装置について、図面を参照して説明する。なお、以下の実施の形態において、素子を構成する各ＩＩＩ族窒化物半導体層は、充分なピエゾ効果が発現する観点から、（０００１）面を主面とするウルツ鉱型の半導体層とすることが好ましい。但し、所定のピエゾ効果が得られる範囲内で種々の形態をとることもでき、たとえば（０００１）面から任意の方向に約５５度以内、好ましくは１０度以内の角度で傾斜させることができる。
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置の構成について説明する。図２は、本発明の第１の実施の形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＭＩＳ型電界効果トランジスタ構造を有する。この半導体装置は、基板１、核形成層２、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。
核形成層２は、基板１上に形成されている。電子走行層３は、核形成層２上に形成されている。電子供給層４は、電子走行層３上に形成されている。ソース電極８およびドレイン電極９は、第１の金属からなり、電子供給層４上に互いに離間して形成されている。２次元電子ガス解消層５は、電子供給層４上のソース電極８とドレイン電極９との間の領域に、ソース電極８およびドレイン電極９から離れて形成されている。第２の絶縁膜１０は、電子供給層４上のソース電極８と２次元電子ガス解消層５との間の領域に、ソース電極８に接し、２次元電子ガス解消層５から離れて形成されている。更に、第２の絶縁膜１０は、電子供給層４上のドレイン電極９と２次元電子ガス解消層５との間の領域に、ドレイン電極９に接し、２次元電子ガス解消層５から離れて形成されている。第１の絶縁膜６は、ソース電極８とドレイン電極９との間の領域にある、第２の絶縁膜１０と２次元電子ガス解消層５、および、露出した電子供給層４を覆うように形成されている。ゲート電極７は、第２の金属からなり、電子供給層４上で２次元電子ガス解消層５と第１の絶縁膜６を介した部分、電子供給層４上の第１の絶縁膜６のみを介した部分、電子供給層４上の第１の絶縁膜６と第２の絶縁膜１０を介した部分の一部をそれぞれ覆うように形成されている。
基板１は、例えばサファイア、炭化シリコン、シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体を用いることができる。核形成層２は、例えば４００〜５００℃程度の低温で形成された低温バッファ層を用いることができる。この層は、基板１と、その上部に形成されるＩＩＩ族窒化物半導体層（例示：電子走行層３）との格子不整合による歪みを緩和する役割を果たす。
電子走行層３および電子供給層４はいずれもＩＩＩ族窒化物半導体材料により構成される。ＩＩＩ族窒化物半導体材料とは、Ｇａ、ＡｌおよびＩｎから選択される一または二以上のＩＩＩ族元素と、Ｎ元素とを含む半導体材料である。電子供給層４は、電子走行層３よりも電子親和力の小さい材料により構成する。各層には適宜、不純物を加えることができる。ｎ型不純物としては例えばＳｉ、Ｓ、Ｓｅなど、ｐ型不純物としては例えばＢｅ、Ｃ、Ｍｇなどをそれぞれ添加することが可能である。
本実施の形態では、最も層厚の厚い電子走行層３が下地層の拘束層に相当し、この層を基準として他の半導体層の歪みモードが決定する。すなわち、電子走行層３よりも格子定数の小さい層には引っ張り歪み、格子定数の大きい層には圧縮歪みが発生する。
２次元電子ガス解消層５は、層厚方向と垂直な水平面内に圧縮歪みを有するように形成される。具体的には、２次元電子ガス解消層５の格子定数を電子走行層３の格子定数よりも大きくする。このような構成とすることにより、２次元電子ガス解消層５中に、圧縮歪み由来のピエゾ分極が発生し、電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げられエンハンスメントモードとすることができる。
本実施の形態における各半導体層を構成する具体的材料は、種々のものを用いることができる。たとえば、電子走行層３をＧａＮおよび電子供給層４をＡｌＧａＮ、２次元電子ガス解消層５をＩｎＧａＮにより構成することができる。たとえば下地層の拘束層となる電子走行層３をＧａＮにより構成した場合、２次元電子ガス解消層５を（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（０．１６４≦ｘ≦１、０≦ｙ＜１）により構成すれば、２次元電子ガス解消層５中に圧縮歪みが生じ、ピエゾ効果により電子供給層４側の界面に負電荷が蓄積する。それにより、伝導帯が真空準位側に持ち上げる作用が発現する。
本発明では、ｐ型ドープによらず、圧縮歪を受けた２次元電子ガス解消層５のピエゾ効果によりエンハンスメントモード化している。ドーピングにより形成された電荷はゲート電圧により変動し空乏領域が変化する。そのため、ｐ型ドープによりエンハンスメントモード化した場合は、ゲート電圧を変化させても、ｐ型層が完全空乏化するまでは、ｐ型層よりゲート電極から遠い半導体の伝導帯を変化させることができない。すなわち、ｐ型層が完全空乏化できるゲート電圧に達するまで、チャネル層に形成された二次元電子ガスを変調することができない。それに対し、ピエゾ効果により誘起された電荷はゲート電圧により変動しない。そのため、ピエゾ効果によりエンハンスメントモード化した場合は、小さなゲート電圧でも、チャネル層に形成された二次元電子ガスを変調することができる。すなわち、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができる。同時に、応答速度も速くすることができることから、高速動作が可能となる。
（実施例１）
本実施の形態の半導体装置における実施例１としての電界効果トランジスタについて、図２を参照して説明する。
まず、実施例１の電界効果トランジスタの構成について説明する。この電界効果トランジスタは、基板１、核形成層２、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。これらの位置関係は、上記の通りである。
基板１は、ｃ面（（０００１）面）サファイア基板である。核形成層２は、ＡｌＮ層である。電子走行層３は、ＧａＮ層である。電子供給層４は、ＡｌＧａＮ層（（Ａｌ組成比０．２、Ｓｉ添加）である。ソース電極８およびドレイン電極９は、第１の金属としてのＴｉ／Ａｌ層である。２次元電子ガス解消層５は、ＩｎＧａＮ層（Ｉｎ組成比０．１）である。第２の絶縁膜１０は、ＳｉＮ層である。第１の絶縁膜６は、Ａｌ２Ｏ３層である。ゲート電極７は、第２の金属としてのＮｉ／Ａｕ層である。
次に、実施例１の電界効果トランジスタの製造方法について説明する。基板１としてのｃ面サファイア基板上に、核形成層２としてＡｌＮ低温成長層（膜厚２０ｎｍ）、電子走行層３としてＧａＮ動作層（膜厚１５００ｎｍ）、電子供給層４としてＡｌＧａＮ電子供給層（Ａｌ組成比０．２、膜厚２０ｎｍ、Ｓｉ添加量２×１０１７ｃｍ−３）、２次元電子ガス解消層５としてＩｎＧａＮ層（Ｉｎ組成比０．１、膜厚１０ｎｍ）を有機金属気相エピタキシャル（ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法により形成する。ここで、電子供給層の不純物濃度が、ｐ型、ｎ型共に１×１０１７ｃｍ−３以下であり、２次元電子ガス解消層の不純物濃度が、ｐ型、ｎ型共に１×１０１７ｃｍ−３以下であることが望ましい。ＭＯＶＰＥ法による成長温度は、以下のようにする。
核形成層２（ＡｌＮ層）：４００〜５００℃（例えば４５０℃）。
電子走行層３（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
電子供給層４（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
２次元電子ガス解消層５（ＩｎＧａＮ層）：８００〜９００℃（例えば８４０℃）。
次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、ＢＣｌ３とＳＦ６を混合したガスを用いたドライエッチング（ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）法）により２次元電子ガス解消層５の一部を除去する。さらに、第１の金属としてＴｉ／Ａｌ層（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（６５０℃、３０秒）することでソース電極８、ドレイン電極９を形成する。その後、第２の絶縁膜１０としてＳｉＮ膜（膜厚１００ｎｍ）をＰ−ＣＶＤ（Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜する。その後、フォトレジストを塗布し、露光、現像により開口部を設けた後、第１の絶縁膜６としてＡｌ２Ｏ３膜（膜厚１５ｎｍ）をＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜する。次に、第２の金属としてＮｉ／Ａｕ層（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフすることによりゲート電極７を形成する。以上の製造工程を経て、電界効果トランジスタが製造される。
本実施例の電界効果トランジスタは、２次元電子ガス解消層５に圧縮歪み、電子供給層４に引っ張り歪みが残存する。このため、ピエゾ効果により、２次元電子ガス解消層５中の電子供給層４と接する側、および、電子供給層４中の２次元電子ガス解消層５と接する側に負電荷が誘起される。すなわち、これらの層の界面の伝導帯を真空準位側へ押し上げる方向に電界が発生する。この結果、２次元電子ガス解消層５が残存している領域のみ、ゲート電圧を印加していないときに二次元電子ガスが形成されずノーマリーオフ、すなわちエンハンスメントモードが実現できる。エンハンスメントモードを実現するためにドーパントを用いていないため、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができると同時に、応答速度も速くすることができる。それにより、電界効果トランジスタの高速動作が可能となる。
更に、本実施例では２次元電子ガス解消層５と第１の絶縁膜６を介した部分の閾値がもっとも浅く、第１の絶縁膜６のみを介した部分、第１の絶縁膜６と第２の絶縁膜１０を介した部分の順で閾値が深くなり、ゲート電位の伝達率が低くなる。それにより、ゲート電極７近傍の電界集中が抑制されゲート耐圧、ドレイン耐圧が向上する。
なお、本実施例では基板１としてサファイアを用いたが、炭化シリコンなど他の任意の基板を用いることができる。更に、本実施例ではサファイア基板のｃ面（（０００１）面）を用いたが、ＩＩＩ族窒化物半導体がｃ軸配向またはｃ軸から任意の方向に約５５度までの傾斜を持った配向で成長し、ピエゾ効果が実施の形態と同じ向きに発生する面であれば良い。例えば、サファイアｃ面基板の他に、ｃ面から任意の方向に傾斜を持たせた基板などを用いることができる。ただし、サファイアｃ面やａ面から傾斜を持たせた基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０度以内の傾斜とすることが好ましい。
同様に、本実施例では電子走行層３としてＧａＮを用いたが、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に、各層の膜厚に関しても、所望の厚さとすることができるが、転位が発生する臨界膜厚以下とすることが好ましい。
なお、本実施例ではＧａＮ電子走行層３中に不純物は添加していない。これは、ＧａＮ電子走行層３中に不純物を添加した場合、クーロン散乱の影響で移動度が低下するためである。ただし、移動度の低下よりも電子濃度の増加を優先するなど目的に応じて、ｎ型不純物として、例えばＳｉ、Ｓ、Ｓｅなどを添加することができる。また、ｐ型不純物としては、例えばＢｅ、Ｃなどを添加することも可能である。
また、本実施例ではソース電極８、ドレイン電極９としてＴｉ／Ａｌを用いている。ただし、ソース電極８およびドレイン電極９は、本実施例では電子供給層４であるＧａＮとオーミック接触する金属であればよく、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｎｂ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができ、それら金属を積層して複数層とした構造とすることもできる。
また、本実施例ではゲート電極７としてＮｉ／Ａｕを用いている。ただし、ゲート電極７は絶縁膜（第１の絶縁膜６）とのみ接しているため、絶縁膜と反応しにくい物質で、絶縁膜との密着性の高い物質であればよく、例えばＷ、Ｎｉ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等を用いることができ、それら物質を混合および積層して複数層とした構造とすることもできる。
また、本実施例では第１の絶縁膜６としてＡｌ２Ｏ３を用いている。ただし、第１の絶縁膜６はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
同様に、本実施例では第２の絶縁膜１０としてＳｉＮを用いている。ただし、第２の絶縁膜１０はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置の構成について説明する。図３は、本発明の第２の実施の形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＭＩＳ型電界効果トランジスタ構造を有する。この半導体装置は、基板１、核形成層２、バッファ層１１、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。
本実施の形態に係る半導体装置は、核形成層２と電子走行層３との間にバッファ層１１が設けられている点、および、各半導体層の中でそのバッファ層１１の層厚が最も厚い点が、第１の実施の形態と異なる。すなわち、まず、核形成層２は、基板１上に形成されている。バッファ層１１は、核形成層２上に形成されている。電子走行層３は、バッファ層１１上に形成されている。電子供給層４は、電子走行層３上に形成されている。ソース電極８およびドレイン電極９は、第１の金属からなり、電子供給層４上に互いに離間して形成されている。２次元電子ガス解消層５は、電子供給層４上のソース電極８とドレイン電極９との間の領域に、ソース電極８およびドレイン電極９から離れて形成されている。第２の絶縁膜１０は、電子供給層４上のソース電極８と２次元電子ガス解消層５との間の領域に、ソース電極８に接し、２次元電子ガス解消層５から離れて形成されている。更に、第２の絶縁膜１０は、電子供給層４上のドレイン電極９と２次元電子ガス解消層５との間の領域に、ドレイン電極９に接し、２次元電子ガス解消層５から離れて形成されている。第１の絶縁膜６は、ソース電極８とドレイン電極９との間の領域にある、第２の絶縁膜１０と２次元電子ガス解消層５、および、露出した電子供給層４を覆うように形成されている。ゲート電極７は、第２の金属からなり、電子供給層４上で２次元電子ガス解消層５と第１の絶縁膜６を介した部分、電子供給層４上の第１の絶縁膜６のみを介した部分、電子供給層４上の第１の絶縁膜６と第２の絶縁膜１０を介した部分の一部をそれぞれ覆うように形成されている。
基板１は、例えばサファイア、炭化シリコン、シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体を用いることができる。核形成層２は、基板１と、その上部に形成されるＩＩＩ族窒化物半導体層（例示：バッファ層１１）との格子不整合による歪みを緩和する役割を果たす。
バッファ層１１、電子走行層３、電子供給層４はいずれもＩＩＩ族窒化物半導体材料により構成される。ＩＩＩ族窒化物半導体材料とは、Ｇａ、ＡｌおよびＩｎから選択される一または二以上のＩＩＩ族元素と、Ｎ元素とを含む半導体材料である。電子供給層４は、電子走行層３よりも電子親和力の小さい材料により構成する。各層には適宜、不純物を加えることができる。ｎ型不純物としては例えばＳｉ、Ｓ、Ｓｅなど、ｐ型不純物としては例えばＢｅ、Ｃ、Ｍｇなどを添加することが可能である。
本実施形態では、最も層厚の厚いバッファ層１１が下地層の拘束層に相当し、この層を基準として他の半導体層の歪みモードが決定する。すなわち、バッファ層１１よりも格子定数の小さい層には引っ張り歪み、格子定数の大きい層には圧縮歪みが発生する。
２次元電子ガス解消層５は、層厚方向と垂直な水平面内に圧縮歪みを有するように形成される。具体的には、２次元電子ガス解消層５の格子定数をバッファ層１１の格子定数よりも大きくする。このような構成とすることにより、２次元電子ガス解消層５中に、圧縮歪み由来のピエゾ分極が発生し、電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げられエンハンスメントモードとすることができる。
本実施の形態における各半導体層を構成する具体的材料は、種々のものを用いることができる。たとえば、バッファ層１１をＡｌＧａＮ、電子走行層３をＧａＮおよび電子供給層４をＡｌＧａＮ、２次元電子ガス解消層５をＧａＮにより構成することができる。たとえば下地層の拘束層となるバッファ層１１をＡｌ組成比０．２のＡｌＧａＮにより構成した場合、２次元電子ガス解消層５を（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（０．１３０≦ｘ≦１、０≦ｙ＜０．２、もしくは０．２≦ｙ≦１）により構成すれば、２次元電子ガス解消層５中に圧縮歪みが生じ、ピエゾ効果により電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げる作用が発現する。
本発明では、ｐ型ドープによらず、圧縮歪を受けた２次元電子ガス解消層５のピエゾ効果によりエンハンスメントモード化している。ドーピングにより形成された電荷はゲート電圧により変動し空乏領域が変化する。そのため、ｐ型ドープによりエンハンスメントモード化した場合は、ゲート電圧を変化させても、ｐ型層が完全空乏化するまでは、ｐ型層よりゲート電極から遠い半導体の伝導帯を変化させることができない。すなわち、ｐ型層が完全空乏化できるゲート電圧に達するまで、チャネル層に形成された二次元電子ガスを変調することができない。それに対し、ピエゾ効果により誘起された電荷はゲート電圧により変動しない。そのため、ピエゾ効果によりエンハンスメントモード化した場合は、小さなゲート電圧でも、チャネル層に形成された二次元電子ガスを変調することができる。すなわち、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができる。同時に、応答速度も速くすることができることから、高速動作が可能となる。
（実施例２）
本実施の形態の半導体装置における実施例２としての電界効果トランジスタについて、図３を参照して説明する。
まず、実施例２の電界効果トランジスタの構成について説明する。この電界効果トランジスタは、基板１、核形成層２、バッファ層１１、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。これらの位置関係は、上記の通りである。
基板１は、（１１１）面シリコン基板である。核形成層２は、ＡｌＮ層である。バッファ層１１は、ＡｌＧａＮ層である。電子走行層３は、ＧａＮ層である。電子供給層４は、ＡｌＧａＮ層（Ａｌ組成比０．３）である。ソース電極８およびドレイン電極９は、第１の金属としてのＴｉ／Ａｌ層である。２次元電子ガス解消層５は、ＧａＮ層である。第２の絶縁膜１０は、ＳｉＮ層である。第１の絶縁膜６は、ＳｉＮ層である。ゲート電極７は、第２の金属としてのＮｉ／Ａｕ層である。
次に、実施例２の電界効果トランジスタの製造方法について説明する。基板１としての（１１１）面シリコン基板上に核形成層２としてＡｌＮ層（膜厚２００ｎｍ）、バッファ層１１としてＡｌＧａＮバッファ層（Ａｌ組成比０．２、膜厚１５００ｎｍ）、電子走行層３としてＧａＮ動作層（膜厚３０ｎｍ）、電子供給層４としてＡｌＧａＮ電子供給層（Ａｌ組成比０．３、膜厚２０ｎｍ）、２次元電子ガス解消層５としてＧａＮ層（膜厚２０ｎｍ）を有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成する。ＭＯＶＰＥ法による成長温度は、以下のようにする。
核形成層２（ＡｌＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
バッファ層１１（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
電子走行層３（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
電子供給層４（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
２次元電子ガス解消層５（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、ＢＣｌ３とＳＦ６を混合したガスを用いたドライエッチング（ＩＣＰ法）により２次元電子ガス解消層５の一部を除去する。さらに、第１の金属としてＴｉ／Ａｌ層（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（６５０℃、３０秒）することでソース電極８、ドレイン電極９を形成する。その後、第２の絶縁膜１０としてＳｉＮ膜（膜厚１００ｎｍ）をＰ−ＣＶＤ法により成膜する。その後、フォトレジストを塗布し、露光、現像により開口部を設けた後、第１の絶縁膜６としてＳｉＮ膜（膜厚１５ｎｍ）をＰ−ＣＶＤ法により成膜する。次に、第２の金属としてＮｉ／Ａｕ層（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフすることによりゲート電極７を形成する。以上の製造工程を経て電界効果トランジスタが製造される。
本実施例の電界効果トランジスタは、２次元電子ガス解消層５に圧縮歪み、電子供給層４に引っ張り歪みが残存する。このため、ピエゾ効果により、２次元電子ガス解消層５中の電子供給層４と接する側、および、電子供給層４中の２次元電子ガス解消層５と接する側に負電荷が誘起される。すなわち、これらの層の界面の伝導帯を真空準位側へ押し上げる方向に電界が発生する。この結果、２次元電子ガス解消層５が残存している領域のみ、ゲート電圧を印加していないときに二次元電子ガスが形成されずノーマリーオフ、すなわちエンハンスメントモードが実現できる。エンハンスメントモードを実現するためにドーパントを用いていないため、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができると同時に、応答速度も速くすることができる。それにより、電界効果トランジスタの高速動作が可能となる。
更に、本実施例では２次元電子ガス解消層５と第１の絶縁膜６を介した部分の閾値がもっとも浅く、第１の絶縁膜６のみを介した部分、第１の絶縁膜６と第２の絶縁膜１０を介した部分の順で閾値が深くなり、ゲート電位の伝達率が低くなる。それにより、ゲート電極７近傍の電界が緩和されゲート耐圧、ドレイン耐圧が向上する。
なお、本実施例では基板１としてシリコンを用いたが、炭化シリコンなど他の任意の基板を用いることができる。更に、本実施例ではシリコン基板の（１１１）面を用いたが、ＩＩＩ族窒化物半導体がｃ軸配向またはｃ軸から任意の方向に約５５度までの傾斜を持った配向で成長し、ピエゾ効果が実施の形態と同じ向きに発生する面であれば良い。ただし、そのような基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０度以内の傾斜とすることが好ましい。
同様に、本実施例ではバッファ層１１としてＡｌ組成比０．２のＡｌＧａＮを用いたが、Ａｌ組成比や膜厚について任意の値とすることが可能である。また、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に、本実施例では電子走行層３としてＧａＮを用いたが、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に各層の膜厚に関しても、所望の厚さとすることができるが、転位が発生する臨界膜厚以下とすることが好ましい。
なお、本実施例ではＧａＮ電子走行層３中に不純物は添加していない。これは、ＧａＮ電子走行層３中に不純物を添加した場合、クーロン散乱の影響で移動度が低下するためである。ただし、移動度の低下よりも電子濃度の増加を優先するなど目的に応じて、ｎ型不純物として、例えばＳｉ、Ｓ、Ｓｅなどを添加することができる。また、ｐ型不純物としては、例えばＢｅ、Ｃなどを添加することも可能である。
また、本実施例ではソース電極８、ドレイン電極９としてＴｉ／Ａｌを用いている。ただし、ソース電極８およびドレイン電極９は、本実施例では電子供給層４であるＧａＮとオーミック接触する金属であればよく、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｎｂ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができ、それら金属を積層して複数層とした構造とすることもできる。
また、本実施例ではゲート電極７としてＮｉ／Ａｕを用いている。ただし、ゲート電極７は絶縁膜（第１の絶縁膜６）とのみ接しているため、絶縁膜と反応しにくい物質で、絶縁膜との密着性の高い物質であればよく、例えばＷ、Ｎｉ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等を用いることができ、それら物質を混合および積層して複数層とした構造とすることもできる。
また、本実施例では第１の絶縁膜６としてＳｉＮを用いている。ただし、第１の絶縁膜６はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
同様に、本実施例では第２の絶縁膜１０としてＳｉＮを用いている。ただし、第２の絶縁膜１０はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置の構成について説明する。図４は、本発明の第３の実施の形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＭＩＳ型電界効果トランジスタ構造を有する。この半導体装置は、基板１、核形成層２、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。
本実施の形態に係る半導体装置は、第２の絶縁膜１０が２次電子ガス解消層５に達している点、および、それゆえ第１の絶縁膜６が電子供給層４に接触していない点が、第１の実施の形態と異なる。すなわち、まず、核形成層２は、基板１上に形成されている。電子走行層３は、核形成層２上に形成されている。電子供給層４は、電子走行層３上に形成されている。ソース電極８およびドレイン電極９は、第１の金属からなり、電子供給層４上に互いに離間して形成されている。２次元電子ガス解消層５は、電子供給層４上のソース電極８とドレイン電極９との間の領域に、ソース電極８およびドレイン電極９から離れて形成されている。第２の絶縁膜１０は、電子供給層４上のソース電極８と２次元電子ガス解消層５との間の領域に、ソース電極８および２次元電子ガス解消層５に接して形成されている。更に、第２の絶縁膜１０は、電子供給層４上のドレイン電極９と２次元電子ガス解消層５との間の領域に、ドレイン電極９および２次元電子ガス解消層５に接して形成されている。第１の絶縁膜６は、ソース電極８とドレイン電極９との間の領域にある第２の絶縁膜１０と２次元電子ガス解消層５とを覆うように形成されている。ゲート電極７は、第２の金属からなり、電子供給層４上で２次元電子ガス解消層５と第１の絶縁膜６を介した部分、電子供給層４上の第１の絶縁膜６と第２の絶縁膜１０を介した部分の一部をそれぞれ覆うように形成されている。
基板１は、例えばサファイア、炭化シリコン、シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体を用いることができる。核形成層２は、基板１と、その上部に形成されるＩＩＩ族窒化物半導体層（例示：電子走行層３）との格子不整合による歪みを緩和する役割を果たす。
電子走行層３および電子供給層４はいずれもＩＩＩ族窒化物半導体材料により構成される。ＩＩＩ族窒化物半導体材料とは、Ｇａ、ＡｌおよびＩｎから選択される一または二以上のＩＩＩ族元素と、Ｎ元素とを含む半導体材料である。電子供給層４は、電子走行層３よりも電子親和力の小さい材料により構成する。各層には適宜、不純物を加えることができる。ｎ型不純物としては例えばＳｉ、Ｓ、Ｓｅなど、ｐ型不純物としては例えばＢｅ、Ｃ、Ｍｇなどを添加することが可能である。
本実施形態では、最も層厚の厚い電子走行層３が下地層の拘束層に相当し、この層を基準として他の半導体層の歪みモードが決定する。すなわち、電子走行層３よりも格子定数の小さい層には引っ張り歪み、格子定数の大きい層には圧縮歪みが発生する。
２次元電子ガス解消層５は、層厚方向と垂直な水平面内に圧縮歪みを有するように形成される。具体的には、２次元電子ガス解消層５の格子定数を電子走行層３の格子定数よりも大きくする。このような構成とすることにより、２次元電子ガス解消層５中に、圧縮歪み由来のピエゾ分極が発生し、電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げられエンハンスメントモードとすることができる。
本実施の形態における各半導体層を構成する具体的材料は、種々のものを用いることができる。たとえば、電子走行層３をＧａＮおよび電子供給層４をＡｌＧａＮ、２次元電子ガス解消層５をＩｎＧａＮにより構成することができる。たとえば下地層の拘束層となる電子走行層３をＧａＮにより構成した場合、２次元電子ガス解消層５を（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（０．１６４≦ｘ≦１、０≦ｙ＜１）により構成すれば、２次元電子ガス解消層５中に圧縮歪みが生じ、ピエゾ効果により電子供給層４側の界面に負電荷が蓄積する。それにより、伝導帯が真空準位側に持ち上げる作用が発現する。
本発明では、ｐ型ドープによらず、圧縮歪を受けた２次元電子ガス解消層５のピエゾ効果によりエンハンスメントモード化している。ドーピングにより形成された電荷はゲート電圧により変動し空乏領域が変化する。そのため、ｐ型ドープによりエンハンスメントモード化した場合は、ゲート電圧を変化させても、ｐ型層が完全空乏化するまでは、ｐ型層よりゲート電極から遠い半導体の伝導帯を変化させることができない。すなわち、ｐ型層が完全空乏化できるゲート電圧に達するまで、チャネル層に形成された二次元電子ガスを変調することができない。それに対し、ピエゾ効果により誘起された電荷はゲート電圧により変動しない。そのため、ピエゾ効果によりエンハンスメントモード化した場合は、小さなゲート電圧でも、チャネル層に形成された二次元電子ガスを変調することができる。すなわち、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができる。同時に、応答速度も速くすることができることから、高速動作が可能となる。
（実施例３）
本実施の形態の半導体装置における実施例３としての電界効果トランジスタについて、図４を参照して説明する。
まず、実施例３の電界効果トランジスタの構成について説明する。この電界効果トランジスタは、基板１、核形成層２、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。これらの位置関係は、上記の通りである。
基板１は、（０００１）Ｓｉ面の６Ｈ炭化シリコン基板である。核形成層２は、ＡｌＮ層である。電子走行層３は、ＧａＮ層である。電子供給層４は、ＡｌＧａＮ層（Ａｌ組成比０．２５）である。ソース電極８およびドレイン電極９は、第１の金属としてのＮｂ／Ａｌ／Ｎｂ／Ａｕ層である。２次元電子ガス解消層５は、ＩｎＧａＮ層（Ｉｎ組成比０．１５）である。第２の絶縁膜１０は、ＳｉＮ膜である。第１の絶縁膜６は、Ａｌ２Ｏ３膜である。ゲート電極７は、第２の金属としてのＮｉ／Ａｕ層である。
次に、実施例３の電界効果トランジスタの製造方法について説明する。基板１としての（０００１）Ｓｉ面の６Ｈ炭化シリコン基板上に核形成層２としてＡｌＮ層（膜厚５０ｎｍ）、電子走行層３としてＧａＮ動作層（膜厚１５００ｎｍ）、電子供給層４としてＡｌＧａＮ電子供給層（Ａｌ組成比０．２５、膜厚１５ｎｍ）、２次元電子ガス解消層５としてＩｎＧａＮ層（Ｉｎ組成比０．１５、膜厚１０ｎｍ）を有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成する。ＭＯＶＰＥ法による成長温度は、以下のようにする。
核形成層層２（ＡｌＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
電子走行層３（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
電子供給層４（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
２次元電子ガス解消層５（ＩｎＧａＮ層）：８００〜９００℃（例えば８４０℃）。
次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、ＢＣｌ３とＳＦ６を混合したガスを用いたドライエッチング（ＩＣＰ法）により２次元電子ガス解消層５の一部を除去する。さらに、第１の金属としてＮｂ／Ａｌ／Ｎｂ／Ａｕ層（Ｎｂ層の膜厚７ｎｍ、Ａｌ層の膜厚６０ｎｍ、Ｎｂ層の膜厚３５ｎｍ、Ａｕ層の膜厚５０ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（８５０℃、３０秒）することでソース電極８、ドレイン電極９を形成する。その後、第２の絶縁膜１０としてＳｉＮ膜（膜厚１００ｎｍ）をＰ−ＣＶＤ法により成膜する。その後、フォトレジストを塗布し、露光、現像により開口部を設けた後、第１の絶縁膜６としてＡｌ２Ｏ３膜（膜厚１５ｎｍ）をＡＬＤ法により成膜する。次に、第２の金属としてＮｉ／Ａｕ層（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフすることによりゲート電極７を形成する。以上の製造工程を経て、電界効果トランジスタが製造される。
本実施例の電界効果トランジスタは、２次元電子ガス解消層５に圧縮歪み、電子供給層４に引っ張り歪みが残存する。このため、ピエゾ効果により、２次元電子ガス解消層５中の電子供給層４と接する側、および、電子供給層４中の２次元電子ガス解消層５と接する側に負電荷が誘起される。すなわち、これらの層の界面の伝導帯を真空準位側へ押し上げる方向に電界が発生する。この結果、２次元電子ガス解消層５が残存している領域のみ、ゲート電圧を印加していないときに二次元電子ガスが形成されずノーマリーオフ、すなわちエンハンスメントモードが実現できる。エンハンスメントモードを実現するためにドーパントを用いていないため、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができると同時に、応答速度も速くすることができる。それにより、電界効果トランジスタの高速動作が可能となる。
更に、本実施例では２次元電子ガス解消層５と第１の絶縁膜６を介した部分の閾値が浅く、第２の絶縁膜１０と第１の絶縁膜６を介した部分の閾値が深くなり、ゲート電位の伝達率が低くなる。それにより、ゲート電極７近傍の電界集中が抑制されゲート耐圧、ドレイン耐圧が向上する。また、２次元電子ガス解消層５と第２の絶縁膜１０と第１の絶縁膜６を介した部分近傍の２次元電子ガス濃度が低いため、いっそう耐圧を向上させることができるが、この領域が広すぎるとオン抵抗が高くなりすぎるという問題も出てくるため注意を要する。
なお、本実施例では基板１として６Ｈ炭化シリコン基板を用いたが、シリコンなど他の任意の基板を用いることができる。更に、本実施例では６Ｈ炭化シリコン基板のｃ面（（０００１）面）を用いたが、ＩＩＩ族窒化物半導体がｃ軸配向またはｃ軸から任意の方向に約５５度までの傾斜を持った配向で成長し、ピエゾ効果が実施の形態と同じ向きに発生する面であれば良い。ただし、傾斜を持たせた基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０度以内の傾斜とすることが好ましい。
同様に、本実施例では電子走行層３としてＧａＮを用いたが、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に、各層の膜厚に関しても、所望の厚さとすることができるが、転位が発生する臨界膜厚以下とすることが好ましい。
なお、本実施例ではＧａＮ電子走行層３中に不純物は添加していない。これは、ＧａＮ電子走行層３中に不純物を添加した場合、クーロン散乱の影響で移動度が低下するためである。ただし、移動度の低下よりも電子濃度の増加を優先するなど目的に応じて、ｎ型不純物として、例えばＳｉ、Ｓ、Ｓｅなどを添加することができる。また、ｐ型不純物としては、例えばＢｅ、Ｃなどを添加することも可能である。
また、本実施例ではソース電極８、ドレイン電極９としてＮｂ／Ａｌ／Ｎｂ／Ａｕを用いている。ただし、ソース電極８およびドレイン電極９は、本実施例では電子供給層４であるＧａＮとオーミック接触する金属であればよく、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｎｂ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができ、それら金属を積層して複数層とした構造とすることもできる。
また、本実施例ではゲート電極７としてＮｉ／Ａｕを用いている。ただし、ゲート電極７は絶縁膜（第１の絶縁膜６）とのみ接しているため、絶縁膜と反応しにくい物質で、絶縁膜との密着性の高い物質であればよく、例えばＷ、Ｎｉ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等を用いることができ、それら物質を混合および積層して複数層とした構造とすることもできる。
また、本実施例では第１の絶縁膜６としてＡｌ２Ｏ３を用いている。ただし、第１の絶縁膜６はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
同様に、本実施例では第２の絶縁膜１０としてＳｉＮを用いたが、第２の絶縁膜１０はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
（第４の実施の形態）
本発明の第４の実施の形態に係る半導体装置の構成について説明する。図５は、本発明の第４の実施の形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＭＩＳ型電界効果トランジスタ構造を有する。この半導体装置は、基板１、核形成層２、バッファ層１１、電子走行層３、第１のスペーサ層１２、電子供給層４、第２のスペーサ層１３、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。
本実施の形態に係る半導体装置は、核形成層２と電子走行層３との間にバッファ層１１が設けられている点、電子走行層３と電子供給層４との間に第１のスペーサ層１２が設けられている点、電子供給層４と２次元電子ガス解消層５との間に第２のスペーサ層１３が設けられている点、および、各半導体層の中でそのバッファ層１１の層厚が最も厚い点、が、第３の実施の形態と異なる。すなわち、まず、核形成層２は、基板１上に形成されている。バッファ層１１は、核形成層２上に形成されている。電子走行層３は、バッファ層１１上に形成されている。第１のスペーサ層１２は、電子走行層３上に形成されている。電子供給層４は、第１のスペーサ層１２上に設けられている。第２のスペーサ層１３は、電子供給層４上に形成されている。ソース電極８およびドレイン電極９は、第１の金属からなり、第２のスペーサ層１３上に互いに離間して形成されている。２次元電子ガス解消層５は、第２のスペーサ層１３上のソース電極８とドレイン電極９との間の領域に、ソース電極８およびドレイン電極９から離れて形成されている。第２の絶縁膜１０は、第２のスペーサ層１３上のソース電極８と２次元電子ガス解消層５との間の領域に、ソース電極８および２次元電子ガス解消層５に接して形成されている。更に、第２の絶縁膜１０は、第２のスペーサ層１３上のドレイン電極９と２次元電子ガス解消層５との間の領域に、ドレイン電極９および２次元電子ガス解消層５に接して形成されている。第１の絶縁膜６は、ソース電極８とドレイン電極９との間の領域にある、第２の絶縁膜１０と２次元電子ガス解消層５を覆うように形成されている。ゲート電極７は、第２の金属からなり、第２のスペーサ層１３上で２次元電子ガス解消層５と第１の絶縁膜６を介した部分、第２のスペーサ層１３上の第１の絶縁膜６と第２の絶縁膜１０を介した部分の一部をそれぞれ覆うように形成されている。
基板１は、例えばサファイア、炭化シリコン、シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体を用いることができる。核形成層２は、基板１と、その上部に形成されるＩＩＩ族窒化物半導体層（例示：バッファ層１１）との格子不整合による歪みを緩和する役割を果たす。
バッファ層１１、電子走行層３、第１のスペーサ層１２、電子供給層４、第２のスペーサ層１３はいずれもＩＩＩ族窒化物半導体材料により構成される。ＩＩＩ族窒化物半導体材料とは、Ｇａ、ＡｌおよびＩｎから選択される一または二以上のＩＩＩ族元素と、Ｎ元素とを含む半導体材料である。電子供給層４は、電子走行層３よりも電子親和力の小さい材料により構成する。各層には適宜、不純物を加えることができる。ｎ型不純物として、例えばＳｉ、Ｓ、Ｓｅなど、ｐ型不純物として、例えばＢｅ、Ｃ、Ｍｇなどを添加することが可能である。
本実施の形態では、最も層厚の厚いバッファ層１１が下地層の拘束層に相当し、この層を基準として他の半導体層の歪みモードが決定する。すなわち、バッファ層１１よりも格子定数の小さい層には引っ張り歪み、格子定数の大きい層には圧縮歪みが発生する。
２次元電子ガス解消層５は、層厚方向と垂直な水平面内に圧縮歪みを有するように形成される。具体的には、２次元電子ガス解消層５の格子定数をバッファ層１１の格子定数よりも大きくする。このような構成とすることにより、２次元電子ガス解消層５中に、圧縮歪み由来のピエゾ分極が発生し、電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げられエンハンスメントモードとすることができる。
本実施の形態における各半導体層を構成する具体的材料は、種々のものを用いることができる。たとえば、バッファ層１１をＡｌＧａＮ、電子走行層３をＧａＮ、第１のスペーサ層１２をＡｌＮおよび電子供給層４をＡｌＧａＮ、第２のスペーサ層１３をＧａＮ、２次元電子ガス解消層５をＩｎＧａＮにより構成することができる。たとえば下地層の拘束層となるバッファ層１１をＡｌ組成比０．１のＡｌＧａＮにより構成した場合、２次元電子ガス解消層５を（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（０．１４７≦ｘ≦１、０≦ｙ＜０．１、もしくは０．１≦ｙ≦１）により構成すれば、２次元電子ガス解消層５中に圧縮歪みが生じ、ピエゾ効果により電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げる作用が発現する。
本発明では、ｐ型ドープによらず、圧縮歪を受けた２次元電子ガス解消層５のピエゾ効果によりエンハンスメントモード化している。ドーピングにより形成された電荷はゲート電圧により変動し空乏領域が変化する。そのため、ｐ型ドープによりエンハンスメントモード化した場合は、ゲート電圧を変化させても、ｐ型層が完全空乏化するまでは、ｐ型層よりゲート電極から遠い半導体の伝導帯を変化させることができない。すなわち、ｐ型層が完全空乏化できるゲート電圧に達するまで、チャネル層に形成された二次元電子ガスを変調することができない。それに対し、ピエゾ効果により誘起された電荷はゲート電圧により変動しない。そのため、ピエゾ効果によりエンハンスメントモード化した場合は、小さなゲート電圧でも、チャネル層に形成された二次元電子ガスを変調することができる。すなわち、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができる。同時に、応答速度も速くすることができることから、高速動作が可能となる。
（実施例４）
本実施の形態の半導体装置における実施例４としての電界効果トランジスタについて、図５を参照して説明する。
まず、実施例４の電界効果トランジスタの構成について説明する。この電界効果トランジスタは、基板１、核形成層２、バッファ層１１、電子走行層３、第１のスペーサ層１２、電子供給層４、第２のスペーサ層１３、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。これらの位置関係は、上記の通りである。
基板１は、（１１１）面シリコン基板である。核形成層２は、ＡｌＮ層である。バッファ層１１は、ＡｌＧａＮ層（Ａｌ組成比０．１）である。電子走行層３は、ＧａＮ層である。第１のスペーサ層１２は、ＡｌＮ層である。電子供給層４は、ＡｌＧａＮ層（Ａｌ組成比０．２）である。第２のスペーサ層１３は、ＧａＮ層である。ソース電極８およびドレイン電極９は、第１の金属としてのＮｂ／Ａｌ／Ｎｂ／Ａｕ層である。２次元電子ガス解消層５は、ＧａＮ層である。第２の絶縁膜１０は、ＳｉＮ膜である。第１の絶縁膜６は、Ａｌ２Ｏ３膜である。ゲート電極７は、第２の金属としてのＮｉ／Ａｕ層である。
次に、実施例４の電界効果トランジスタの製造方法について説明する。基板１としての（１１１）面シリコン基板上に核形成層２としてＡｌＮ層（膜厚２００ｎｍ）、バッファ層１１としてＡｌＧａＮバッファ層（Ａｌ組成比０．１、膜厚１５００ｎｍ）、電子走行層３としてＧａＮ動作層（膜厚５０ｎｍ）、第１のスペーサ層１２としてＡｌＮ層（膜厚０．５ｎｍ）、電子供給層４としてＡｌＧａＮ電子供給層（Ａｌ組成比０．２、膜厚２０ｎｍ）、第２のスペーサ層１３としてＧａＮ層（膜厚１０ｎｍ）、２次元電子ガス解消層５としてＧａＮ層（膜厚２０ｎｍ）を有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成する。ＭＯＶＰＥ法による成長温度は、以下のようにする。
核形成層層２（ＡｌＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
バッファ層１１（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
電子走行層３（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
第１のスペーサ層１２（ＡｌＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
電子供給層４（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
第２のスペーサ層１３（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
２次元電子ガス解消層５（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、ＢＣｌ３ガスを用いたドライエッチング（ＩＣＰ法）により２次元電子ガス解消層５と第２のスペーサ層１３の一部を除去する。さらに第１の金属としてＮｂ／Ａｌ／Ｎｂ／Ａｕ層（Ｎｂ層の膜厚７ｎｍ、Ａｌ層の膜厚６０ｎｍ、Ｎｂ層の膜厚３５ｎｍ、Ａｕ層の膜厚５０ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（８５０℃、３０秒）することでソース電極８、ドレイン電極９を形成する。その後、第２の絶縁膜１０としてＳｉＮ膜（膜厚１００ｎｍ）をＰ−ＣＶＤ法により成膜する。その後、フォトレジストを塗布し、露光、現像により開口部を設けた後、第１の絶縁膜６としてＡｌ２Ｏ３膜（膜厚１５ｎｍ）をＡＬＤ法により成膜する。次に、第２の金属としてＮｉ／Ａｕ層（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフすることによりゲート電極７を形成する。以上の製造工程を経て電界効果トランジスタが製造される。
本実施例の電界効果トランジスタは、第２のスペーサ層１３と２次元電子ガス解消層５に圧縮歪み、電子供給層４に引っ張り歪みが残存する。このため、ピエゾ効果により、第２のスペーサ層１３の電子供給層４側と２次元電子ガス解消層５の第２のスペーサ層１３と接する側、および、電子供給層４中の第２のスペーサ層１１３と接する側に負電荷が誘起される。すなわち、これらの層の界面の伝導帯を真空準位側へ押し上げる方向に電界が発生する。この結果、２次元電子ガス解消層５が残存している領域のみ、ゲート電圧を印加していないときに二次元電子ガスが形成されずノーマリーオフ、すなわちエンハンスメントモードが実現できる。エンハンスメントモードを実現するためにドーパントを用いていないため、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができると同時に、応答速度も速くすることができる。それにより、電界効果トランジスタの高速動作が可能となる。
更に、本実施例では２次元電子ガス解消層５と第１の絶縁膜６を介した部分の閾値が浅く、第２の絶縁膜１０と第１の絶縁膜６を介した部分の閾値が深くなり、ゲート電位の伝達率が低くなることから、ゲート電極７近傍の電界集中が抑制されゲート耐圧、ドレイン耐圧が向上する。また、２次元電子ガス解消層５と第２の絶縁膜１０と第１の絶縁膜６を介した部分近傍の２次元電子ガス濃度が低いため、いっそう耐圧を向上させることができるが、この領域が広すぎるとオン抵抗が高くなりすぎるという問題も出てくるため注意を要する。
更に、本実施例では第１のスペーサ層１２としてＡｌＮ層を備えており、いっそう電子移動度が向上しオン抵抗を低くすることができる。また、本実施例では第２のスペーサ層１３としてＧａＮ層を備えており、ＡｌＧａＮ２次元電子ガス解消層５の酸化防止による信頼性向上、ドライエッチングのマージン増加の効果もある。
なお、本実施例では基板１としてシリコンを用いたが、炭化シリコンなど他の任意の基板を用いることができる。更に、本実施例ではシリコン基板の（１１１）面を用いたが、ＩＩＩ族窒化物半導体がｃ軸配向またはｃ軸から任意の方向に約５５度までの傾斜を持った配向で成長し、ピエゾ効果が実施の形態と同じ向きに発生する面であれば良い。ただし、基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０度以内の傾斜とすることが好ましい。
同様に本実施例ではバッファ層１１としてＡｌ組成比０．１のＡｌＧａＮを用いたが、Ａｌ組成比や膜厚について任意の値とすることが可能である。また、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に本実施例では電子走行層３としてＧａＮを用いたが、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に本実施例では第１のスペーサ層１２としてＡｌＮを用いたが、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に本実施例では第２のスペーサ層１３としてＧａＮを用いたが、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。ただし、第２のスペーサ層１３は無歪もしくは圧縮歪となる組成が好ましい。
同様に各層の膜厚に関しても、所望の厚さとすることができるが、転位が発生する臨界膜厚以下とすることが好ましい。
なお、本実施例ではＧａＮ電子走行層３中に不純物は添加していない。これは、ＧａＮ電子走行層３中に不純物を添加した場合、クーロン散乱の影響で移動度が低下するためである。ただし、移動度の低下よりも電子濃度の増加を優先するなど目的に応じて、ｎ型不純物として、例えばＳｉ、Ｓ、Ｓｅなどを添加することができる。また、ｐ型不純物としては、例えばＢｅ、Ｃなどを添加することも可能である。
また、本実施例ではソース電極８、ドレイン電極８としてＮｂ／Ａｌ／Ｎｂ／Ａｕを用いている。ただし、ソース電極８、ドレイン電極９は、本実施例では電子供給層４であるＧａＮとオーミック接触する金属であればよく、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｎｂ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができ、それら金属を積層して複数層とした構造とすることもできる。
また、本実施例ではゲート電極７としてＮｉ／Ａｕを用いている。ただし、ゲート電極７は絶縁膜（第１の絶縁膜６）とのみ接しているため、絶縁膜と反応しにくい物質で、絶縁膜との密着性の高い物質であればよく、例えばＷ、Ｎｉ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等を用いることができ、それら物質を混合および積層して複数層とした構造とすることもできる。
また、本実施例では第１の絶縁膜６としてＡｌ２Ｏ３を用いている。ただし、第１の絶縁膜６はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
同様に、本実施例では第２の絶縁膜１０としてＳｉＮを用いている。ただし、第２の絶縁膜１０はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
（第５の実施の形態）
本発明の第５の実施の形態に係る半導体装置の構成について説明する。図６は、本発明の第５の実施の形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＭＩＳ型電界効果トランジスタ構造を有する。この半導体装置は、基板１、核形成層２、バッファ層１１、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。
本実施の形態に係る半導体装置は、核形成層２と電子走行層３との間にバッファ層１１が設けられている点、各半導体層の中でそのバッファ層１１の層厚が最も厚い点、および、ドレイン電極９側の第２の絶縁膜１０が二次元電子ガス解消層５と接触している点が、第１の実施の形態と異なる。すなわち、まず、核形成層２は、基板１上に形成されている。バッファ層１１は、核形成層２上に形成されている。電子走行層３は、バッファ層１１上に形成されている。電子供給層４は、電子走行層３上に形成されている。ソース電極８およびドレイン電極９は、第１の金属からなり、電子供給層４上に互いに離間して形成されている。２次元電子ガス解消層５は、電子供給層４上のソース電極８とドレイン電極９との間の領域に、ソース電極８およびドレイン電極９から離れて形成されている。第２の絶縁膜１０は、電子供給層４上のソース電極８と２次元電子ガス解消層５との間の領域に、ソース電極８に接し、２次元電子ガス解消層５から離れて形成されている。更に、第２の絶縁膜１０は、電子供給層４上のドレイン電極９と２次元電子ガス解消層５との間の領域に、ドレイン電極９および２次元電子ガス解消層５に接して形成されている。第１の絶縁膜６は、ソース電極８とドレイン電極９との間の領域にある、第２の絶縁膜１０と２次元電子ガス解消層５、および、露出した電子供給層４を覆うように形成されている。ゲート電極７は、第２の金属からなり、電子供給層４上で２次元電子ガス解消層５と第１の絶縁膜６を介した部分、電子供給層４上の第１の絶縁膜６のみを介した部分、電子供給層４上の第１の絶縁膜６と第２の絶縁膜１０を介した部分の一部をそれぞれ覆うように形成されている。
基板１は、例えばサファイア、炭化シリコン、シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体を用いることができる。核形成層２は、基板１と、その上部に形成されるＩＩＩ族窒化物半導体層（例示：バッファ層１１）との格子不整合による歪みを緩和する役割を果たす。
バッファ層１１、電子走行層３、電子供給層４はいずれもＩＩＩ族窒化物半導体材料により構成される。ＩＩＩ族窒化物半導体材料とは、Ｇａ、ＡｌおよびＩｎから選択される一または二以上のＩＩＩ族元素と、Ｎ元素とを含む半導体材料である。電子供給層４は、電子走行層３よりも電子親和力の小さい材料により構成する。各層には適宜、不純物を加えることができる。ｎ型不純物としては例えばＳｉ、Ｓ、Ｓｅなど、ｐ型不純物としては例えばＢｅ、Ｃ、Ｍｇなどを添加することが可能である。
本実施の形態では、最も層厚の厚いバッファ層１１が下地層の拘束層に相当し、この層を基準として他の半導体層の歪みモードが決定する。すなわち、バッファ層１１よりも格子定数の小さい層には引っ張り歪み、格子定数の大きい層には圧縮歪みが発生する。
２次元電子ガス解消層５は、層厚方向と垂直な水平面内に圧縮歪みを有するように形成される。具体的には、２次元電子ガス解消層５の格子定数をバッファ層１１の格子定数よりも大きくする。このような構成とすることにより、２次元電子ガス解消層５中に、圧縮歪み由来のピエゾ分極が発生し、電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げられエンハンスメントモードとすることができる。
本実施の形態における各半導体層を構成する具体的材料は、種々のものを用いることができる。たとえば、バッファ層１１をＡｌＧａＮ、電子走行層３をＧａＮおよび電子供給層４をＡｌＧａＮ、２次元電子ガス解消層５をＧａＮにより構成することができる。たとえば下地層の拘束層となるバッファ層１１をＡｌ組成比０．２のＡｌＧａＮにより構成した場合、２次元電子ガス解消層５を（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（０．１３０≦ｘ≦１，０≦ｙ＜０．２、もしくは０．２≦ｙ≦１）により構成すれば、２次元電子ガス解消層５中に圧縮歪みが生じ、ピエゾ効果により電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げる作用が発現する。
本発明では、ｐ型ドープによらず、圧縮歪を受けた２次元電子ガス解消層５のピエゾ効果によりエンハンスメントモード化している。ドーピングにより形成された電荷はゲート電圧により変動し空乏領域が変化する。そのため、ｐ型ドープによりエンハンスメントモード化した場合は、ゲート電圧を変化させても、ｐ型層が完全空乏化するまでは、ｐ型層よりゲート電極から遠い半導体の伝導帯を変化させることができない。すなわち、ｐ型層が完全空乏化できるゲート電圧に達するまで、チャネル層に形成された二次元電子ガスを変調することができない。それに対し、ピエゾ効果により誘起された電荷はゲート電圧により変動しない。そのため、ピエゾ効果によりエンハンスメントモード化した場合は、小さなゲート電圧でも、チャネル層に形成された二次元電子ガスを変調することができる。すなわち、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができる。同時に、応答速度も速くすることができることから、高速動作が可能となる。
（実施例５）
本実施の形態の半導体装置における実施例５としての電界効果トランジスタについて、図６を参照して説明する。
この電界効果トランジスタは、基板１、核形成層２、バッファ層１１、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第２の絶縁膜１０、第１の絶縁膜６、ゲート電極７を具備する。これらの位置関係は、上記の通りである。
基板１は、（１１１）面シリコン基板である。核形成層２は、ＡｌＮ層である。バッファ層１１は、ＡｌＧａＮ層（Ａｌ組成比０．２）である。電子走行層３は、ＧａＮ層である。電子供給層４は、ＡｌＧａＮ層（Ａｌ組成比０．３）である。ソース電極８およびドレイン電極９は、第１の金属としてのＴｉ／Ａｌ層である。２次元電子ガス解消層５は、ＧａＮ層である。第２の絶縁膜１０は、ＳｉＮ膜である。第１の絶縁膜６は、ＳｉＮ膜である。ゲート電極７は、第２の金属としてはＮｉ／Ａｕ層である。
次に、実施例５の電界効果トランジスタの製造方法について説明する。基板１としての（１１１）面シリコン基板上に核形成層２としてＡｌＮ層（膜厚２００ｎｍ）、バッファ層１１としてＡｌＧａＮバッファ層（Ａｌ組成比０．２、膜厚１５００ｎｍ）、電子走行層３としてＧａＮ動作層（膜厚３０ｎｍ）、電子供給層４としてＡｌＧａＮ電子供給層（Ａｌ組成比０．３、膜厚２０ｎｍ）、２次元電子ガス解消層５としてＧａＮ層（膜厚２０ｎｍ）を有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成する。ＭＯＶＰＥ法による成長温度は、以下のようにする。
核形成層２（ＡｌＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
バッファ層１１（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
電子走行層３（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
電子供給層４（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
２次元電子ガス解消層５（ＧａＮ層）：通常１０００〜１０５０℃（例えば１０３０℃）。
次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、ＢＣｌ３とＳＦ６を混合したガスを用いたドライエッチング（ＩＣＰ法）により２次元電子ガス解消層５の一部を除去する。さらに、第１の金属としてＴｉ／Ａｌ層（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（６５０℃、３０秒）することでソース電極８、ドレイン電極９を形成する。その後、第２の絶縁膜１０としてＳｉＮ膜（膜厚１００ｎｍ）をＰ−ＣＶＤ法により成膜する。その後、フォトレジストを塗布し、露光、現像により開口部を設けた後、第１の絶縁膜６としてＳｉＮ（膜厚１５ｎｍ）をＰ−ＣＶＤ法により成膜する。次に、第２の金属としてＮｉ／Ａｕ層（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフすることによりゲート電極７を形成する。以上の製造工程を経て電界効果トランジスタが製造される。
本実施例の電界効果トランジスタは、２次元電子ガス解消層５に圧縮歪み、電子供給層４に引っ張り歪みが残存する。このため、ピエゾ効果により、２次元電子ガス解消層５中の電子供給層４と接する側、および、電子供給層４中の２次元電子ガス解消層５と接する側に負電荷が誘起される。すなわち、これらの層の界面の伝導帯を真空準位側へ押し上げる方向に電界が発生する。この結果、２次元電子ガス解消層５が残存している領域のみ、ゲート電圧を印加していないときに二次元電子ガスが形成されずノーマリーオフ、すなわちエンハンスメントモードが実現できる。エンハンスメントモードを実現するためにドーパントを用いていないため、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができると同時に、応答速度も速くすることができる。それにより、電界効果トランジスタの高速動作が可能となる。
更に、本実施例では２次元電子ガス解消層５と第１の絶縁膜６を介した部分の閾値が浅く、第２の絶縁膜１０と第１の絶縁膜６を介した部分の閾値が深くなり、ゲート電位の伝達率が低くなることから、ゲート電極近傍の電界集中が抑制されゲート耐圧、ドレイン耐圧が向上する。また、ドレイン側にある２次元電子ガス解消層５と第２の絶縁膜１０と第１の絶縁膜６を介した部分近傍の２次元電子ガス濃度が低いため、いっそう耐圧を向上させることができ、ソース側にはこの領域が無いため低いオン抵抗を維持することができる。
なお、本実施例では基板１としてシリコンを用いたが、炭化シリコンなど他の任意の基板を用いることができる。更に、本実施例ではシリコン基板の（１１１）面を用いたが、ＩＩＩ族窒化物半導体がｃ軸配向またはｃ軸から任意の方向に約５５度までの傾斜を持った配向で成長し、ピエゾ効果が実施の形態と同じ向きに発生する面であれば良い。ただし、基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０度以内の傾斜とすることが好ましい。
同様に本実施例ではバッファ層１１としてＡｌ組成比０．２のＡｌＧａＮを用いたが、Ａｌ組成比や膜厚について任意の値とすることが可能である。また、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
（第６の実施の形態）
本発明の第６の実施の形態に係る半導体装置の構成について説明する。図７は、本発明の第６の実施の形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＭＩＳ型電界効果トランジスタ構造を有する。この半導体装置は、基板１、核形成層２、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第１の絶縁膜６、ゲート電極７を具備する。
本実施の形態に係る半導体装置は、第２の絶縁膜１０を用いない点が、第１の実施の形態と異なる。すなわち、まず、核形成層２は、基板１上に形成されている。電子走行層３は、核形成層２上に形成されている。電子供給層４は、電子走行層３上に形成されている。ソース電極８およびドレイン電極９は、第１の金属からなり、電子供給層４上に互いに離間して形成されている。２次元電子ガス解消層５は、電子供給層４上のソース電極８とドレイン電極９との間の領域に、ソース電極８およびドレイン電極９から離れて形成されている。第１の絶縁膜６は、電子供給層４上のソース電極８とドレイン電極９との間の領域にある、２次元電子ガス解消層５、および、露出した電子供給層４を覆うように形成されている。ゲート電極７は、第２の金属からなり、電子供給層４上で２次元電子ガス解消層５と第１の絶縁膜６を介した部分、電子供給層４上の第１の絶縁膜６のみを介した部分の一部をそれぞれ覆うように形成されている。
基板１は、例えばサファイア、炭化シリコン、シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体を用いることができる。核形成層２は、たとえば４００〜５００℃程度の低温で形成された低温バッファ層を用いることができる。この層は、基板１と、その上部に形成されるＩＩＩ族窒化物半導体層（例示：電子走行層３）との格子不整合による歪みを緩和する役割を果たす。
電子走行層３および電子供給層４はいずれもＩＩＩ族窒化物半導体材料により構成される。ＩＩＩ族窒化物半導体材料とは、Ｇａ、ＡｌおよびＩｎから選択される一または二以上のＩＩＩ族元素と、Ｎ元素とを含む半導体材料である。電子供給層４は、電子走行層３よりも電子親和力の小さい材料により構成する。各層には適宜、不純物を加えることができる。ｎ型不純物としては例えばＳｉ、Ｓ、Ｓｅなど、ｐ型不純物としては例えばＢｅ、Ｃ、Ｍｇなどを添加することが可能である。
本実施の形態では、最も層厚の厚い電子走行層３が下地層の拘束層に相当し、この層を基準として他の半導体層の歪みモードが決定する。すなわち、電子走行層３よりも格子定数の小さい層には引っ張り歪み、格子定数の大きい層には圧縮歪みが発生する。
２次元電子ガス解消層５は、層厚方向と垂直な水平面内に圧縮歪みを有するように形成される。具体的には、２次元電子ガス解消層５の格子定数を電子走行層３の格子定数よりも大きくする。このような構成とすることにより、２次元電子ガス解消層５中に、圧縮歪み由来のピエゾ分極が発生し、電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げられエンハンスメントモードとすることができる。
本実施の形態における各半導体層を構成する具体的材料は、種々のものを用いることができる。たとえば、電子走行層３をＧａＮおよび電子供給層４をＡｌＧａＮ、２次元電子ガス解消層５をＩｎＧａＮにより構成することができる。たとえば下地層となる電子走行層３をＧａＮにより構成した場合、２次元電子ガス解消層５を（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（０．１６４≦ｘ≦１，０≦ｙ＜１）により構成すれば、２次元電子ガス解消層５中に圧縮歪みが生じ、ピエゾ効果により電子供給層４側の界面に負電荷が蓄積することから伝導帯が真空準位側に持ち上げる作用が発現する。
本発明では、ｐ型ドープによらず、圧縮歪を受けた２次元電子ガス解消層５のピエゾ効果によりエンハンスメントモード化している。ドーピングにより形成された電荷はゲート電圧により変動し空乏領域が変化する。そのため、ｐ型ドープによりエンハンスメントモード化した場合は、ゲート電圧を変化させても、ｐ型層が完全空乏化するまでは、ｐ型層よりゲート電極から遠い半導体の伝導帯を変化させることができない。すなわち、ｐ型層が完全空乏化できるゲート電圧に達するまで、チャネル層に形成された二次元電子ガスを変調することができない。それに対し、ピエゾ効果により誘起された電荷はゲート電圧により変動しない。そのため、ピエゾ効果によりエンハンスメントモード化した場合は、小さなゲート電圧でも、チャネル層に形成された二次元電子ガスを変調することができる。すなわち、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができる。同時に、応答速度も速くすることができることから、高速動作が可能となる。
（実施例６）
本実施の形態の半導体装置における実施例６としての電界効果トランジスタについて、図７を参照して説明する。
まず、実施例６の電界効果トランジスタの構成について説明する。この電界効果トランジスタは、基板１、核形成層２、電子走行層３、電子供給層４、ソース電極８、ドレイン電極９、２次元電子ガス解消層５、第１の絶縁膜６、ゲート電極７を具備する。これらの位置関係は、上記の通りである。
基板１は、ｃ面（（０００１）面）サファイア基板である。核形成層２は、ＡｌＮ層である。電子走行層３は、ＧａＮ層である。電子供給層４は、ＡｌＧａＮ層（Ａｌ組成比０．２）である。ソース電極８およびドレイン電極９は、第１の金属としてのＴｉ／Ａｌ層である。２次元電子ガス解消層５は、ＩｎＧａＮ（Ｉｎ組成比０．１５）である。第１の絶縁膜６は、Ａｌ２Ｏ３膜である。ゲート電極７は、第２の金属としてのＮｉ／Ａｕ層である。
次に、実施例６の電界効果トランジスタの製造方法について説明する。基板１としてのｃ面（（０００１）面）サファイア基板上に核形成層２としてＡｌＮ低温成長層（膜厚２０ｎｍ）、電子走行層３としてＧａＮ動作層（膜厚１５００ｎｍ）、電子供給層４としてＡｌＧａＮ電子供給層（Ａｌ組成比０．２、膜厚２０ｎｍ）、２次元電子ガス解消層５としてＩｎＧａＮ層（Ｉｎ組成比０．１５、膜厚１０ｎｍ）を有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成する。ＭＯＶＰＥ法による成長温度は、以下のようにする。
核形成層２：４００〜５００℃（例えば４５０℃）。
電子走行層３（ＧａＮ層）：１０００〜１０５０℃（例えば１０３０℃）。
電子供給層４（ＡｌＧａＮ層）：１０４０〜１１００℃（例えば１０８０℃）。
２次元電子ガス解消層５（ＩｎＧａＮ層）：８００〜９００℃（例えば８４０℃）。
次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、ＢＣｌ３とＳＦ６を混合したガスを用いたドライエッチング（ＩＣＰ法）により２次元電子ガス解消層５の一部を除去する。さらに、第１の金属としてＴｉ／Ａｌ層（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（６５０℃、３０秒）することでソース電極８、ドレイン電極９を形成する。その後、第１の絶縁膜６としてＡｌ２Ｏ３膜（膜厚１５ｎｍ）をＡＬＤ法により成膜する。次に、第２の金属としてＮｉ／Ａｕ層（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフすることによりゲート電極７を形成する。以上の製造工程を経て、電界効果トランジスタが製造される。
本実施例の電界効果トランジスタは、２次元電子ガス解消層５に圧縮歪み、電子供給層４に引っ張り歪みが残存する。このため、ピエゾ効果により、２次元電子ガス解消層５中の電子供給層４と接する側、および、電子供給層４中の２次元電子ガス解消層５と接する側に負電荷が誘起される。すなわち、これらの層の界面の伝導帯を真空準位側へ押し上げる方向に電界が発生する。この結果、２次元電子ガス解消層５が残存している領域のみ、ゲート電圧を印加していないときに二次元電子ガスが形成されずノーマリーオフ、すなわちエンハンスメントモードが実現できる。エンハンスメントモードを実現するためにドーパントを用いていないため、実用的なゲート電圧（例えば＋１０Ｖ）でもオン状態にすることができると同時に、応答速度も速くすることができる。それにより、電界効果トランジスタの高速動作が可能となる。
更に、本実施例では２次元電子ガス解消層５と第１の絶縁膜６を介した部分の閾値が浅く、第１の絶縁膜６のみを介した部分の閾値が深くなり、ゲート電位の伝達率が低くなることから、ゲート電極近傍の電界集中が抑制されゲート耐圧、ドレイン耐圧が向上する。
なお、本実施例では基板１としてサファイアを用いたが、炭化シリコンなど他の任意の基板を用いることができる。更に、本実施例ではサファイア基板のｃ面（（０００１）面）を用いたが、ＩＩＩ族窒化物半導体がｃ軸配向またはｃ軸から任意の方向に約５５度までの傾斜を持った配向で成長し、ピエゾ効果が実施の形態と同じ向きに発生する面であれば良い。例えばサファイアｃ面基板の他に、ｃ面から任意の方向に傾斜を持たせた基板などを用いることができる。ただし、サファイアｃ面やａ面から傾斜を持たせた基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０度以内の傾斜とすることが好ましい。
同様に本実施例では電子走行層３としてＧａＮを用いたが、他のＩＩＩ族窒化物半導体材料を適宜用いることができる。
同様に各層の膜厚に関しても、所望の厚さとすることができるが、転位が発生する臨界膜厚以下とすることが好ましい。
なお、本実施例ではＧａＮ電子走行層３中に不純物は添加していない。これは、ＧａＮ電子走行層３中に不純物を添加した場合、クーロン散乱の影響で移動度が低下するためである。ただし、移動度の低下よりも電子濃度の増加を優先するなど目的に応じて、ｎ型不純物として、例えばＳｉ、Ｓ、Ｓｅなどを添加することができる。また、ｐ型不純物としては、例えばＢｅ、Ｃなどを添加することも可能である。
また、本実施例ではソース電極８、ドレイン電極9としてＴｉ／Ａｌを用いている。ただし、ソース電極８およびドレイン電極９は、本実施例では電子供給層４であるＧａＮとオーミック接触する金属であればよく、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｎｂ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができ、それら金属を積層して複数層とした構造とすることもできる。
また、本実施例ではゲート電極７としてＮｉ／Ａｕを用いている。ただし、ゲート電極７は絶縁膜（第１の絶縁膜６）とのみ接しているため、絶縁膜と反応しにくい物質で、絶縁膜との密着性の高い物質であればよく、例えばＷ、Ｎｉ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等を用いることができ、それら物質を混合および積層して複数層とした構造とすることもできる。
また、本実施例では第１の絶縁膜６としてＡｌ２Ｏ３を用いている。ただし、第１の絶縁膜６はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
同様に、本実施例では第２の絶縁膜１０としてＳｉＮを用いている。ただし、第２の絶縁膜１０はＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上からなる物質とすることができる。また、複数の層から構成することも可能である。
以上説明したように本発明によれば、半導体装置において、ゲート電極下に絶縁膜と圧縮歪を受けた２次元電子ガス解消層を配しており、圧縮歪を受けた２次元電子ガス解消層のピエゾ効果によるエンハンスメントモード化、低いオン電圧、高速応答が実現できる。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形または変更され得ることは明らかである。
この出願は、２００８年１２月４日に出願された特許出願番号２００８−３１０２０４号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (15)

  1. 下地層と、
    前記下地層の上に形成された電子供給層と、
    前記電子供給層上に直接またはスペーサ層を介して互いに離れて形成されたソース電極とドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に、前記ソース電極と前記ドレイン電極とから離れて前記電子供給層の上に直接またはスペーサ層を介して形成された２次元電子ガス解消層と、
    前記ソース電極と前記ドレイン電極に接して、前記ソース電極と前記ドレイン電極との間に前記２次元電子ガス解消層を覆うように形成された絶縁膜と、
    前記絶縁膜の上に前記２次元電子ガス解消層を覆うように形成されたゲート電極と
    を備え、
    前記ソース電極と前記ドレイン電極に接する部分の前記絶縁膜の厚さは、前記２次元電子ガス解消層上の前記絶縁膜の最も薄い部分の厚さ以上の厚さを有し、
    前記下地層、前記電子供給層および前記２次元電子ガス解消層が、いずれも（０００１）面から任意の方向に１０°までの範囲で傾斜した面を主面とするウルツ鉱型のＩＩＩ族窒化物半導体層であり、
    前記２次元電子ガス解消層が圧縮歪みを有し、
    前記絶縁膜は、
    前記ソース電極と前記ドレイン電極に接して、前記２次元電子ガス解消層の上に形成された第２の絶縁膜と、
    少なくとも前記第２の絶縁膜と前記２次元電子ガス解消層との上に形成された第１の絶縁膜と
    を備え、
    前記ゲート電極と前記電子供給層との間に、前記第１の絶縁膜のみが挟まれている領域と、前記第１の絶縁膜と前記第２の絶縁膜が挟まれている領域とがある
    半導体装置。
  2. 下地層と、
    前記下地層の上に形成された電子供給層と、
    前記電子供給層上に直接またはスペーサ層を介して互いに離れて形成されたソース電極とドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に、前記ソース電極と前記ドレイン電極とから離れて前記電子供給層の上に直接またはスペーサ層を介して形成された２次元電子ガス解消層と、
    前記ソース電極と前記ドレイン電極に接して、前記ソース電極と前記ドレイン電極との間に前記２次元電子ガス解消層を覆うように形成された絶縁膜と、
    前記絶縁膜の上に前記２次元電子ガス解消層を覆うように形成されたゲート電極と
    を備え、
    前記ソース電極と前記ドレイン電極に接する部分の前記絶縁膜の厚さは、前記２次元電子ガス解消層上の前記絶縁膜の最も薄い部分の厚さ以上の厚さを有し、
    前記下地層、前記電子供給層および前記２次元電子ガス解消層が、いずれも（０００１）面から任意の方向に１０°までの範囲で傾斜した面を主面とするウルツ鉱型のＩＩＩ族窒化物半導体層であり、
    前記２次元電子ガス解消層が圧縮歪みを有し、
    前記絶縁膜は、
    前記ソース電極と前記ドレイン電極に接して、前記２次元電子ガス解消層の上に形成された第２の絶縁膜と、
    少なくとも前記第２の絶縁膜と前記２次元電子ガス解消層との上に形成された第１の絶縁膜と
    を備え、
    前記ゲート電極と前記２次元電子ガス解消層との間に、前記第１の絶縁膜のみが挟まれている領域と、前記第１の絶縁膜と前記第２の絶縁膜が挟まれている領域とがある
    半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記電子供給層が引っ張り歪みを有する
    半導体装置。
  4. 下地層と、
    前記下地層の上に形成された電子供給層と、
    前記電子供給層上に直接またはスペーサ層を介して互いに離れて形成されたソース電極とドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に前記電子供給層の上に直接またはスペーサ層を介して形成された２次元電子ガス解消層と、
    前記ソース電極と前記ドレイン電極に接して、前記ソース電極と前記ドレイン電極との間に前記２次元電子ガス解消層を覆うように形成された絶縁膜と、
    前記絶縁膜の上に前記２次元電子ガス解消層を覆うように形成されたゲート電極と
    を備え、
    前記ソース電極と前記ドレイン電極に接する部分の前記絶縁膜の厚さは、前記２次元電子ガス解消層上の前記絶縁膜の最も薄い部分の厚さ以上の厚さを有し、
    前記下地層、前記電子供給層および前記２次元電子ガス解消層が、いずれも（０００１）面から任意の方向に１０°までの範囲で傾斜した面を主面とするウルツ鉱型のＩＩＩ族窒化物半導体層であり、
    厚み方向と垂直な水平面内の格子定数の物性値の平均値を平均格子定数と定義したとき、前記２次元電子ガス解消層の平均格子定数が、前記下地層の平均格子定数よりも大きく、
    前記絶縁膜は、
    前記ソース電極と前記ドレイン電極に接して、前記２次元電子ガス解消層の上に形成された第２の絶縁膜と、
    少なくとも前記第２の絶縁膜と前記２次元電子ガス解消層との上に形成された第１の絶縁膜と
    を備え、
    前記ゲート電極と前記電子供給層との間に、前記第１の絶縁膜のみが挟まれている領域と、前記第１の絶縁膜と前記第２の絶縁膜が挟まれている領域とがある
    半導体装置。
  5. 下地層と、
    前記下地層の上に形成された電子供給層と、
    前記電子供給層上に直接またはスペーサ層を介して互いに離れて形成されたソース電極とドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に前記電子供給層の上に直接またはスペーサ層を介して形成された２次元電子ガス解消層と、
    前記ソース電極と前記ドレイン電極に接して、前記ソース電極と前記ドレイン電極との間に前記２次元電子ガス解消層を覆うように形成された絶縁膜と、
    前記絶縁膜の上に前記２次元電子ガス解消層を覆うように形成されたゲート電極と
    を備え、
    前記ソース電極と前記ドレイン電極に接する部分の前記絶縁膜の厚さは、前記２次元電子ガス解消層上の前記絶縁膜の最も薄い部分の厚さ以上の厚さを有し、
    前記下地層、前記電子供給層および前記２次元電子ガス解消層が、いずれも（０００１）面から任意の方向に１０°までの範囲で傾斜した面を主面とするウルツ鉱型のＩＩＩ族窒化物半導体層であり、
    厚み方向と垂直な水平面内の格子定数の物性値の平均値を平均格子定数と定義したとき、前記２次元電子ガス解消層の平均格子定数が、前記下地層の平均格子定数よりも大きく、
    前記絶縁膜は、
    前記ソース電極と前記ドレイン電極に接して、前記２次元電子ガス解消層の上に形成された第２の絶縁膜と、
    少なくとも前記第２の絶縁膜と前記２次元電子ガス解消層との上に形成された第１の絶縁膜と
    を備え、
    前記ゲート電極と前記２次元電子ガス解消層との間に、前記第１の絶縁膜のみが挟まれている領域と、前記第１の絶縁膜と前記第２の絶縁膜が挟まれている領域とがある
    半導体装置。
  6. 請求項４又は５に記載の半導体装置において、
    前記電子供給層の平均格子定数が、前記下地層の平均格子定数以下である
    半導体装置。
  7. 請求項４又は５に記載の半導体装置において、
    前記下地層がＡｌαＧａ１−αＮ（０≦α≦１）を含み、
    前記電子供給層がＡｌβＧａ１−βＮ（α≦β≦１）を含み、
    前記２次元電子ガス解消層がＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０＜ｘ≦１、０≦ｙ＜１）を含む
    半導体装置。
  8. 請求項４又は５に記載の半導体装置において、
    前記下地層がＡｌαＧａ１−αＮ（０＜α≦１）を含み、
    前記電子供給層がＡｌβＧａ１−βＮ（α≦β≦１）を含み、
    前記２次元電子ガス解消層がＡｌγＧａ１−γＮ（０≦γ＜α）を含む
    半導体装置。
  9. 請求項１乃至８のいずれか一項に記載の半導体装置において、
    前記電子供給層の不純物濃度が、ｐ型、ｎ型共に１×１０１７ｃｍ−３以下である
    半導体装置。
  10. 請求項１乃至９のいずれか一項に記載の半導体装置において、
    前記２次元電子ガス解消層の不純物濃度が、ｐ型、ｎ型共に１×１０１７ｃｍ−３以下である
    半導体装置。
  11. 請求項２又は５に記載の半導体装置において、
    前記ゲート電極と前記電子供給層との間に、前記第１の絶縁膜と前記第２の絶縁膜が挟まれている領域がある
    半導体装置。
  12. 請求項１乃至１１のいずれか一項に記載の半導体装置において、
    前記第１の絶縁膜がＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上とからなる物質を含む
    半導体装置。
  13. 請求項１乃至１１のいずれか一項に記載の半導体装置において、
    前記第１の絶縁膜がＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上とからなる物質を含む複数の層で構成される
    半導体装置。
  14. 請求項１乃至１３のいずれか一項に記載の半導体装置において、
    前記第２の絶縁膜がＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上とからなる物質を含む
    半導体装置。
  15. 請求項１乃至１３のいずれか一項に記載の半導体装置において、
    前記第２の絶縁膜がＳｉ、Ｍｇ、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、Ｔａのいずれか１以上とＯ、Ｎ、Ｃのいずれか１以上とからなる物質を含む複数の層で構成される
    半導体装置。
JP2010541371A 2008-12-04 2009-12-04 半導体装置 Expired - Fee Related JP5684574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010541371A JP5684574B2 (ja) 2008-12-04 2009-12-04 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008310204 2008-12-04
JP2008310204 2008-12-04
PCT/JP2009/070397 WO2010064706A1 (ja) 2008-12-04 2009-12-04 半導体装置
JP2010541371A JP5684574B2 (ja) 2008-12-04 2009-12-04 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2010064706A1 JPWO2010064706A1 (ja) 2012-05-10
JP5684574B2 true JP5684574B2 (ja) 2015-03-11

Family

ID=42233353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010541371A Expired - Fee Related JP5684574B2 (ja) 2008-12-04 2009-12-04 半導体装置

Country Status (2)

Country Link
JP (1) JP5684574B2 (ja)
WO (1) WO2010064706A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199476B2 (en) 2017-01-27 2019-02-05 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device
US10541321B2 (en) 2017-08-09 2020-01-21 Renesas Electronics Corporation Manufacturing method of semiconductor device
US10566183B2 (en) 2017-09-07 2020-02-18 Renesas Electronics Corporation Method of manufacturing semiconductor device and the semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2971243B1 (fr) * 2011-02-09 2013-03-08 Centre Nat Rech Scient Dispositif microelectromecanique avec structure d'actionnement piezoelectrique
JP2013048212A (ja) * 2011-07-28 2013-03-07 Sony Corp 半導体装置および半導体装置の製造方法
JP6017125B2 (ja) * 2011-09-16 2016-10-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8823059B2 (en) 2012-09-27 2014-09-02 Intel Corporation Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
JP2014078561A (ja) * 2012-10-09 2014-05-01 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
JP6194769B2 (ja) * 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6669559B2 (ja) 2016-03-30 2020-03-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018200932A (ja) 2017-05-26 2018-12-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
DE112018007473T5 (de) * 2018-04-13 2020-12-24 Mitsubishi Electric Corporation Feldeffekttransistor
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
WO2003007383A2 (en) * 2001-07-12 2003-01-23 Cree, Inc. Algan/gan hemts having a gate contact on a gan based cap segment and methods of fabricating same
WO2006080109A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007294528A (ja) * 2006-04-21 2007-11-08 Toshiba Corp 窒化物半導体素子
WO2007136401A2 (en) * 2005-09-16 2007-11-29 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP2007317729A (ja) * 2006-05-23 2007-12-06 Sharp Corp 電界効果型トランジスタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054623A (ja) * 2007-08-23 2009-03-12 Toshiba Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
WO2003007383A2 (en) * 2001-07-12 2003-01-23 Cree, Inc. Algan/gan hemts having a gate contact on a gan based cap segment and methods of fabricating same
WO2006080109A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
WO2007136401A2 (en) * 2005-09-16 2007-11-29 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007294528A (ja) * 2006-04-21 2007-11-08 Toshiba Corp 窒化物半導体素子
JP2007317729A (ja) * 2006-05-23 2007-12-06 Sharp Corp 電界効果型トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199476B2 (en) 2017-01-27 2019-02-05 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device
US10541321B2 (en) 2017-08-09 2020-01-21 Renesas Electronics Corporation Manufacturing method of semiconductor device
US10566183B2 (en) 2017-09-07 2020-02-18 Renesas Electronics Corporation Method of manufacturing semiconductor device and the semiconductor device

Also Published As

Publication number Publication date
WO2010064706A1 (ja) 2010-06-10
JPWO2010064706A1 (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5684574B2 (ja) 半導体装置
JP4022708B2 (ja) 半導体装置
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP5348364B2 (ja) ヘテロ接合型電界効果半導体装置
US9520489B2 (en) Semiconductor device
JP6174874B2 (ja) 半導体装置
US8907349B2 (en) Semiconductor device and method of manufacturing the same
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
JP4381380B2 (ja) 半導体装置及びその製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
US8344422B2 (en) Semiconductor device
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP2006269534A (ja) 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
JP2008306130A (ja) 電界効果型半導体装置及びその製造方法
JP2009004743A (ja) 電界効果半導体装置
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
JP2007035905A (ja) 窒化物半導体素子
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
JP2011210750A (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2011009493A (ja) 半導体装置およびその製造方法
JP2011049488A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2011187623A (ja) 半導体素子、および半導体素子の製造方法
JPWO2010016564A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150115

R150 Certificate of patent or registration of utility model

Ref document number: 5684574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees