JP5813279B2 - 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 - Google Patents

窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 Download PDF

Info

Publication number
JP5813279B2
JP5813279B2 JP2008061226A JP2008061226A JP5813279B2 JP 5813279 B2 JP5813279 B2 JP 5813279B2 JP 2008061226 A JP2008061226 A JP 2008061226A JP 2008061226 A JP2008061226 A JP 2008061226A JP 5813279 B2 JP5813279 B2 JP 5813279B2
Authority
JP
Japan
Prior art keywords
layer
aln
molar ratio
algan
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008061226A
Other languages
English (en)
Other versions
JP2008227501A (ja
Inventor
ピーター スミス リチャード
ピーター スミス リチャード
ウィリアム サクスラー アダム
ウィリアム サクスラー アダム
ティー．シェパード スコット
ティー．シェパード スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39744920&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5813279(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008227501A publication Critical patent/JP2008227501A/ja
Application granted granted Critical
Publication of JP5813279B2 publication Critical patent/JP5813279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は半導体デバイスに関し、さらに詳細には、窒化物ベースの活性層を組み込むトランジスタに関する。
シリコン（Ｓｉ）およびガリウムヒ素（ＧａＡｓ）などの材料は、より低いパワーおよび（Ｓｉの場合には）より低い周波数の用途のための半導体デバイスにおいて広い応用を見出した。しかしながら、それらの比較的小さいバンドギャップ（例えば、室温においてＳｉの場合には１．１２ｅＶおよびＧａＡｓの場合には１．４２ｅＶ）および／または比較的小さな降伏電圧の故に、これらのより知られている半導体材料は、より高いパワーおよび／または高周波数の用途にはよく適してはいないことがある。
ＳｉおよびＧａＡｓによって示される困難の観点から、高パワー、高温および／または高周波数の用途およびデバイスにおける関心は、炭化シリコン（室温においてアルファＳｉＣの場合には２．９９６ｅＶ）およびＩＩＩ属窒化物（例えば、室温においてＧａＮの場合には３．３６ｅＶ）などのワイドバンドギャップ半導体材料の方へ向かった。これらの材料は、典型的には、ガリウムヒ素およびシリコンと比べてより高い降伏電界強度およびより高い飽和電子速度を有する。
高パワーおよび／または高周波数の用途にとって特に興味のあるデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）であり、これはまた、ある場合には変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られている。異なるバンドギャップエネルギーを持つ２つの半導体材料のヘテロ接合において２次元電子ガス（２ＤＥＧ）が形成され、この場合、より小さなバンドギャップの材料がより高い電子親和力を有するので、これらのデバイスは多くの環境のもとで動作上の利点を提示することができる。２ＤＥＧは、ドープされない（「意図せずにドープされる」）、より小さなバンドギャップの材料内での蓄積層であり、例えば１０１３キャリア／ｃｍ２を超える非常に高いシート（ｓｈｅｅｔ）電子濃度を含むことができる。さらに、より広いバンドギャップの半導体内で生じる電子は２ＤＥＧへ移動し、イオン化不純物散乱が低減されるために高い電子移動度を可能にする。
高キャリア濃度および高キャリア移動度のこの組合せは、ＨＥＭＴに非常に大きな相互コンダクタンスを与えることができ、高周波数用途のための金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を超える強い性能上の利点を提供することができる。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で作製される高電子移動度トランジスタは、先述の高降伏電界、それらの広いバンドギャップ、大きな伝導帯オフセット、および／または高飽和電子ドリフト速度を含む材料特性の組合せの故に、大量のＲＦパワーを生成する潜在能力を有する。２ＤＥＧ内の電子の主要部分は、ＡｌＧａＮ内の分極に帰される。ＧａＮ／ＡｌＧａＮ系におけるＨＥＭＴは既に実証されている。特許文献１および特許文献２はＡｌＧａＮ／ＧａＮのＨＥＭＴ構造および製造方法を記載する。同一出願人による、かつ参照により本明細書に組み込まれる、Ｓｈｅｐｐａｒｄ等の特許文献３は、半絶縁性炭化シリコン基板、基板上の窒化アルミニウムバッファ層、バッファ層上の絶縁性窒化ガリウム層、窒化ガリウム層上の窒化アルミニウムガリウムバリア層、および窒化アルミニウムガリウム活性構造上の不動態化層を有するＨＥＭＴデバイスを記載する。
米国特許第５１９２９８７号明細書 米国特許第５２９６３９５号明細書 米国特許第６３１６７９３号明細書 米国特許公開第２００２／００６６９０８Ａ１号明細書 米国特許公開第２００２／０１６７０２３Ａ１号明細書 米国特許出願第１０／６１７８４３号明細書 米国特許出願第１０／７７２８８２号明細書 米国特許出願第１０／８９７７２６号明細書 米国特許出願第１０／８４９６１７号明細書 米国特許出願第１０／８４９５８９号明細書 米国特許公開第２００３／００２００９２号明細書 米国特許公開第２００３／０１０２４８２Ａ１号明細書 米国特許公開第２００４／００１２０１５Ａ１号明細書 米国特許第Ｒｅ．３４８６１号明細書 米国特許第４９４６５４７号明細書 米国特許第５２０００２２号明細書 米国特許第６２１８６８０号明細書 米国特許第５２１００５１号明細書 米国特許第５３９３９９３号明細書 米国特許第５５２３５８９号明細書 米国特許第５５９２５０１号明細書 米国特許第６４９８１１１号明細書 米国特許出願第１０／７５２９７０号明細書 Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol. 73, No. 13, 1998
本発明のいくつかの実施形態は、ＩＩＩ族窒化物ベースのチャネル層、そのチャネル層上のＩＩＩ族窒化物ベースのバリア層およびそのバリア層上の不均一組成ＡｌＧａＮベースのキャップ層を含む、ＩＩＩ族窒化物高電子移動度トランジスタおよびＩＩＩ族窒化物高電子移動度トランジスタを作製する方法を提供する。
不均一組成ＡｌＧａＮベースのキャップ層は、ＡｌＧａＮベースのキャップ層内の領域に存在しているよりも、バリア層から離れたキャップ層の表面近傍でより高いＡｌ濃度を有する。キャップ層を貫通してリセスしたゲートを有する本発明の特定の実施形態では、より高いＡｌ濃度はキャップ層内へ約３０Åから約１０００Åまで延びる。キャップ層上にゲートを有する本発明の特定の実施形態では、より高いＡｌ濃度はキャップ層内へ約２．５Åから約１００Åまで延びる。
本発明の別の実施形態では、ＡｌＧａＮベースのキャップ層は、キャップ層の表面にＡｌｘＧａ１−ｘＮ、但しｘ≦１、の第１の領域を含み、ＡｌＧａＮベースのキャップ層内にＡｌｙＧａ１−ｙＮ、但しｙ＜１およびｙ＜ｘ、の第２の領域を含む。ｘの値は約０．２から約１まででよく、ｙは約０．１５から約０．３までである。本発明の特定の実施形態では、ｘとｙとの間の差および／またはキャップ層の厚さは、キャップ層内での第２の２ＤＥＧの形成を防止するように選択されてもよい。ゲートがキャップ層を貫通してリセスしているが、キャップ層には接触していない本発明の他の実施形態では、ｘとｙとの間の差および／またはキャップ層の厚さは、キャップ層内に第２の２ＤＥＧを提供するように選択されてもよい。
本発明の追加の実施形態では、ＡｌＧａＮベースのキャップ層は、バリア層とＡｌＧａＮベースのキャップ層との間の界面にＡｌｚＧａ１−ｚＮ、但しｚ≦１およびｚ≠ｙ、の第３の領域をさらに含む。いくつかの実施形態では、ｚ＞ｙである。他の実施形態では、ｚ＞ｘである。さらに別の実施形態では、ｚ≦ｘである。
本発明の特定の実施形態では、チャネル層はＧａＮ層を含み、バリア層はＡｌＧａＮ層を含み、キャップ層はＡｌＧａＮ層を含む。
本発明のいくつかの実施形態は、ＩＩＩ族窒化物ベースのチャネル層、そのチャネル層上のＩＩＩ族窒化物ベースのバリア層およびそのバリア層上のＧａＮベースのキャップ層を含む、ＩＩＩ族窒化物高電子移動度トランジスタおよびＩＩＩ族窒化物高電子移動度トランジスタを作製する方法を提供する。ＧａＮベースのキャップ層はキャップ層の表面近傍にドープ領域を有し、バリア層から離れている。
ある実施形態では、ドープ領域は、ｎ型のドーパントでドープされた領域である。ゲートリセスのない本発明の特定の実施形態では、ドープ領域はキャップ層内へ約２．５Åから約５０Åまで延びる。ゲートリセスのある本発明の特定の実施形態では、ドープ領域はキャップ層内へ約２０Åから約５０００Åまで延びる。ドープ領域は約１０１８から約１０２１ｃｍ−３までのドーパント濃度を提供してもよい。ｎ型ドーパントはＳｉ、ＧｅまたはＯでもよい。本発明の特定の実施形態では、ドープ領域は、キャップ層の表面におけるまたはその近くの１つまたは複数のデルタドープ（ｄｅｌｔａ−ｄｏｐｅｄ）領域でもよく、例えば、約１０１１から約１０１５ｃｍ−２までのドーパント濃度を有してもよい。本発明の特定の実施形態では、ドーパントは、キャップ層内へ約２０Å延びるＯである。
他の実施形態では、ドープ領域はｐ型ドーパントでドープされた領域である。ゲートリセスのない本発明の特定の実施形態では、ドープ領域はキャップ層内へ約２．５Åから約５０Åまで延びる。ゲートリセスのある本発明の特定の実施形態では、ドープ領域はキャップ層内へ約３０Åから約５０００Åまで延びる。ドープ領域は約１０１６から約１０２２ｃｍ−３までのドーパント濃度を提供してもよい。ｐ型ドーパントはＭｇ、Ｂｅ、Ｚｎ、ＣａまたはＣでもよい。本発明の特定の実施形態では、ドープ領域は、キャップ層の表面におけるまたはその近くの１つまたは複数のデルタドープ領域でもよく、例えば、約１０１１から約１０１５ｃｍ−２までのドーパント濃度を有してもよい。
さらに別の実施形態では、ドープ領域は深いレベルのドーパントでドープされた領域である。ゲートリセスのない本発明の特定の実施形態では、ドープ領域はキャップ層内へ約２．５Åから約１００Åまで延びる。ゲートリセスのある本発明の特定の実施形態では、ドープ領域はキャップ層内へ約３０Åから約５０００Åまで延びる。ドープ領域は約１０１６から約１０２２ｃｍ−３までのドーパント濃度を提供してもよい。深いレベルのドーパントはＦｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏまたは他の希土類元素でもよい。
本発明の追加の実施形態では、ドープ領域は第１のドープ領域であり、キャップ層は第２のドープ領域をさらに含む。第２のドープ領域は、第１のドープ領域のドーパント濃度よりも低いドーパント濃度を有する。第２のドープ領域は、第１のドープ領域内にはないキャップ層の残部でもよい。
特定の実施形態では、チャネル層はＧａＮ層を含み、バリア層はＡｌＧａＮ層を含み、キャップ層はＧａＮ層またはＡｌＧａＮ層を含む。
本発明のいくつかの実施形態は、ワイドバンドギャップ半導体デバイスのワイドバンドギャップ半導体材料の領域の表面の少なくとも一部分上に黒鉛状および／または非晶質状ＢＮ層を形成するステップを含む、ワイドバンドギャップ半導体デバイスの表面を不動態化する方法を提供する。対応する構造もまた提供される。
本発明のさらに別の実施形態では、ワイドバンドギャップ半導体デバイスはＩＩＩ族窒化物半導体デバイスである。例えば、ワイドバンドギャップ半導体デバイスはＧａＮベースの半導体デバイスでもよい。さらに、ワイドバンドギャップ半導体デバイスはＩＩＩ族窒化物高電子移動度トランジスタでもよい。
本発明の追加の実施形態では、黒鉛状および／または非晶質状ＢＮ層を形成するステップは、ワイドバンドギャップ半導体デバイス内のワイドバンドギャップ半導体材料の分解温度よりも低い温度において実施される。黒鉛状および／または非晶質状ＢＮ層を形成するステップは、約１１００℃よりも低い温度において実施されてもよく、いくつかの実施形態では約１０００℃よりも低い温度においてであり、特定の実施形態では約９００℃よりも低い温度においてである。また、ＢＮ層は非単結晶であるように形成されてもよい。黒鉛状および／または非晶質状ＢＮ層は、約３Åから約１μｍまでの厚さに形成されてもよい。
本発明のいくつかの実施形態は、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料の領域の表面の少なくとも一部分上にＳｉＣ層を形成することによって、ＩＩＩ族窒化物半導体デバイスの表面を不動態化する方法を提供する。対応する構造もまた提供される。
ある実施形態では、ＩＩＩ族窒化物半導体デバイスはＧａＮベースの半導体デバイスでもよい。さらに別の実施形態では、ＩＩＩ族窒化物半導体デバイスはＩＩＩ族窒化物高電子移動度トランジスタでもよい。
本発明の追加の実施形態では、ＳｉＣ層を形成するステップは、ＩＩＩ族窒化物半導体デバイス内のＩＩＩ族窒化物半導体材料の分解温度よりも低い温度において実施される。例えば、ＳｉＣ層を形成するステップは約１１００℃よりも低い温度において実施され、いくつかの実施形態では約１０００℃よりも低い温度においてであり、特定の実施形態では約９００℃よりも低い温度においてである。また、ＳｉＣ層は非単結晶であるように形成されてもよい。特定の実施形態では、ＳｉＣ層を形成するステップは、３Ｃ−ＳｉＣ層を形成するステップを含む。ＳｉＣ層は約３Åから約１μｍまでの厚さに形成されてもよい。
本発明の別の実施形態は、酸素含有雰囲気内でＩＩＩ族窒化物層の直上の不動態化層をアニールするステップを含む、ＩＩＩ族窒化物半導体デバイスなどのワイドバンドギャップ半導体デバイスのための不動態化構造を提供する方法を含む。不動態化層は、例えばＳｉＮ、ＢＮ、ＭｇＮおよび／またはＳｉＣでもよい。さらに他の実施形態では、不動態化層はＳｉＯ２、ＭｇＯ、Ａｌ２Ｏ３、Ｓｃ２Ｏ３および／またはＡｌＮを含む。
アニールは、約１００℃から約１０００℃までの温度において、約１０秒から約１時間までの時間で実施されてもよい。酸素含有雰囲気は、酸素のみ、Ｎ２中の酸素、アルゴンなどの別の不活性ガス中の酸素、乾燥空気中の酸素、ＣＯ、ＣＯ２、ＮＯ、ＮＯ２および／またはオゾンであってもよい。アニールは、不動態化層の下にある構造を酸化するには不十分だが、不動態化層から少なくともいくらかの水素を除去するには十分な温度および時間で実施されてもよい。いくらかの炭素もまた不動態化層から除去されてもよい。
本発明の追加の実施形態は、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料の領域の表面の少なくとも一部分上に直接不動態化層を形成し、Ｄ２および／またはＤ２Ｏ中でその不動態化層をアニールすることによって、ＩＩＩ族窒化物半導体デバイスのための不動態化構造を作製する方法を提供する。いくつかの実施形態では、不動態化層はＳｉＮおよび／またはＭｇＮを含む。他の実施形態では、不動態化層はＢＮおよび／またはＳｉＣを含む。さらに他の実施形態では、不動態化層はＳｉＯ２、ＭｇＯ、Ａｌ２Ｏ３、Ｓｃ２Ｏ３および／またはＡｌＮを含む。
アニールは、不動態化層の下にある構造を酸化するには不十分だが、不動態化層から少なくともいくらかの水素を除去する、またはいくらかの水素を重水素で置換するには十分な温度および時間で実施されてもよい。さらに、ＩＩＩ族窒化物半導体材料はＧａＮベースの材料でもよい。
本発明の追加の実施形態は、ＩＩＩ族窒化物ベースのチャネル層、そのチャネル層上のＩＩＩ族窒化物ベースのバリア層およびそのバリア層上のＡｌＮキャップ層を含む、ＩＩＩ族窒化物高電子移動度トランジスタおよびＩＩＩ族窒化物高電子移動度トランジスタの作製方法を提供する。トランジスタは、ＡｌＮキャップ層内へリセスしたゲートコンタクトをさらに含んでもよい。このような実施形態では、ＡｌＮキャップ層は約５から約５０００Åまでの厚さを有する。本発明のいくつかの実施形態では、ＡｌＮ層は、下側の層と整合性がなくてもよく、非単結晶でもよく、別個に（ｅｘ−ｓｉｔｕ）形成されてもよく、かつ／またはＣＶＤよりもむしろＰＶＤによるような、より低品質の形成プロセスによって形成されてもよい。トランジスタはまた、ＡｌＮキャップ層上にあって、ＡｌＮキャップ層内へリセスしていないゲートコンタクトを含んでもよい。このような実施形態では、ＡｌＮキャップ層は約２Åから約２０Åまでの厚さを有する。さらに、チャネル層はＧａＮ層でもよく、バリア層はＡｌＧａＮ層でもよい。
本発明のさらに別の実施形態は、ＩＩＩ族窒化物ベースのチャネル層、そのチャネル層上のＩＩＩ族窒化物ベースのバリア層、そのバリア層上の保護層、そのバリア層上のゲートコンタクトおよびその保護層上のオーミックコンタクトを含む、ＩＩＩ族窒化物高電子移動度トランジスタおよびＩＩＩ族窒化物高電子移動度トランジスタの作製方法を提供する。本発明のいくつかの実施形態では、保護層はＳｉＮを含む。他の実施形態では、保護層はＢＮまたはＭｇＮを含む。別の実施形態では、保護層はＳｉＮの一層とＡｌＮの一層とのような複数層を含む。本発明の特定の実施形態では、保護層は約１Åから約１０Åまでの厚さを有する。ある実施形態では、保護層は約一単分子層の厚さを有する。
本発明のさらに別の実施形態では、ゲートコンタクトは保護層上にある。また、オーミックコンタクトは保護層の直上にあってもよい。保護層はバリア層の形成と一緒にその場（ｉｎ−ｓｉｔｕ）形成されてもよい。
本発明のいくつかの実施形態は、ＩＩＩ族窒化物ベースのチャネル層およびそのチャネル層上のＩＩＩ族窒化物ベースのバリア層を含む、ＩＩＩ族窒化物ＨＥＭＴを提供する。多層キャップ層はバリア層上に提供される。多層キャップ層は、バリア層上に窒化アルミニウム（ＡｌＮ）を含む層およびＡｌＮを含む層上に窒化ガリウム（ＧａＮ）層を含む。ＳｉＮ不動態化層はＧａＮ層上に提供される。
本発明の別の実施形態では、ＡｌＮを含む層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）および／またはＡｌＮを含んでもよい。ＡｌＮを含む層は約３から約３０Åまでの厚さを有してもよい。
本発明のさらに別の実施形態では、ＧａＮ層は、低モル比を有する窒化アルミニウムガリウム（ＡｌＧａＮ）層を含んでもよい。ＡｌＧａＮ層のモル比は、バリア層のモル比の約ゼロパーセントからバリア層の約モル比まででもよい。ＡｌＧａＮ層のモル比はバリア層のモル比より大きくてもよい。
本発明のいくつかの実施形態では、ＡｌＮを含む層は、高モル比を有するＡｌＧａＮ層を含んでもよい。
本発明の別の実施形態は、ＩＩＩ族窒化物ベースのチャネル層およびそのチャネル層上のＩＩＩ族窒化物ベースのバリア層を含む、ＩＩＩ族窒化物ＨＥＭＴを提供する。多層キャップ層はバリア層上に提供される。多層キャップ層は、バリア層上のＡｌＧａＮ層およびそのＡｌＧａＮ層上のＡｌＮ層を含む。
本発明のさらに別の実施形態では、ＡｌＮ層は約１０Åの厚さを有してもよい。ＨＥＭＴは、多層キャップ層内へリセスしていないゲートコンタクトをさらに含んでもよい。ＡｌＧａＮ層の厚さは約５．０から約５０．０Åまででもよい。
本発明のいくつかの実施形態は、ＩＩＩ族窒化物ベースのチャネル層およびそのチャネル層上のＩＩＩ族窒化物ベースのバリア層を含む、ＩＩＩ族窒化物ＨＥＭＴを提供する。多層キャップ層はバリア層上に提供される。多層キャップ層は、バリア層上のＡｌＧａＮ層、そのＡｌＧａＮ層上のＡｌＮ層およびそのＡｌＮ層上のＧａＮ層を含む。
本発明の別の実施形態では、ＡｌＮ層は約１０．０Åの厚さを有してもよく、ＧａＮ層は約２０Åの厚さを有してもよい。本発明のある実施形態では、ＨＥＭＴは約３．０Ｖより大きいバリアを有する。
キャップ層、不動態化層、保護層および／または不動態化層のアニールの様々な組合せおよび／または副組合せもまた、本発明のいくつかの実施形態に従って提供されてもよい。
次いで、本発明は、発明の実施形態が示される添付の図面を参照して、以下でさらに完全に述べられるであろう。しかしながら、本発明は、本明細書で説明される実施形態に限定されると解釈されるべきではない。むしろ、これらの実施形態は、この開示が徹底的で、完全であり、本発明の範囲を当業者に十分に伝えるように提供される。図面では、層および領域の厚さは明確さのために誇張されている。同様の数字は全体を通じて同様の要素を指す。本明細書で使用されるように、文言「および／または」は、記載された関連する事項の１つまたは複数の任意のおよびすべての組合せを含む。
本明細書で使用される専門用語は特定の実施形態のみを述べる目的のためであり、本発明の限定であることを意図されていない。本明細書で使用されるように、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も同様に含むことが意図されている。文言「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、および／または構成部品の存在を明記するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成部品、および／またはその群の存在または追加を排除しないことも理解されるであろう。
層、領域または基板などの要素がもう１つの要素の「上に（ｏｎ）」ある、または「上へ（ｏｎｔｏ）」延びると言われるとき、それは、他の要素の直上にある、またはその直上へ延びることができる、あるいは介在する要素もまた存在してもよいということが理解されるであろう。対照的に、要素がもう１つの要素の「直上に」ある、または「直上へ」延びると言われるときは、介在する要素は存在しない。要素がもう１つの要素へ「接続されて」いる、または「結合されて」いると言われるとき、それは他の要素へ直接接続されるもしくは結合されることができ、または介在する要素が存在してもよいということもまた理解されるであろう。対照的に、要素がもう１つの要素へ「直接接続されて」いる、または「直接結合されて」いると言われるときは、介在する要素は存在しない。同様の数字は本明細書全体を通じて同様の要素を指す。
第１、第２、等の文言は本明細書では様々な要素、構成部品、領域、層および／または区域を述べるために使用されてもよいが、これらの要素、構成部品、領域、層および／または区域はこれらの文言によって限定されるべきではないことが理解されるであろう。これらの文言は、１つの要素、構成部品、領域、層または区域をもう１つの領域、層または区域と区別するために使用されるだけである。したがって、以下で論じられる第１の要素、構成部品、領域、層または区域は、本発明の教示から逸脱することなく、第２の要素、構成部品、領域、層または区域と呼ばれることも可能である。
さらに、「下方（ｌｏｗｅｒ）」または「底部（ｂｏｔｔｏｍ）」および「上方（ｕｐｐｅｒ）」または「上部（ｔｏｐ）」などの相対的な文言は本明細書では、図で例示されるように、１つの要素のもう１つの要素に対する関係を述べるために使用されてもよい。相対的な文言は、図で示される方向に加えて、デバイスの異なる方向も包含することを意図されていることが理解されるであろう。例えば、図中のデバイスが回転されると、その結果、他の要素の「下方」側にあると述べられる要素は他の要素の「上方」側に向けられるであろう。したがって、例示の文言「下方」は、図の特定の方向に依存して、「下方」および「上方」の両方の方向を含むことができる。同様に、図の１つの中のデバイスが回転されると、その結果、他の要素の「下側（ｂｅｌｏｗ）」または「真下（ｂｅｎｅａｔｈ）」と述べられる要素は他の要素の「上側（ａｂｏｖｅ）」に向けられるであろう。したがって、例示の文言「下側」または「真下」は、上側および下側の両方の方向を含むことができる。さらに、文言「外側（ｏｕｔｅｒ）」は、基板から最も遠く離れている表面および／または層を指すのに使用されてもよい。
本発明の実施形態は、本明細書では本発明の理想化された実施形態の概略説明図である断面説明図を参照して述べられる。したがって、例えば製造技術および／または許容誤差の結果として説明図の形状からの変形が予期されるはずである。それゆえ、本発明の実施形態は、本明細書で例示される領域の特定の形状に限定されるものと解釈されるべきではなく、例えば製造から生じる形状の逸脱も含むべきである。例えば、矩形として例示されるエッチングされた領域は、典型的には、漸減する、丸みのある、または湾曲した特徴を有するであろう。したがって、図で例示される領域は本来概略的であり、それらの形状はデバイスの領域の正確な形状を例示することを意図されておらず、本発明の範囲を限定することも意図されていない。
別のやり方で定義されない限り、本明細書で使用されるすべての文言は（技術的および科学的文言を含めて）、本発明が属する分野の当業者によって普通に理解されるものと同じ意味を有する。普通に使用される辞書で定義されるような文言は、関連する分野の文脈において、それらの意味と一致する意味を有すると解釈されるべきであり、本明細書でそのように明確に定義されない限り、理想化されたまたは過度に形式的な意味に解釈されないであろうことも理解されるであろう。
もう１つの特徴の「近傍に（ａｄｊａｃｅｎｔ）」配置される構造または特徴と言うことは、近傍の特徴に一部重なり合うまたは下にある部分を有してもよいこともまた当業者には理解されるであろう。
本発明の実施形態は、ＩＩＩ族窒化物ベースのＨＥＭＴなどの窒化物ベースのデバイスでの使用に特によく適している。本明細書で使用されるように、文言「ＩＩＩ族窒化物」は、窒素と周期律表のＩＩＩ族内の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、および／またはインジウム（Ｉｎ）との間で形成されるこれらの半導体化合物のことを言う。その文言はまた、ＡｌＧａＮおよびＡｌＩｎＧａＮなどの三元および四元化合物のことも言う。当業者にはよく理解されるように、ＩＩＩ族元素は窒素と結合して二元（例えば、ＧａＮ）、三元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）、および四元（例えば、ＡｌＩｎＧａＮ）化合物を形成することができる。これらの化合物はすべて、窒素の１モルがＩＩＩ族元素の合計の１モルと結合されるという経験式を有する。したがって、ＡｌｘＧａ１−ｘＮ、但し０≦ｘ≦１、などの式はそれらを表すためにしばしば使用される。
本発明の実施形態を用いることができるＧａＮベースのＨＥＭＴを作製するための適切な構造および技術は、例えば、同一出願人による特許文献３および２００１年７月１２日出願、２００２年６月６日公開の特許文献４、名称「ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ Ａ ＧＡＴＥ ＣＯＮＴＡＣＴ ＯＮ Ａ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＣＡＰ ＳＥＧＭＥＮＴ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＡＭＥ」、Ｓｍｏｒｃｈｋｏｖａ等の２００２年１１月１４日公開の特許文献５、名称「ＧＲＯＵＰ−ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲ（ＨＥＭＴ） ＷＩＴＨ ＢＡＲＲＩＥＲ／ＳＰＡＣＥＲ ＬＡＹＥＲ」、２００３年７月１１日出願の特許文献６、名称「ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＴＲＡＮＳＩＳＴＯＲＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＯＮ ＴＨＥＲＥＯＦ ＵＳＩＮＧ ＮＯＮ−ＥＴＣＨＥＤ ＣＯＮＴＡＣＴ ＲＥＣＥＳＳＥＳ」、２００４年２月５日出願の特許文献７、名称「ＮＩＴＲＩＤＥ ＨＥＴＥＲＯＪＵＮＣＴＩＯＮ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ ＣＨＡＲＧＥ−ＴＲＡＮＳＦＥＲ ＩＮＤＵＣＥＤ ＥＮＥＲＧＹ ＢＡＲＲＩＥＲＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＴＨＥ ＳＡＭＥ」、２００４年７月２３日出願の特許文献８、名称「ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＴＲＡＮＳＩＳＴＯＲＳ ＷＩＴＨ Ａ ＣＡＰ ＬＡＹＥＲ ＡＮＤ Ａ ＲＥＣＥＳＳＥＤ ＧＡＴＥ」、２００４年５月２０日出願の特許文献９、名称「ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ ＲＥＧＲＯＷＮ ＯＨＭＩＣ ＣＯＮＴＡＣＴ ＲＥＧＩＯＮＳ ＡＮＤ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ ＲＥＧＲＯＷＮ ＯＨＭＩＣ ＣＯＮＴＡＣＴ ＲＥＧＩＯＮＳ」、２００４年５月２０日出願の特許文献１０、名称「ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ ＨＡＶＩＮＧ Ａ ＨＹＢＲＩＤ ＣＨＡＮＮＥＬ ＬＡＹＥＲ、ＣＵＲＲＥＮＴ ＡＰＥＲＴＵＲＥ ＴＲＡＮＳＩＳＴＯＲＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＡＭＥ」および２００２年７月２３日出願、２００３年１月３０日公開の特許文献１１、名称「ＩＮＳＵＬＡＴＩＮＧ ＧＡＴＥ ＡＬＧＡＮ／ＧＡＮ ＨＥＭＴ」に記載されており、これらの開示はこのようにして参照により全体が本明細書に組み込まれる。
本発明のいくつかの実施形態は、バリア層から離れた表面においてなど、ＡｌＧａＮキャップ層の他の領域におけるよりもＡｌＧａＮのより高い濃度を有するＡｌＧａＮキャップ層を持つ、窒化物ベースのＨＥＭＴを提供する。したがって、デバイスは、デバイスの外側表面としてＡｌの高濃度を持つ層を有してもよい。このような層は、その外側表面において均一なＡｌ濃度または低減されたＡｌ濃度を含む従来のデバイスを超えて、プロセス中のおよび／またはデバイス動作中のデバイスの堅牢性を改善することができる。例えば、表面において増加されたＡｌ濃度は、Ｇａ−Ｎ結合に比してより強いＡｌ−Ｎ結合のために、高温におけるエッチングまたはその他の化学反応の影響を受けやすくはない。
本発明の特定の実施形態では、バリア層上にＡｌＮキャップ層を持つ窒化物ベースのＨＥＭＴが提供される。したがって、デバイスは、上述のように、従来のデバイスを超えてプロセス中のかつ／またはデバイス動作中のデバイスの堅牢性を改善することができるデバイスの外側表面として、Ａｌの高濃度を持つ層を有してもよい。
本発明の別の実施形態では、窒化物ベースのＨＥＭＴのキャップ層の外側表面は、キャップ層がバリア層から離れたキャップ層の表面においてキャップ層の他の領域におけるよりもより高いドーパントの濃度を有するように、ｐ型、ｎ型または深いレベルのドーパントでドープされる。キャップ層はＧａＮベースのキャップ層でもよい。デバイスの外側表面におけるドーパントはキャップ層内で転位に分離し、それによって、転位に沿ったゲート漏洩を低減することができる。ドーパントは、転位にある時には、バルク結晶内にある時とは異なる特性を有することができる。例えば、バルク結晶内の浅いドーパントは、転位にあるときには深いレベルの特性を有することができる。したがって、ｐ型、ｎ型または深いレベルのドーパントと言うことは、転位におけるよりもむしろバルク結晶内のドーパントの特性のことを言う。これは特に、ｐ型または深いレベルのドーパントの場合において正しい。
本発明の別の実施形態は、ワイドバンドギャップ半導体デバイスのための黒鉛状および／または非晶質状ＢＮ不動態化層を提供する。本明細書で使用されるように、ワイドバンドギャップ半導体デバイスとは、約２．５ｅＶよりも大きなバンドギャップを有する半導体材料を含むデバイスのことを言う。ＢはＡｌ、ＧａおよびＩｎと等原子価であり、Ｎは両方の材料内に存在するので、黒鉛状および／または非晶質状ＢＮはＧａＮベースのデバイス内での使用に特によく適している。したがって、ＢとＮのどちらもＧａＮベースの構造内のドーパントではない。対照的に、ＳｉはＧａＮ内のドーパントである。したがって、黒鉛状および／または非晶質状ＢＮ不動態化層の形成は、Ｓｉ移動から生じるＧａＮ層の意図されないドーピングの可能性を低減することができる。さらに、黒鉛状および／または非晶質状ＢＮ不動態化層は、ＳｉＮまたはＳｉＯｘなどの従来の不動態化材料に比して、低減されたトラップレベル、異なるトラップエネルギー、異なるエッチング選択性および／または改善されたアニール挙動を有することができる。
本発明の別の実施形態は、ＩＩＩ族窒化物デバイスのためのＳｉＣ不動態化層を提供する。ＳｉＣ不動態化層は、ＳｉＮまたはＳｉＯｘなどの従来の不動態化材料に比して、低減されたトラップレベル、異なるトラップエネルギー、異なるエッチング選択性および／または改善されたアニール挙動を有することができる。ＳｉＮ、ＳｉＯＮ、ＳｉＯｘ、ＭｇＮなどと言うことは、化学量論的および／または非化学量論的材料のことを言う。
本発明のいくつかの実施形態による例示のデバイスは、図１から１２までにおいて概略的に説明される。したがって、本発明の実施形態は、本明細書ではリセスゲート構造または非リセスゲート構造を参照して述べられるが、本発明の他の実施形態はゲートリセスを含んでもよく、または含まなくてもよい。したがって、本発明の実施形態は、本明細書で述べられる特定の例示の実施形態に限定されると解釈されるべきではなく、本明細書で述べられるようなキャップ層および／または不動態化層を有する任意の適切な構造を含んでもよい。
図１（ａ）および１（ｂ）を参照すると、その上に窒化物ベースのデバイスが形成されてもよい基板１０が提供される。本発明の特定の実施形態では、基板１０は、例えば炭化シリコンの４Ｈポリタイプ（ｐｏｌｙｔｙｐｅ）でもよい、半絶縁性炭化シリコン（ＳｉＣ）基板でもよい。他の炭化シリコン候補のポリタイプは３Ｃ、６Ｈ、および１５Ｒポリタイプを含む。文言「半絶縁性」は絶対的な意味でよりもむしろ記述的に使用される。本発明の特定の実施形態では、炭化シリコンのバルク結晶は、室温において約１×１０５Ω−ｃｍ以上の固有抵抗を有する。
オプションのバッファ層、核形成層および／または遷移層（図示されず）が基板１０上に提供されてもよい。例えば、炭化シリコン基板とデバイスの残部との間に適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が提供されてもよい。さらに、例えば同一出願人による２００２年７月１９日出願、２００３年６月５日公開の特許文献１２、名称「ＳＴＲＡＩＮ ＢＡＬＡＮＣＥＤ ＮＩＴＲＩＤＥ ＨＥＴＥＲＯＪＵＮＣＴＩＯＮ ＴＲＡＮＳＩＳＴＯＲＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＴＲＡＩＮ ＢＡＬＡＮＣＥＤ ＮＩＴＲＩＤＥ ＨＥＴＥＲＯＪＵＮＣＴＩＯＮ ＴＲＡＮＳＩＳＴＯＲＳ」または２００２年７月１９日出願、２００４年１月２２日公開の特許文献１３、名称「ＳＴＲＡＩＮ ＣＯＭＰＥＮＳＡＴＥＤ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＳＴＲＵＣＴＵＲＥＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＴＲＡＩＮ ＣＯＭＰＥＮＳＡＴＥＤ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＳＴＲＵＣＴＵＲＥＳ」において記載されるように、歪平衡化遷移層（複数）もまた提供されてもよく、これらの開示は、あたかも本明細書で完全に説明されるかのように、参照により本明細書に組み込まれる。
適切なＳｉＣ基板は、例えば、本発明の譲受人である、Ｄｕｒｈａｍ、Ｎ．Ｃ．のＣｒｅe Ｉｎｃ．によって製造され、作製方法は例えば、特許文献１４、特許文献１５、特許文献１６および特許文献１７において記載されており、それらの内容は参照により全体が本明細書に組み込まれる。同様に、ＩＩＩ族窒化物のエピタキシャル成長のための技術は例えば、特許文献１８、特許文献１９、特許文献２０、および特許文献２１において記載されており、それらの内容もまた参照により全体が本明細書に組み込まれる。
炭化シリコンが基板材料として使用されてもよいが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなどの任意の適切な基板を用いてもよい。いくつかの実施形態では、適切なバッファ層もまた形成されてもよい。
図１（ａ）および１（ｂ）を再度参照すると、チャネル層２０が基板１０上に提供される。チャネル層２０は、上述のバッファ層、遷移層、および／または核形成層を使用して基板１０上に堆積されてもよい。チャネル層２０は圧縮歪を受けていてもよい。さらに、チャネル層ならびに／あるいはバッファ層、核形成層および／または遷移層は，ＭＯＣＶＤによってまたはＭＢＥもしくはＨＶＰＥなどの当業者に知られた他の技術によって堆積されてもよい。
本発明のいくつかの実施形態では、もしチャネル層２０の伝導帯端のエネルギーがチャネル層とバリア層との間の界面におけるバリア層２２の伝導帯端のエネルギーよりも小さいならば、チャネル層２０は、ＡｌｘＧａ１−ｘＮ、但し０≦ｘ＜１、などのＩＩＩ族窒化物である。本発明のある実施形態では、ｘ＝０であり、チャネル層２０がＧａＮであることを示す。チャネル層２０はまた、ＩｎＧａＮ、ＡｌＩｎＧａＮまたは同様のものなどの他のＩＩＩ族窒化物でもよい。チャネル層２０はドープされなくて（「意図的でなくドープされて」）もよく、約２０Åよりも大きな厚さにまで成長されてもよい。チャネル層２０はまた、超格子またはＧａＮ、ＡｌＧａＮもしくは同様のものの組合せなどの多層構造でもよい。
バリア層２２はチャネル層２０上に提供される。チャネル層２０は、バリア層２２のバンドギャップよりも小さいバンドギャップを有してもよく、チャネル層２０はまた、バリア層２２よりも大きな電子親和力を有してもよい。バリア層２２はチャネル層２０上に堆積されてもよい。本発明のある実施形態では、バリア層２２は、約０．１ｎｍと約４０ｎｍとの間の厚さを持つＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮである。本発明のある実施形態による層の実施例は、Ｓｍｏｒｃｈｋｏｖａ等の特許文献５、名称「ＧＲＯＵＰ−ＩＩＩ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲ（ＨＥＭＴ）ＷＩＴＨ ＢＡＲＲＩＥＲ／ＳＰＡＣＥＲ ＬＡＹＥＲ」に記載されており、この開示は、あたかも本明細書で完全に説明されるかのように、参照により本明細書に組み込まれる。本発明の特定の実施形態では、バリア層２２は、分極効果を通じてチャネル層２０とバリア層２２との間の界面において十分なキャリア濃度を生じさせるために、十分に厚く、十分に高いＡｌ組成およびドーピングを有する。また、バリア層２２は、バリア層２２とキャップ層２４との間の界面に堆積されるイオン化不純物または欠陥に起因するチャネル内の電子の散乱を低減するまたは最小にするために、十分に厚くすべきでもある。
バリア層２２はＩＩＩ族窒化物でもよく、チャネル層２０よりも大きなバンドギャップおよびチャネル層２０よりも小さな電子親和力を有する。したがって、本発明のある実施形態では、バリア層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮおよび／またはＡｌＮあるいはそれらの層の組合せである。バリア層２２は、例えば、約０．１ｎｍから約４０ｎｍまでの厚さでもよいが、その中に亀裂または実質的な欠陥形成を生じさせるほど厚くはない。本発明のある実施形態では、バリア層２２はドープされない、またはｎ型ドーパントで約１０１９ｃｍ−３より少ない濃度にまでドープされる。本発明のいくつかの実施形態では、バリア層２２はＡｌｘＧａ１−ｘＮ、但し０＜ｘ≦１、である。特定の実施形態では、アルミニウム濃度は約２５％である。しかしながら、本発明の他の実施形態では、バリア層２２は、約５％と約１００％との間のアルミニウム濃度を持つＡｌＧａＮを含む。本発明の特定の実施形態では、アルミニウム濃度は約１０％よりも大きい。
図１（ａ）はまた、キャップ層２４を貫通するリセス３６内にゲート３２を持つ、バリア層２２上のキャップ層２４も例示する。図１（ｂ）はまた、キャップ層２４’上にゲート３２を持つ、バリア層２２上のキャップ層２４’も例示する。本発明のいくつかの実施形態では、キャップ層２４、２４’は不均一組成のＡｌＧａＮ層である。キャップ層２４、２４’はデバイスの上部（外側）表面をチャネルから物理的に離して移動させ、これは表面の効果を低減させることができる。キャップ層２４、２４’は、バリア層２２上に形成された全面を覆うものでもよく、堆積法によってエピタキシャルに成長されかつ／または形成されてもよい。典型的には、キャップ層２４、２４’は、約２ｎｍから約５００ｎｍまでの厚さを有してもよい。
本発明のいくつかの実施形態では、キャップ層２４、２４’は段階的なＡｌＧａＮ層であってもよい。キャップ層２４、２４’は、バリア層２２から離れた外側表面２５を有し、ここで表面近傍のキャップ層２４、２４’内のＡｌ量は、キャップ層２４、２４’の内部領域内のキャップ層２４、２４’内のＡｌ量よりも大きい。例えば、キャップ層２４、２４’は、表面２５において第１のＡｌ量を有し、キャップ層２４、２４’の内部領域内では第２のＡｌ量を有し、ここで第１の量は第２の量よりも大きい。キャップ層２４、２４’はまた、キャップ層２４、２４’とバリア層２２との間の界面において、第３のＡｌ量を有してもよい。第３の量は第１の量よりも大きい、小さいまたは等しくてもよい。本発明の特定の実施形態では、ＡｌＧａＮキャップ層２４、２４’は、表面２５においてＡｌｘＧａ１−ｘＮ、但しｘ≦１、の第１の領域およびキャップ層２４、２４’の内部領域内でＡｌｙＧａ１−ｙＮ、但しｙ＜ｘ、の第２の領域を含む。いくつかの実施形態では、ｘは約０．３から約１までである。別の実施形態では、ｙは約０から約０．９までである。特定の実施形態では、ＡｌＧａＮキャップ層は、バリア層２２とキャップ層２４、２４’との間の界面においてＡｌｚＧａ１−ｚＮ、但しｚ≦１およびｚ≠ｙ、の第３の領域を含む。さらに、ｚはｙよりも大きくてもよい。例えば、本発明のいくつかの実施形態では、ＡｌＮ層は、バリア層としてまたはバリア層近傍のキャップ層の一部分として提供されてもよい。このような場合には、キャップ層２４、２４’は、ｚからｙまでおよびｙからｘまでの段階的Ａｌ濃度を含んでもよい。キャップ層２４を貫通してリセスするゲートを有する本発明の特定の実施形態では、Ａｌのより高い濃度はキャップ層内へ約３０Åから約１０００Åまで延びる。キャップ層２４’上にゲートを有する本発明の特定の実施形態では、Ａｌのより高い濃度はキャップ層内へ約２．５Åから約１００Åまで延びる。
キャップ層２４、２４’は、従来のエピタキシャル成長技術によって提供されてもよく、ここではより高いＡｌ濃度はキャップ層２４、２４’の成長の終了中に提供される。したがって、例えばキャップ層２４、２４’は、成長の終了直前および終了中にＡｌ供給源を増加させるＭＯＣＶＤ成長によって提供されてもよい。
図１（ａ）および１（ｂ）でさらに例示されるように、オーミックコンタクト３０がバリア層２２上に提供される。下側にあるバリア層２２を露出させるために、パターン形成されたマスクおよびエッチングプロセスが使用されてもよい。本発明のいくつかの実施形態では、エッチングは低損傷エッチングでもよい。本発明のいくつかの実施形態ではエッチングは、ＵＶ照射を伴うＫＯＨなどの強い塩基を用いる湿式エッチングである。他の実施形態では、エッチングは乾式エッチングである。ＩＩＩ族窒化物のための低損傷エッチング技術の例は、Ｃｌ２、ＢＣｌ３、ＣＣｌ２Ｆ２および／または他の塩素化種を使用する誘導結合プラズマまたは電子サイクロトロン共鳴（ＥＣＲ）および／またはプラズマに対してＤＣ成分を持たないダウンストリームプラズマエッチングなどの、反応性イオンエッチング以外のエッチング技術を含む。図１（ａ）および１（ｂ）でさらに例示されるように、アニールされるとオーミックコンタクト３０を提供するオーミックコンタクト材料のパターンを提供するために、オーミック金属がパターン形成される。図１（ａ）および１（ｂ）ではリセスしているように例示されているが、本発明のいくつかの実施形態では、オーミックコンタクト３０はリセスしている必要はない。
図１（ａ）で例示されるように、バリア層２２の一部分を露出させるために、ゲートリセスもまたキャップ層２４を貫通して提供されてもよい。本発明のいくつかの実施形態では、リセス３６はバリア層２２内へ延びて形成される。リセス３６は、例えば、しきい電圧、周波数性能等のデバイスの性能特性を調節するために、バリア層２２内へ延びてもよい。リセスは、上述のマスクおよびエッチングプロセスを使用して形成されてもよい。オーミックコンタクト３０がソースおよびドレインのコンタクトを提供する特定の実施形態では、リセスおよび引き続きゲートコンタクト３２がドレインコンタクトよりもソースコンタクトにより接近するように、リセスはソースとドレインとのコンタクト間でオフセットしてもよい。
ゲートコンタクト３２はリセス内に形成され、バリア層２２の露出した部分と接触する。ゲートコンタクトは図１で例示されるように「Ｔ型」ゲートでもよく、従来の作製技術を使用して作製されてもよい。ゲートコンタクト３２はまた、図１（ｂ）で例示されるようにキャプ層２４’上に形成されてもよく、従来の作製技術を使用して作製されてもよい。適切なゲート材料はバリア層の組成に依存し得るが、しかしながら、ある実施形態では、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮなどの、窒化物ベースの半導体材料に対してショットキー（Ｓｃｈｏｔｔｋｙ）コンタクトを作ることができる従来の材料が使用されてもよい。
従来の不動態化層または後述のＢＮ不動態化層もまた、図１（ａ）および１（ｂ）の構造上に提供されてもよい。例えば、ＳｉＮ層および、いくつかの実施形態では、極端に薄いＳｉＮ層がその場形成されてもよい。特許文献２２、名称「ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ ＷＩＴＨ ＣＯＮＴＲＯＬＬＥＤ ＥＬＥＣＴＲＩＣＡＬ ＣＯＮＤＵＣＴＩＶＩＴＹ」で記載されるものなどの、ＭｇＮ不動態化層もまた用いられる可能性があり、この開示は、あたかも完全に説明されるかのように、参照により本明細書に組み込まれる。任意選択的に、層から水素を除去し、表面状態を変更しかつ／または表面に酸素を追加するために、不動態化層を含む構造のアニールが酸素雰囲気中で実施されてもよい。もし酸素アニールが実施されるなら、そのアニールは、不動態化層とその下側にあるＩＩＩ族窒化物層との間の層を著しく酸化することのないように実施されてもよい。例えば、本発明のいくつかの実施形態では、アニールは、約１００℃から約１０００℃までの温度において、約１０秒から約１時間までの時間で実施されてもよい。酸素含有雰囲気は、酸素のみ、Ｎ２中の酸素、アルゴンなどのその他の不活性ガス中の酸素、乾燥空気中の酸素、ＣＯ、ＣＯ２、ＮＯ、ＮＯ２および／またはオゾンであってもよい。酸素含有雰囲気を提供するために使用されるガスは、不動態化層内へ水素を組み込まないように、水素を含まなくてもよい。別法としてまたは追加として、アニールはＤ２またはＤ２Ｏ中で実施されてもよい。
本発明の実施形態によるトランジスタは、例えば、２００４年５月２０日出願の特許文献９、名称「ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ ＲＥＧＲＯＷＮ ＯＨＭＩＣ ＣＯＮＴＡＣＴ ＲＥＧＩＯＮＳ ＡＮＤ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ ＲＥＧＲＯＷＮ ＯＨＭＩＣ ＣＯＮＴＡＣＴ ＲＥＧＩＯＮＳ」および２００４年７月２３日出願の特許文献８、名称「ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＴＲＡＮＳＩＳＴＯＲＳ ＷＩＴＨ Ａ ＣＡＰ ＬＡＹＥＲ ＡＮＤ Ａ ＲＥＣＥＳＳＥＤ ＧＡＴＥ」に記載されるものを含み、参照により本明細書に組み込まれる特許出願および特許で論じられるような技術を用いて作製されてもよく、これらの開示は、あたかも完全に述べられるかのように、本明細書に組み込まれる。
図２（ａ）および２（ｂ）は、本発明の別の実施形態による、キャップ層３４、３４’を有する高電子移動度トランジスタを例示する。基板１０、チャネル層２０、バリア層２２、オーミックコンタクト３０およびゲートコンタクト３２は、図１（ａ）および１（ｂ）を参照して上述のように提供されてもよい。図２（ａ）および２（ｂ）で見られるように、キャップ層３４、３４’は、キャップ層３４、３４’の外側表面にまたはその近傍にドープ領域４０を含む。キャップ層３４、３４’は、例えば参照により本明細書に組み込まれる特許および特許出願に記載されるようなＧａＮ層および／またはＡｌＧａＮ層などのＧａＮベースのキャップ層であってもよい。本発明のいくつかの実施形態では、ドープ領域４０は、Ｍｇ、Ｂｅ、Ｚｎ、Ｃａおよび／またはＣなどのｐ型ドーパントでドープされる。本発明の他の実施形態では、ドープ領域４０は、Ｓｉ、Ｇｅおよび／またはＯなどのｎ型ドーパントでドープされる。本発明の別の実施形態では、ドープ領域４０は、Ｆｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉおよび／またはＣｏなどの深いレベルのドーパントでドープされる。ドーパントは、キャップ層３４、３４’の堆積中または成長中にキャップ層３４内へ組み込まれてもよく、または引き続き、例えばイオン注入を使用して、注入されてもよい。本発明のいくつかの実施形態では、キャップ層３４は、キャップ層３４、３４’全体にわたって組み込まれるドーパントを有する。このような場合には、ドープ領域４０は、キャップ層３４、３４’の残りの部分内のドーパント濃度を超えて増加したドーパント濃度の領域によって提供されてもよい。ＩＩＩ族窒化物材料に同時ドープするための技術は、例えば２００４年１月７日出願の特許文献２３、名称「ＣＯ−ＤＯＰＩＮＧ ＦＯＲ ＦＥＲＭＩ ＬＥＶＥＬ ＣＯＮＴＲＯＬ ＩＮ ＳＥＭＩ−ＩＮＳＵＬＡＴＩＮＧ ＧＲＯＵＰ ＩＩＩ ＮＩＴＲＩＤＥＳ」に記載されており、この開示は、あたかも完全に説明されるかのように、本明細書に組み込まれる。
ドーパントがｎ型ドーパントである本発明の実施形態では、ｎ型ドーパントはＳｉ、ＧｅまたはＯでよい。ゲートリセスのない本発明の特定の実施形態では、ドープ領域４０はキャップ層３４内へ約２．５Åから約５０Åまで延びる。ゲートリセスのある本発明の特定の実施形態では、ドープ領域４０はキャップ層３４’内へ約２０Åから約５０００Åまで延びる。ｎ型ドーパントについては、ゲートリセスのない実施形態でのドープ領域４０は、約１０１８から１０２１ｃｍ−３までのドーパント濃度を提供してもよく、もしゲートリセスが提供されるなら、１０２１ｃｍ−３よりももっと大量にドープされてもよい。本発明の特定の実施形態では、ドープ領域４０は、キャップ層３４、３４’の表面におけるまたはその近傍における１つまたは複数のデルタドープ（ｄｅｌｔａ−ｄｏｐｅｄ）領域でもよく、例えば、約１０１１から約１０１５ｃｍ−２までのドーパント濃度を有してもよい。本明細書で使用されるように、デルタドープ領域は、それが表面の約５Åの範囲内にあれば表面にあり、それが表面の約５０Åの範囲内にあれば表面近傍にある。本発明の特定の実施形態では、ドーパントは、キャップ層３４、３４’内へ約２０Å延びるＯである。ｎ型ドーパントは、チャネル領域を表面状態から遮蔽し、表面エネルギーレベルを予測可能で所望のレベルに固定して、トラップ効果を低減しかつ／または最小にするために使用されてよい。ドーピングのレベルは、リセスゲートのない実施形態では支配的な「表面」状態となるように、十分に高くすべきであるが、過度の電流漏洩経路を提供するほどには高くすべきではない。
他の実施形態では、ドープ領域４０はｐ型ドーパントでドープされた領域である。ゲートリセスのない本発明の特定の実施形態では、ドープ領域４０はキャップ層３４内へ約２．５Åから約１００Åまで延びる。ゲートリセスのある本発明の特定の実施形態では、ドープ領域４０はキャップ層３４’内へ約３０Åから約５０００Åまで延びる。ｐ型ドーパントについては、ドープ領域４０は約１０１６から約１０２２ｃｍ−３までのドーパント濃度を提供してもよい。ｐ型ドーパントはＭｇ、Ｂｅ、Ｚｎ、Ｃａおよび／またはＣでもよい。本発明の特定の実施形態では、ドープ領域は、キャップ層表面におけるまたはその近傍における１つまたは複数のデルタドープ領域でもよく、例えば、約１０１１から約１０１５ｃｍ−２までのドーパント濃度を有してもよい。ｐ型ドーパントは、チャネル領域を表面状態から遮蔽し、表面エネルギーレベルを予測可能で所望のレベルに固定して、トラップ効果を低減しかつ／または最小にし、漏洩電流を低減するために使用されてもよい。ドーピングのレベルは、リセスゲートのない実施形態では漏洩電流を低減し、支配的な「表面」状態となるように、十分に高くすべきであるが、トラップを導入するまたは導電層になることによって漏洩経路を提供するほどには高くすべきではない。しかしながら、例えば図２（ｂ）で例示されるようなリセスゲートを有する本発明の特定の実施形態では、もしＳｉＮまたは空隙等の絶縁性領域がキャップ層３４’とゲートコンタクト３２との間に提供されるならば、キャップ層３４’が導電層として提供されてもよいように高レベルのｐ型ドーパントが提供されてもよい。
さらに、本発明のある実施形態では、ドープ領域４０は、ドープ領域とキャップ層３４との間でｐ−ｎ接合を提供するようにｐ型ドーパントでドープされてよく、ゲートコンタクト３２は、接合型ＨＥＭＴ（ＪＨＥＭＴ）を提供するようにドープ領域４０上に直接提供される。このような場合、ドープ領域４０は、ＳｉＮ層または空隙等の絶縁性領域によってドープ領域から分離されてもよいオーミックコンタクト３０までは延びないであろう。
さらに別の実施形態では、ドープ領域４０は深いレベルのドーパントでドープされた領域である。ゲートリセスのない本発明の特定の実施形態では、ドープ領域４０はキャップ層３４内へ約２．５Åから約１００Åまで延びる。ゲートリセスのある本発明の特定の実施形態では、ドープ領域４０はキャップ層３４’内へ約３０Åから約５０００Åまで延びる。深いレベルのドーパントについては、ドープ領域４０は約１０１６から約１０２２ｃｍ−３までのドーパント濃度を提供してもよい。深いレベルのドーパントはＦｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏまたは他の希土類元素でもよい。深いレベルのドーパントは、チャネル領域を表面状態から遮蔽し、表面エネルギーレベルを予測可能で所望のレベルに固定して、トラップ効果を低減しかつ／または最小にし、漏洩電流を低減するために使用されてもよい。ドーピングのレベルは、リセスゲートのない実施形態では漏洩電流を低減し、支配的な「表面」状態となるように、十分に高くすべきであるが、著しいトラップを生じさせるほどには高くすべきではない。
図３（ａ）および３（ｂ）は、本発明のいくつかの実施形態による、黒鉛状および／または非晶質状ＢＮ不動態化層を組み込む電子デバイスを例示する。基板１０、チャネル層２０、バリア層２２、キャップ層２４、オーミックコンタクト３０およびゲートコンタクト３２は、図１（ａ）、１（ｂ）および／または図２（ａ）、２（ｂ）を参照して上述のように提供されてもよい。図３（ａ）および３（ｂ）でさらに例示されるように、黒鉛状および／または非晶質状ＢＮ不動態化層１００、１００’はデバイスの露出した表面上に提供される。本発明の特定の実施形態では、黒鉛状ＢＮ不動態化層１００、１００’は非単結晶層である。黒鉛状および／または非晶質状ＢＮ不動態化層１００、１００’は単一層として提供されてもよく、または多層であってもよく、ＳｉＮまたはＳｉＯｘなどの他の材料の層と合併されてもよい。ゲートがＢＮ不動態化層１００を貫通してリセスしている黒鉛状または非晶質状ＢＮ不動態化層１００を有する本発明の特定の実施形態では、ＢＮ不動態化層は約３Åから約１μｍまでの厚さを有してよい。ゲートがＢＮ不動態化層１００’を貫通してリセスしていない黒鉛状または非晶質状ＢＮ不動態化層１００を有する本発明の特定の実施形態では、ＢＮ不動態化層１００’は約２Åから約１００Åまでの厚さを有してよい。したがって、図３（ｂ）で例示される実施形態では、ＭＩＳＨＥＭＴが提供されてもよい。さらに、上述のように、ゲートは、例えば図１（ａ）および２（ｂ）で例示されるように、キャップ層２４内へまたはそれを貫通してリセスしてもよく、ＢＮ不動態化層１００、１００’は、キャップ層２４内のリセス内へ、バリア層２２内のリセス内へ、およびバリア層２２上へ延びてもよく、またはゲートコンタクト３２において終了してもよい。したがって、本発明のいくつかの実施形態では、ＭＩＳＨＥＭＴはリセスゲートを提供されてもよい。
ＭＯＣＶＤによるなどのような、黒鉛状および／または非晶質状ＢＮを形成するための技術は当業者には既知であり、したがって、本明細書でさらに述べられる必要はない。例えば、ＢＮ層はキャリアガス内にＴＥＢおよびＮＨ３を流すことによって形成されてもよい。しかしながら、黒鉛状および／または非晶質状ＢＮ不動態化層１００の形成は、不動態化層１００がその上に形成されているところの下にある構造の分解温度よりも低い温度において実施されるべきである。したがって、例えば、ＧａＮベースの構造に対しては、黒鉛状および／または非晶質状ＢＮ不動態化層１００は約１１００℃より低い温度において形成されるべきであり、いくつかの実施形態では約９５０℃よりも低い温度においてである。いくつかの実施形態では、不動態化層１００は引き続き上述のようにアニールされてもよい。
図４（ａ）および４（ｂ）は、本発明のいくつかの実施形態による、ＳｉＣ不動態化層を組み込む電子デバイスを例示する。基板１０、チャネル層２０、バリア層２２、キャップ層２４、オーミックコンタクト３０およびゲートコンタクト３２は、図１（ａ）、１（ｂ）および／または図２（ａ）、２（ｂ）を参照して上述のように提供されてもよい。図４（ａ）および４（ｂ）でさらに例示されるように、ＳｉＣ不動態化層１１０、１１０’は、デバイスの露出した表面上に提供される。本発明の特定の実施形態では、ＳｉＣ不動態化層１１０、１１０’は非単結晶層である。本発明のいくつかの実施形態では、ＳｉＣ不動態化層１１０、１１０’は絶縁性またはｐ型ＳｉＣである。もしＳｉＣ不動態化層１１０、１１０’がｐ型ＳｉＣであるならば、ＳｉＮ層または空隙などの絶縁性領域がＳｉＣ不動態化層１１０、１１０’とオーミックコンタクト３２との間に提供されてもよい。本発明のいくつかの実施形態では、３Ｃ−ＳｉＣが低温プロセスでオンアクシス（ｏｎ−ａｘｉｓ）（０００１）六方晶系材料上に形成されてもよいように、ＳｉＣ不動態化層１１０、１１０’は３Ｃ−ＳｉＣである。ＳｉＣ不動態化層１１０、１１０’は単一層として提供されてもよく、または多層であってもよく、ＳｉＮまたはＳｉＯ２などの他の材料の層と合併されてもよい。ゲートがＳｉＣ不動態化層１１０を貫通してリセスしているＳｉＣ不動態化層１１０を有する本発明の特定の実施形態では、ＳｉＣ不動態化層１１０は約３Åから約１μｍまでの厚さを有してよい。ゲートがＳｉＣ不動態化層１１０’を貫通してリセスしていないＳｉＣ不動態化層１１０’を有する本発明の特定の実施形態では、ＳｉＣ不動態化層１１０’は約２Åから約１００Åまでの厚さを有してよい。したがって、図４（ｂ）で例示される実施形態では、ＭＩＳＨＥＭＴが提供されてもよい。さらに、上述のように、ゲートは、例えば、図１（ｂ）および２（ｂ）で例示されるように、キャップ層２４内へまたはそれを貫通してリセスしてもよく、ＳｉＣ不動態化層１１０、１１０’は、キャップ層２４内のリセス内へ、バリア層２２のリセス内へおよびバリア層２２上へ延びてもよく、またはゲートコンタクト３２において終了してもよい。したがって、本発明のいくつかの実施形態では、ＭＩＳＨＥＭＴはリセスゲートを提供されてもよい。
ＳｉＣ層を形成するための技術は当業者には既知であり、したがって、本明細書でさらに述べる必要はない。しかしながら、ＳｉＣ不動態化層１１０の形成は、不動態化層１１０がその上に形成されるところの下にある構造の分解温度よりも低い温度において実施されるべきである。したがって、例えば、ＧａＮベースの構造に対しては、ＳｉＣ不動態化層１１０は約１１００℃よりも低い温度において形成されるべきであり、いくつかの実施形態では約９５０℃よりも低い温度においてである。このように低い温度においてＳｉＣを形成するための技術は、例えば、ＳｉおよびＣの供給源としてＳｉＨ４およびＣ３Ｈ８を使用するＣＶＤもしくはＰＥＣＶＤ、または非常に低い温度のスパッタリングを含む。さらに、ＳｉＣ層は、ＳｉＣ不動態化層１１０の特性を制御するために、不純物をドープされてもよい。例えば、ｎ型ＳｉＣはＮをドープされてもよく、ｐ型ＳｉＣはＡｌおよび／またはＢをドープされてもよく、絶縁性ＳｉＣはＶまたはＦｅをドープされてもよい。いくつかの実施形態では、不動態化層１００は引き続いて上述のようにアニールされてもよい。
図３（ａ）、３（ｂ）および４（ａ）、４（ｂ）はキャップ層２４上の不動態化層１００、１００’および１１０、１１０’を例示するが、キャップ層３４、従来の単一または多層キャップ層などの他のキャップ層が提供されてもよく、またはキャップ層が提供されなくてもよい。例えば、不動態化層１００、１００’および１１０、１１０’は、不動態化層がＡｌＮ層上に提供されるように、その外側表面にＡｌＮ層を含むキャップ層と一緒に使用される可能性がある。したがって、黒鉛状または非晶質状ＢＮ不動態化層１００、１００’またはＳｉＣ不動態化層１１０、１１０’は、図３（ａ）、３（ｂ）および４（ａ）、４（ｂ）で例示される特定の構造に限定されると解釈されるべきではなく、任意のＩＩＩ族窒化物半導体デバイスまたは他のワイドバンドギャップ半導体デバイス上で使用されてもよい。
ゲートがバリア層またはキャップ層の直上にあるＨＥＭＴ構造を参照して本発明の実施形態が述べられてきたが、本発明のいくつかの実施形態では、絶縁層がゲートとバリア層またはキャップ層との間に提供されてもよい。したがって、本発明のいくつかの実施形態では、絶縁性ゲートＨＥＭＴは、例えば、Ｐａｒｉｋｈ等の特許文献１１、名称「ＩＮＳＵＬＡＴＩＮＧ ＧＡＴＥ ＡＬＧＡＮ／ＧＡＮ ＨＥＭＴ」で記載されるように提供されてもよく、この開示は、あたかも本明細書で完全に説明されるかのように、参照により本明細書に組み込まれる。いくつかの実施形態では、絶縁層は、黒鉛状および／または非晶質状ＢＮからなるものでもよい。
図５（ａ）および５（ｂ）は、ＡｌＮキャップ層５４、５４’を組み込む本発明の別の実施形態を例示する。図５（ａ）はまた、ＡｌＮキャップ層５４を貫通するリセスゲート３２を持つバリア層２２上のＡｌＮキャップ層５４も例示する。図５（ｂ）はまた、ＡｌＮキャップ層５４’上にゲート３２を持つバリア層２２上のＡｌＮキャップ層５４’も例示する。キャップ層５４、５４’はデバイスの上部（外側）表面をチャネルから物理的に離すように移動させ、これは表面の影響を低減することができる。さらに、ＡｌＮキャップ層５４、５４’が、Ｇａ−Ｎ結合に比してより強いＡｌ−Ｎ結合の故に、高温におけるエッチングまたは他の化学反応を受け難いという点において、ＡｌＮキャップ層５４、５４’は高められた化学的安定性を提供し、下にある層を保護することができる。
ＡｌＮキャップ層５４、５４’は、バリア層２２上に形成された全面を覆うものであってもよく、堆積法によってエピタキシャルに成長されかつ／または形成されてもよい。典型的には、キャップ層５４、５４’は約０．２ｎｍから約５００ｎｍまでの厚さを有してもよい。ＡｌＮキャップ層５４を貫通してリセスするゲートを有する本発明の特定の実施形態では、ＡｌＮキャップ層５４は約１０Åから約５０００Åまでの厚さを有する。ＡｌＮキャップ層５４’上にゲートを有する本発明の特定の実施形態では、ＡｌＮキャップ層５４’は約２Åから約５０Åまでの厚さを有する。
ＡｌＮキャップ層５４、５４’は、従来のエピタキシャル成長技術により、バリア層２２の成長の終了中のＧａ供給源の終了によって、提供されてもよい。したがって、例えば、ＡｌＮキャップ層５４、５４’は、ＭＯＣＶＤ成長により、成長の終了直前および終了中のＧａ供給源の終了によって、提供されてもよい。
図６は、保護層６４がバリア層２２上に提供される本発明の別の実施形態を例示する。図６で例示されるように、オーミックコンタクトは保護層６４上に提供される。ゲートコンタクト３２もまた保護層６４上に提供される。本発明のある実施形態では、オーミックコンタクト３０は保護層６４上に直接提供され、ゲートコンタクト３２もまた保護層６４上に直接提供されてもよい。
保護層６４は、オーミックコンタクト３０およびゲートコンタクト３２の形成前に堆積されるＳｉＮ層でもよい。別法として、保護層６４はＢＮまたはＭｇＮの層でもよい。ＭｇＮは、追加のドーピングがオーミックコンタクト材料のアニールにおいて提供されるとき、ｐ型デバイスと一緒の使用に特に適している。保護層６４は、単一ＳｉＮ、ＭｇＮもしくはＢＮ層などの単一層でもよく、または、いくつかの実施形態では、保護層６４は、ＳｉＮの一層とＡｌＮの一層とのように多層として提供されてもよい。
保護層６４は約１Åから約１０Åまでの厚さを有してもよく、いくつかの実施形態では、約一単分子層の厚さを有してもよい。保護層６４は薄いので、保護層６４を貫通してオーミックコンタクトをリセスさせる必要はない。このような保護層のないデバイスと比較して、より良好な表面状態制御およびより低いゲート漏洩電流を通じて信頼性が改善されることができる。
保護層６４はバリア層の形成と一緒にその場形成されてよい。保護層６４は非常に薄いので、Ｓｉ供給源、Ｂ供給源またはＭｇ供給源を提供する以外の追加の作製コストはほんの少しでよく、薄い保護層６４を堆積するための追加の成長時間が少しあるだけでよい。さらに、保護層６４は薄いので、ゲートおよび／またはオーミックのコンタクトのためのリセスを形成するために追加のステップは必要とされない。
上述の作製プロセスでは、ゲートは、約５０ｎｍから約１５０ｎｍまでの厚さを有するＳｉＮの層内に０．３から０．７μｍの線をエッチングし、例えば、１．０μｍもしくはそれより長く、各側部において約０．１から０．６μｍまでだけ先の線に重なる線をフォトレジスト内に形成し、金属をその線内に堆積させることによって形成されてもよい。余分な金属はフォトレジストを溶解することによって除去されてもよい。
ゲートがエッチングされる間に、ＡｌＧａＮを不注意にエッチングする可能性があり、かつ／または、特にゲートのドレイン側において、ＡｌＧａＮ／ＳｉＮ界面を打つホットエレクトロンはＳｉＮの界面にまたはその中にトラップ状態を生成することがあり、これはデバイスを信頼できないものにすることがある。
したがって、本発明のいくつかの実施形態によれば、薄いＡｌＮ層がＡｌＧａＮキャップ層上に提供されてもよく、これはエッチングの選択性を増して、エッチングされるＡｌＧａＮ量を低減することができる。本明細書で使用されるように、「薄いＡｌＮ層」とは、約数単分子層から約５０Åまでの厚さを有するＡｌＮ層のことを言う。さらに、ＡｌＮは、ＡｌＧａＮに対してより大きいバンドギャップおよびより強い結合特性を有し、したがってＳｉＮ界面またはＳｉＮ自身内への電子注入量は低減されることができる。本発明のいくつかの実施形態によれば、エピタキシャル層の設計は、電子注入の低減を達成するために、分極電界を考慮に入れてなされるべきであることが理解されるであろう。
薄いＡｌＮまたは高モル比のＡｌＧａＮ層を含む本発明のいくつかの実施形態によれば、ＡｌＮのエッチング停止特性は、以下でさらに論じられるように、最高の可能なポテンシャルバリアと組み合わされてもよい。
次いで図７を参照すると、本発明の別の実施形態は、バリア層２２上に多層キャップ層（６５、６６）および保護層６７を含む。図７で例示されるように、多層キャップ層は、ＡｌＮ６５を含む層およびＧａＮ６６の層を含む。ＡｌＮ６５を含む層はＡｌＧａＮ、ＡｌＩｎＮおよび／またはＡｌＮを含んでもよい。ＡｌＮ６５を含む層は約３．０Åから約３０．０Åまでの厚さを有してもよい。本発明のいくつかの実施形態では、ＡｌＮ６５を含む層は、高モル比を有するＡｌＧａＮ層でもよい。本明細書で使用されるように、「モル比」とは、ＡｌＮ−ＧａＮ合金内のＡｌＮモル比のことを言う。本明細書で使用されるように、「高モル比」とは、約３０から約１００％までのモル比のことを言う。
本発明のいくつかの実施形態では、ＧａＮ層は、例えば、低モル比を有するＡｌＧａＮ層によって置き換えられてもよい。本明細書で使用されるように、「低モル比」とは、約０から約３０％までのモル比のことを言う。ＡｌＧａＮ層のモル比は、バリア層のモル比の約ゼロパーセントからバリア層の約モル比まででもよい。ＡｌＧａＮ層のモル比は、バリア層のモル比より大きくてもよい。
図７で例示される本発明の実施形態で例示されるゲート３２は多層キャップ層内へリセスしていないが、本発明の実施形態は、そこで例示される構成に限定されないことが理解されるであろう。例えば、ゲート３２は、本発明の範囲から逸脱することなくリセスしてもよい。
次いで図８を参照すると、本発明の別の実施形態はバリア層２２上に多層キャップ層（７３、７４）を含む。図８で例示されるように、多層キャップ層はバリア層２２上にＡｌＧａＮ層７３を、ＡｌＧａＮ層７３上にＡｌＮ７４の層を含む。図８で例示される本発明の実施形態では、ＡｌＮ層７４は約１０Åの厚さを有してもよい。上述のように、ＡｌＮ層７４は、高モル比を有するＡｌＧａＮ層を含んでもよい。
図８でさらに例示されるように、ゲートコンタクト３２は多層キャップ層内へリセスしていない。本発明のこれらの実施形態では、ＡｌＧａＮ層７３の厚さは約５．０から約５０．０Åまででもよい。本発明の実施形態は図８で例示される構成に限定されないことが理解されるであろう。例えば、もしゲートコンタクト３２がリセスしているならば、ＡｌＧａＮ層７３の厚さは、約２５０Åのようにもっと大きくてもよい。図８で例示される本発明の実施形態によるデバイスについて、深さの関数としてシミュレーションされた伝導帯端および電子密度は、図１１を参照して以下で論じられるであろう。
次いで図９を参照すると、本発明の別の実施形態はバリア層２２上に多層キャップ層（７３’、７４’、７５）を含む。図９で例示されるように、多層キャップ層はバリア層２２上にＡｌＧａＮ７３’を含む層を、ＡｌＧａＮ層７３’上にＡｌＮ７４’の層を、およびＡｌＮ層７４’上にＧａＮ７５の層を含む。図９で例示される本発明の実施形態では、ＡｌＮ層７４’は約１０．０Åの厚さを有し、ＧａＮ層は約２０Åの厚さを有する。図９で例示されるＨＥＭＴの実施形態は約３．０Ｖより大きいバリアを有してもよい。
図９で例示されるように、ゲートコンタクト３２は多層キャップ層内へリセスしていない。けれども、本発明の実施形態は、図９で例示される構成に限定されないことが理解されるであろう。図９で例示される本発明の実施形態によるデバイスについて、深さの関数としてシミュレーションされた伝導帯端および電子密度は、図１２を参照して以下で論じられるであろう。
次いで図１０から１２で例示されるグラフを参照する。特に、図１０は、ＡｌＧａＮキャップを含むがＡｌＮまたはＧａＮキャップを含まないデバイスについて、深さの関数としてシミュレーションされた伝導帯端および電子密度を例示する。図１１は、図８で例示される本発明の実施形態によるデバイスについて、深さの関数としてシミュレーションされた伝導帯端および電子密度を例示する。図１１で例示されるように、ＡｌＮ層７４すなわちより広いバンドギャップ材料の追加は、過剰な分極電荷を誘導し、したがってデバイスの実効バリアを低下させ得る。図１２は、図９で例示される本発明の実施形態によるデバイスについて、深さの関数としてシミュレーションされた伝導帯端および電子密度を例示する。図１２で例示されるように、ＡｌＮを含み、そのＡｌＮ上にＧａＮキャップを持つ多層キャップは、図１０で例示されるのと同様の電荷量をチャネル内に持ち、比較的より高いバリア（３．０Ｖを超える、対標準構造に対する１．２５）をもたらすことができる。本発明のいくつかの実施形態では、ＧａＮ層７５およびＡｌＮ層７４’の厚さは、結果として生じる電荷密度を調整するために変更されてもよいことが理解されるであろう。
本発明のいくつかの実施形態による、深さの関数としてシミュレーションされた伝導帯端および電子密度を例示する図１０から１２のグラフを参照すると、上部界面に対して一定のＥｃが使用された。本発明のいくつかの実施形態では、標準構造の上部にあるＡｌＧａＮの伝導帯端は、ＧａＮの伝導帯端より高くてもよく、ＡｌＮの伝導帯端はさらに高くてもよい。
多層キャップ（ＧａＮ、ＡｌＮ、およびＡｌＧａＮ）の各層の厚さおよびＡｌＧａＮの組成はすべて、改善されたデバイス性能を得られるように調節されることができる。さらに、上述のように、本発明のいくつかの実施形態では、ＧａＮ層は低モル比のＡｌＧａＮによって置き換えられてもよい。ＡｌＧａＮのモル比は、０％から主ＡｌＧａＮバリア層と同じ比までの間のいずれか、またはいくつかの実施形態ではおそらくさらに高くてもよい。
さらに、本発明のいくつかの実施形態では、ＡｌＮ層は高モル比のＡｌＧａＮによって置き換えられてもよい。これはエッチング停止を含んでもよく、その上、バリア高さがＧａ位置の直ぐ近傍においてより低くてもよいという意味で、わずか数単分子層のみの非常に薄いバリアの使用が含まれてもよい。
本発明の実施形態が特定のＨＥＭＴ構造を参照して述べられてきたが、本発明はこのような構造に限定されると解釈されるべきではない。例えば、本発明の教示からなお利益を得ながら、追加の層がＨＥＭＴデバイス内に含まれてもよい。このような追加の層は、例えば、Ｙｕ等の非特許文献１、名称「Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｅｎｇｉｎｅｅｒｉｎｇ ｉｎ ＩＩＩ−Ｖ ｎｉｔｒｉｄｅｓ ｖｉａ ｔｈｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｅｆｆｅｃｔ」、または２００１年７月１２日出願、２００２年６月６日公開の特許文献４、名称「ＡＬＵＭＩＮＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ／ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲＳ ＨＡＶＩＮＧ Ａ ＧＡＴＥ ＣＯＮＴＡＣＴ ＯＮ Ａ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＢＡＳＥＤ ＣＡＰ ＳＥＧＭＥＮＴ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＡＭＥ」で記載されるような、ＧａＮキャップ層を含んでもよく、これらの開示は、あたかも本明細書で完全に説明されるかのように、参照により本明細書に組み込まれる。いくつかの実施形態では、ＳｉＮ、ＯＮＯ構造または比較的高品質のＡｌＮなどの絶縁層が、ＭＩＳＨＥＭＴを作るため、および／または表面を不動態化するために堆積されてもよい。追加の層はまた、組成的に段階的な１つまたは複数の遷移層を含んでもよい。
さらに、バリア層２２はまた、前掲の特許文献５で記載されるような多層で提供されてもよい。したがって、本発明の実施形態は、バリア層を単一層に限定すると解釈されるべきではなく、例えば、ＧａＮ、ＡｌＧａＮおよび／またはＡｌＮ層の組合せを有するバリア層を含んでもよい。例えば、ＧａＮ、ＡｌＮ構造が、合金散乱を低減するまたは防止するために用いられてもよい。したがって、本発明の実施形態は窒化物ベースのバリア層を含んでもよく、このような窒化物ベースのバリア層は、ＡｌＧａＮベースのバリア層、ＡｌＮベースのバリア層およびそれらの組合せを含んでもよい。
様々なキャップ層を貫通してリセスしているオーミックコンタクト３０を参照して、本発明の実施形態が述べられてきたが、本発明のある実施形態では、オーミックコンタクト３０は、キャップ層上にまたはキャップ層内へ部分的にだけリセスして提供される。したがって、本発明の実施形態は、キャップ層を貫通してリセスしたオーミックコンタクトを有する構造に限定されると解釈されるべきではない。
図面および明細書において、本発明の典型的な実施形態が開示され、特定の文言が用いられてきたが、それらは一般的なおよび説明的な意味でのみ使用されており、限定の目的ではなかった。
（ａ）および（ｂ）は、本発明のいくつかの実施形態による、キャップ層を有するトランジスタを例示する断面概略図である。 （ａ）および（ｂ）は、本発明のいくつかの実施形態による、キャップ層を有するトランジスタを例示する断面概略図である。 （ａ）および（ｂ）は、本発明のいくつかの実施形態による、黒鉛状および／または非晶質状ＢＮ不動態化層を例示する断面概略図である。 （ａ）および（ｂ）は、本発明のいくつかの実施形態による、ＳｉＣ不動態化層を例示する断面概略図である。 （ａ）および（ｂ）は、本発明のいくつかの実施形態による、キャップ層を有するトランジスタを例示する断面概略図である。 本発明のいくつかの実施形態による、保護層上にオーミックコンタクトを有するトランジスタを例示する断面概略図である。 本発明のいくつかの実施形態による、保護層およびキャップ層を含むトランジスタを例示する断面概略図である。 本発明のいくつかの実施形態による、多層キャップ層を有するトランジスタを例示する断面概略図である。 本発明のいくつかの実施形態による、多層キャップ層を有するトランジスタを例示する断面概略図である。 本発明のいくつかの実施形態による、ＡｌＧａＮキャップを有するデバイスに対してシミュレーションされた、伝導帯端および電子密度を深さの関数として例示するグラフである。 本発明のいくつかの実施形態による、ＡｌＧａＮ上にＡｌＮキャップを有するデバイスに対してシミュレーションされた、伝導帯端および電子密度を深さの関数として例示するグラフである。 本発明のいくつかの実施形態による、ＡｌＧａＮ上にＧａＮ／ＡｌＮキャップを有するデバイスに対してシミュレーションされた、伝導帯端および電子密度を深さの関数として例示するグラフである。

Claims (29)

  1. ＩＩＩ族窒化物ベースのチャネル層と、
    前記チャネル層上のＩＩＩ族窒化物ベースのバリア層と、
    前記バリア層上の多層キャップ層であって、前記バリア層上に窒化アルミニウム（ＡｌＮ）を含む層を含み、ＡｌＮを含む前記層の全表面の上に窒化ガリウム（ＧａＮ）層を含み、ＡｌＮを含む前記層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）および／またはＡｌＮを含み、前記ＧａＮ層はＡｌＧａＮまたはＧａＮを含み、前記ＧａＮ層はＡｌＮを含む前記層よりも低いＡｌＮモル比を有し、ＡｌＮを含む前記層と前記ＧａＮ層の組成と厚さは、結果として生じる前記多層キャップ層と前記バリア層の界面の電荷密度を調整するように決定され、ＡｌＮを含む前記層は３．０から３０．０Åまでの厚さを有し、ＡｌＮを含む前記層と前記ＧａＮ層は同じ幅を有し、前記モル比はＡｌＮ−ＧａＮ合金のＡｌＮモル比であるＡｌＮ多層キャップ層と、
    前記ＧａＮ層上のＳｉＮ不動態化層とを含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）。
  2. 前記ＧａＮ層は、低モル比を有する窒化アルミニウムガリウム（ＡｌＧａＮ）層であり、前記低モル比は０から３０パーセントのモル比であることを特徴とする請求項１に記載のＨＥＭＴ。
  3. 前記ＡｌＧａＮ層のモル比は、前記バリア層のモル比のゼロパーセントから前記バリア層のモル比までであることを特徴とする請求項２に記載のＨＥＭＴ。
  4. 前記ＡｌＧａＮ層のモル比は前記バリア層のモル比より大きいことを特徴とする請求項２に記載のＨＥＭＴ。
  5. ＡｌＮを含む前記層は、高モル比を有する窒化アルミニウムガリウム（ＡｌＧａＮ）層を含み、前記高モル比は３０から１００パーセントのモル比であることを特徴とする請求項１に記載のＨＥＭＴ。
  6. ＩＩＩ族窒化物ベースのチャネル層と、
    前記チャネル層上のＩＩＩ族窒化物ベースのバリア層と、
    前記バリア層上の多層キャップ層であって、前記バリア層上に窒化アルミニウムガリウム（ＡｌＧａＮ）層を含み、前記ＡｌＧａＮ層上に窒化アルミニウム（ＡｌＮ）層を含み、前記ＡｌＮ層はＡｌＧａＮまたはＡｌＮを含み、前記ＡｌＧａＮ層は前記ＡｌＮ層よりも低いＡｌＮモル比を有し、前記ＡｌＧａＮ層および前記ＡｌＮ層の組成と厚さは、結果として生じる前記多層キャップ層と前記バリア層の界面の電荷密度を調整するように決定され、前記ＡｌＮ層は３．０から３０．０Åの厚さを有し、前記モル比はＡｌＮ−ＧａＮ合金のＡｌＮモル比であり、前記ＡｌＧａＮ層と前記ＡｌＮ層は同じ幅を有する多層キャップ層とを含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）。
  7. 前記多層キャップ層内へリセスしていないゲートコンタクトをさらに含み、前記ＡｌＧａＮ層の厚さは５．０から５０．０Åまでであることを特徴とする請求項６に記載のＨＥＭＴ。
  8. 前記ＡｌＮ層は、高モル比を有するＡｌＧａＮ層であり、前記高モル比は３０から１００パーセントのモル比であることを特徴とする請求項６に記載のＨＥＭＴ。
  9. ＩＩＩ族窒化物ベースのチャネル層と、
    前記チャネル層上のＩＩＩ族窒化物ベースのバリア層と、
    前記バリア層上の多層キャップ層であって、前記バリア層上に窒化アルミニウムガリウム（ＡｌＧａＮ）層を、前記ＡｌＧａＮ層上に窒化アルミニウム（ＡｌＮ）層を、前記ＡｌＮ層上に窒化ガリウム（ＧａＮ）層をそれぞれ含み、前記ＡｌＮ層はＡｌＧａＮまたはＡｌＮを含み、前記ＧａＮ層はＡｌＧａＮまたはＧａＮを含み、前記ＧａＮ層は前記ＡｌＮ層よりも低いＡｌＮモル比を有し、前記ＡｌＧａＮ層、前記ＡｌＮ層および前記ＧａＮ層の組成と厚さは、結果として生じる前記多層キャップ層と前記バリア層の界面の電荷密度を調整するように決定され、前記ＡｌＮ層は３．０から３０．０Åの厚さを有し、前記モル比はＡｌＮ−ＧａＮ合金のＡｌＮモル比であり、前記ＡｌＧａＮ層と前記ＡｌＮ層と前記ＧａＮ層は同じ幅を有する前記多層キャップ層とを含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）。
  10. 前記ＨＥＭＴは３．０ｅＶより大きいバリアを有することを特徴とする請求項９に記載のＨＥＭＴ。
  11. 前記ＧａＮ層は、低モル比を有するＡｌＧａＮ層であり、前記低モル比は０から３０パーセントのモル比であることを特徴とする請求項９に記載のＨＥＭＴ。
  12. 前記ＡｌＧａＮ層のモル比は、前記バリア層のモル比のゼロパーセントから前記バリア層のモル比までであることを特徴とする請求項１１に記載のＨＥＭＴ。
  13. 前記ＡｌＧａＮ層のモル比は前記バリア層のモル比より大きいことを特徴とする請求項１１に記載のＨＥＭＴ。
  14. 前記ＡｌＮ層は、高モル比を有するＡｌＧａＮ層であり、前記高モル比は３０から１００パーセントのモル比であることを特徴とする請求項９に記載のＨＥＭＴ。
  15. ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
    前記チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
    前記バリア層上に多層キャップ層を形成するステップであって、前記多層キャップ層を形成するステップは、前記バリア層上に窒化アルミニウム（ＡｌＮ）を含む層を、ＡｌＮを含む前記層の全表面の上にＡｌＧａＮまたはＧａＮを含む窒化ガリウム（ＧａＮ）層を形成するステップを含むステップと、
    前記ＧａＮ層上にＳｉＮ不動態化層を形成するステップとを含み、
    ＡｌＮを含む前記層を形成するステップは、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）および／またはＡｌＮを含む層を形成するステップを含み、ＡｌＮを含む前記層および前記ＧａＮ層の厚さおよび組成が、結果として生じる前記多層キャップ層と前記バリア層の界面の電荷密度を調整するように決定され、ＡｌＮを含む前記層は３．０から３０．０Åまでの厚さに形成し、前記ＧａＮ層は前記ＡｌＮを含む層よりも低いＡｌＮモル比を有し、前記モル比はＡｌＮ−ＧａＮ合金のＡｌＮモル比であり、ＡｌＮを含む前記層と前記ＧａＮ層は同じ幅を有するステップを含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）の形成方法。
  16. 前記ＧａＮ層を形成するステップは、低モル比を有する窒化アルミニウムガリウム（ＡｌＧａＮ）層を形成するステップを含み、前記低モル比は０から３０パーセントのモル比であることを特徴とする請求項１５に記載の方法。
  17. 前記ＡｌＧａＮ層のモル比は、前記バリア層のモル比のゼロパーセントから前記バリア層のモル比までであることを特徴とする請求項１６に記載の方法。
  18. 前記ＡｌＧａＮ層のモル比は前記バリア層のモル比より大きいことを特徴とする請求項１６に記載の方法。
  19. ＡｌＮを含む前記層を形成するステップは、高モル比を有する窒化アルミニウムガリウム（ＡｌＧａＮ）層を形成するステップを含み、前記高モル比は３０から１００パーセントのモル比であることを特徴とする請求項１５に記載の方法。
  20. ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
    前記チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
    前記バリア層上に多層キャップ層を形成するステップであって、前記多層キャップ層を形成するステップは、前記バリア層上に窒化アルミニウムガリウム（ＡｌＧａＮ）層を、前記ＡｌＧａＮ層上に窒化アルミニウム（ＡｌＮ）層を形成するステップを含み、前記ＡｌＮ層はＡｌＧａＮまたはＡｌＮを含み、前記ＡｌＧａＮ層は前記ＡｌＮ層よりも低いＡｌＮモル比を有し、前記ＡｌＧａＮ層および前記ＡｌＮ層の厚さおよび組成は、結果として生じる前記多層キャップ層と前記バリア層の界面の電荷密度を調整するように決定されるステップとを含み、
    前記ＡｌＮ層を形成するステップは、３．０から３０．０Åの厚さを有するＡｌＮ層を形成し、前記モル比はＡｌＮ−ＧａＮ合金のＡｌＮモル比であり、前記ＡｌＧａＮ層と前記ＡｌＮ層は同じ幅を有するステップを含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）の形成方法。
  21. 前記多層キャップ層内へリセスしないゲートコンタクトを形成するステップをさらに含み、前記ＡｌＧａＮ層を形成するステップは、５．０から５０．０Åまでの厚さを有するＡｌＧａＮ層を形成するステップを含むことを特徴とする請求項２０に記載の方法。
  22. 前記ＡｌＮ層を形成するステップは、高モル比を有するＡｌＧａＮ層を形成するステップを含み、前記高モル比は３０から１００パーセントのモル比であることを特徴とする請求項２０に記載の方法。
  23. ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
    前記チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
    前記バリア層上に多層キャップ層を形成するステップであって、前記多層キャップ層を形成するステップは、前記バリア層上に窒化アルミニウムガリウム（ＡｌＧａＮ）層を、前記ＡｌＧａＮ層上に窒化アルミニウム（ＡｌＮ）層を、前記ＡｌＮ層上に窒化ガリウム（ＧａＮ）層をそれぞれ形成するステップを含み、前記ＡｌＮ層はＡｌＧａＮまたはＡｌＮを含み、前記ＧａＮ層はＡｌＧａＮまたはＧａＮを含み、前記ＧａＮ層は前記ＡｌＮ層よりも低いＡｌＮモル比を有し、前記ＡｌＧａＮ層、前記ＡｌＮ層および前記ＧａＮ層の厚さと組成は、結果として生じる前記多層キャップ層と前記バリア層の界面の電荷密度を調整するように決定されるステップとを含み、
    前記ＡｌＮ層を形成するステップは３．０から３０．０Åの厚さを有し、前記モル比はＡｌＮ−ＧａＮ合金のＡｌＮモル比であり、前記ＡｌＧａＮ層と前記ＡｌＮ層と前記ＧａＮ層は同じ幅を有するＡｌＮ層を形成するステップを含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）の形成方法。
  24. 前記ＧａＮ層を形成するステップは、２０Åの厚さを有するＧａＮ層を形成するステップを含むことを特徴とする請求項２３に記載の方法。
  25. 前記ＨＥＭＴは３．０ｅＶより大きいバリアを有することを特徴とする請求項２３に記載の方法。
  26. 前記ＧａＮ層を形成するステップは、低モル比を有するＡｌＧａＮ層を形成するステップを含み、前記低モル比は０から３０パーセントのモル比であることを特徴とする請求項２３に記載の方法。
  27. 前記ＡｌＧａＮ層のモル比は、前記バリア層のモル比のゼロパーセントから前記バリア層のモル比までであることを特徴とする請求項２６に記載の方法。
  28. 前記ＡｌＧａＮ層のモル比は前記バリア層のモル比より大きいことを特徴とする請求項２６に記載の方法。
  29. 前記ＡｌＮ層を形成するステップは、高モル比を有するＡｌＧａＮ層を形成するステップを含み、前記高モル比は３０から１００パーセントのモル比であることを特徴とする請求項２３に記載の方法。
JP2008061226A 2007-03-12 2008-03-11 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 Active JP5813279B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/684,747 US7709859B2 (en) 2004-11-23 2007-03-12 Cap layers including aluminum nitride for nitride-based transistors
US11/684,747 2007-03-12

Publications (2)

Publication Number Publication Date
JP2008227501A JP2008227501A (ja) 2008-09-25
JP5813279B2 true JP5813279B2 (ja) 2015-11-17

Family

ID=39744920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008061226A Active JP5813279B2 (ja) 2007-03-12 2008-03-11 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法

Country Status (3)

Country Link
US (1) US7709859B2 (ja)
JP (1) JP5813279B2 (ja)
DE (1) DE102008013755B4 (ja)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP4205119B2 (ja) * 2006-06-27 2009-01-07 シャープ株式会社 ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP2010206125A (ja) * 2009-03-06 2010-09-16 Oki Electric Ind Co Ltd 窒化ガリウム系高電子移動度トランジスタ
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
JP2011124246A (ja) * 2009-12-08 2011-06-23 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタ及びその製造方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
WO2011163318A2 (en) * 2010-06-23 2011-12-29 Cornell University Gated iii-v semiconductor structure and method
CN103003931B (zh) * 2010-07-29 2016-01-13 日本碍子株式会社 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
US8853709B2 (en) 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
KR101813177B1 (ko) 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
WO2015047421A1 (en) * 2013-09-30 2015-04-02 Hrl Laboratories, Llc Normally-off iii-nitride transistors with high threshold-voltage and low on-resistance
JP5806545B2 (ja) * 2011-08-03 2015-11-10 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5784440B2 (ja) 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
JP5596653B2 (ja) * 2011-10-11 2014-09-24 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
US8937336B2 (en) 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
CN103828030B (zh) * 2012-08-10 2017-11-10 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
FR3005202B1 (fr) * 2013-04-30 2016-10-14 Commissariat Energie Atomique Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
CN110854185A (zh) 2014-05-30 2020-02-28 台达电子工业股份有限公司 半导体装置
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP6458495B2 (ja) * 2014-12-26 2019-01-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6332021B2 (ja) * 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
WO2016181441A1 (ja) * 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2017027704A1 (en) * 2015-08-11 2017-02-16 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
JP6674087B2 (ja) * 2015-10-29 2020-04-01 富士通株式会社 化合物半導体装置及びその製造方法
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
US10504733B2 (en) 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer
EP3364463A3 (en) 2017-02-20 2018-11-14 CoorsTek KK Nitride semiconductor substrate and method for manufactuing the same
CN107086250B (zh) * 2017-05-11 2019-06-14 苏州阿特斯阳光电力科技有限公司 一种采用pecvd镀设减反膜的方法
US10651306B2 (en) 2017-08-25 2020-05-12 Hrl Laboratories, Llc Digital alloy based back barrier for P-channel nitride transistors
CN111033750B (zh) * 2017-08-25 2023-09-01 Hrl实验室有限责任公司 用于p沟道氮化物晶体管的基于数字合金的背势垒
JP7031282B2 (ja) 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10971615B2 (en) * 2018-08-08 2021-04-06 Qualcomm Incorporated High power performance gallium nitride high electron mobility transistor with ledges and field plates
US10680092B2 (en) 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
US10861943B2 (en) * 2018-12-11 2020-12-08 Texas Instruments Incorporated Transistor with multiple GaN-based alloy layers
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US11201058B2 (en) * 2019-07-26 2021-12-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy GaN devices with ion implanted ohmic contacts and method of fabricating devices incorporating the same
CN110634867B (zh) * 2019-09-10 2023-08-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US20210399121A1 (en) * 2020-06-18 2021-12-23 The Regents Of The University Of California Novel approach to controlling linearity in n-polar gan mishemts
TW202221799A (zh) 2020-07-16 2022-06-01 日商賽奧科思股份有限公司 氮化物系高電子遷移率電晶體的製造方法及氮化物系高電子遷移率電晶體
US11869964B2 (en) 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions
TWI830061B (zh) * 2021-09-13 2024-01-21 華特 吳 場效電晶體
US20240105824A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240105823A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34861A (en) 1862-04-01 Improved washing-machine
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE3072175D1 (de) 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
JPS58110515A (ja) 1981-12-25 1983-07-01 Mitsui Toatsu Chem Inc 鼓脹症の予防剤、又は治療剤
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
DE69202554T2 (de) 1991-12-25 1995-10-19 Nippon Electric Co Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5523587A (en) * 1993-06-24 1996-06-04 At&T Corp. Method for low temperature growth of epitaxial silicon and devices produced thereby
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
JP3157690B2 (ja) 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
US6582392B1 (en) * 1998-05-01 2003-06-24 Ekos Corporation Ultrasound assembly for use with a catheter
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4599673B2 (ja) * 2000-07-10 2010-12-15 ダイキン工業株式会社 フッ化水素製造装置および製造方法
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6593193B2 (en) 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
CA2454269C (en) 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
JP3785970B2 (ja) 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003209124A (ja) 2001-11-06 2003-07-25 Sony Corp 電界効果半導体素子の製造方法及び電界効果半導体素子
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
AU2002359628A1 (en) 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP3986887B2 (ja) 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US7786550B2 (en) 2003-03-06 2010-08-31 Panasonic Corporation P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
US7085552B2 (en) * 2003-08-18 2006-08-01 Motricity, Inc. Dispatcher for wireless device applications
US7135715B2 (en) 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US20060258451A1 (en) * 2005-05-10 2006-11-16 Shih-Chin Yang Interactive surface game system based on ultrasonic position determination
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Also Published As

Publication number Publication date
US20070164315A1 (en) 2007-07-19
JP2008227501A (ja) 2008-09-25
DE102008013755B4 (de) 2022-07-14
DE102008013755A1 (de) 2008-10-16
US7709859B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
JP5576369B2 (ja) 常時オフ半導体デバイスおよびその作製方法
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
US20040061129A1 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US8330187B2 (en) GaN-based field effect transistor
JP2014003301A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2008539586A (ja) 無アルミニウムｉｉｉ族窒化物ベースの高電子移動度トランジスタおよびその製造方法
JP2007518265A (ja) 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
KR20150051822A (ko) 고전자 이동도 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130802

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140922

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150529

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150916

R150 Certificate of patent or registration of utility model

Ref document number: 5813279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250