DE102008013755B4 - Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung - Google Patents

Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102008013755B4
DE102008013755B4 DE102008013755.3A DE102008013755A DE102008013755B4 DE 102008013755 B4 DE102008013755 B4 DE 102008013755B4 DE 102008013755 A DE102008013755 A DE 102008013755A DE 102008013755 B4 DE102008013755 B4 DE 102008013755B4
Authority
DE
Germany
Prior art keywords
layer
aln
group iii
iii nitride
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008013755.3A
Other languages
English (en)
Other versions
DE102008013755A1 (de
Inventor
Richard Peter Smith
Adam William Saxler
Scott T. Sheppard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39744920&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102008013755(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of DE102008013755A1 publication Critical patent/DE102008013755A1/de
Application granted granted Critical
Publication of DE102008013755B4 publication Critical patent/DE102008013755B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Gruppe-III-Nitrid-HEMT, der Folgendes aufweist:- eine Gruppe-III-Nitrid-basierte Kanalschicht (20);- eine Gruppe-III-Nitrid-basierte Sperrschicht (22) an der Kanalschicht (20);- eine mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 73', 74, 74', 75) an der Gruppe-III-Nitrid-basierten Sperrschicht (22),wobei die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) eine Schicht (65, 74, 74') enthaltend AlN an der Gruppe-III-Nitrid-basierten Sperrschicht (22) und eine Schicht (66, 75) enthaltend GaN an der AlN enthaltenden Schicht (65, 74, 74') enthält,wobei die AlN enthaltende Schicht (65, 74, 74') eine AlGaN-Schicht (73, 73') aufweist, wobei ein Stoffmengenanteil von AlN der AlGaN-Schicht etwa 30 bis 100% beträgt; und- eine SiN-Passivierungsschicht an der GaN enthaltenden Schicht (66, 75).

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen und im Besonderen Transistoren, welche Nitrid-basierte aktive Schichten enthalten.
  • Hintergrund
  • Materialien, wie z.B. Silizium (Si) und Galliumarsenid (GaAs), haben eine breite Anwendung bei Halbleitervorrichtungen Niedrigleistungs-, und (im Falle von Si) Niedrigfrequenz- Anwendungen gefunden. Diese geläufigeren Halbleitermaterialien sind jedoch nicht sehr geeignet für höhere Leistungs- und/oder Hochfrequenz-Anwendungen, aufgrund ihrer relativ kleinen Bandlücken (beispielsweise 1,12 eV für Si und 1,42 eV für GaAs bei Zimmertemperatur) und/oder relativ geringen Durchschlagsspannung.
  • Angesichts der Schwierigkeiten aufgezeigt von Si und GaAs, wendete sich das Interesse bei Hochleistungs-, Hochtemperatur- und/oder Hochfrequenz- Anwendungen und -Vorrichtungen zu Halbleitermaterialien mit breiter Bandlücke, beispielsweise Siliziumkarbid (2,996 eV für Alpha SiC bei Raumtemperatur) und die Nitride der Gruppe III (beispielsweise 3,6 eV für GaN bei Raumtemperatur). Diese Materialien haben, verglichen mit Galliumarsenid und Silizium, typischerweise eine höhere Durchschlagsfestigkeit bei einem angelegten elektrischen Feld und höhere Elektronensättigungsgeschwindigkeiten.
  • Eine Vorrichtung von besonderem Interesse für Hochleistungs- und/oder Hochfrequenz-Anwendungen ist der superschnelle Transistor (High Electron Mobility Transistor HEMT), welcher in bestimmten Fällen, auch als modulationsdotierter Feldeffekt Transistor (modulation doped field effect transistor MODFET) bekannt ist. Diese Vorrichtungen können betriebsbedingte Vorteile, unter Berücksichtigung einer Reihe von Umständen ermöglichen, weil ein zweidimensionales Elektronengas (2DEG) an einem Heteroübergang zweier Halbleitermaterialien mit unterschiedlichen Bandabstandsenergien gebildet ist, und bei denen das Material mit schmalerer Bandlücke eine höhere Elektronenaffinität hat. Das 2DEG ist eine Anreicherungsschicht in dem undotierten („unbeabsichtigt dotiert“) Material mit schmalerer Bandlücke und kann eine sehr hohe Flächenelektronenkonzentration höher als beispielsweise 1013 Träger/cm2 beinhalten. Zusätzlich dazu wird Elektronen, die in dem Halbleiter mit breiterer Bandlücke ihren Ursprung haben, welche an das 2DEG überführt werden, eine höhere Elektronenbeweglichkeit infolge reduzierter Störstellenstreuung ermöglicht.
  • Diese Kombination von hoher Trägerkonzentration und hoher Trägerbeweglichkeit kann dem HEMT einen sehr großen Übertragungsleitwert geben und kann einen starken Ausführungsvorteil über Metallhalbleiter-Feldeffekt-Transistoren (MESFETs) für Hochfrequenz-Anwendungen bereitstellen.
  • Superschnelle Transistoren die in dem Galliumnitrid/Aluminiumgalliumnitrid (GaN/AlGaN) Materialsystem hergestellte sind, haben das Leistungsvermögen, große Mengen an Leistung zu erzeugen, aufgrund der Kombination der Materialeigenschaften, die die vorstehend erwähnten hohen Durchschlagsfelder, deren breite Bandlücken, die große Leitungsbandverschiebung und/oder hohe Elektronensättigungsdriftgeschwindigkeit einschließen. Ein großer Anteil der Elektronen in dem 2DEG ist der Polarisierung in dem AlGaN zuzuschreiben.
  • HEMTs in dem GaN/AlGaN-System wurden bereits vorgestellt. Die US 5 192 987 A und US 5 296 395 A beschreiben AlGaN/GaN-HEMT-Strukturen und Verfahren zur Herstellung. Die US 6 316 793 B1 beschreibt eine HEMT-Vorrichtung die ein halbisolierendes Siliziumkarbid-Substrat, eine Aluminiumnitrid-Pufferschicht auf dem Substrat, eine isolierende Galliumnitridschicht auf der Pufferschicht, eine Aluminiumgalliumnitrid Sperrschicht auf der Galliumnitridschicht und eine Passivierungsschicht auf der aktiven Aluminiumgalliumnitridstruktur aufweist.
  • In der US 2007 / 0 018 199 A1 wird ein III-Nitrid-Feldeffekttransistor gelehrt, insbesondere ein HEMT, der eine Kanalschicht, eine Sperrschicht auf der Kanalschicht, eine Ätzstoppschicht auf der Deckschicht, eine dielektrische Schicht auf der Ätzstoppschicht, eine Gate-Vertiefung, die sich bis zur Sperrschicht erstreckt, und einen Gate-Kontakt in der Gate-Vertiefung aufweist. Die Ätzstoppschicht kann die mit der Bildung des vertieften Gates verbundenen Schäden reduzieren, indem die Sperrschicht nicht dem Trockenätzen ausgesetzt wird. Die Ätzstoppschicht in der Vertiefung wird entfernt und die verbleibende Ätzstoppschicht dient als Passivierungsschicht.
  • Die US 2006 / 0 244 011 A1 offenbart binäre Gruppe-III-Nitrid-Transistoren mit hoher Elektronenbeweglichkeit (HEMTs) und Verfahren zur Herstellung dieser. Die binären Gruppe-III-Nitrid-HEMTs weisen eine erste Sperrschicht, eine Kanalschicht auf der ersten Sperrschicht und eine zweite Sperrschicht auf der Kanalschicht auf. In einigen Ausführungsformen umfassen die binären Gruppe-III-Nitrid-HEMTs eine erste AlN-Sperrschicht, eine GaN-Kanalschicht und eine zweite AIN-Sperrschicht.
  • Die US 2006 / 0 138 456 A1 offenbart AlGaN/GaN-HEMTs mit einer dünnen AlGaN-Schicht zur Verringerung der Überfüllung und mit zusätzlichen Schichten zur Verringerung des Gate-Leckstroms und zur Erhöhung des maximalen Antriebsstroms. Ein HEMT besteht aus einer Halbleiterschicht mit hohem Widerstand und einer darauf befindlichen Halbleiter-Sperrschicht. Die Sperrschicht hat eine breitere Bandlücke als die Schicht mit hohem Widerstand und zwischen den Schichten bildet sich ein 2DEG. Quelle- und Senke-Kontakte berühren die Sperrschicht, wobei ein Teil der Oberfläche der Sperrschicht von den Kontakten nicht bedeckt ist. Auf der unbedeckten Oberfläche der Sperrschicht befindet sich eine Isolierschicht und auf der Isolierschicht ist ein Gate-Kontakt angebracht. Die Isolierschicht bildet eine Barriere für den Gate-Leckstrom und trägt auch dazu bei, die maximale Stromaufnahme des HEMT zu erhöhen. Die Erfindung umfasst auch Verfahren zur Herstellung von HEMTs. In einem Verfahren werden der HEMT und seine Isolierschicht durch metallorganische chemische Gasphasenabscheidung (MOCVD) hergestellt. Bei einem anderen Verfahren wird die Isolierschicht in einer Zerstäubungskammer auf die Oberseite des HEMT gesputtert.
  • In der Veröffentlichung von „Zhiyong, M. et al. (2006): MOCVD grown AlGaN/AlN/GaN HEMT structure with compositionally stepgraded AlGaN barrier layer, in: 8th International Conference on Solid-State and Integrated Circuit Technology Proceedings, doi: 10.1109/ICSICT.2006.306571.“ werden das Wachstum und die Charakterisierung von AlGaN/AlN/GaN-HEMT-Strukturen mit einer stufenweise abgestuften AlGaN-Sperrschicht und einer AIN-Zwischenschicht thematisiert, die durch MOCVD auf einem Saphir-Substrat gebildet werden. Die HEMT-Strukturen weisen einen hervorragenden Einschluss des zweidimensionalen Elektronengases (2DEG), eine hohe 2DEG-Mobilität und eine glatte AlGaN-Oberfläche auf, was auf folgende Faktoren zurückzuführen ist: (1) Die stufenweise abgestufte AlGaN-Sperrschicht enthält eine 5 nm dicke Al0.50Ga0.50N-Schicht, die an die 1 nm dicke AlN-Zwischenschicht angefügt wird. Die Al0.50Ga0.50N- und AlN-Schicht erzeugen eine große Leitungsband-Diskontinuität mit der GaN-Schicht, was zu einem besseren Einschluss des 2DEG im Elektronenkanal führt. (2) Die in der Zusammensetzung stufenweise abgestufte AlGaN-Sperrschicht hat insgesamt einen geringeren Al-Gehalt, was den Polarisationseffekt im Vergleich zu AlGaN-Sperrschichten mit hohem Al-Gehalt verringert, eine geringere 2DEG-Konzentration hervorruft und somit die 2DEG-Mobilität erhöht. (3) Durch Einfügen einer dünnen AlN-Zwischenschicht wird der effektive Leitungsband-Offset erhöht und die Streuung der Legierungsstörung von der AlGaN-Sperrschicht reduziert. Dadurch wird das Eindringen von Elektronen aus dem GaN-Kanal in die AlGaN-Sperrschicht effektiv unterdrückt und die 2DEG-Mobilität erhöht.
  • In der Veröffentlichung von „Higashiwaki, M. et al. (2006): AlN/GaN Insulated-Gate HFETs Using Cat-CVD SiN, in: IEEE Electron Device Letters, Vol. 27, No. 9, p. 719-721.“ werden AlN/GaN-HFETs mit Cat-CVD-SiN-Passivierungsschichten gelehrt, die vergleichbare Eigenschaften wie AlGaN/GaN-HFETs aufweisen. Auf einem Saphirsubstrat werden eine AlN-Schicht, eine GaN-Kanalschicht und eine AIN-Sperrschicht gebildet. Das Einbringen von bereits dünnen SiN-Schichten führt zu einer erhöhten Elektronendichte von 2DEG an der AIN/GaN-Grenzfläche und einer signifikanten Verringerung des Kontaktwiderstandes. Es werden maximale Senkenstromstärken IDs von 0,92-0,95 A/mm und ein extrinsischer Spitzenwert von gm 185-211 mS/mm für AlN/GaN-HFETs mit einer Gatelänge von 60-250 nm erreicht. Die Stromverstärkungsgrenzfrequenz und die maximale Schwingungsfrequenz steigen monoton mit abnehmender Gatelänge auf 107 bzw. 171 GHz an. Die extrinsische Spitzenübertragungsleitfähigkeit beträgt 211 mS/mm. Hingegen ist die Mobilität mit 365 cm2/Vs relativ gering.
  • Zusammenfassung der Erfindung
  • Einige Ausführungsbeispiele der vorliegenden Erfindung stellen superschnelle Gruppe III-Nitrid-Transistoren und Herstellungsmethoden für superschnelle Gruppe III-Nitrid-Transistoren bereit, die eine Gruppe III-Nitrid-basierte Kanalschicht, eine Gruppe III-Nitrid-basierte Sperrschicht an der Kanalschicht und eine ungleichmäßige Zusammensetzung einer AlGaN-basierten Deckschicht an der Gruppe III-Nitrid-basierten Sperrschicht enthalten. Die ungleichmäßige Zusammensetzung der AlGaN-basierten Deckschicht hat eine höhere Konzentration von Al benachbart einer Oberfläche der Deckschicht, die von der Gruppe III-Nitrid-basierten Sperrschicht entfernt ist, als eine, die in einer Region innerhalb der AlGaN-basierten Deckschicht vorhanden ist. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einem durch die Deckschicht vertieften Gate erstreckt sich die höhere Konzentration von Al in die Deckschicht von etwa 3 nm bis zu etwa 100 nm. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einem Gate an der Deckschicht erstreckt sich die höhere Konzentration von Al in die Deckschicht von etwa 0,25 nm bis zu etwa 10 nm.
  • Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung enthält die AlGaN-basierte Deckschicht eine erste Region von AlxGA1-XN an der Oberfläche der Deckschicht, wobei x ≤ 1 ist, und eine zweite Region von AlyGa1-yN innerhalb der AlGaN-basierten Deckschicht, wobei y < 1 und y < x ist. Der Wert von x kann von etwa 0,2 bis etwa 1 betragen und y ist von etwa 0,15 bis etwa 0,3. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die Differenz zwischen x und y und/oder die Dicke der Deckschicht ausgewählt sein, so dass eine Bildung von einem zweiten 2DEG in der Deckschicht vermieden wird. Bei anderen Ausführungsbeispielen der vorliegenden Erfindung, bei denen das Gate durch die Deckschicht vertieft ist aber nicht die Deckschicht berührt, kann die Differenz zwischen x und y und/oder die Dicke der Deckschicht ausgewählt sein, so dass eine Bildung von einem zweiten 2DEG in der Deckschicht bereitgestellt wird.
  • Bei zusätzlichen Ausführungsbeispielen der vorliegenden Erfindung enthält die AlGaN-basierte Deckschicht ferner eine dritte Region von AlzGa1-zN an einer Schnittstelle zwischen der Gruppe III-Nitrid-basierten Sperrschicht und der AlGaN-basierten Deckschicht, wobei z ≤ 1 und z ≠ y ist. Bei einigen Ausführungsbeispielen ist z > y. Bei anderen Ausführungsbeispielen ist z > x. Bei noch weiteren Ausführungsbeispielen ist z ≤ x.
  • Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung weist die Kanalschicht eine GaN-Schicht auf, die Gruppe III-Nitrid-basierte Sperrschicht weist eine AlGaN-Schicht auf und die Deckschicht weist eine AlGaN-Schicht auf.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung stellen superschnelle Gruppe III-Nitrid - Transistoren und Herstellungsmethoden für superschnelle Gruppe III-Nitrid -Transistoren bereit, die eine Gruppe III-Nitrid-basierte Kanalschicht, eine Gruppe III-Nitrid-basierte Sperrschicht an der Kanalschicht und eine AlGaN-basierte Deckschicht an der Gruppe III-Nitrid-basierten Sperrschicht enthalten. Die AlGaN-basierte Deckschicht hat eine dotierte Region, die benachbart einer Oberfläche der Deckschicht ist und die von der Gruppe III-Nitrid-basierten Sperrschicht entfernt ist.
  • Bei bestimmten Ausführungsbeispielen ist die dotierte Region eine Region mit n-Typ-Dotierungen. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ohne eine Gatevertiefung erstreckt sich die dotierte Region in die Deckschicht von etwa 0,25 nm bis zu etwa 5 nm. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einer Gatevertiefung erstreckt sich dotierte Region in die Deckschicht von etwa 2 nm bis zu etwa 500 nm. Die dotierte Region kann eine Konzentration der Dotierung von etwa 1018 bis zu etwa 1021 cm-3 vorsehen. Die n-Typ-Dotierung kann Si, Ge oder O sein. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die dotierte Region eine oder mehrere Delta-dotierte Regionen an oder in der Nähe der Oberfläche der Deckschicht sein und sie kann beispielsweise eine Konzentration der Dotierung von etwa 1011 bis zu etwa 1015 cm-2 aufweisen. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ist die Dotierung O, das sich in die Deckschicht um etwa 2 nm erstreckt.
  • Bei anderen Ausführungsbeispielen ist die dotierte Region eine Region mit p-Typ-Dotierungen. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ohne eine Gatevertiefung erstreckt sich die dotierte Region in die Deckschicht von etwa 0,25 nm bis zu etwa 5 nm. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einer Gatevertiefung erstreckt sich dotierte Region in die Deckschicht von etwa 3 nm bis zu etwa 500 nm. Die dotierte Region kann eine Konzentration der Dotierung von etwa 1016 bis zu etwa 1022 cm-3 vorsehen. Die p-Typ-Dotierung kann Mg, Be, Zn, Ca oder C sein. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die dotierte Region eine oder mehrere Delta-dotierte Regionen an oder in der Nähe der Oberfläche der Deckschicht sein und sie kann beispielsweise eine Konzentration der Dotierung von etwa 1011 bis zu etwa 1015 cm-2 aufweisen.
  • Bei noch weiteren Ausführungsbeispielen ist die dotierte Region eine Region mit Deep-Level-Dotierungen bzw. Dotierungen mit tiefem Niveau. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ohne eine Gatevertiefung erstreckt sich die dotierte Region in die Deckschicht von etwa 0,25 nm bis zu etwa 10 nm. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einer Gatevertiefung erstreckt sich dotierte Region in die Deckschicht von etwa 3 nm bis zu etwa 500 nm. Die dotierte Region kann eine Konzentration der Dotierung von etwa 1016 bis zu etwa 1022 cm-3 vorsehen. Die Deep-Level-Dotierung kann Fe, C, V, Cr, Mn, Ni, Co oder andere seltene Erdenelemente sein.
  • Bei zusätzlichen Ausführungsbeispielen der vorliegenden Erfindung ist die dotierte Region eine erste dotierte Region und die Deckschicht enthält eine zweite dotierte Region. Die zweite dotierte Region weist eine Konzentration der Dotierung auf, die geringer ist als die Konzentration der Dotierung der ersten dotierten Region. Die zweite dotierte Region kann der Rest der Deckschicht sein, der nicht in der ersten dotierten Region sich befindet.
  • Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung weist die Kanalschicht eine GaN-Schicht auf, die Gruppe III-Nitrid-basierte Sperrschicht weist eine AlGaN-Schicht auf und die Deckschicht weist eine GaN- oder eine AlGaN-Schicht auf.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung sehen Verfahren zur Passivierung einer Oberfläche einer Halbleitervorrichtung mit breiter Bandlücke vor, die ein Bilden einer Graphit- und/oder amorphen BN-Schicht zumindest an einem Bereich einer Oberfläche einer Region eines Halbleitermaterials mit breiter Bandlücke einer Halbleitervorrichtung mit breiter Bandlücke einschließen. Entsprechende Strukturen werden ebenfalls bereitgestellt.
  • Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung ist die Halbleitervorrichtung mit breiter Bandlücke eine Gruppe III-Nitrid-Halbleitervorrichtung. Beispielsweise kann die Halbleitervorrichtung mit breiter Bandlücke eine GaN-basierte Halbleitervorrichtung sein. Weiterhin kann die Halbleitervorrichtung mit breiter Bandlücke ein superschneller Gruppe III-Transistor sein.
  • Bei zusätzlichen Ausführungsbeispielen der vorliegenden Erfindung wird ein Bilden der Graphit- und/oder amorphen BN-Schicht bei einer geringeren Temperatur ausgeführt als eine Zersetzungstemperatur eines Halbleitermaterials mit breiter Bandlücke in der Halbleitervorrichtung mit breiter Bandlücke. Das Bilden der Graphit- und/oder amorphen BN-Schicht kann bei einer geringeren Temperatur als etwa 1100°C ausgeführt werden, bei einigen Ausführungsbeispielen bei einer Temperatur von weniger als 1000°C und bei besonderen Ausführungsbeispielen bei einer Temperatur von weniger als 900°C. Auch kann die BN-Schicht als nicht Einkristall gebildet werden. Die Graphit- und/oder amorphe BN-Schicht kann mit einer Dicke von etwa 0,3 nm bis zu etwa 1 µm gebildet werden.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung sehen Verfahren zur Passivierung einer Oberfläche einer Gruppe III-Nitrid-Halbleitervorrichtung durch Bilden einer SiC-Schicht zumindest an einem Bereich einer Oberfläche einer Region eines Gruppe III-Nitrid-Halbleitermaterials einer Gruppe III-Nitrid-Halbleitervorrichtung vor. Entsprechende Strukturen werden ebenfalls bereitgestellt.
  • Bei bestimmten Ausführungsbeispielen kann die Gruppe III-Nitrid-Halbleitervorrichtung eine GaN-basierte Halbleitervorrichtung sein. Bei weiteren Ausführungsbeispielen kann die Gruppe III-Nitrid-Halbleitervorrichtung ein superschneller Gruppe III-Transistor sein.
  • Bei zusätzlichen Ausführungsbeispielen der vorliegenden Erfindung wird ein Bilden der SiC-Schicht bei einer geringeren Temperatur ausgeführt als eine Zersetzungstemperatur eines Gruppe III-Nitrid-Halbleitermaterials in der Gruppe III-Nitrid-Halbleitervorrichtung. Beispielsweise wird das Bilden der SiC-Schicht bei einer geringeren Temperatur als etwa 1100°C ausgeführt, bei einigen Ausführungsbeispielen bei einer Temperatur von weniger als 1000°C und bei besonderen Ausführungsbeispielen bei einer Temperatur von weniger als 900°C. Auch kann die SiC-Schicht als nicht Einkristall gebildet werden. Bei besonderen Ausführungsbeispielen kann das Bilden der SiC-Schicht ein Bilden einer 3C-SiC-Schicht aufweisen. Die SiC-Schicht kann mit einer Dicke von etwa 0,3 nm bis zu etwa 1 µm gebildet werden.
  • Weitere Ausführungsbeispiele der vorliegenden Erfindung weisen Verfahren zum Bereitstellen von Passivierungsstrukturen für Halbleitervorrichtungen mit breiter Bandlücke auf, beispielsweise Gruppe III-Nitrid-Halbleitervorrichtungen, die ein Anlassen bzw. Vergüten einer Passivierungsschicht direkt an eine Gruppe III-Nitrid-Schicht in einer Sauerstoff enthaltenden Umgebung aufweisen. Die Passivierungsschicht kann beispielsweise SiN, BN, MgN und/oder SiC sein. Bei noch weiteren Ausführungsbeispielen enthält die Passivierungsschicht SiO2, MgO, Al2O3, SC2O3 und oder AlN.
  • Das Vergüten kann bei einer Temperatur von etwa 100°C bis etwa 1000°C und für eine Zeitdauer von etwa 10 Sekunden bis zu etwa 1 Stunde ausgeführt werden. Die Sauerstoff enthaltende Umgebung kann reiner Sauerstoff, Sauerstoff in N2, Sauerstoff in einem anderen Inertgas, beispielsweise Argon, Sauerstoff in trockener Luft, CO, CO2, NO, NO2 und/oder Ozon sein. Das Vergüten kann bei einer Temperatur und für eine Zeitdauer ausgeführt werden, die unzureichend sind, um die Struktur zu oxidieren, die unter der Passivierungsschicht liegt, aber ausreichend sind, um zumindest etwas Wasserstoff aus der Passivierungsschicht zu entfernen. Auch kann etwas Kohlenstoff aus der Passivierungsschicht entfernt werden.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung sehen Verfahren zur Herstellung einer Passivierungsstruktur für eine Gruppe III-Nitrid-Halbleitervorrichtung durch Bilden einer Passivierungsschicht direkt zumindest an einem Bereich einer Oberfläche einer Region eines Gruppe III-Nitrid-Halbleitermaterials der Gruppe III-Nitrid-Halbleitervorrichtung und Vergüten der Passivierungsschicht in D2 und/oder D2O vor. Bei einigen Ausführungsbeispielen enthält die Passivierungsschicht BN und/oder SiC. Bei noch weiteren Ausführungsbeispielen enthält die Passivierungsschicht SiO2, MgO, Al2O3, Sc2O3 und/oder AlN.
  • Das Vergüten kann bei einer Temperatur und für eine Zeitdauer ausgeführt werden, die unzureichend sind, um die Struktur zu oxidieren, die unter der Passivierungsschicht liegt, aber ausreichend sind, um zumindest etwas Wasserstoff aus der Passivierungsschicht zu entfernen oder etwas Wasserstoff durch Deuterium zu ersetzen. Weiterhin kann das Gruppe III-Nitrid-Halbleitermaterial ein GaN-basiertes Material sein.
  • Zusätzliche Ausführungsbeispiele der vorliegenden Erfindung sehen superschnelle Gruppe III-Nitrid-Transistoren und Verfahren zur Herstellung von superschnellen Gruppe III-Nitrid-Transistoren vor, die eine Gruppe III-Nitrid-basierte Kanalschicht, eine Gruppe III-Nitrid-basierte Sperrschicht an der Kanalschicht und eine AlN-Deckschicht an der Gruppe III-Nitrid-basierten Sperrschicht enthalten. Der Transistor kann ferner einen Gatekontakt einschließen, der in der AlN-Deckschicht vertieft ist. Bei solchen Ausführungsbeispielen weist die AlN-Deckschicht eine Dicke von etwa 0,5 bis etwa 500 nm auf. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann die AlN-Schicht inkohärent mit der darunter liegenden Schicht sein, sie kann nicht ein Einkristall sein, sie kann ex-situ gebildet werden und/oder sie kann durch einen Bildungsprozess minderer Qualität gebildet sein, beispielsweise durch PVD als durch CVD. Der Transistor kann auch einen Gatekontakt an der AlN-Deckschicht und nicht in der AlN-Deckschicht vertieft aufweisen. Bei solchen Ausführungsbeispielen weist die AlN-Deckschicht eine Dicke von etwa 0,2 nm bis etwa 2 nm auf. Zusätzlich kann die Kanalschicht eine GaN-Schicht sein und die Gruppe III-Nitrid-basierte Sperrschicht kann eine AlGaN-Schicht sein.
  • Noch weitere Ausführungsbeispiele der vorliegenden Erfindung sehen superschnelle Gruppe III-Nitrid-Transistoren und Verfahren zur Herstellung von superschnellen Gruppe III-Nitrid-Transistoren vor, die eine Gruppe III-Nitrid-basierte Kanalschicht, eine Gruppe III-Nitrid-basierte Sperrschicht an der Kanalschicht, eine Schutzschicht an der Gruppe III-Nitrid-basierten Sperrschicht, einen Gatekontakt an der Gruppe III-Nitrid-basierten Sperrschicht und Ohmsche Kontakte Schutzschicht enthalten. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung enthält die Schutzschicht SiN. Bei anderen Ausführungsbeispielen kann die Schutzschicht BN oder MgN enthalten. Bei weiteren Ausführungsbeispielen kann die Schutzschicht mehrere Schichten enthalten, beispielsweise eine Schicht aus SiN und eine Schicht AlN. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung weist die Schutzschicht eine Dicke von etwa 0,1 bis etwa 1 nm auf. Bei bestimmten Ausführungsbeispielen weist die Schutzschicht eine Dicke von etwa einer Monolage auf.
  • Bei noch weiteren Ausführungsbeispielen der vorliegenden Erfindung ist der Gatekontakt an der Schutzschicht. Auch die Ohmschen Kontakte können direkt an der Schutzschicht sein. Die Schutzschicht kann in-situ mit dem Bilden der Gruppe III-Nitrid-basierten Sperrschicht gebildet werden.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung sehen Gruppe III-Nitrid-HEMTs vor, die eine Gruppe III-Nitrid-basierte Kanalschicht und eine Gruppe III-Nitrid-basierte Sperrschicht an der Kanalschicht enthalten. Eine mehrschichtige Deckschicht ist an der Gruppe III-Nitrid-basierten Sperrschicht vorgesehen. Die mehrschichtige Deckschicht enthält eine Aluminiumnitrid (AlN) enthaltene Schicht an der Gruppe-III-Nitrid-basierten Sperrschicht und eine Galliumnitrid (GaN)-Schicht an der AlN enthaltenen Schicht. Eine SiN-Passivierungsschicht ist an der GaN-Schicht vorgesehen.
  • Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung kann die AlN enthaltende Schicht Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN) und/oder AlN enthalten. Die AlN enthaltende Schicht kann eine Dicke von etwa 0,3 bis etwa 3 nm aufweisen.
  • Bei noch weiteren Ausführungsbeispielen der vorliegenden Erfindung kann die GaN-Schicht eine Aluminiumgalliumnitrid (AlGaN)-Schicht mit einer niedrigen Molfraktion sein. Die Molfraktion der AlGaN-Schicht kann von Null Prozent einer Molfraktion der Gruppe III-Nitrid-basierten Sperrschicht bis etwa zu der Molfraktion der Gruppe III-Nitrid-basierten Sperrschicht betragen. Die Molfraktion der AlGaN-Schicht kann größer als die Molfraktion der Gruppe III-Nitrid-basierten Sperrschicht sein.
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann die AlN enthaltende Schicht eine AlGaN-Schicht mit einer hohen Molfraktion enthalten.
  • Weitere Ausführungsbeispiele der vorliegenden Erfindung sehen Gruppe III-Nitrid-HEMTs vor, die eine Gruppe III-Nitrid-basierte Kanalschicht und eine Gruppe III-Nitrid-basierte Sperrschicht an der Kanalschicht enthalten. Eine mehrschichtige Deckschicht ist an der Gruppe III-Nitrid-basierten Sperrschicht vorgesehen. Die mehrschichtige Deckschicht enthält eine AlGaN-Schicht an der Gruppe III-Nitrid-basierten Sperrschicht und eine AlN-Schicht an der AlGaN-Schicht.
  • Bei noch weiteren Ausführungsbeispielen der vorliegenden Erfindung kann die AlN-Schicht eine Dicke von etwa 1 nm aufweisen. Der HEMT kann ferner einen Gatekontakt enthalten, der nicht in der mehrschichtigen Deckschicht vertieft ist. Eine Dicke der AlGaN-Schicht kann von etwa 0,5 bis etwa 5 nm betragen.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung sehen Gruppe III-Nitrid-HEMTs vor, die eine Gruppe III-Nitrid-basierte Kanalschicht und eine Gruppe III-Nitrid-basierte Sperrschicht an der Kanalschicht enthalten. Eine mehrschichtige Deckschicht ist an der Gruppe III-Nitrid-basierten Sperrschicht vorgesehen. Die mehrschichtige Deckschicht enthält eine AlGaN-Schicht an der Gruppe III-Nitrid-basierten Sperrschicht und eine AlN-Schicht an der AlGaN-Schicht und eine GaN-Schicht an der AlN-Schicht.
  • Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung kann die AlN-Schicht eine Dicke von etwa 1 nm aufweisen und die GaN-Schicht kann eine Dicke von etwa 2 nm aufweisen. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung weist der HEMT eine Sperre von mehr als etwa 3,0 V auf.
  • Verschiedene Kombinationen und/oder Unterkombinationen der Deckschichten, der Passivierungsschichten, der Schutzschichten und/oder Vergütungen der Passivierungsschichten können ebenfalls gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung vorgesehen sein.
  • Figurenliste
    • 1A und 1B sind schematische Querschnittsdarstellungen, die Transistoren mit einer Deckschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigen.
    • 2A und 2B sind schematische Querschnittsdarstellungen, die Transistoren mit einer Deckschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigen.
    • 3A und 3B sind schematische Querschnittsdarstellungen, die Graphit- und/oder amorphe BN-Passivierungsschichten gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigen.
    • 4A und 4B sind schematische Querschnittsdarstellungen, die SiC-Passivierungsschichten gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigen.
    • 5A und 5B sind schematische Querschnittsdarstellungen, die Transistoren mit einer Deckschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigen.
    • 6 ist eine schematische Querschnittsdarstellung, die Transistoren mit Ohmschen Kontakten an einer Schutzschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigt.
    • 7 ist eine schematische Querschnittsdarstellung, die Transistoren einschließlich einer Schutzschicht und einer Deckschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigt.
    • 8 ist eine schematische Querschnittsdarstellung, die Transistoren mit einer mehrschichtigen Deckschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigt.
    • 9 ist eine schematische Querschnittsdarstellung, die Transistoren mit einer mehrschichtigen Deckschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigt.
    • 10 ist ein Graph, der eine simulierte Leitungsbandkante und eine Elektronendichte als eine Funktion der Tiefe für Vorrichtungen mit einer AlGaN-Deckschicht gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigt.
    • 11 ist ein Graph, der eine simulierte Leitungsbandkante und eine Elektronendichte als eine Funktion der Tiefe für Vorrichtungen mit einer AlN-Deckschicht auf AlGaN gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigt.
    • 12 ist ein Graph, der eine simulierte Leitungsbandkante und eine Elektronendichte als eine Funktion der Tiefe für Vorrichtungen mit einer GaN/AlN-Deckschicht auf AlGaN gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung der Ausführungsbeispiele der Erfindung
  • Die vorliegende Erfindung wird nun nachfolgend unter Bezug auf beigefügten Zeichnungen vollständiger beschrieben, in denen Ausführungsbeispiele der Erfindung gezeigt werden. Diese Erfindung soll jedoch nicht als auf die hierin ausgeführten Ausführungsbeispiele eingeschränkt ausgelegt werden. Vielmehr sind diese Ausführungsbeispiele vorgesehen, so dass diese Offenbarung gründlich und vollständig ist, und dass sie den Umfang der Erfindung an die Fachleute vollständig vermittelt. In den Zeichnungen ist die Dicke der Schichten und der Regionen aus Gründen der Klarheit übertrieben. Gleiche Bezugszeichen betreffen durchgehend gleiche Elemente. So wie er hierin verwendet wird, umfasst der Begriff „und/oder“ irgendeine und alle Kombinationen von einem oder mehreren zugeordneten, aufgelisteten Posten.
  • Die hierin verwendete Terminologie dient nur dem Zweck der Beschreibung besonderer Ausführungsbeispiele und sie ist nicht vorgesehen, die Erfindung einzuschränken. Wenn hierin verwendet, sind die Singularformen „ein“, „eine“ und „der, die, das“ vorgesehen, auch die Pluralformen einzuschließen, solange der Zusammenhang nichts Gegenteiliges anzeigt. Es wird ferner verstanden, dass die Begriffe „weist auf“ und „aufweisend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein gemeinter Merkmale, ganzer Zahlen, Schritte, Vorgänge, Elemente und/oder Komponenten spezifiziert, aber nicht das Vorhandensein oder die Hinzufügung von einem oder mehreren anderen Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen, Komponenten oder Gruppen davon ausschließt.
  • Es wird verstanden, dass, wenn ein Element beispielsweise eine Schicht, eine Region oder ein Substrat als „an“ einem anderen Element zu sein oder als „auf“ ein anderes Element zu erstrecken bezeichnet wird, es direkt an dem anderen Element sein kann oder sich direkt darauf erstrecken kann oder dazwischen liegende Elemente können ebenfalls vorhanden sein. Im Gegensatz dazu, wenn ein Element als „direkt“ an einem anderen Element zu sein oder „direkt auf“ ein anderes Element zu erstrecken bezeichnet wird, dann sind keine dazwischen liegenden Elemente vorhanden. Es wird auch verstanden, dass, wenn ein Element als „verbunden“ oder „gekoppelt“ mit einem anderen Element bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder dass dazwischen liegende Elemente ebenfalls vorhanden sein können. Im Gegensatz dazu, wenn ein Element als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element bezeichnet wird, dann sind keine dazwischen liegenden Elemente vorhanden. Gleiche Bezugszeichen betreffen die Beschreibung durchgehend gleiche Elemente.
  • Es wird verstanden, dass, obwohl die Begriffe erster, zweiter etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte zu beschreiben, dann sollen diese Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte nicht durch diese Begriffe eingeschränkt sein. Somit könnte ein erstes Element, Komponente, Region, Schicht oder Abschnitt, welches unten diskutiert wird, als ein zweites Element, Komponente, Region, Schicht oder Abschnitt bezeichnet werden ohne die Lehre der vorliegenden Erfindung zu verlassen.
  • Weiterhin können relative Begriffe, beispielsweise „unteren“ oder „unten“ und „oberen“ oder „oben“ hierin verwendet werden, um die Beziehung von einem Element zu anderen Elementen zu beschreiben, wie es in den Figuren dargestellt ist. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, können Elemente, die als an der „unteren“ Seite von anderen Elementen beschreiben wurden, dann zu den „oberen“ Seiten der anderen Elemente ausgerichtet sein. Der beispielhafte Begriff „unteren“ kann deshalb beide Ausrichtungen „unteren“ und „oberen“ umfassen, in Abhängigkeit der Ausrichtung der Figur. Wenn die Vorrichtung in einer der Figuren umgedreht ist, würden in ähnlicher Weise Elemente, die als „unter“ oder „unterhalb“ von anderen Elementen beschrieben werden, dann „oberhalb“ der anderen Elemente ausgerichtet sein. Deshalb können die beispielhaften Begriffe „unter“ oder „unterhalb“ beide Ausrichtungen oben und unten umfassen. Weiterhin kann der Begriff „äußere“ verwendet werden, um eine Oberfläche und/oder Schicht zu bezeichnen, die am weitesten von einem Substrat entfernt ist.
  • Die Ausführungsbeispiele der vorliegenden Erfindung werden hierin unter Bezug auf die Querschnittsdarstellungen beschrieben, die schematische Darstellungen idealisierter Ausführungsbeispiele der vorliegenden Erfindung sind. Deshalb sind Variationen von den Formen der Darstellungen als ein Ergebnis von beispielsweise Herstelltechniken und/oder Toleranzen zu erwarten. Somit sollten die Ausführungsbeispiele der vorliegenden Erfindung nicht als eingeschränkt auf die besonderen Formen der Regionen ausgelegt werden, die hierin dargestellt sind, sondern sie schließen Abweichungen der Formen ein, die beispielsweise von der Herstellung herrühren. Beispielsweise kann eine geätzte Region, die als ein Rechteck dargestellt ist, zulaufende, gerundete oder gekrümmte Merkmale aufweisen. Somit sind die Regionen, die in den Figuren dargestellt sind, schematischer Natur und deren Formen sind nicht vorgesehen, die präzise Form einer Region einer Vorrichtung darzustellen, und sie sind nicht vorgesehen, den Umfang der vorliegenden Erfindung einzuschränken.
  • Soweit es nicht gegensätzlich definiert ist, haben alle hierin verwendeten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung, wie sie üblicherweise von Fachleuten der Technik verstanden wird, zu der die Erfindung gehört. Es wird ferner verstanden, dass Begriffe, beispielsweise diese, die in üblicherweise verwendeten Wörterbüchern definiert sind, derartig interpretiert werden sollen, als haben sie die Bedeutung, die mit ihrer Bedeutung in Zusammenhang mit der relevanten Technik übereinstimmt, und dass sie nicht in einem idealisierten oder übermäßig formalen Sinn interpretiert werden, soweit es hierin nicht ausdrücklich definiert ist.
  • Es wird auch von den Fachleuten anerkannt, dass Bezugnahmen auf eine Struktur oder auf ein Merkmal, das „benachbart“ zu einem anderen Merkmal angeordnet ist, Bereiche aufweisen können, die das benachbarte Merkmal überlappen oder darunter liegen.
  • Ausführungsbeispiele der vorliegenden Erfindung können insbesondere zur Anwendung in Nitrid-basierten Vorrichtungen, beispielsweise Gruppe III-Nitrid-basierte HEMTs, geeignet sein. Wie sie hierin verwendet wird, bezieht sich der Begriff „Gruppe III-Nitride“ auf solche Halbleiterverbindungen, die zwischen Stickstoff und den Elementen der Gruppe III des Periodensystems gebildet werden, üblicherweise Aluminium (AL), Gallium (Ga) und/oder Indium(In). Der Begriff bezieht sich auch auf ternäre und quaternäre Verbindungen, beispielsweise AlGaN und AlInGaN. Wie von den Fachleuten wohl verstanden wird, können sich Gruppe III-Elemente mit Stickstoff verbinden, um binäre (beispielsweise GaN), ternäre (beispielsweise AlGaN, AlInN) und quaternäre (beispielsweise AlInGaN) Verbindungen zu bilden. Diese Verbindungen haben empirische Formeln, in denen ein Mol Stickstoff mit einer Gesamtheit von einem Mol oder der Gruppe III-Elemente sich verbindet. Folglich werden Formeln, beispielsweise ALxGa1-xN, wobei 0≤x≤1 ist, oftmals verwendet, um sie zu beschreiben.
  • Strukturen und Techniken zum Herstellen GaN-basierter HEMTs sind aus US 6 316 793 B1 , US 2002 / 0 066 908 A1 , US 2002 /0 167 023 A1 , US 2006 / 0 006 435 A1 , US 2005 / 0 173 728 A1 , US 2006 / 0 019 435 A1 , US 2005 / 0 258 451 A1 , US 2005 / 0 258 450 A1 und US 2003 / 0 020 092 A1 bekannt.
  • Einige Ausführungsbeispiele der vorliegenden Erfindung sehen Nitrid-basierte HEMTs mit einer Deckschicht aus AlGaN vor, die eine höhere Konzentration von AlGaN beispielsweise an einer Oberfläche, die entfernt von der Gruppe III-Nitrid-basierten Sperrschicht ist, aufweist als andere Regionen von der AlGaN-Deckschicht. Somit dann die Vorrichtung eine Schicht mit einer hohen Konzentration von Al als eine äußere Oberfläche der Vorrichtung aufweisen. Eine derartige Schicht kann die Robustheit der Vorrichtung während der Verarbeitung und/oder eines Betriebs der Vorrichtung gegenüber einer herkömmlichen Vorrichtung verbessern, die eine gleichmäßige Al-Konzentration oder eine reduzierte Al-Konzentration an ihren äußeren Oberflächen enthält. Beispielsweise kann die gesteigerte Al-Konzentration an der Oberfläche unempfindlich für ein Ätzen oder andere chemische Reaktionen bei höheren Temperaturen sein aufgrund der stärkeren Al-N-Bindungen verglichen mit Ga-N-Bindungen.
  • Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung werden Nitrid-basierte HEMTs mit einer AlN-Deckschicht an der Gruppe III-Nitrid-basierten Sperrschicht bereitgestellt. Somit kann die Vorrichtung eine Schicht mit einer hohen Konzentration von Al als eine äußere Oberfläche der Vorrichtung aufweisen, was, wie vorstehend diskutiert wurde, die Robustheit der Vorrichtung währen der Verarbeitung und/oder des Betriebes der Vorrichtung gegenüber einer herkömmlichen Vorrichtung verbessert.
  • In weiteren Ausführungsbeispielen der vorliegenden Erfindung ist die äußere Oberfläche der Deckschicht einer Nitrid-basierten HEMT mit p-Typ-, n-Typ- oder Deep-Level-Dotierungen dotiert, so dass die Deckschicht eine höhere Konzentration an Dotierungen an einer Oberfläche der Deckschicht, die von der Gruppe III-Nitrid-basierten Sperrschicht entfernt ist, als andere Regionen der Deckschicht aufweist. Die Deckschicht kann eine GaN-basierte Deckschicht sein. Die Dotierungen an der äußeren Oberfläche der Vorrichtung können Versetzungen in der Deckschicht aufheben und dadurch einen Gateleckstrom entlang der Versetzungen reduzieren. Die Dotierung kann unterschiedliche Eigenschaften aufweisen, wenn sie sich an einer Versetzung befindet, als wenn wie sich in einem Stapelkristall (bulk crystal) befindet. Beispielsweise kann eine schwache Dotierung im Stapelkristall die Eigenschaften von Deep-Level-Dotierungen aufweisen, wenn sie sich an einer Versetzung befindet. Somit beziehen sich Bezugnahmen auf p-Typ-, N-Typ- oder Deep-Level-Dotierungen auf Eigenschaften der Dotierungen in dem Stapelkristall als an einer Versetzung. Dies kann insbesondere wahr sein in dem Fall von p-Typ- oder Deep-Level-Dotierungen.
  • Weitere Ausführungsbeispiele der vorliegenden Erfindung stellen eine Graphit- und/oder amorphe BN-Passivierungsschicht für Halbleitervorrichtungen mit einer breiten Bandlücke bereit. Wie es hierin verwendet wird, beziehen sich Halbleitervorrichtungen mit einer breiten Bandlücke auf Vorrichtungen, die ein Halbleitermaterial mit einer Bandlücke von mehr als 2,5 eV enthalten.
  • Graphit- und/oder amorphes BN kann insbesondere gut zur Anwendung bei GaN-basierten Vorrichtungen geeignet sein, weil B zu Al, Ga und In isovalent ist und N in beiden Materialien vorhanden ist. Somit sind weder B noch N Dotierungen in GaN-basierten Strukturen. Im Gegensatz dazu ist Si eine Dotierung in GaN. Somit kann die Bildung einer Graphit- und/oder amorphen BN-Passivierungsschicht die Wahrscheinlichkeit von unerwünschtem Dotieren einer GaN-Schicht aus Si-Wanderung reduzieren. Weiterhin kann die Graphit- und/oder amorphe BN-Passivierungsschicht ein verringertes Fangstellenniveau, unterschiedliche Fangstellenenergien, unterschiedliche Ätzempfindlichkeit und/oder ein verbessertes Vergütungsverhalten aufweisen verglichen mit herkömmlichen Passivierungsmaterialien, beispielsweise mit SiN oder SiOx.
  • Weitere Ausführungsbeispiele der vorliegenden Erfindung stellen eine SiC-Passivierungsschicht für Gruppe III-Nitrid-Vorrichtungen bereit. Die SiC-Passivierungsschicht kann ein verringertes Fangstellenniveau, unterschiedliche Fangstellenenergien, unterschiedliche Ätzempfindlichkeit und/oder ein verbessertes Vergütungsverhalten aufweisen verglichen mit herkömmlichen Passivierungsmaterialien, beispielsweise mit SiN oder SiOx. Bezugnahmen auf SiN, SiON, SiOx, MgN oder dergleichen beziehen sich auf stöchiometrische und/oder nicht-stöchiometrische Materialien.
  • Beispielhafte Vorrichtungen gemäß einiger Ausführungsbeispiele der vorliegenden Erfindung sind schematisch in den 1A bis 12 dargestellt. Obwohl Ausführungsbeispiele der vorliegenden Erfindung hierin unter Bezug auf eine vertiefte Gatestruktur oder eine nicht-vertiefte Gatestruktur beschrieben werden, können somit andere Ausführungsformen der vorliegenden Erfindung eine Gatevertiefung enthalten oder nicht enthalten. Folglich sollen Ausführungsbeispiele der vorliegenden Erfindung nicht als auf die besonderen, beispielhaften Ausführungsbeispiele eingeschränkt verstanden werden, die hierin beschrieben werden, sondern sie können jegliche geeignete Struktur mit einer Deckschicht und/oder einer Passivierungsschicht enthalten, wie sie hierin beschrieben wird.
  • Sich nun den 1A und 1B zuwendend, ist ein Substrat 10 vorgesehen, an dem Nitrid-basierte Vorrichtungen ausgebildet sein können. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung kann das Substrat 10 ein halb-isolierendes Siliziumkarbid-(SiC)-Substrat sein, das beispielsweise ein 4H-Polytyp von SiC sein kann. Andere Kandidatenpolytypen von Siliziumkarbid enthalten die 3C, 6H und 15R Polytypen. Der Begriff „halb-isolierend“ wird eher beschreibend verwendet als in einem absoluten Sinn. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung, weist der Siliziumkarbid-Stapelkristall einen spezifischen Widerstand gleich oder größer als etwa 1 × 105 Ωcm bei Raumtemperatur auf.
  • Optional können Puffer-, Keimbildungs- und/oder Übergangsschichten (nicht gezeigt) an dem Substrat 10 vorgesehen werden. Beispielsweise kann eine A1N-Pufferschicht bereitgestellt werden, um einen geeigneten Kristallstrukturübergang zwischen dem Siliziumkarbid-Substrat und dem Übrigen der Vorrichtung bereitzustellen. Zusätzlich können Übergangsschichten zum Spannungsausgleich bereitgestellt werden, wie sie aus der US 2003 / 0 102 482 A1 oder aus der US 2004 / 0 012 015 A1 bekannt sind.
  • Geeignete SiC-Substrate werden beispielsweise von Cree Inc. In Durham, N.C. hergestellt, die die Bevollmächtigten der vorliegenden Erfindung sind, und Verfahren zur Herstellung werden beispielsweise in US 3 486 E , US 5 200 022 A und US 6 218 680 B1 beschrieben sind. wurden Techniken zum epitaxialen Wachstum von Gruppe III-Nitriden beispielsweise in US 5 210 051 A , US 5 393 993 A , US 5 523 589 A und US 5 592 501 A beschrieben sind.
  • Obwohl Siliziumkarbid als ein Substratmaterial verwendet werden kann, können Ausführungsbeispiele der vorliegenden Erfindung jegliches geeignete Substratmaterial verwenden, beispielsweise Saphir, Aluminiumnitrid, Aluminiumgalliumnitrid, Galliumnitrid, Silizium, GaAs, LGO, ZnO, LAO, InP, und dergleichen. Bei einigen Ausführungsbeispielen kann auch eine geeignete Pufferschicht ausgebildet sein.
  • Zurückgehend zu den 1A und 1B ist eine Kanalschicht 20 an dem Substrat 10 vorgesehen. Die Kanalschicht 20 kann an dem Substrat 10 durch Verwenden von Gruppe III-Nitrid-basierten Sperrschichten, Übergansschichten und/oder Keimbildungsschichten abgeschieden werden, wie vorstehend beschrieben wurde. Die Kanalschicht 20 kann unter Druckspannung stehen. Weiterhin können die Kanalschicht und/oder die Puffer-, Keimbildungs- und/oder Übergangsschichten durch MOCVD durch andere Techniken abgeschieden werden, die Fachleuten bekannt sind, beispielsweise MBE oder HVPE.
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist die Kanalschicht 20 ein Gruppe III-Nitrid, beispielsweise AlxGa1-xN, wobei 0 ≤ x ≤ 1 ist, das derart vorgesehen ist, dass die Energie der Leitungsbandkante der Kanalschicht 20 geringer ist als die Energie der Leitungsbandkante der Gruppe III-Nitrid-basierten Sperrschicht 22 an der Schnittstelle zwischen den Kanal- und Gruppe III-Nitrid-basierten Sperrschichten. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung zeigt x = 0 an, dass die Kanalschicht 20 GaN ist. Die Kanalschicht 20 kann undotiert („unerwüscht dotiert“) sein und sie kann bis zu einer Dicke von mehr als etwa 2 nm angewachsen sein. Die Kanalschicht 20 kann auch eine mehrschichtige Struktur aufweisen, beispielsweise ein Übergitter bzw. Superlattice oder Kombinationen von GaN, AlGaN oder dergleichen.
  • Eine Gruppe III-Nitrid-basierte Sperrschicht 22 ist an der Kanalschicht 20 vorgesehen. Die Kanalschicht 20 kann eine Bandlücke aufweisen, die geringer als die Bandlücke der Gruppe III-Nitrid-basierten Sperrschicht 22 ist, und die Kanalschicht 20 kann eine größere Elektronenaffinität als die Gruppe III-Nitrid-basierte Sperrschicht 22 aufweisen. Die Gruppe III-Nitrid-basierte Sperrschicht 22 kann auf der Kanalschicht abgeschieden sein. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist die Gruppe III-Nitrid-basierte Sperrschicht 22 AlN, AlInN, AlGaN oder AlInGaN mit einer Dicke zwischen etwa 0,1 nm und etwa 40 nm.
  • Beispiele von Schichten gemäß bestimmter Ausführungsbeispiele der vorliegenden Erfindung werden in der US 2002 / 0 167 023 A1 beschrieben.
  • Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist die Gruppe III-Nitrid-basierte Sperrschicht 22 dick genug und weist eine ausreichend hohe Al Zusammensetzung und Dotierung auf, um eine signifikante Trägerkonzentration an der Schnittstelle zwischen der Kanalschicht 20 und der Gruppe III-Nitrid-basierten Sperrschicht 22 durch Polarisierungseffekte zu induzieren. Auch sollte die Gruppe III-Nitrid-basierte Sperrschicht 22 dick genug sein, um eine Streuung von Elektronen in dem Kanal aufgrund ionisierter Verunreinigungen oder Fehlstellen zu reduzieren oder zu minimieren, die an der Schnittstelle zwischen der Gruppe III-Nitrid-basierten Sperrschicht 22 und der Deckschicht 24 abgeschieden wurden.
  • Die Gruppe III-Nitrid-basierte Sperrschicht 22 kann ein Gruppe III-Nitrid sein und eine Bandlücke aufweisen, die größer als die der Kanalschicht 20 ist, und sie kann eine geringere Elektronenaffinität als die Kanalschicht 20 aufweisen. Folglich ist bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung die Gruppe III-Nitrid-basierte Sperrschicht 22 AlGaN, AInGaN und/oder AlN oder Kombinationen von Schichten davon. Die Gruppe III-Nitrid-basierte Sperrschicht 22 kann beispielsweise von etwa 0,1 nm bis etwa 40 nm dick sein, aber sie ist nicht so dick, dass sie ein Reißen oder eine wesentliche Fehlstellenbildung darin bewirkt. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist die Gruppe III-Nitrid-basierte Sperrschicht undotiert oder dotiert mit einer n-Typ-Dotierung bis zu einer Konzentration von weniger als etwa 1019 cm-3. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist die Gruppe III-Nitrid-basierte Sperrschicht AlxGa1-xN, wobei 0 ≤ x ≤ 1 ist. Bei bestimmten Ausführungsbeispielen beträgt die Aluminiumkonzentration etwa 25 %. Bei anderen Ausführungsbeispielen der vorliegenden Erfindung weist jedoch die Gruppe III-Nitrid-basierte Sperrschicht 22 AlGaN mit einer Aluminiumkonzentration zwischen etwa 5 % und etwa 100 % auf. Bei spezifischen Ausführungsbeispielen der vorliegenden Erfindung beträgt die Aluminiumkonzentration mehr als 10 %.
  • 1A zeigt auch eine Deckschicht 24 an der Gruppe III-Nitrid-basierten Sperrschicht 22 mit einem Gate 32 in einer Vertiefung 36 durch die Deckschicht 24. 1B zeigt auch eine Deckschicht 24' an der Gruppe III-Nitrid-basierten Sperrschicht 22 mit einem Gate 32 an der Deckschicht 24'. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist die Deckschicht 24, 24' eine ungleichmäßig zusammengesetzte AlGaN-Schicht. Die Deckschicht 24, 24' bringt die obere (äußere) Fläche der Vorrichtung physikalisch fort von dem Kanal, was den Effekt der Oberfläche reduzieren kann. Die Deckschicht 24, 24' kann eine Decke sein, die an der Gruppe III-Nitrid-basierten Sperrschicht 22 gebildet ist, und sie kann epitaxial gewachsen und/oder durch Abscheidung gebildet sein. Üblicherweise kann die Deckschicht 24, 24' eine Dicke von etwa 2 nm bis etwa 500 nm aufweisen.
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann die Deckschicht 24, 24' eine gestufte AlGaN-Schicht sein. Die Deckschicht 24, 24' weist eine äußere Oberfläche 25 auf, die von der Gruppe III-Nitrid-basierten Sperrschicht 22 entfernt ist, wobei die Menge von Al in der zu der Oberfläche benachbarten Deckschicht 24, 24' größer als die Menge an Al in der Deckschicht 24, 24' in einer inneren Region der Deckschicht 24, 24' ist. Beispielsweise kann die Deckschicht 24, 24' eine erste Menge an Al an der Oberfläche 25 und eine zweite Menge an Aluminium in einer inneren Region der Deckschicht 24, 24' aufweisen, wobei die erste Menge größer als die zweite Menge ist. Die Deckschicht 24, 24' kann auch eine dritte Menge an Aluminium an der Schnittstelle zwischen der Deckschicht 24,24' und der Gruppe III-Nitrid-basierten Sperrschicht 22 aufweisen. Die dritte Menge kann größer, geringer oder gleich wie die erste Menge sein. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung enthält die AlGaN-Deckschicht 24, 24' eine erste Region von AlxGa1-xN an der Oberfläche 25, wobei x ≤ 1 ist, und eine zweite Region von AlyGa1-yN in einer inneren Region der Deckschicht 24, 24', wobei y < x ist. Bei einigen Ausführungsbeispielen ist x von etwa 0,3 bis etwa 1. Bei weiteren Ausführungsbeispielen ist y von etwa 0 bis etwa 0,9. Bei bestimmten Ausführungsbeispielen enthält die AlGaN-Schicht eine dritte Region von AlzGa1-zN an der Schnittstelle zwischen der Gruppe III-Nitrid-basierten Sperrschicht 22 und der Deckschicht 24, 24', wobei z ≤ 1 und z ≠ y. Weiterhin kann z größer als y sein. Beispielsweise kann bei einigen Ausführungsbeispielen der vorliegenden Erfindung eine AlN-Schicht als die Gruppe III-Nitrid-basierte Sperrschicht oder als ein Teil der Deckschicht benachbart zu der Gruppe III-Nitrid-basierten Sperrschicht vorgesehen sein. In einem derartigen Fall kann die Deckschicht 24, 24' eine gestufte Al-Konzentration von z nach y und von y nach x enthalten. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung, die ein Gate vertieft durch die Deckschicht 24 aufweist, erstreckt sich die höhere Konzentration von Al in die Deckschicht von etwa 3 nm bis etwa 100 nm. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung, die ein Gate an der Deckschicht 24' aufweist, erstreckt sich die höhere Konzentration in die Deckschicht von etwa 0,25 nm bis etwa 10 nm.
  • Die Deckschicht 24, 24' kann durch herkömmliche epitaxiale Wachstumstechniken bereitgestellt werden, wobei eine höhere Al-Konzentration während des Abschließens des Wachstums der Deckschicht 24, 24' vorgesehen ist. Somit kann beispielsweise die Deckschicht 24, 24' durch ein MOCVD-Wachstum mit einer Steigerung der Al-Quelle kurz vor und während des Wachstumsabschluss bereitgestellt werden.
  • Wie in den 1A und 1 B weiter dargestellt ist, sind Ohmsche Kontakte 30 an der Gruppe III-Nitrid-basierten Sperrschicht 22 vorgesehen. Eine gemusterte Maske und ein Ätzprozess können verwendet werden, um die darunterliegende Gruppe III-Nitrid-basierte Sperrschicht 22 freizulegen. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann das Ätzen ein schwaches Schädigungsätzen sein. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist das Ätzen ein Nassätzen mit einer starken Base, beispielsweise KOH mit UV-Beleuchtung. Bei anderen Ausführungsbeispielen ist das Ätzen ein Trockenätzen. Beispiele für schwache Schädigungsätztechniken für Gruppe III-Nitride schließen andere Ätztechniken ein als reaktives Ionenätzen, beispielsweise induktiv gekoppeltes Plasma unter Verwendung von Cl2, BCl3, CCl2F2 und/oder andere chlorierte Arten oder Elektroncyclotronresonanz (ECR) und/oder abströmendes Plasmaätzen ohne DC-Komponente zu dem Plasma. Wie es weiter in den 1A und 1B gezeigt ist, ist ein Ohmsches Metall gemustert vorgesehen, um Ohmsche Kontaktmaterialmuster bereit zu stellen, die die Ohmschen Kontakte 30 bereitstellen, wenn sie angelassen sind. Obwohl in den 1A und 1B vertieft dargestellt, müssen bei einigen Ausführungsbeispielen der vorliegenden Erfindung die Ohmschen Kontakte 30 nicht vertieft sein.
  • Wie in 1A gezeigt ist, kann eine Gatevertiefung durch die Deckschicht 24 vorgesehen werden, um einen Teil der Gruppe III-Nitrid-basierten Sperrschicht 22 frei zu stellen. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist die Vertiefung 36 derart ausgebildet, dass sie sich in die Gruppe III-Nitrid-basierte Sperrschicht 22 erstreckt. Die Vertiefung 36 kann in die Gruppe III-Nitrid-basierte Sperrschicht 22 sich erstrecken, beispielsweise um Performanceeigenschaften der Vorrichtung einzustellen, beispielsweise eine Schwellenspannung, Frequenzperformance etc. Die Vertiefung kann unter Verwendung einer Maske und eines Ätzprozesses gebildet werden, die vorstehend beschrieben wurden. Bei bestimmten Ausführungsbeispielen, bei denen die Ohmschen Kontakte 30 Source- und Drainkontakte bereitstellen, kann die Vertiefung zwischen den Source- und Drainkontakten versetzt sein, so dass die Vertiefung, und folglich der Gatekontakt 32, näher an dem Sourcekontakt als an dem Drainkontakt ist.
  • Ein Gatekontakt 32 ist in der Vertiefung gebildet und kontaktiert den freigesetzten Bereich der Gruppe III-Nitrid-basierten Sperrschicht 22. Der Gatekontakt kann ein „T“-Gate sein, wie in 1A gezeigt ist, und er kann unter Verwendung herkömmlicher Herstelltechniken hergestellt sein.
  • Der Gatekontakt 32 kann auch an der Deckschicht 24' gebildet sein, wie es in 1B gezeigt ist, und er kann unter Verwendung herkömmlicher Herstelltechniken hergestellt sein. Geeignete Gatematerialien können von der Zusammensetzung der Gruppe III-Nitrid-basierten Sperrschicht abhängig sein, bei bestimmten Ausführungsbeispielen können jedoch herkömmliche Materialien verwendet werden, die geeignet sind, einen Schottkykontakt zu einem Nitrid-basierten Halbleitermaterial herzustellen, beispielsweise Ni, Pt, NiSix, Cu, Pd, Cr, W und/oder WSiN.
  • Eine herkömmliche Passivierungsschicht oder eine BN-Passivierungsschicht, wie sie nachfolgend beschrieben wird, kann an den Strukturen 1A und 1B vorgesehen sein. Beispielsweise eine SiN-Schicht und, bei einigen Ausführungsbeispielen, eine extrem dünne SiN-Schicht kann in situ ausgebildet sein. Eine MgN-Passivierungsschicht kann auch verwendet werden, beispielsweise in der US 6 498 111 B1 beschrieben. Optional kann ein Vergüten der Struktur einschließlich der Passivierungsschicht in einer Sauerstoffumgebung ausgeführt werden, um Wasserstoff aus der Schicht zu entfernen und die Oberflächenzustände zu ändern und/oder Sauerstoff zu der Oberfläche hinzu zu fügen. Wenn ein Sauerstoffvergüten ausgeführt wird, kann das Vergüten in der Weise ausgeführt werden, um die Schicht zwischen der Passivierungsschicht und der darunter liegenden Gruppe III-Nitrid-Schicht nicht signifikant zu oxidieren. Beispielsweise kann bei einigen Ausführungsbeispielen der vorliegenden Erfindung das Vergüten bei einer Temperatur von etwa 100°C bis etwa 1000°C und für eine Zeitdauer von etwa 10 Sekunden bis etwa 1 Stunde ausgeführt werden. Die Sauerstoff enthaltende Umgebung kann nur Sauerstoff, Sauerstoff in N2, Sauerstoff in einem anderen Inertgas, beispielsweise Argon, Sauerstoff in trockener Luft, CO, CO2, NO, NO2 oder Ozon sein. Die Gase, die verwendet werden, um die Sauerstoff enthaltene Umgebung bereit zu stellen, kann frei von Wasserstoff sein, um keinen Wasserstoff in die Passivierungsschicht einzubringen. Alternativ oder zusätzlich kann ein Vergüten in D2 oder D2O durchgeführt werden.
  • Transistoren gemäß den Ausführungsbeispielen der vorliegenden Erfindung können unter Verwendung von beispielsweise solchen Techniken hergestellt werden, die in den Patentanmeldungen und Patenten durch Bezugnahme diskutiert wurden, einschließlich beispielsweise in der US 2005 / 0 258 451 A1 und in der US 2006 / 0 019 435 A1 beschrieben. 2A und 2B zeigen superschnelle Transistoren (high electron mobility transistors) mit einer Deckschicht 34, 34' gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung. Das Substrat 10, die Kanalschicht 20, die Gruppe III-Nitrid-basierte Sperrschicht 22, die Ohmschen Kontakte 30 und der Gatekontakt 32 können vorgesehen sein, wie es vorstehend unter Bezug auf die 1A und 1B beschrieben wurde. Wie in den 2A und 2B zu sehen ist, enthält die Deckschicht 34, 34' eine dotierte Region 40 an oder nahe der äußeren Oberfläche. Die Deckschicht 34, 34' kann eine GaN-basierte Deckschicht sein, beispielsweise eine GaN-Schicht und/oder eine AlGaN-Schicht, die beispielsweise in den hierin durch Bezugnahme eingeschlossenen Patenten und Patentanmeldungen beschrieben werden. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist die dotierte Region 40 mit einer p-Typ-Dotierung, beispielsweise Mg, Be, Zn, Ca und/oder C, dotiert. Bei anderen Ausführungsbeispielen der vorliegenden Erfindung ist die dotierte Region 40 mit einer n-Typ-Dotierung, beispielsweise Si, Ge und/oder O, dotiert. Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung ist die dotierte Region 40 mit einer Deep-Level-Dotierung, beispielsweise Fe, C, V, Cr, Mn, Ni und/oder Co, dotiert. Die Dotierung kann in die Deckschicht 34 während der Abscheidung oder des Wachstums der Deckschicht 34, 34' eingebracht sein oder sie kann anschließend implantiert sein, beispielsweise unter Verwendung von Ionenimplantation. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung weist die Deckschicht 34 eine Dotierung auf, die überall in der Deckschicht 34, 34' eingebracht ist. In einem solchen Fall, kann die dotierte Region 40 durch eine Region mit erhöhter Konzentration der Dotierung über die Konzentration der Dotierung der übrigen Deckschicht 34, 34' vorgesehen sein. Techniken zum Mitdotieren von Gruppe III-Nitridmaterialien werden beispielsweise in der US 2005 / 0 145 874 A1 beschrieben.
  • Bei Ausführungsbeispielen der vorliegenden Erfindung, bei denen die Dotierungen n-Typ-Dotierungen sind, können die n-Typ-Dotierungen Si, Ge oder O sein. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ohne eine Gatevertiefung erstreckt sich die dotierte Region 40 in die Deckschicht 34 von etwa 0,25 nm bis etwa 5 nm. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einer Gatevertiefung erstreckt sich die dotierte Region 40 in die Deckschicht 34' von etwa 2 nm bis etwa 500 nm. Mit n-Typ-Dotierungen kann die dotierte Region 40 bei Ausführungsbeispielen ohne eine Gatevertiefung eine Konzentration der Dotierung von etwa 1018 bis etwa 1021 cm-3 vorsehen und sie kann schwer dotiert sein mit 1021 cm-3, wenn eine Gatevertiefung vorgesehen ist. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die dotierte Region 40 eine oder mehrerer Delta-dotierte Regionen an oder nahe der Oberfläche der Deckschicht 34, 34' sein und sie kann beispielsweise eine Konzentration der Dotierung von etwa 1011 bis etwa 1015 cm-2 aufweisen. Wie es hierin verwendet wird, ist eine Delta-dotierte Region an der Oberfläche, wenn sie innerhalb von etwa 0,5 nm von der Oberfläche ist, und sie ist nahe der Oberfläche, wenn sie innerhalb von etwa 5 nm von der Oberfläche ist. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ist die Dotierung O, das sich in die Deckschicht 34, 34' um etwa 2 nm erstreckt. N-Type-Dotierungen können verwendet werden, um die Kanalschicht von den Oberflächenzuständen abzuschirmen und das Oberflächenenergieniveau auf einem vorhersagbaren und gewünschten Niveau festzuheften, um Einfangeffekte zu reduzieren und/oder zu minimieren. Das Niveau der Dotierung sollte genügend hoch sein, wie der zu dominierende „Oberflächenzustand“ bei den Ausführungsbeispielen ohne einem vertieften Gate, aber nicht so hoch, um übermäßige Leckstromwege bereitzustellen.
  • Bei anderen Ausführungsbeispielen ist die dotierte Region 40 eine Region, die mit p-Typ-Dotierungen dotiert ist. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ohne eine Gatevertiefung erstreckt sich die dotierte Region 40 in die Deckschicht 34 von etwa 0,25 nm bis etwa 10 nm. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einer Gatevertiefung erstreckt sich die dotierte Region 40 in die Deckschicht 34' von etwa 3 nm bis etwa 500 nm. Mit p-Typ-Dotierungen kann die dotierte Region 40 eine Konzentration der Dotierung von etwa 1016 bis etwa 1022 cm-3 vorsehen. Die p-Typ-Dotierung kann Mg, Be, Zn, Ca und/oder C sein. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die dotierte Region 40 eine oder mehrere Delta-dotierte Regionen an oder nahe der Oberfläche der Deckschicht 34, 34' sein und sie kann beispielsweise eine Konzentration der Dotierung von etwa 1011 bis etwa 1015 cm-2 aufweisen. P-Type-Dotierungen können verwendet werden, um die Kanalschicht von den Oberflächenzuständen abzuschirmen und das Oberflächenenergieniveau auf einem vorhersagbaren und gewünschten Niveau festzuheften, um Einfangeffekte zu reduzieren und/oder zu minimieren. Das Niveau der Dotierung sollte genügend hoch sein, um einen Leckstrom in den Ausführungsbeispielen ohne ein vertieftes Gate und den dominanten „Oberflächenzustand“ zu reduzieren, aber nicht so hoch, um Einfangstellen oder Leckwege bereit zu stellen, in dem es eine leitfähige Schicht wird. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einem vertieften Gate, wie es beispielsweise in 2B gezeigt ist, kann, wenn eine isolierende Schicht, beispielsweise eine SiN-Schicht oder eine Lücke, zwischen der Deckschicht 34' und dem Gatekontakt 32 vorgesehen ist, ein hohes Niveau von p-Typ-Dotierungen derart vorgesehen sein, dass die Deckschicht 34' als eine leitfähige Schicht vorgesehen sein kann.
  • Weiterhin kann bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung die dotierte Region 40 mit p-Typ-Dotierungen dotiert sein, um einen p-n-Übergang zwischen der dotierten Region und der Deckschicht 34 vorzusehen, und der Gatekontakt 32 ist direkt an der dotierten Region 40 vorgesehen, um ein Übergangs-HEMT (JHEMT) bereit zu stellen. In einem solchen Fall würde die dotierte Region 40 sich nicht zu den Ohmeschen Kontakten 30 erstrecken, die von der dotierten Region 40 mittels einer isolierenden Region isoliert sein können, beispielsweise einer SiN-Schicht oder einer Lücke.
  • Bei noch weiteren Ausführungsbeispielen ist die dotierte Region 40 eine Region, die mit Deep-Level-Dotierungen dotiert ist. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ohne eine Gatevertiefung erstreckt sich die dotierte Region 40 in die Deckschicht 34 von etwa 0,25 nm bis etwa 10 nm. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einer Gatevertiefung erstreckt sich die dotierte Region 40 in die Deckschicht 34' von etwa 3 nm bis etwa 500 nm. Mit Deep-Level-Dotierungen kann die dotierte Region 40 eine Konzentration der Dotierung von etwa 1016 bis etwa 1022 cm-3 vorsehen. Die Deep-Level-Dotierungen können Fe, C, V, Cr, Mn, Ni, Co oder andere seltene Erdenelemente sein. Deep-Level-Dotierungen können verwendet werden, um die Kanalschicht von den Oberflächenzuständen abzuschirmen und das Oberflächenenergieniveau auf einem vorhersagbaren und gewünschten Niveau festzuheften, um Einfangeffekte zu reduzieren und/oder zu minimieren und Leckströme zu reduzieren. Das Niveau der Dotierung sollte genügend hoch sein, um einen Leckstrom in den Ausführungsbeispielen ohne ein vertieftes Gate und den dominanten „Oberflächenzustand“ zu reduzieren, aber nicht so hoch, um ein signifikantes Einfangen zu bewirken.
  • 3A und 3B zeigen elektronische Vorrichtungen, die eine Graphit- und/oder amorphe BN-Passivierungsschicht gemäß einiger Ausführungsbeispiele der vorliegenden Erfindung einschließen. Das Substrat 10, die Kanalschicht 20, die Gruppe III-Nitrid-basierte Sperrschicht 22, die Deckschicht 24, die Ohmeschen Kontakte 30 und der Gatekontakt 32 können bereitgestellt sein, wie es vorstehend unter Bezug auf die 1A, 1B und/oder 2A, 2B diskutiert wurde. Wie ferner in den 3A und 3B gezeigt wird, ist eine Graphit- und/oder amorphe BN-Passivierungsschicht 100, 100' an freigelegten Oberflächen der Vorrichtung vorgesehen. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ist die Graphit-BN-Passivierungsschicht 100, 100' keine Einkristallschicht. Die Graphit- und/oder amorphe BN-Passivierungsschicht 100, 100' kann als eine Einkristallschicht vorgesehen sein oder sie kann mehrschichtig sein oder es können Schichten aus anderen Materialien, beispielsweise SiN oder SiOx, eingearbeitet sein. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die Graphit- oder amorphe BN-Passivierungsschicht 100, wenn das Gate durch die BN-Passivierungsschicht 100 vertieft ist, eine Dicke von etwa 0,3 nm bis etwa 1 µm aufweisen. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die Graphit- oder amorphe BN-Passivierungsschicht 100', wenn das Gate nicht durch die BN-Passivierungsschicht 100' vertieft ist, eine Dicke von etwa 0,2 nm bis etwa 10 nm aufweisen. Somit ist bei den in 3B gezeigten Ausführungsbeispielen ein MISHEMT vorgesehen. Weiterhin kann, wie vorstehend diskutiert wurde, das Gate in die oder durch die Deckschicht 24 vertieft sein, wie es beispielsweise in den 1A und 2B gezeigt ist, und die BN-Passivierungsschicht 100, 100' kann sich in die Deckschicht 24, in die Vertiefung und auf die Gruppe III-Nitrid-basierte Sperrschicht 22 erstrecken oder sie kann an dem Gatekontakt 32 enden. Somit kann bei einigen Ausführungsbeispielen der vorliegenden Erfindung ein MISHEMT mit einem vertieften Gate vorgesehen sein.
  • Techniken zum Bilden von Graphit- und/oder amorphen BN, beispielsweise MOCVD, sind Fachleuten bekannt und müssen deshalb hier nicht weiter beschrieben werden. Beispielsweise kann eine BN-Schicht durch Fließen von TEB und NH3 in einem Trägergas gebildet werden. Die Bildung der Graphit- und/oder amorphen BN-Passivierungsschicht 100 sollte jedoch bei Temperaturen unterhalb der Zersetzungstemperatur der darunter liegenden Struktur ausgeführt werden, auf der die Passivierungsschicht 100 gebildet wird. Beispielsweise für eine GaN-basierte Struktur, sollte somit die Graphit- und/oder amorphe BN-Passivierungsschicht 100 bei Temperaturen von weniger als etwa 1100°C und bei einigen Ausführungsbeispielen bei weniger als etwa 950°C ausgeführt werden. Bei einigen Ausführungsbeispielen kann die Passivierungsschicht 100 anschließend angelassen bzw. vergütet werden, wir vorstehend beschrieben wurde.
  • 4A und 4B zeigen elektronische Vorrichtungen, die eine SiC-Passivierungsschicht gemäß einiger Ausführungsbeispiele der vorliegenden Erfindung einschließen. Das Substrat 10, die Kanalschicht 20, die Gruppe III-Nitrid-basierte Sperrschicht 22, die Deckschicht 24, die Ohmeschen Kontakte 30 und der Gatekontakt 32 können bereitgestellt sein, wie es vorstehend unter Bezug auf die 1A, 1B und/oder 2A, 2B diskutiert wurde. Wie ferner in den 4A und 4B gezeigt wird, ist eine SiC-Passivierungsschicht 110, 110' an freigelegten Oberflächen der Vorrichtung vorgesehen. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung ist die SiC-Passivierungsschicht 100, 100' keine Einkristallschicht. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist die SiC-Passivierungsschicht 110, 110' eine isolierendes oder p-Typ SiC. Wenn die SiC-Passivierungsschicht 110, 110' p-Typ SiC ist, kann eine isolierende Region, beispielsweise eine SiN-Schicht oder eine Lücke, zwischen der SiC-Passivierungsschicht 110, 110' und den Ohmschen Kontakten 30 vorgesehen sein. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist die SiC-Passivierungsschicht 3C-SiC, da 3C-SiC auf (0001) Hexagonalmaterialien auf der Achse in einem Niedertemperaturprozess gebildet werden kann. Die SiC-Passivierungsschicht 110, 110' kann als eine Einkristallschicht vorgesehen sein oder sie kann mehrschichtig sein oder es können Schichten aus anderen Materialien, beispielsweise SiN oder SiOx, eingearbeitet sein. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die SiC-Passivierungsschicht 110, wenn das Gate durch die SiC-Passivierungsschicht 110 vertieft ist, eine Dicke von etwa 0,3 nm bis etwa 1 µm aufweisen. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung kann die SiC-Passivierungsschicht 110', wenn das Gate nicht durch die SiC-Passivierungsschicht 110' vertieft ist, eine Dicke von etwa 0,2 nm bis etwa 10 nm aufweisen. Somit ist bei den in 4B gezeigten Ausführungsbeispielen ein MISHEMT vorgesehen. Weiterhin kann, wie vorstehend diskutiert wurde, das Gate in die oder durch die Deckschicht 24 vertieft sein, wie es beispielsweise in den 1A und 2B gezeigt ist, und die SiC-Passivierungsschicht 110, 110' kann sich in die Deckschicht 24, in die Vertiefung und auf die Gruppe III-Nitrid-basierte Sperrschicht 22 erstrecken oder sie kann an dem Gatekontakt 32 enden.
  • Somit kann bei einigen Ausführungsbeispielen der vorliegenden Erfindung ein MISHEMT mit einem vertieften Gate vorgesehen sein.
  • Techniken zum Bilden von SiC-Schichten sind Fachleuten bekannt und müssen deshalb hier nicht weiter beschrieben werden. Die Bildung der SiC-Passivierungsschicht 110 sollte jedoch bei Temperaturen unterhalb der Zersetzungstemperatur der darunter liegenden Struktur ausgeführt werden, auf der die Passivierungsschicht 110 gebildet wird. Beispielsweise sollte für eine GaN-basierte Struktur somit die SiC-Passivierungsschicht 110 bei Temperaturen von weniger als etwa 1100°C und bei einigen Ausführungsbeispielen bei weniger als etwa 950°C ausgeführt werden. Techniken zum Bilden von SiC bei derartig niedrigen Temperaturen können beispielsweise CVD und PECVD, die beispielsweise SiH4 und C3H8 als Si- und C-Quellen verwenden, oder Sputtern bei sehr niedriger Temperatur einschließen. Weiterhin kann die SiC-Schicht mit Verunreinigungen dotiert sein, um die Eigenschaften der SiC-Passivierungsschicht 110 zu steuern. Beispielsweise kann n-Typ-SiC mit N dotiert sein, p-Typ-SiC kann mit Al und/oder B dotiert sein und isolierendes SiC kann mit V oder Fe dotiert sein. Bei einigen Ausführungsbeispielen kann die Passivierungsschicht 110 anschließend angelassen bzw. vergütet werden, wir vorstehend beschrieben wurde.
  • Obwohl die 3A, 3B und 4A und 4B Passivierungsschichten 100, 100' und 110, 110' auf einer Deckschicht 24 zeigen, können andere Deckschichten vorgesehen sein, beispielsweise die Deckschicht 34, herkömmliche Einzel- oder Mehrfachdeckschichten oder keine Deckschicht. Beispielsweise können die Passivierungsschichten 100, 100' und 110, 110' mit einer Deckschicht verwendet werden, die eine AlN-Schicht an ihrer äußeren Oberfläche derart enthalten, dass die Passivierungsschichten an der AlN-Schicht vorgesehen sind. Somit sollte die Verwendung einer Graphit- oder amorphen BN-Passivierungsschicht 100, 100' oder einer SiC-Passivierungsschicht 110, 110' nicht als einschränkend auf besondere Struktur verstanden werden, die in den 3A, 3B und 4A und 4B gezeigt sind, sondern sie können auf jeder Gruppe III-Nitrid-Halbleitervorrichtung oder anderen Halbleitervorrichtung mit großer Bandlücke verwendet werden.
  • Obwohl Ausführungsbeispiele der vorliegenden Erfindung unter Bezug auf HEMT-Strukturen beschrieben wurden, bei denen das Gate direkt an der Sperr- oder der Deckschicht angeordnet ist, kann bei einigen Ausführungsbeispielen der vorliegenden Erfindung eine isolierende Schicht zwischen dem Gate und der Sperr- oder Deckschicht vorgesehen sein. Somit kann bei einigen Ausführungsbeispielen der vorliegenden Erfindung ein isolierender Gate-HEMT bereitgestellt werden, wie beispielsweise in der US 2003 / 0 020 092 A1 beschrieben.
  • Bei einigen Ausführungsbeispielen kann die isolierende Schicht Graphit- und/oder amorphes BN sein.
  • Die 5A und 5B zeigen weitere Ausführungsbeispiele der vorliegenden Erfindung, die eine AlN-Deckschicht 54, 54' enthalten. 5A zeigt auch eine AlN-Deckschicht 54 an der Gruppe III-Nitrid-basierten Sperrschicht 22 mit einem vertieften Gate 32 durch die AlN-Schicht 54. 5B zeigt auch eine AlN-Deckschicht 54' an der Gruppe III-Nitrid-basierten Sperrschicht 22 mit einem Gate 32 auf der AlN-Schicht 54'. Die Deckschicht 54, 54' bringen die obere (äußere) Oberfläche der Vorrichtung physikalisch fort von dem Kanal, was den Effekt der Oberfläche reduziert. Weiterhin kann die AlN-Deckschicht 54, 54' eine gesteigerte chemische Stabilität bieten und die darunter liegenden Schichten schützen, in dem die AlN-Deckschicht 54, 54' nicht empfindlich für Ätzen oder andere chemische Reaktionen bei höheren Temperaturen ist aufgrund der stärkeren Al-N-Bindungen verglichen mit Ga-N-Bindungen.
  • Die AlN-Deckschicht 54, 54' kann deckend an der Gruppe III-Nitrid-basierten Sperrschicht 22 gebildet werden und sein kann epitaxial wachsen und/oder durch Abscheidung gebildet werden. Üblicherweise weist die Deckschicht 54, 54' eine Dicke von etwa 0,2 nm bis etwa 500 nm auf. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einem vertieften Gate durch die AlN-Deckschicht 54 weist die AlN-Deckschicht 54 eine Dicke von etwa 1 nm bis etwa 500 nm auf. Bei besonderen Ausführungsbeispielen der vorliegenden Erfindung mit einem Gate auf der AlN-Deckschicht 54' weist die AlN-Deckschicht 54' eine Dicke von etwa 0,2 nm bis etwa 5 nm auf.
  • Die AlN-Deckschicht 54, 54' kann durch herkömmliche epitaxiale Wachstumstechniken durch Beenden der Ga-Quelle während des Beendens des Wachsens der Gruppe III-Nitrid-basierten Sperrschicht 22 bereitgestellt werden. Somit kann beispielsweise die AlN-Deckschicht 54, 54' durch ein MOCVD-Wachstum durch Beenden der Ga-Quelle kurz vor und während des Beendens des Wachstums bereitgestellt werden.
  • 6 zeigt weitere Ausführungsbeispiele der vorliegenden Erfindung, bei denen eine Schutzschicht 64 an der Gruppe III-Nitrid-basierten Sperrschicht 22 vorgesehen ist. Wie in der 6 gezeigt ist, sind die Ohmeschen Kontakte an der Schutzschicht 64 vorgesehen. Der Gatekontakt 32 kann auch an der Schutzschicht 64 vorgesehen sein. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung sind die Ohmeschen Kontakte direkt an der Schutzschicht 64 vorgesehen und der Gatekontakt 32 kann auch direkt an der Schutzschicht 64 vorgesehen sein.
  • Die Schutzschicht 64 kann eine SiN-Schicht sein, die vor der Bildung der Ohmschen Kontakte 30 und des Gatekontaktes 32 abgeschieden wird. Alternative kann die Schutzschicht 64 eine BN- oder eine MgN-Schicht sein. MgN kann insbesondere zur Anwendung mit p-Typ-Vorrichtungen geeignet sein, da ein zusätzliches Dotieren nach einem Anlassen des Ohmeschen Kontaktmaterials vorgesehen sein kann. Die Schutzschicht 64 kein eine Einzelschicht, beispielsweise eine einzelne SiN-, MgN- oder BN-Schicht, sein oder in einigen Ausführungsbeispielen kann die Schutzschicht 64 eine Mehrfachschicht sein, beispielsweise eine Schicht von SiN und eine Schicht von AlN.
  • Die Schutzschicht 64 kann eine Dicke von etwa 0,1 nm bis etwa 1 nm aufweisen und bei einigen Ausführungsbeispielen kann sie eine Dicke von einer Monolage aufweisen. Da die Schutzschicht 64 sehr dünn ist, besteht kein Erfordernis, die Ohmeschen Kontakte durch die Schutzschicht 64 zu vertiefen. Die Zuverlässigkeit kann durch eine bessere Oberflächenzustandssteuerung und einen geringeren Gateleckstrom verbessert sein im Vergleich mit Vorrichtungen ohne eine solche Schutzschicht.
  • Die Schutzschicht 64 kann in-situ mit der Bildung der Gruppe III-Nitrid-basierten Sperrschicht gebildet werden. Da die Schutzschicht 64 sehr dünn ist, können sehr geringe zusätzliche Herstellkosten als das Bereitstellen einer Si-Quelle, einer B-Quelle oder einer Mg-Quelle und nur ein eine kurze zusätzliche Wachstumszeit entstehen, um die dünne Schutzschicht 64 abzuscheiden. Weil die Schutzschicht 64 dünn ist, können weiterhin keine zusätzlichen Schritte zum Bilden von Vertiefungen für die Gate- und/oder Ohmschen Kontakte erforderlich sein.
  • Bei dem vorstehend diskutierten Herstellprozess können Gates durch Ätzen an 0,3 bis 0,7 µm Linie in einer Schicht aus SiN gebildet werden, die eine Dicke von etwa 50 nm bis etwa 150 nm aufweist, Bilden einer längeren Linie, beispielsweise 1,0 µm oder mehr, die die vorstehende Linie um etwa 0,1 bis 0,6 µm an jeder Seite überlappt, in einem Photolack und einem Abscheidungsmetall in der Linie. Das überschüssige Metall kann durch Auslösen des Photolacks entfernt werden.
  • Obwohl das Gate geätzt wird, kann es möglich sein, unabsichtlich das AlGaN und/oder heiße Elektronen, die auf die AlGaN/SiN-Schnittstelle auftreffen, zu ätzen, insbesondere auf der Drainseite des Gates, Fangstellen an der Schnittstelle oder in dem SiN zu erzeugen, was bewirkt, das die Vorrichtung unzuverlässig wird.
  • Somit kann gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung eine dünne AlN-Schicht an einer AlGaN-Deckschicht vorgesehen sein, was die Selektivität für das Ätzen erhöht und die Menge an AlGaN reduziert, das geätzt wird. Wie es hierin verwendet wird, bezieht sich eine „dünne AIN-Schicht“ auf eine AlN-Schicht mit einer Dicke von etwa einigen wenigen Monolagen bis etwa 5 nm. Weiterhin weist AlN eine größere Bandlücke und stärkere Bindungseigenschaften relativ zu AlGaN auf, so dass die Menge an Elektroneninjektion in die SiN-Schnittstelle oder in das SiN selber reduziert sein kann. Es wird verstanden, dass gemäß einiger Ausführungsbeispiele der vorliegenden Erfindung das Design der epitaxialen Schicht unter Berücksichtigung von Polarisationsfeldern vorgenommen werden sollte, um die Reduzierung der Elektroneninjektion zu erreichen.
  • Gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung, die eine dünne AlN-Schicht oder eine AlGaN-Schicht mit hoher Molfraktion enthalten, können die Ätzstoppqualitäten des AlN mit der größtmöglichen Potentialsperre kombiniert werden, wie nachfolgend diskutiert wird.
  • Nun unter Bezug auf 7 enthalten weitere Ausführungsbeispiele der vorliegenden Erfindung eine mehrschichtige Deckschicht (65, 66) und eine Schutzschicht 67 an der Gruppe III-Nitrid-basierten Sperrschicht 22. Wie in 7 gezeigt ist, enthält die mehrschichtige Deckschicht eine Schicht AlN 65 enthaltend und eine Schicht aus GaN 66. Die AlN 65 enthaltende Schicht kann AlGaN, AlInd und/oder AlN enthalten. Die AlN 65 enthaltende Schicht kann eine Dicke von etwa 0,3 bis etwa 3 nm enthalten. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann die AlN 65 enthaltende Schicht eine AlGaN-Schicht mit einer hohen Molfraktion sein. Wie es hierin verwendet wird, bezieht sich „Molfraktion“ auf die AlN-Molfraktion in einer AlN-GaN-Legierung. Wie es hierin verwendet wird, bezieht sich „eine hohe Molfraktion“ auf eine Molfraktion von etwa 30 bis etwa 100%.
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann die GaN-Schicht 66 beispielsweise durch eine AlGaN-Schicht mit einer niedrigen Molfraktion ersetzt sein. Wie es hierin verwendet wird, bezieht sich „eine niedrige Molfraktion“ auf eine Molfraktion von etwa 0 bis etwa 30%. Die Molfraktion der AlGaN-Schicht kann von etwa Null Prozent einer Molfraktion der Gruppe III-Nitrid-basierten Sperrschicht bis etwa der Molfraktion der Gruppe III-Nitrid-basierten Sperrschicht betragen. Die Molfraktion der AlGaN-Schicht kann größer als die Molfraktion der Gruppe III-Nitrid-basierten Sperrschicht sein.
  • Es wird verstanden, dass, obwohl das Gate 32, das in den Ausführungsbeispielen der vorliegenden Erfindung gezeigt ist, die in 7 gezeigt werden, nicht in die mehrschichtige Deckschicht vertieft ist, Ausführungsbeispiele der vorliegenden Erfindung nicht auf die darin gezeigten Konfigurationen eingeschränkt sind. Beispielsweise kann das Gate 32 ohne Verlassen des Umfangs der vorliegenden Erfindung vertieft sein.
  • Nun unter Bezug auf 8 enthalten weitere Ausführungsbeispiele der vorliegenden Erfindung eine mehrschichtige Deckschicht (73, 74) an der Gruppe III-Nitrid-basierten Sperrschicht 22. Wie in 8 gezeigt ist, enthält die mehrschichtige Deckschicht eine AlGaN-Schicht 73 an der Gruppe III-Nitrid-basierten Sperrschicht 22 und eine Schicht aus AlN 74 an der AlGaN-Schicht 73. Bei Ausführungsbeispielen der vorliegenden Erfindung, die in 8 gezeigt ist, kann die AlN-Schicht 74 eine Dicke von etwa 1 nm aufweisen. Wie vorstehend diskutiert wurde, kann die AlN-Schicht 74 eine AlGaN-Schicht mit einer hohen Molfraktion sein.
  • Wie ferner in 8 gezeigt ist, ist der Gatekontakt 32 nicht in die mehrschichtige Deckschicht vertieft. Bei diesen Ausführungsbeispielen der vorliegenden Erfindung, kann die Dicke der AlGaN-Schicht 73 von etwa 0,5 bis etwa 5 nm betragen. Es wird verstanden, dass die Ausführungsbeispiele der vorliegenden Erfindung nicht auf die in 8 gezeigten Konfigurationen eingeschränkt sind. Wenn beispielsweise der Gatekontakt 32 vertieft ist, kann die Dicke der AlGaN-Schicht 73 viel größer sein, beispielsweise etwa 25 nm. Eine simulierte Leitungsbandkante und Elektronendichte als eine Funktion der Tiefe für Vorrichtungen gemäß den Ausführungsbeispielen der vorliegenden Erfindung, die in 8 gezeigt sind, werden nachfolgend unter Bezug auf 11 diskutiert.
  • Nun unter Bezug auf 9 enthalten weitere Ausführungsbeispiele der vorliegenden Erfindung eine mehrschichtige Deckschicht (73', 74', 75) an der Gruppe III-Nitrid-basierten Sperrschicht 22. Wie in 9 gezeigt ist, enthält die mehrschichtige Deckschicht eine AlGaN-Schicht 73' an der Gruppe III-Nitrid-basierten Sperrschicht 22, eine Schicht aus AlN 74' an der AlGaN-Schicht 73' und eine Schicht aus GaN 75 an der AlN-Schicht 74'. Bei Ausführungsbeispielen der vorliegenden Erfindung, die in 9 gezeigt ist, weist die AlN-Schicht 74'eine Dicke von etwa 1 nm auf und die GaN-Schicht eine Dicke von etwa 2 nm auf. Ausführungsbeispiele von HEMTs, die in 9 gezeigt sind, können eine Sperre von mehr als etwa 3,0 V aufweisen.
  • Wie in 9 gezeigt ist, ist der Gatekontakt 32 nicht in die mehrschichtige Deckschicht vertieft. Es wird dennoch verstanden, dass die Ausführungsbeispiele der vorliegenden Erfindung nicht auf die in 9 gezeigten Konfigurationen eingeschränkt sind. Eine simulierte Leitungsbandkante und Elektronendichte als eine Funktion der Tiefe für Vorrichtungen gemäß den Ausführungsbeispielen der vorliegenden Erfindung, die in 9 gezeigt sind, werden nachfolgend unter Bezug auf 12 diskutiert.
  • Nun wird auf die in den 11 und 12 gezeigten Graphen Bezug genommen. Insbesondere zeigt die 10 eine simulierte Leitungsbandkante und Elektronendichte einer Funktion der Tiefe für Vorrichtungen, die eine AlGaN Deckschicht und keine AlN- oder GaN-Deckschicht enthalten. Die 11 zeigt eine simulierte Leitungsbandkante und Elektronendichte einer Funktion der Tiefe für Vorrichtungen gemäß Ausführungsbeispielen der vorliegenden Erfindung, die in 8 gezeigt sind. Wie in 11 gezeigt ist, kann die Addition der AlN-Schicht 74, ein Material mit größerer Bandlücke, eine übermäßige Polarisationsladung induzieren, wodurch die wirksame Sperre der Vorrichtung vermindert wird. Die 12 zeigt eine simulierte Leitungsbandkante und Elektronendichte einer Funktion der Tiefe für Vorrichtungen gemäß Ausführungsbeispielen der vorliegenden Erfindung, die in 9 gezeigt sind. Wie in 12 gezeigt ist, kann eine mehrschichtige Deckschicht, die AlN enthält, mit einer GaN-Deckschicht an dem AlN zu einer relativ höheren Sperre (über 3,0 V im Gegensatz zu den Standardstrukturen) führen mit einer annähernd gleiche n Ladungsmenge in der Kanalschicht, wie in 10 gezeigt ist. Es wird verstanden, dass bei einigen Ausführungsbeispielen der vorliegenden Erfindung die Dicken der GaN-Schicht 75 und der AlN-Schicht 74' verändert werden können, um die resultierende Ladungsdicht abstimmen zu können.
  • Unter Bezug auf die Graphen der 10 bis 12, die eine simulierte Leitungsbandkante und Elektronendichte als eine Funktion der Tiefe gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung zeigen, wird eine Konstante Ec für die obere Schnittstelle verwendet. Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann die Leitungsbandkante des AlGaN an der Oberseite einer Standardstruktur sein als die Leitungsbandkante von GaN und die Leitungsbandkante von AlN kann noch höher sein.
  • Die Dicke der Schichten der mehrschichtigen Deckschicht (GaN, AlN und AlGaN) und die Zusammensetzung des AlGaN können alle eingestellt werden, um eine verbesserte Vorrichtungsperformance zu erhalten. Weiterhin kann, wie vorstehend diskutiert wurde, bei einigen Ausführungsbeispielen der vorliegenden Erfindung die GaN-Schicht durch AlGaN mit niedriger Molfraktion ersetzt werden. Die Molfraktion des AlGaN kann irgendwas zwischen 0 % bis zu der gleichen Fraktion wie der Haupt-AlGaN-Sperrschicht betragen, oder möglicherweise bei einigen Ausführungsbeispielen noch höher.
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung kann weiterhin die AlN-Schicht durch ein AlGaN mit einer hohen Molfraktion ersetzt werden. Die kann das Ätzende beeinträchtigen, zusätzlich kann die Verwendung einer sehr dünnen Gruppe III-Nitrid-basierten Sperrschicht von nur wenigen Monolagen in dem Sinne beeinträchtigen, dass die Sperrhöhe in unmittelbarer Nähe einer Ga-Seite niedriger sein.
  • Obwohl Ausführungsbeispiele der vorliegenden Erfindung hierin unter Bezug auf besondere HEMT-Strukturen beschrieben wurden, sollte die vorliegende Erfindung nicht einschränkend auf solche Strukturen verstanden werden. Beispielsweise können zusätzliche Schichten in der HEMT-Vorrichtung enthalten sein, während sie weiter von den Lehren der vorliegenden Erfindung profitieren. Derartige zusätzliche Schichten können GaN-Deckschichten enthalten, die beispielsweise von Yu et al. in „Schottky barrier engineering in III-V nitrides via the piezoelectric effect“, Applied Physics Letters, Vol. 73, Nr. 13, 1998, oder in der US 2002 / 0 066 908 A1 beschrieben sind. Offenbarungen hierin durch Bezugnahme eingeschlossen sind, wie sie vollständig hierin bekannt sind. Bei einigen Ausführungsbeispielen können isolierende Schichten, beispielsweise SiN, an eine ONO-Struktur oder relative hochwertiges AlN abgeschieden werden, um ein MISHEMT herzustellen und/oder um die Oberfläche zu passivieren. Die zusätzlichen Schichten können eine zusammengesetzt abgestufte Übergansschicht oder -schichten enthalten
  • Weiterhin kann die Gruppe III-Nitrid-basierte Sperrschicht 22 mit mehrfachen Schichten vorgesehen sein, wie sie in der US 2002 / 0 167 023 A1 beschrieben wird, die vorstehend beschrieben wurde. Somit sollten Ausführungsbeispiele der vorliegenden Erfindung nicht verstanden werden, die Gruppe III-Nitrid-basierte Sperrschicht auf eine einzige Schicht zu beschränken, sondern sie kann beispielsweise Gruppe III-Nitrid-basierte Sperrschichten mit Kombinationen von GaN-, AlGaN- und/oder AlN-Schichten enthalten. Beispielsweise kann eine GaN, AlN-Struktur verwendet werden, um eine Legierungsstreuung zu reduzieren oder zu vermeiden. Somit können Ausführungsbeispiele der vorliegenden Erfindung Nitrid-basierte Sperrschichten enthalten, und derartige Nitrid-basierte Sperrschichten können AlGaN-basierte Sperrschichten, AlN-basierte Sperrschichten und Kombinationen enthalten.
  • Obwohl Ausführungsbeispiele der vorliegenden Erfindung unter Bezug auf die Ohmeschen Kontakt 30 beschrieben wurden, die durch verschiedene Deckschichten vertieft sind, sind bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung die Ohmeschen Kontakte 30 an der Deckschicht oder nur teilweise in die Deckschicht vertieft sein. Somit sollten Ausführungsbeispiele der vorliegenden Erfindung nicht auf Strukturen einschränkend verstanden werden, die durch die Deckschicht vertiefte Ohmsche Kontakte aufweisen.
  • In den Zeichnungen und der Beschreibung wurden typische Ausführungsbeispiele offenbart und, obwohl spezifische Begriffe verwendet wurden, wurden diese nur in einem generischen und beschreibenden Sinn verwendet und nicht zum Zwecke der Einschränkung.

Claims (34)

  1. Gruppe-III-Nitrid-HEMT, der Folgendes aufweist: - eine Gruppe-III-Nitrid-basierte Kanalschicht (20); - eine Gruppe-III-Nitrid-basierte Sperrschicht (22) an der Kanalschicht (20); - eine mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 73', 74, 74', 75) an der Gruppe-III-Nitrid-basierten Sperrschicht (22), wobei die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) eine Schicht (65, 74, 74') enthaltend AlN an der Gruppe-III-Nitrid-basierten Sperrschicht (22) und eine Schicht (66, 75) enthaltend GaN an der AlN enthaltenden Schicht (65, 74, 74') enthält, wobei die AlN enthaltende Schicht (65, 74, 74') eine AlGaN-Schicht (73, 73') aufweist, wobei ein Stoffmengenanteil von AlN der AlGaN-Schicht etwa 30 bis 100% beträgt; und - eine SiN-Passivierungsschicht an der GaN enthaltenden Schicht (66, 75).
  2. HEMT nach Anspruch 1, dadurch gekennzeichnet, dass die AlN enthaltende Schicht (65, 74, 74') eine Dicke von etwa 0,3 bis etwa 3 nm aufweist.
  3. HEMT nach Anspruch 1, dadurch gekennzeichnet, dass die AlGaN-Schicht (73, 73') der AlN enthaltenden Schicht (65, 74, 74') eine erste AlGaN-Schicht (73, 73') ist und die GaN enthaltende Schicht (66, 75) eine zweite AlGaN-Schicht aufweist, wobei der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht niedrig ist.
  4. HEMT nach Anspruch 3, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht etwa null Prozent eines Stoffmengenanteils von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) bis etwa dem Stoffmengenanteil von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) beträgt.
  5. HEMT nach Anspruch 4, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht 0 bis etwa 30% beträgt.
  6. HEMT nach Anspruch 4, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN in der zweiten AlGaN-Schicht größer als der Stoffmengenanteil von AlN in der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist.
  7. Gruppe-III-Nitrid-HEMT, der Folgendes aufweist: - eine Gruppe-III-Nitrid-basierte Kanalschicht (20); - eine Gruppe-III-Nitrid-basierte Sperrschicht (22) an der Kanalschicht (20); und - eine mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) an der Gruppe-III-Nitrid-basierten Sperrschicht (22), wobei die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) eine erste AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22) und eine AlN-Schicht (65, 74, 74') an der ersten AlGaN-Schicht (73, 73') enthält, wobei die AlN enthaltende Schicht (65, 74, 74') eine zweite AlGaN-Schicht aufweist, wobei ein Stoffmengenanteil von AlN der zweiten AlGaN-Schicht höher als der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist und die AlN-Schicht (65, 74, 74') eine Dicke von etwa 1 nm aufweist und wobei die erste AlGaN-Schicht (73, 73') zwischen der Gruppe-III-Nitrid-basierten Sperrschicht (22) und der zweiten AlGaN-Schicht angeordnet ist.
  8. HEMT nach Anspruch 7, ferner gekennzeichnet durch einen Gatekontakt (32), der in die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) vertieft ist, und wobei die Dicke der ersten AlGaN-Schicht (73, 73') etwa 25 nm beträgt.
  9. HEMT nach Anspruch 7, ferner gekennzeichnet durch einen Gatekontakt (32), der nicht in die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) vertieft ist, und wobei die Dicke der ersten AlGaN-Schicht (73, 73') von etwa 0,5 bis etwa 5 nm beträgt.
  10. HEMT nach Anspruch 7, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht etwa 30 bis 100% beträgt.
  11. Gruppe-III-Nitrid-HEMT, der Folgendes aufweist: - eine Gruppe-III-Nitrid-basierte Kanalschicht (20); - eine Gruppe-III-Nitrid-basierte Sperrschicht (22) an der Kanalschicht (20); und - eine mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) an der Gruppe-III-Nitrid-basierten Sperrschicht (22), wobei die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) eine erste AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22), eine AlN-Schicht (65, 74, 74') an der ersten AlGaN-Schicht und eine GaN-Schicht (66, 75) an der AlN-Schicht (65, 74, 74') enthält, wobei die AlN enthaltende Schicht (65, 74, 74') eine zweite AlGaN-Schicht aufweist, wobei ein Stoffmengenanteil von AlN der zweiten AlGaN-Schicht höher als der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist und wobei die erste AlGaN-Schicht (73, 73') zwischen der Gruppe-III-Nitrid-basierten Sperrschicht (22) und der zweiten AlGaN-Schicht angeordnet ist.
  12. HEMT nach Anspruch 11, dadurch gekennzeichnet, dass die AlN-Schicht (65, 74, 74') eine Dicke von etwa 1 nm und die GaN-Schicht (66, 75) eine Dicke von etwa 2 nm aufweist.
  13. HEMT nach Anspruch 11, dadurch gekennzeichnet, dass der HEMT eine Sperre von mehr als etwa 3,0 V aufweist.
  14. HEMT nach Anspruch 11, dadurch gekennzeichnet, dass die GaN-Schicht (66, 75) eine dritte AlGaN-Schicht aufweist, wobei der Stoffmengenanteil von AlN der dritten AlGaN-Schicht niedrig ist.
  15. HEMT nach Anspruch 14, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') etwa null Prozent eines Stoffmengenanteils von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) bis etwa dem Stoffmengenanteil von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) beträgt.
  16. HEMT nach Anspruch 15, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') größer als der Stoffmengenanteil von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist.
  17. HEMT nach Anspruch 11, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht etwa 30 bis 100% beträgt.
  18. Verfahren zum Bilden eines Gruppe-III-Nitrid-HEMT, das Folgendes aufweist: - Bilden einer Gruppe-III-Nitrid-basierten Kanalschicht (20); - Bilden einer Gruppe-III-Nitrid-basierten Sperrschicht (22) an der Kanalschicht (20); - Bilden einer mehrschichtigen Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) an der Gruppe-III-Nitrid-basierten Sperrschicht (22), wobei die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) eine Schicht (65, 74, 74') enthaltend AlN an der Gruppe-III-Nitrid-basierten Sperrschicht (22) und eine Schicht (66, 75) enthaltend GaN an der AlN enthaltenden Schicht (65, 74, 74') enthält, wobei die AlN enthaltende Schicht (65, 74, 74') eine AlGaN-Schicht (73, 73') aufweist, wobei ein Stoffmengenanteil von AlN der AlGaN-Schicht etwa 30 bis 100% beträgt; und - Bilden einer SiN-Passivierungsschicht an der GaN enthaltenden Schicht (66, 75).
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Bilden der AlN enthaltenden Schicht (65, 74, 74') ein Bilden einer AlN enthaltenden Schicht mit einer Dicke von etwa 0,3 bis etwa 3 nm aufweist.
  20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die AlGaN-Schicht (73, 73') der Schicht (65, 74, 74') enthaltend AlN eine erste AlGaN-Schicht (73, 73') ist und die GaN enthaltende Schicht (66, 75) eine zweite AlGaN-Schicht aufweist, wobei der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht niedrig ist.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht etwa null Prozent eines Stoffmengenanteils von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) bis etwa dem Stoffmengenanteil von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) beträgt.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht 0 bis etwa 30% beträgt.
  23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht größer als der Stoffmengenanteil von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist.
  24. Verfahren zum Bilden eines Gruppe-III-Nitrid-HEMT, das Folgendes aufweist: - Bilden einer Gruppe-III-Nitrid-basierten Kanalschicht (20); - Bilden einer Gruppe-III-Nitrid-basierten Sperrschicht (22) an der Kanalschicht (20); und - Bilden einer mehrschichtigen Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) an der Gruppe-III-Nitrid-basierten Sperrschicht (22), wobei die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) eine erste AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22) und eine AlN-Schicht (65, 74, 74') an der ersten AlGaN-Schicht (73, 73') enthält, wobei die AlN enthaltende Schicht (65, 74, 74') eine zweite AlGaN-Schicht aufweist, wobei ein Stoffmengenanteil von AlN der zweiten AlGaN-Schicht höher als der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist, wobei das Bilden der AlN-Schicht (65, 74, 74') ein Bilden von einer AlN-Schicht (65, 74, 74') mit einer Dicke von etwa 1 nm aufweist und wobei die erste AlGaN-Schicht (73, 73') zwischen der Gruppe-III-Nitrid-basierten Sperrschicht (22) und der zweiten AlGaN-Schicht angeordnet ist.
  25. Verfahren nach Anspruch 24, ferner gekennzeichnet durch ein Bilden eines Gatekontaktes (32), der in die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) vertieft ist, und wobei das Bilden der ersten AlGaN-Schicht (73, 73') ein Bilden von der ersten AlGaN-Schicht (73, 73') mit einer Dicke von etwa 25 nm umfasst.
  26. Verfahren nach Anspruch 24, ferner gekennzeichnet durch ein Bilden eines Gatekontaktes (32), der nicht in die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) vertieft ist, und wobei das Bilden der ersten AlGaN-Schicht (73, 73') ein Bilden von der ersten AlGaN-Schicht (73, 73') mit einer Dicke von etwa 0,5 bis etwa 5 nm aufweist.
  27. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht etwa 30 bis 100% beträgt.
  28. Verfahren zum Bilden eines Gruppe-III-Nitrid-HEMT, das Folgendes aufweist: - Bilden einer Gruppe-III-Nitrid-basierten Kanalschicht (20); - Bilden einer Gruppe-III-Nitrid-basierten Sperrschicht (22) an der Kanalschicht (20); und - Bilden einer mehrschichtigen Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) an der Gruppe-III-Nitrid-basierten Sperrschicht (22), wobei die mehrschichtige Deckschicht (24, 24', 34, 34', 54, 54' 65, 66, 73, 74, 73', 74', 75) eine erste AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22), eine AlN-Schicht (65, 74, 74') an der ersten AlGaN-Schicht (73, 73') und eine GaN-Schicht (66, 75) an der AIN-Schicht (65, 74, 74') enthält, wobei die AlN enthaltende Schicht (65, 74, 74') eine zweite AlGaN-Schicht aufweist, wobei ein Stoffmengenanteil von AlN der zweiten AlGaN-Schicht höher als der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') an der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist und wobei die erste AlGaN-Schicht (73, 73') zwischen der Gruppe-III-Nitrid-basierten Sperrschicht (22) und der zweiten AlGaN-Schicht angeordnet ist.
  29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass das Bilden der AlN-Schicht (65, 74, 74') ein Bilden einer AlN-Schicht (65, 74, 74') mit einer Dicke von etwa 1 nm aufweist und das Bilden der GaN-Schicht (66, 75) ein Bilden einer GaN-Schicht (66, 75) mit einer Dicke von etwa 2 nm umfasst.
  30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass der HEMT eine Sperre von mehr als etwa 3,0 V aufweist.
  31. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass das Bilden der GaN-Schicht (66, 75) ein Bilden von einer dritten AlGaN-Schicht aufweist, wobei der Stoffmengenanteil von AlN niedrigist.
  32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') von etwa null Prozent des Stoffmengenanteils von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) bis etwa dem Stoffmengenanteil von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) beträgt.
  33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der ersten AlGaN-Schicht (73, 73') größer als der Stoffmengenanteil von AlN der Gruppe-III-Nitrid-basierten Sperrschicht (22) ist.
  34. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass der Stoffmengenanteil von AlN der zweiten AlGaN-Schicht etwa 30 bis 100% beträgt.
DE102008013755.3A 2007-03-12 2008-03-12 Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung Active DE102008013755B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/684,747 2007-03-12
US11/684,747 US7709859B2 (en) 2004-11-23 2007-03-12 Cap layers including aluminum nitride for nitride-based transistors

Publications (2)

Publication Number Publication Date
DE102008013755A1 DE102008013755A1 (de) 2008-10-16
DE102008013755B4 true DE102008013755B4 (de) 2022-07-14

Family

ID=39744920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008013755.3A Active DE102008013755B4 (de) 2007-03-12 2008-03-12 Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US7709859B2 (de)
JP (1) JP5813279B2 (de)
DE (1) DE102008013755B4 (de)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP4205119B2 (ja) * 2006-06-27 2009-01-07 シャープ株式会社 ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP2010206125A (ja) * 2009-03-06 2010-09-16 Oki Electric Ind Co Ltd 窒化ガリウム系高電子移動度トランジスタ
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
JP2011124246A (ja) * 2009-12-08 2011-06-23 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタ及びその製造方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
CN102576727B (zh) * 2010-06-23 2016-01-27 康奈尔大学 门控iii-v半导体结构和方法
JP5782033B2 (ja) * 2010-07-29 2015-09-24 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
US8853709B2 (en) 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
KR101813177B1 (ko) 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
WO2015047421A1 (en) 2013-09-30 2015-04-02 Hrl Laboratories, Llc Normally-off iii-nitride transistors with high threshold-voltage and low on-resistance
JP5806545B2 (ja) * 2011-08-03 2015-11-10 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5784440B2 (ja) 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
JP5596653B2 (ja) * 2011-10-11 2014-09-24 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
US8937336B2 (en) 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
KR101933230B1 (ko) * 2012-08-10 2018-12-27 엔지케이 인슐레이터 엘티디 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
FR3005202B1 (fr) 2013-04-30 2016-10-14 Commissariat Energie Atomique Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9793370B2 (en) 2014-05-30 2017-10-17 Delta Electronics, Inc. Transistor with oxidized cap layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP6458495B2 (ja) * 2014-12-26 2019-01-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6332021B2 (ja) * 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
WO2016181441A1 (ja) * 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
CN107924939A (zh) * 2015-08-11 2018-04-17 剑桥电子有限公司 具有间隔层的半导体结构
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
JP6674087B2 (ja) * 2015-10-29 2020-04-01 富士通株式会社 化合物半導体装置及びその製造方法
EP3378097A4 (de) 2015-11-19 2019-09-11 HRL Laboratories, LLC Iii-nitrid-feldeffekttransistor mit zwei gates
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
US10504733B2 (en) * 2017-01-19 2019-12-10 Texas Instruments Incorporated Etching platinum-containing thin film using protective cap layer
EP3364463A3 (de) 2017-02-20 2018-11-14 CoorsTek KK Nitridhalbleitersubstrat und verfahren zu seiner herstellung
CN107086250B (zh) * 2017-05-11 2019-06-14 苏州阿特斯阳光电力科技有限公司 一种采用pecvd镀设减反膜的方法
US10651306B2 (en) 2017-08-25 2020-05-12 Hrl Laboratories, Llc Digital alloy based back barrier for P-channel nitride transistors
WO2019040083A1 (en) * 2017-08-25 2019-02-28 Hrl Laboratories, Llc DIGITAL ALLOY BASED REAR BARRIER FOR P-CHANNEL NITRIDE TRANSISTORS
JP7031282B2 (ja) 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US10971615B2 (en) * 2018-08-08 2021-04-06 Qualcomm Incorporated High power performance gallium nitride high electron mobility transistor with ledges and field plates
US10680092B2 (en) 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
US10861943B2 (en) * 2018-12-11 2020-12-08 Texas Instruments Incorporated Transistor with multiple GaN-based alloy layers
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US11201058B2 (en) * 2019-07-26 2021-12-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy GaN devices with ion implanted ohmic contacts and method of fabricating devices incorporating the same
CN110634867B (zh) * 2019-09-10 2023-08-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US20210399121A1 (en) * 2020-06-18 2021-12-23 The Regents Of The University Of California Novel approach to controlling linearity in n-polar gan mishemts
US11869964B2 (en) 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions
TWI830061B (zh) * 2021-09-13 2024-01-21 華特 吳 場效電晶體
US20240105823A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices
US20240105824A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Sub-100 Nanometer Gate Length Devices

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US20020066908A1 (en) 2000-12-01 2002-06-06 Smith Richard Peter Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
US20020167023A1 (en) 2001-05-11 2002-11-14 Cree Lighting Company And Regents Of The University Of California Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6498111B1 (en) 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US20030020092A1 (en) 2001-07-24 2003-01-30 Primit Parikh Insulating gate AlGaN/GaN HEMT
US20030102482A1 (en) 2001-12-03 2003-06-05 Saxler Adam William Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
US20040012015A1 (en) 2002-07-19 2004-01-22 Saxler Adam William Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US20050145874A1 (en) 2004-01-07 2005-07-07 Saxler Adam W. Co-doping for fermi level control in semi-insulating Group III nitrides
US20050173728A1 (en) 2004-02-05 2005-08-11 Saxler Adam W. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US20050258451A1 (en) 2004-05-20 2005-11-24 Saxler Adam W Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
US20050258450A1 (en) 2004-05-20 2005-11-24 Saxler Adam W Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US20060006435A1 (en) 2002-07-16 2006-01-12 Saxler Adam W Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20060019435A1 (en) 2004-07-23 2006-01-26 Scott Sheppard Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060244011A1 (en) 2005-04-29 2006-11-02 Saxler Adam W Binary group III-nitride based high electron mobility transistors and methods of fabricating same
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34861A (en) 1862-04-01 Improved washing-machine
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE3072175D1 (de) 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
JPS58110515A (ja) 1981-12-25 1983-07-01 Mitsui Toatsu Chem Inc 鼓脹症の予防剤、又は治療剤
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (de) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Heteroübergangsfeldeffekttransistor mit gestapelten Kanalschichten
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
DE69202554T2 (de) 1991-12-25 1995-10-19 Nec Corp Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5523587A (en) * 1993-06-24 1996-06-04 At&T Corp. Method for low temperature growth of epitaxial silicon and devices produced thereby
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
JP3157690B2 (ja) 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
US6582392B1 (en) * 1998-05-01 2003-06-24 Ekos Corporation Ultrasound assembly for use with a catheter
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP4599673B2 (ja) * 2000-07-10 2010-12-15 ダイキン工業株式会社 フッ化水素製造装置および製造方法
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6593193B2 (en) 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
JP3785970B2 (ja) 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003209124A (ja) 2001-11-06 2003-07-25 Sony Corp 電界効果半導体素子の製造方法及び電界効果半導体素子
TW200305283A (en) 2001-12-06 2003-10-16 Hrl Lab Llc High power-low noise microwave GaN heterojunction field effet transistor
JP3986887B2 (ja) 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US7786550B2 (en) 2003-03-06 2010-08-31 Panasonic Corporation P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
US7085552B2 (en) * 2003-08-18 2006-08-01 Motricity, Inc. Dispatcher for wireless device applications
US20060258451A1 (en) * 2005-05-10 2006-11-16 Shih-Chin Yang Interactive surface game system based on ultrasonic position determination

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5296395A (en) 1991-05-17 1994-03-22 Apa Optics, Inc. Method of making a high electron mobility transistor
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6498111B1 (en) 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US20020066908A1 (en) 2000-12-01 2002-06-06 Smith Richard Peter Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
US20020167023A1 (en) 2001-05-11 2002-11-14 Cree Lighting Company And Regents Of The University Of California Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US20030020092A1 (en) 2001-07-24 2003-01-30 Primit Parikh Insulating gate AlGaN/GaN HEMT
US20060138456A1 (en) 2001-07-24 2006-06-29 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US20030102482A1 (en) 2001-12-03 2003-06-05 Saxler Adam William Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
US20060006435A1 (en) 2002-07-16 2006-01-12 Saxler Adam W Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040012015A1 (en) 2002-07-19 2004-01-22 Saxler Adam William Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US20050145874A1 (en) 2004-01-07 2005-07-07 Saxler Adam W. Co-doping for fermi level control in semi-insulating Group III nitrides
US20050173728A1 (en) 2004-02-05 2005-08-11 Saxler Adam W. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US20050258451A1 (en) 2004-05-20 2005-11-24 Saxler Adam W Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
US20050258450A1 (en) 2004-05-20 2005-11-24 Saxler Adam W Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US20060019435A1 (en) 2004-07-23 2006-01-26 Scott Sheppard Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060244011A1 (en) 2005-04-29 2006-11-02 Saxler Adam W Binary group III-nitride based high electron mobility transistors and methods of fabricating same
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HIGASHIWAKI, M [et al.]: AlN / GaN Insulated-Gate HFETs Using Cat-CVD SiN. In: IEEE Electron Device Letters, Vol. 27, September 2006, No. 9, S. 719 – 721.
YU, E.T. [et al.]: ´Schottky barrier engineering in III-V nitrides via the piezoelectric effect. In: Applied Physics Letters, Vol. 73, 1998, Nr. 13, S. 1880 - 1882.
ZHIYONG, M. [et al.]: MOCVD grown AlGaN /AlN /GaN HEMT structure with compositionally step-graded AlGaN barrier layer. In: 2006 8th International Conference on Solid-State and Integrated Circuit Technology Proceedings, 23-26 Oct. 2006, DOI: 10.1109/ICSICT.2006.306571.

Also Published As

Publication number Publication date
JP5813279B2 (ja) 2015-11-17
US20070164315A1 (en) 2007-07-19
JP2008227501A (ja) 2008-09-25
US7709859B2 (en) 2010-05-04
DE102008013755A1 (de) 2008-10-16

Similar Documents

Publication Publication Date Title
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
DE102013105701B4 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist, und Verfahren
EP2465142B1 (de) Halbleiterstruktur
DE112010003087B4 (de) Verfahren zur Ausbildung von Transistorbauelementen aus Gruppe III-Nitrid
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE102011000911B4 (de) Nitridhalbleiterbauelement und Verfahren
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102017119774B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102012020978A1 (de) Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102005045542A1 (de) Nicht-Planares III-Nitrid Powergerät mit einem lateralen Leitungspfad
DE102017216930B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung dieser
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016125865A1 (de) Transistor mit hoher Elektronenmobilität mit Ladungsträgerinjektionsabschwächungs-Gate-Struktur
DE102019004466A1 (de) PROZESS ZUM BILDEN EINER ELEKTRONISCHEN VORRICHTUNG EINSCHLIEßLICH EINES ZUGANGSBEREICHS
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112018005908T5 (de) Halbleiterbauteil
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141112

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: WOLFSPEED, INC., DURHAM, US

Free format text: FORMER OWNER: CREE, INC., DURHAM, N.C., US

R026 Opposition filed against patent
R082 Change of representative

Representative=s name: BOULT WADE TENNANT LLP, DE