DE102012020978A1 - Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren - Google Patents

Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren Download PDF

Info

Publication number
DE102012020978A1
DE102012020978A1 DE102012020978A DE102012020978A DE102012020978A1 DE 102012020978 A1 DE102012020978 A1 DE 102012020978A1 DE 102012020978 A DE102012020978 A DE 102012020978A DE 102012020978 A DE102012020978 A DE 102012020978A DE 102012020978 A1 DE102012020978 A1 DE 102012020978A1
Authority
DE
Germany
Prior art keywords
layer
gate
angstroms
barrier layer
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012020978A
Other languages
English (en)
Inventor
Paul Saunier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of DE102012020978A1 publication Critical patent/DE102012020978A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

Ausführungsformen der vorliegenden Offenbarung beschreiben strukturelle Gestaltungen als einer integrierten Schaltkreis-Vorrichtung (IC-Vorrichtung) wie etwa einer Transistorschalteinrichtung mit einer hohen Elektronenbeweglichkeit (HEMT) und Herstellungsverfahren. Die IC-Vorrichtung weist eine auf einem Substrat gebildete Pufferschicht, eine auf der Pufferschicht gebildete Kanalschicht, um einen Weg für Stromfluss in einer Transistorvorrichtung bereitzustellen, eine auf der Kanalschicht gebildete Abstandsschicht, eine auf der Abstandsschicht gebildete Sperrschicht, wobei die Sperrschicht Aluminium (Al), Stickstoff (N) und des weiteren Indium (In) und/oder Gallium (Ga) aufweist, ein mit der Abstandsschicht oder der Kanalschicht direkt gekoppeltes Gate-Dielektrikum und ein auf dem Gate-Dielektrikum gebildetes Gate auf, wobei das Gate mit dem Gate-Dielektrikum direkt gekoppelt ist. Andere Ausführungsformen können auch beschrieben und/oder beansprucht werden.

Description

  • Gebiet
  • Ausführungsformen der vorliegenden Offenbarung beziehen sich allgemein auf das Gebiet der integrierten Schaltkreise, und genauer gesagt auf eine Transistoranordnung mit hoher Elektronenbeweglichkeit (high electron mobility transistor structure, HEMT) und auf ein Herstellungsverfahren.
  • Hintergrund
  • Ein Transistor mit hoher Elektronenbeweglichkeit (HEMT) ist ein Typ eines Feldeffekttransistors (FET), bei dem im Allgemeinen ein Heteroübergang zwischen zwei Halbleitermaterialien mit unterschiedlichen Bandlücken gebildet ist. In HEMTs werden üblicherweise Ladungsträger hoher Beweglichkeit erzeugt, beispielsweise unter Verwendung eines Heteroübergangs aus einer hochdotierten n-Typ Donorgeberschicht mit großer Bandlücke und einer undotierten Kanalschicht mit kleiner Bandlücke. Üblicherweise ist der Strom in einem HEMT auf einen sehr engen Kanal an dem Übergang beschränkt und fließt zwischen Source- und Drain-Anschlüssen, wobei der Strom durch eine an einem Gate-Anschluss angelegte Spannung gesteuert wird.
  • Im Allgemeinen kann ein Transistor als ein Transistor des Verarmungstyps oder als ein Transistor des Anreicherungstyps klassifiziert sein. Bei verschiedenen Anwendungen kann es wünschenswert sein, eine Schalteinrichtung des Anreicherungstyps mit einer Abschnürspannung, die größer ist als 1 Volt (V), und einer relativ hohen maximalen Stromdichte zu haben.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsformen werden durch die folgende genaue Beschreibung zusammen mit den beigefügten Zeichnungen leicht verstanden werden. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Referenzzeichen gleiche strukturelle Elemente. In den Figuren der beigefügten Zeichnungen sind die Ausführungsformen beispielhaft und nicht einschränkend veranschaulicht.
  • 1 veranschaulicht schematisch eine Querschnittsansicht einer integrierten Schaltkreisvorrichtung (IC-Vorrichtung) gemäß verschiedenen Ausführungsformen.
  • 2 veranschaulicht schematisch eine Querschnittsansicht einer weiteren integrierten Schaltkreisvorrichtung (IC-Vorrichtung) gemäß verschiedenen Ausführungsformen.
  • 3 veranschaulicht schematisch eine Querschnittsansicht einer weiteren integrierten Schaltkreisvorrichtung (IC-Vorrichtung) gemäß verschiedenen Ausführungsformen.
  • 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltkreisvorrichtung gemäß verschiedenen Ausführungsformen.
  • 5 veranschaulicht schematisch eine Beispielanlage mit einer IC-Vorrichtung gemäß verschiedenen Ausführungsformen.
  • Genaue Beschreibung
  • Ausführungsformen der vorliegenden Offenbarung stellen strukturelle Gestaltungen einer integrierten Schaltkreisvorrichtung (IC-Vorrichtung) bereit, wie z. B. eine Transistor-mit-hoher-Elektronenbeweglichkeit(HEMT)-Schalteinrichtung und Verfahren zur Herstellung. In der folgenden genauen Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchwegs gleiche Teile bezeichnen, und in denen zur Veranschaulichung Ausführungsformen gezeigt sind, bei denen der Gegenstand der vorliegenden Offenbarung angewendet werden kann. Es sollte verstanden werden, dass auch andere Ausführungsformen verwendet werden können und dass strukturelle oder logische Veränderungen vorgenommen werden können, ohne den Umfang der vorliegenden Offenbarung zu verlassen. Deshalb ist die nun folgende genaue Beschreibung nicht als einschränkend zu verstehen, und der Umfang der Ausführungsformen wird durch die angefügten Ansprüche und deren Äquivalente bestimmt.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B” (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann Ausdrücke wie „in einer Ausführungsform” oder „in Ausführungsformen” verwenden, die sich jeweils auf eine oder auf mehrere gleiche oder unterschiedliche Ausführungsformen beziehen können. Ferner sind die Ausdrücke „aufweisend”, „umfassend”, „mit” u. dgl., wie sie hinsichtlich der Ausführungsformen der vorliegenden Offenbarung verwendet werden, Synonyme. Der Ausdruck „gekoppelt” kann sich auf eine direkte Verbindung, auf eine indirekte Verbindung oder auf indirektes miteinander in Verbindung stehen beziehen.
  • Der Ausdruck „gekoppelt mit” zusammen mit den davon abgeleiteten Ausdrücken kann im Folgenden verwendet werden. „Gekoppelt” kann eine oder mehrere der folgenden Bedeutungen haben. „Gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem körperlichem oder elektrischem Kontakt sind. Jedoch kann „gekoppelt” auch bedeuten, dass zwei oder mehr Elemente einander indirekt kontaktieren, aber dennoch miteinander kooperieren oder zusammenwirken, und es kann bedeuten, dass ein oder mehrere weitere Elemente zwischen diejenigen Elemente gekoppelt oder damit verbunden sind, von denen gesagt wird, dass sie miteinander gekoppelt sind.
  • Bei verschiedenen Ausführungsformen kann der Ausdruck „eine auf einer zweiten Schicht gebildete erste Schicht” bedeuten, dass die erste Schicht über der zweiten Schicht gebildet ist, und zumindest ein Teil der ersten Schicht kann in direktem Kontakt (z. B. direktem körperlichem und/oder elektrischem Kontakt) oder in indirektem Kontakt (z. B. mit einer oder mehreren Schicht zwischen der ersten Schicht und der zweiten Schicht) mit zumindest einem Teil der zweiten Schicht sein.
  • 1 veranschaulicht schematisch eine Querschnittsansicht einer integrierten Schaltkreisvorrichtung (IC-Vorrichtung) 100 gemäß verschiedenen Ausführungsformen. Die IC-Vorrichtung 100 kann z. B. eine HEMT-Vorrichtung sein.
  • Die IC-Vorrichtung 100 kann auf einem Substrat 102 gebildet sein. Das Substrat 102 weist im Allgemeinen ein Trägermaterial auf, auf dem ein Stapel 101 von Schichten aufgebracht ist. In einer Ausführungsform weist das Substrat 102 Silizium (Si), Siliziumcarbid (SiC), Aluminiumoxid (Al2O3) oder „Saphir”, Galliumnitrid (GaN) und/oder Aluminiumnitrid (AlN) auf. Andere Materialien einschließlich geeigneter Gruppe II-VI und Gruppe III-V-Halbleitermaterialsysteme können in anderen Ausführungsformen für das Substrat 102 verwendet werden. In einer Ausführungsform kann das Substrat 102 ein beliebiges Material aufweisen, auf das GaN epitaktisch aufgewachsen werden kann.
  • Der auf dem Substrat 102 gebildete Stapel von Schichten 101 (oder einfach „Stack 101”) kann epitaktisch aufgebrachte Schichten aus verschiedenen Materialsystemen aufweisen, die einen oder mehrere Heteroübergänge/Heterostrukturen bilden. In einer Ausführungsform weist der Stack 101 der IC-Vorrichtung 100 eine auf dem Substrat 102 gebildete Pufferschicht 104 auf. Die Pufferschicht 104 kann einen Kristallstrukturübergang zwischen dem Substrat 102 und weiteren Bestandteilen (beispielsweise Kanalschicht 106) der IC-Vorrichtung 100 bereitstellen, so dass sie als eine Puffer- oder Isolationsschicht zwischen dem Substrat 102 und weiteren Komponenten der IC-Vorrichtung 100 wirkt. Zum Beispiel kann die Pufferschicht 104 eine Spannungsrelaxation zwischen dem Substrat 102 und anderen gitterfehlangepassten Materialien (beispielsweise der Kanalschicht 106) bereitstellen. Die Pufferschicht 104 kann epitaktisch mit dem Substrat 102 gekoppelt sein.
  • In einigen Ausführungsformen kann die Pufferschicht 104 Aluminiumgalliumnitrid (AlxGA1-xN) aufweisen, wobei x einen Wert zwischen 0 und 1 hat, der die relativen Anteile von Aluminium und Gallium bezeichnet. In einigen Ausführungsformen hat x einen Wert zwischen etwa 0,05 (beispielsweise 5% Al) und etwa 1 (beispielsweise 100% Al). Ein Wert für x kann aufgrund einer gewünschten Abschnürspannung (Pinch-Off-Spannung) für die IC-Vorrichtung 100 gewählt sein. Beispielsweise kann das Erhöhen eines Anteils (%) von Al in dem AlxGa1-xN einer Verringerung einer Abschnürspannung der IC-Vorrichtung 100 entsprechen. In einigen Ausführungsformen bewirkt eine Veränderung der Al-Zusammensetzung von 5% eine Verschiebung der Abschnürspannung um etwa 1 Volt (V). Die Pufferschicht 104 kann in einer Richtung, die im wesentlichen senkrecht zu einer Oberfläche des Substrats 102 verläuft, auf dem die Pufferschicht 104 gebildet ist, eine Stärke zwischen etwa 0,1 Mikrometer und etwa 2 Mikrometer haben. Die Pufferschicht 104 kann in anderen Ausführungsformen andere geeignete Materialien wie etwa AlInGaN und/oder Stärken haben.
  • Der Stack 101 kann ferner eine auf der Pufferschicht 104 gebildete Kanalschicht 106 haben. Die Kanalschicht 106 kann einen Weg für Stromfluss von mobilen Ladungsträgern zwischen einem Quellenanschluss, im folgenden Source 112, und einem Abflussanschluss, im folgenden Drain 114, der IC-Vorrichtung 100 bereitstellen. Der Unterschied in den Bandlückewerten für verschiedene Schichten der IC-Vorrichtung 100 erzeugt einen Heteroübergang, der im Allgemeinen an dem Übergang zwischen einer Donorgeberschicht mit größerer Bandlücke (beispielsweise der Abstandsschicht 108 und/oder der Sperrschicht 110), die dotiert sein kann, und einer Schicht mit kleinerer Bandlücke (beispielsweise der Kanalschicht 106), die nicht dotiert sein kann, angeordnet ist. Bei Betrieb kann sich ein zweidimensionales Elektronengas (2DEG) an dem Heteroübergang ausbilden, das es Elektronen beispielsweise ermöglicht, in einer im wesentlichen zweidimensionalen Ebene durch die Kanalschicht 106 zu fließen. Die Kanalschicht 106 kann mit der Pufferschicht 104 epitaktisch gekoppelte sein.
  • In einigen Ausführungsformen kann die Kanalschicht 106 Galliumnitrid (GaN) aufweisen. Die Kanalschicht 106 kann in einer Richtung, die im wesentlichen senkrecht zu einer Oberfläche der Pufferschicht 104 verläuft, auf der die Kanalschicht 106 gebildet ist, eine Stärke zwischen etwa 50 Angström und etwa 150 Angström haben. Eine Stärke der Kanalschicht 106 kann auf Basis einer gewünschten Abschnürspannung für die IC-Vorrichtung 100 gewählt sein. Beispielsweise kann ein Verringern einer Stärke der Kanalschicht 106 einem Erhöhen einer Abschnürspannung der IC-Vorrichtung 100 entsprechen. Die Kanalschicht 106 kann in anderen Ausführungsformen andere geeignete Materialien wie etwa InGaN und/oder Stärken aufweisen.
  • Der Stapel 101 von Schichten kann ferner eine auf der Kanalschicht 106 gebildete Abstandsschicht 108 aufweisen. Die Abstandsschicht 108 kann mit der Kanalschicht 106 epitaktisch gekoppelt sein.
  • In einigen Ausführungsformen kann die Abstandsschicht 108 Aluminiumnitrid (AlN) aufweisen und in einer Richtung, die im wesentlichen senkrecht zu einer Oberfläche der Kanalschicht 106 verläuft, auf der die Abstandsschicht 108 gebildet ist, eine Stärke zwischen 5 Angström und 30 Angström haben. Die Abstandsschicht 108 kann in anderen Ausführungsformen andere geeignete Materialien und/oder Stärken aufweisen. In einigen Ausführungsformen ist die Abstandsschicht 108 eine Wachstumsschicht (growth layer) oder Saatschicht (seed layer), die eine kristalline Bildung der Sperrschicht 110 ermöglicht.
  • Der Stapel 101 von Schichten kann ferner eine auf der Abstandsschicht 108 gebildete Sperrschicht 110 aufweisen. Die Sperrschicht 110 kann mit der Abstandsschicht 108 epitaktisch gekoppelt sein.
  • In einigen Ausführungsformen kann die Sperrschicht 110 Aluminium (Al), Stickstoff (N) und des weiteren Indium (In) und/oder Gallium (Ga) aufweisen. In einer Ausführungsform weist die Sperrschicht 110 Indiumaluminiumnitrid (InyAl1-yN) auf, wobei y einen Wert zwischen 0 und 1 hat, der relative Anteile von Indium und Aluminium bezeichnet. Die Zusammensetzung der Sperrschicht 110 kann sich mit der Zusammensetzung der Kanalschicht 106 ergänzen. Zum Beispiel kann in einigen Ausführungsformen der Gehalt von Indium in der Sperrschicht 110 durch y = 0,18 widergespiegelt sein. Diese Indiumkonzentration stellt eine Sperrschicht 110 mit einer Gitterstruktur bereit, die mit einer Gitterstruktur der Kanalschicht 106 zusammenpasst. Ein solches Zusammenpassen kann zu einer relativ geringen Spannung führen, so dass die IC-Vorrichtung 100 mit einer im Betrieb erhöhten Zuverlässigkeit bereitgestellt werden kann. Während eine Abweichung von einer Indiumkonzentration von 18% eine Gitterstruktur-Fehlanpassung vergrößern kann, kann eine solche Abweichung in bestimmten Ausführungsformen auch zu gewünschten Funktionsmerkmalen führen. Zum Beispiel kann ein Verringern der Indiumkonzentration auf 13% mehr Ladung (Strom) induzieren, aber gleichzeitig die Spannung (stress) in der IC-Vorrichtung 100 erhöhen. Umgekehrt kann ein Erhöhen der Indiumkonzentration auf 21% beispielsweise eine geringere Ladung induzieren, aber auch die Gesamtspannung in der IC-Vorrichtung 100 reduzieren. In einigen Ausführungsformen hat y einen Wert zwischen etwa 0,13 und etwa 0,21. Andere Werte für y können in anderen Ausführungsformen verwendet werden.
  • In einigen Ausführungsformen kann die Sperrschicht 110 Indiumgalliumnitrid (InyGa1-yN) aufweisen, wobei y einen Wert zwischen 0 und 1 hat, der einen relativen Anteil von Indium und Gallium angibt. In anderen Ausführungsformen kann die Sperrschicht 110 Indiumgalliumaluminiumnitrid (InyGazAl1-y-zN) aufweisen, wobei y und z jeweils einen Wert zwischen 0 und 1 haben, der einen relativen Anteil von jeweils Indium und Gallium angibt. Der relative Anteil von Aluminium kann auf Basis der relativen Anteile von Indium und Gallium berechnet werden.
  • Die Sperrschicht 110 kann in einer Richtung, die im wesentlichen senkrecht zu einer Oberfläche der Abstandsschicht 108 verläuft, auf der die Sperrschicht 110 gebildet ist, eine Stärke zwischen etwa 50 Angström und etwa 150 Angström haben. Die Sperrschicht 110 kann in anderen Ausführungsformen andere geeignete Materialien und/oder Stärken aufweisen.
  • Die IC-Vorrichtung 100 weist ferner einen Gateaufbau 120 mit einem Gate-Anschluss 118 und einem Gate-Dielektrikum 116 auf. Der Gateanschluss 118 dient als ein Verbindungsanschluss für die IC-Vorrichtung und das Gate-Dielektrikum 116 verringert einen Stromfluss in der IC-Vorrichtung 100 auf im wesentlichen 0, wenn die IC-Vorrichtung 100 ausgeschaltet ist.
  • Das Gate-Dielektrikum 116 kann auf der Abstandsschicht 108 gebildet sein. Zum Beispiel kann die Sperrschicht 110 selektiv vertieft sein, um eine Öffnung zu formen, die das Aufbringen eines elektrisch isolierenden Materials ermöglicht, um das Gate-Dielektrikum 116 auf der Abstandsschicht 108 zu bilden. In einer Ausführungsform ist das Gate-Dielektrikum direkt mit der Abstandsschicht 108 gekoppelt. In einigen Ausführungsformen weist das Gate-Dielektrikum 116 Aluminiumoxid (Al2O3), Siliziumnitrid (SiN), Hafniumoxid (HfO2), Siliziumdioxid (SiO2) oder Siliziumoxinitrid (SiON) auf. In einigen Ausführungsformen hat das Gate-Dielektrikum 116 eine Stärke zwischen etwa 20 Angström und 200 Angström. In anderen Ausführungsformen können andere Materialien und/oder Stärken für das Gate-Dielektrikum 116 verwendet werden, einschließlich beispielsweise andere Stöchiometrien oder relative Anteile der Elemente für die oben aufgelisteten Beispielmaterialien.
  • Der Gateanschluss 118 kann auf dem Gate-Dielektrikum 116 gebildet sein und direkt mit dem Gate-Dielektrikum 116 gekoppelt sein. In einigen Ausführungsformen ist ein Abschnitt des Gateanschlusses 118 in der Öffnung der Sperrschicht 110 gebildet. Der in der Öffnung der Sperrschicht 110 gebildete Abschnitt des Gateanschlusses 118 kann ein Teil eines Stamm- oder unteren Abschnitts des Gateanschlusses 118 sein, wie es dargestellt ist. Ein oberer Abschnitt des Gateanschlusses 118 kann sich in einander entgegengesetzten Richtungen, die im wesentlichen senkrecht zu einer Längsrichtung des Stammabschnitts des Gateanschlusses 118 verlaufen, wie es dargestellt ist, von dem Stammabschnitt des Gateanschlusses 118 weg erstrecken. Ein solcher Aufbau des Stammabschnittes und des oberen Abschnittes des Gateanschlusses 118 kann als ein T-förmiges Gate bezeichnet werden. In einigen Ausführungsformen kann der Gateanschluss 118 ein Feldplatten-Gate (field-plate gate) aufweisen, das eine Durchbruchsspannung erhöhen und/oder ein elektrisches Feld zwischen dem Gateanschluss 118 und dem Abfluss 114 verringern kann.
  • Der Gateanschluss 118 weist im Allgemeinen ein elektrisch leitfähiges Material wie etwa ein Metall auf. In einigen Ausführungsformen weist der Gateanschluss 118 Nickel (Ni), Platin (Pt), Iridium (Ir), Molybdän (Mo), Gold (Au) und/oder Aluminium (Al) auf. In einer Ausführungsform weist der Gateanschluss 118 in der folgenden Reihenfolge aufgebrachtes Material auf: Ni, gefolgt bei Pt, welches von Ir gefolgt wird, welches von Mo gefolgt wird, welches von Au gefolgt wird. In einer Ausführungsform ist ein Material mit Ni/Pt/Ir/Mo in dem Stammabschnitt des Gateanschlusses 118 aufgebracht, um einen Gatekontakt mit dem Material des Gate-Dielektrikums 118 bereitzustellen, und ein Material mit Au ist in dem oberen Abschnitt des Gateanschlusses 118 aufgebracht, um Leitfähigkeit und geringen Widerstand des Gateanschlusses 118 sicherzustellen.
  • In einigen Ausführungsformen sind der Gateanschluss 118, das Gate-Dielektrikum 116 und die Abstandsschicht 108 entsprechende Bestandteile eines Metall-Isolator-Halbleiter(MIS)-Aufbaus. Der Gateanschluss 118 kann mit der Abstandsschicht 108 und/oder der Kanalschicht 106 über das Gate-Dielektrikum 116 kapazitiv gekoppelt sein. Der MIS-Aufbau, der das Gate-Dielektrikum 116 aufweist, kann eine wirksame Schalteinrichtung für Power-Switch-Anwendungen bereitstellen, einschließlich Stromaufbereitungsanwendungen (power conditioning Anwendungen) wie etwa beispielsweise Wechselstrom(AC)-Gleichstrom(DC)-Konverter, DC-DC-Konverter, DC-AC-Konverter u. dgl. Eine Barriere des Schottky-Typs zwischen dem Gateanschluss 118 und der Abstandsschicht 108 oder Kanalschicht 106 kann bei solchen Schaltanwendungen nicht ideal oder wirksam sein, aufgrund eines anhaltenderen Stromflusses/Lecks, wenn eine Off-Spannung an die Barriere des Schottky-Typs angelegt ist.
  • In einigen Ausführungsformen kann die IC-Vorrichtung 100 eine Schalteinrichtung des Anreicherungstyps (e-mode) sein, die eine positive Gatespannung des Gateanschlusses 118 gegenüber der Quellenspannung der Quelle 112 verwendet, so dass Strom in der IC-Vorrichtung 100 fließt. Dies ist im Gegensatz zu einer Einrichtung des Verarmungstyps (d-mode), die eine negative Gatespannung gegenüber der Quellenspannung verwendet, um den Stromfluss in der IC-Vorrichtung abzuschnüren. Die Möglichkeit, die IC-Vorrichtung als einen e-mode-Schalter, im Gegensatz zu einem d-mode-Schalter, zu betreiben, kann zum Teil auf den beschriebenen und für den Stack 101 verwendeten Materialsystemen beruhen und/oder auf dem Einstellen der Abschnürspannung durch Veränderung der Stärken und/oder Materialien (beispielsweise Al) der Pufferschicht 104 und/oder der Kanalschicht 106, wie hierin beschrieben. Hierin für die IC-Vorrichtung 100 beschriebene Gestaltungen können eine e-mode-Schalteinrichtung mit einer Abschnürspannung, die größer als 1 Volt (V), und einer relativ hohen maximalen Stromdichte von etwa 2,5 Ampere (A)/Millimeter (mm) an Gatebreite bereitstellen.
  • Die IC-Vorrichtung 100 kann eine Quelle (Source) 112 und einen Abfluss (Drain) 114 aufweisen, die auf der Sperrschicht 110 gebildet sind. Sowohl die Quelle 112 als auch der Abfluss 114 können sich durch die Sperrschicht 110 und die Abstandsschicht 108 in die Kanalschicht 106 erstrecken, wie es gezeigt ist. Gemäß verschiedenen Ausführungsformen sind die Quelle 112 und der Abfluss 114 Ohmsche Kontakte. Die Quelle 112 und der Abfluss 114 können wieder-aufgewachsene Kontakte (re-grown contacts) aufweisen, die einen gegenüber herkömmlich gewachsenen Kontakten geringeren Kontaktwiderstand bereitstellen. In Ausführungsformen ist der Kontaktwiderstand der Quelle 112 und des Abflusses 114 etwa 0,01 Ohm·mm:
    Die Quelle 112 und der Abfluss 114 können jeweils ein elektrisch leitfähiges Material wie etwa Metall aufweisen. In einer Ausführungsform weisen sowohl die Quelle 112 als auch der Abfluss 114 Titan (Ti), Aluminium (Al), Molybdän (Mo), Gold (Au) oder Silizium (Si), oder Kombinationen daraus auf. In anderen Ausführungsformen können andere Materialien verwendet werden.
  • In einer Ausführungsform ist ein Abstand D1 zwischen dem Abfluss 114 und dem Gate 118 größer als eine Abstand 51 zwischen der Quelle 112 und dem Gate 118. In einigen Ausführungsformen kann der Abstand D1 ein kürzester Abstand zwischen dem Abfluss 114 und dem Gate 118 und der Abstand S1 ein kürzester Abstand zwischen der Quelle 112 und dem Gate 118 sein. Das Bereitstellen eines kürzeren Abstands 51 als der Abstand D1 kann eine Durchbruchsspannung zwischen Gate 118 und Abfluss 114 erhöhen und/oder einen Quellenwiderstand 112 verringern.
  • Eine dielektrische Schicht 122 kann in einigen Ausführungsformen auf der Sperrschicht 110 gebildet sein. Die dielektrische Schicht 112 kann beispielsweise Siliziumnitrid (SiN) aufweisen. In anderen Ausführungsformen können andere Materialien für die dielektrische Schicht 122 verwendet werden.
  • 2 veranschaulicht schematisch eine Querschnittsansicht einer weiteren integrierten Schaltkreisvorrichtung (IC-Vorrichtung) 200 gemäß verschiedenen Ausführungsformen. Die IC-Vorrichtung 200 der 2 kann mit den im Zusammenhang mit der IC-Vorrichtung 100 der 1 beschriebenen Ausführungsformen übereinstimmen, außer dass sich der Gateaufbau 120 der IC-Vorrichtung 200 in die Abstandsschicht 108 erstreckt. In einigen Ausführungsformen kann sich das Gate-Dielektrikum 116 in die Abstandsschicht 108 erstrecken. Beispielsweise kann die Abstandsschicht 108 zumindest teilweise vertieft sein, wobei eine Methode verwendet wird, die ähnlich ist oder die dieselbe ist wie die zum Vertiefen der Sperrschicht 110 verwendete Methode. Das Gate-Dielektrikum 116 kann in dem vertieften Abschnitt der Abstandsschicht 108 gebildet sein und das Gate 118 kann auf dem Gate-Dielektrikum 116 gebildet sein.
  • 3 veranschaulicht schematisch eine Querschnittsansicht einer weiteren integrierten Schaltkreisvorrichtung (IC-Vorrichtung) 300 gemäß verschiedenen Ausführungsformen. Die IC-Vorrichtung 300 der 1 kann mit den im Zusammenhang mit der IC-Vorrichtung 100 der 1 beschriebenen Ausführungsformen übereinstimmen, außer dass der Gateaufbau 120 der IC-Vorrichtung 300 sich in die Kanalschicht 106 erstreckt. In einigen Ausführungsformen kann sich das Gate-Dielektrikum 116 in die Kanalschicht 108 erstrecken. Zum Beispiel können die Abstandsschicht 108 und die Kanalschicht 106 unter Verwendung einer Methode vertieft sein, die ähnlich ist oder dieselbe ist wie die zum Vertiefen der Sperrschicht 110 verwendete Methode. Das Gate-Dielektrikum 116 kann in dem vertieften Abschnitt der Kanalschicht 106 gebildet sein und das Gate 118 kann auf dem Gate-Dielektrikum 116 gebildet sein. In anderen Ausführungsformen kann das Gate-Dielektrikum 116 auf der Pufferschicht 104 durch Vertiefen durch die Kanalschicht 106 gebildet sein, oder es kann so gebildet sein, dass es sich in die Pufferschicht 104 erstreckt, durch Vertiefen eines Abschnitts der Pufferschicht 104.
  • 4 ist ein Flussdiagramm eines Verfahrens 400 zum Herstellen einer IC-Vorrichtung (beispielsweise der IC-Vorrichtung 100 der 1) gemäß verschiedenen Ausführungsformen. Das Verfahren 400 kann folgende Schritte aufweisen: Bilden einer Pufferschicht (beispielsweise Pufferschicht 104 der 1) auf einem Substrat (beispielsweise Substrat 102 der 1) bei 402, Bilden einer Kanalschicht (beispielsweise Kanalschicht 106 der 1) auf der Pufferschicht bei 404, Bilden einer Abstandsschicht (beispielsweise Abstandsschicht 108 der 1) auf der Kanalschicht bei 406 und Bilden einer Sperrschicht (beispielsweise Sperrschicht 110 der 1) auf der Abstandsschicht 408. Gemäß verschiedenen Ausführungsformen sind sowohl die Pufferschicht als auch die Kanalschicht, die Abstandsschicht und die Sperrschicht epitaktisch aufgebracht durch Molekularstrahlepitaxie (MBE), Atomlagenepitaxie (ALE), chemische Strahlepitaxie (chemical beam epitaxy, CBE) und/oder metallorganische chemische Gasphasenabscheidung (MOCVD). In anderen Ausführungsformen können andere geeignete Abscheidungsmethoden verwendet werden. Das Bilden der Schichten bei 402, 404, 406 und 408 kann einen Stapel (beispielsweise Stack 101 der 1) von epitaktisch gekoppelten Schichten bereitstellen. Materialien und/oder Stärken für die Schichten des Stacks können mit den bereits im Zusammenhang mit der IC-Vorrichtung 100 der 1 beschriebenen Ausführungsformen übereinstimmen.
  • Bei 410 kann das Verfahren 400 ferner das Bilden einer Quelle (beispielsweise Source 112 der 1) und eines Abflusses (beispielsweise Drain 114 der 1) aufweisen. Die Quelle und der Abfluss können auf der Sperrschicht gebildet werden. In einer Ausführungsform werden Materialien wie etwa ein oder mehrere Metalle in einem Bereich auf der Sperrschicht aufgebracht, in dem die Quelle und der Abfluss zu bilden sind, beispielsweise unter Verwendung eines Bedampfungsprozesses. Die zum Bilden der Quelle und des Abflusses verwendeten Materialien können in der folgenden Reihenfolge aufgebrachte Metalle aufweisen: Titan (Ti), gefolgt von Aluminium (Al), welches von Molybdän (Mo) gefolgt wird, welches von Titan (Ti) gefolgt wird, welches von Gold (Au) gefolgt wird. Die aufgebrachten Materialien werden aufgeheizt (beispielsweise für etwa 30 Sekunden auf etwa 850°C unter Verwendung eines schnellen thermischen Glühprozesses), um zu bewirken, dass die Materialien durchdringen und mit dem darunter liegenden Material der Sperrschicht, der Abstandsschicht und/oder der Kanalschicht verschmelzen. In Ausführungsformen erstreckt sich sowohl die Quelle als auch der Abfluss durch die Sperrschicht und die Abstandschicht in die Kanalschicht. Eine Stärke der Quelle und des Abflusses kann zwischen etwa 1000 Angström und 2000 Angström sein. Andere Stärken für die Quelle und den Abfluss können in anderen Ausführungsformen verwendet werden.
  • Die Quelle und der Abfluss können durch einen Wieder-Aufwachsprozess (re-growth process) geformt werden, um Ohmsche Kontakte mit einem verringerten Kontaktwiderstand oder einer verringerten On-Resistance bereitzustellen. Bei dem Wieder-Aufwachsprozess wird Material der Sperrschicht, der Abstandsschicht und der Kanalschicht in Bereichen selektiv entfernt (beispielsweise geätzt), in denen die Quelle und der Abfluss zu bilden sind. Ein hochdotiertes Material (beispielsweise n++ Material) wird in Bereichen aufgebracht, wo die Sperrschicht, die Abstandsschicht und die Kanalschicht selektiv entfernt wurden. Das hochdotierte Material der Quelle und des Abflusses kann ein ähnliches Material sein wie das für die Kanalschicht verwendete Material. Zum Beispiel kann in einem System, in dem die Kanalschicht GaN aufweist, ein mit Silizium (Si) hochdotiertes Material auf GaN-Basis zu einer Stärke zwischen etwa 400 Angström und 700 Angström in den selektiv entfernten Bereichen epitaktisch aufgebracht werden. Das hochdotierte Material kann epitaktisch aufgebracht werden durch Molekularstrahlepitaxie (MBE), Atomlagenepitaxie (ALE), chemische Strahlepitaxie (CBE) oder metallorganische chemische Gasphasenabscheidung (MOCVD), oder geeignete Kombinationen daraus. In anderen Ausführungsformen können andere Materialien, Stärken oder Abscheidungsmethoden für das hochdotierte Material verwendet werden. Ein oder mehrere Metalle einschließlich beispielsweise Titan (Ti) und/oder Gold (Au) können unter Verwendung beispielsweise eines Lift-Off-Prozesses mit einer Stärke zwischen etwa 1000 Angström und 1500 Angström auf dem hochdotierten Material gebildet/aufgebracht werden. In anderen Ausführungsformen können andere Materialien, Stärken und/oder Methoden für das eine oder mehrere Metalle verwendet werden.
  • In einigen Ausführungsformen können die Quelle und der Abfluss durch einen Implantationsprozess (implantation process) gebildet werden, der Implantationstechniken zum Einführen eines Störatoms (beispielsweise Silizium) verwendet, um in der Quelle und dem Abfluss ein hochdotiertes Material bereitzustellen. Nach der Implantation werden die Quelle und der Abfluss bei einer hohen Temperatur (beispielsweise 1100 bis 1200°C) geglüht. Der Wieder-Aufwachsprozess kann vorzugsweise die mit dem Nach-Implantationsglühen verbundene hohe Temperatur vermeiden.
  • Bei 412 kann das Verfahren 400 ferner das Bilden eines Gateaufbaus (beispielsweise der Gateaufbau 120 der 1) aufweisen. Der Gateaufbau kann einen elektrisch leitfähigen Abschnitt oder ein Gate (beispielsweise Gate 118 der 1) und einen elektrisch isolierenden Abschnitt oder ein Gate-Dielektrikum (beispielsweise Gate-Dielektrikum 116 der 1) aufweisen.
  • Das Gate-Dielektrikum kann auf der Abstandsschicht gebildet werden. Ein Abschnitt der Sperrschicht kann selektiv vertieft werden, um eine Öffnung durch die Sperrschicht bereitzustellen. In einer Ausführungsform entfernt ein Ätzprozess selektiv Material der Sperrschicht, um die Abstandsschicht freizulegen.
  • In einigen Ausführungsform wird eine dielektrische Schicht (beispielsweise dielektrische Schicht 122 der 1) auf der Sperrschicht gebildet, und Fotoresist wird auf der dielektrischen Schicht aufgebracht und strukturiert, um eine Öffnung bereitzustellen, die sich mit der in der Sperrschicht gebildeten Öffnung deckt. In einer Ausführungsform kann ein anisotroper Ätzprozess selektiv Material von der dielektrischen Schicht und der darunter liegenden Sperrschicht entfernen, um die Abstandsschicht für das Aufbringen des Materials des Gate-Dielektrikums freizulegen. Die Abstandsschicht kann behandelt und/oder gereinigt werden, um eine Störstellendichte zwischen dem Gate-Dielektrikum und der Abstandsschicht zu minimieren.
  • In anderen Ausführungsformen kann ein anisotroper Ätzprozess Material von der dielektrischen Schicht, der Sperrschicht, der Abstandsschicht (beispielsweise der Abstandsschicht 108 der 2), der Kanalschicht (beispielsweise der Kanalschicht 106 der 3) und/oder der Pufferschicht entfernen, um die Bildung des Gate-Dielektrikums so zu ermöglichen, dass sich das Gate-Dielektrikum in die Abstandsschicht, die Kanalschicht und/oder die Pufferschicht erstreckt, wie es im Zusammenhang mit den 2 und 3 beschrieben wurde. Eine ähnliche Behandlung und/oder Reinigung kann in einigen Ausführungsformen verwendet werden, um eine Störstellendichte (trag density) zwischen dem Gate-Dielektrikum und der Kanalschicht oder zwischen dem Gate-Dielektrikum und der Pufferschicht zu minimieren.
  • Das Material des Gate-Dielektrikums kann durch eine beliebige geeignete Abscheidungsmethode auf der Abstandsschicht aufgebracht werden, einschließlich beispielsweise Atomlagenabscheidung (ALD) oder chemische Gasphasenabscheidung (CVD). In anderen Ausführungsformen können andere Abscheidungsmethoden verwendet werden. Stärken und/oder Materialien für das Gate-Dielektrikum können mit den bereits im Zusammenhang mit 1 beschriebenen Ausführungsformen übereinstimmen.
  • Das Gate kann auf dem Gate-Dielektrikum durch Aufbringen eines Gatematerials auf dem Gate-Dielektrikum in der Öffnung der Sperrschicht gebildet werden. Das Gatematerial kann durch eine beliebige geeignete Abscheidungsmethode aufgebracht werden, einschließlich beispielsweise Bedampfung, ALD und/oder CVD. In einer Ausführungsform wird zunächst Nickel (Ni) auf dem Gate-Dielektrikum aufgebracht, gefolgt durch das Aufbringen von Platin (Pt), Iridium (Ir) und Molybdän (Mo) der Reihe nach. Anschließend kann Gold (Au) auf dem Molybdän aufgebracht werden. In einer Ausführungsform, in der Gate ein T-förmiges Gate ist, kann ein Stammabschnitt des T-Gates durch Aufbringen von einem oder mehreren Metallen gebildet werden, um die in der Sperrschicht und in der dielektrischen Schicht zum Ermöglichen der Bildung des Gate-Dielektrikums gebildete Öffnung zu füllen. Ein oberer Abschnitt des T-Gates kann durch Metalldeposition/Ätzprozesse oder einen Lift-Off-Prozess gebildet werden.
  • Verschiedene Vorgänge sind als mehrere einzelne Vorgänge der Reihe nach in einer Art und Weise beschrieben, die für das Verständnis des beanspruchten Gegenstands besonders hilfreich ist. Jedoch sollte die Reihenfolge der Beschreibung nicht so verstanden werden, dass sie angibt, dass diese Vorgänge notwendigerweise reihenfolgeabhängig sind. Insbesondere können diese Vorgänge nicht in der vorgestellten Reihenfolge durchgeführt werden. Beschriebene Vorgänge können in einer anderen Reihenfolge als der beschriebenen Ausführungsform durchgeführt werden. Verschiedene zusätzliche Vorgänge können durchgeführt werden und/oder beschriebene Vorgänge können in zusätzlichen Ausführungsformen weggelassen werden.
  • Hierin beschriebene Ausführungsformen einer IC-Vorrichtung 100 und Geräte mit einer solchen IC-Vorrichtung 100 können in verschiedene andere Geräte und Anlagen aufgenommen werden. Ein Blockdiagramm einer Beispielanlage 500 ist in 5 veranschaulicht. Wie dargestellt, weist die Anlage 500 ein Leistungsverstärkermodul (PA-Modul) 502 auf, das in einigen Ausführungsformen ein Radiofrequenz (RF) PA-Modul sein kann. Die Anlage 500 kann einen mit dem Leistungsverstärkermodul 502 wie dargestellt gekoppelten Transceiver 504 aufweisen. Das Leistungsverstärkermodul 502 kann eine hierin beschriebene IC-Vorrichtung (beispielsweise die IC-Vorrichtung 100, 200 oder 300 der 1 bis 3) aufweisen.
  • Das Leistungsverstärkermodul 502 kann ein RF-Eingangssignal, RFin, von dem Transceiver 504 empfangen. Das Leistungsverstärkermodul 502 kann das RF-Eingangssignal, RFin, verstärken, um das RF-Ausgangssignal, RFout bereitzustellen. Das RF-Eingangssignal, RFin, und das RF-Ausgangssignal, RFout, können beide Teil einer Übertragungskette sein, in 5 jeweils bezeichnet durch Tx-RFin und Tx-Rfout
  • Das verstärkte RF-Ausgangssignal, RFout, kann einem Antennenschaltmodul (antenna switch module, ASM) 506 zur Verfügung gestellt werden, das eine Over-the-Air-Übertragung (OTA-Transmission) des RF-Ausgangssignals, RFout, über einen Antennenaufbau 508 bewirkt. Das ASM 506 kann auch RF-Signale über den Antennenaufbau 508 empfangen und die empfangenen RF-Signale, Rx, entlang einer Empfangskette an den Transceiver 504 koppeln.
  • In verschiedenen Ausführungsformen kann der Antennenaufbau 508 eine oder mehrere Richtungsantennen und/oder Rundstrahlantennen aufweisen, einschließlich beispielsweise eine Dipolantenne, eine Monopolantenne, eine Patchantenne, eine Rahmenantenne, eine Mikrostrip-Antenne oder einen beliebigen anderen Antennentyp, der für OTA-Sendung/Empfang von RF-Signalen geeignet ist.
  • Die Anlage 500 kann eine beliebige Anlage mit Leistungsverstärkung sein. Die IC-Vorrichtung 100, 200 und 300 kann eine wirksame Schalteinrichtung für Power-Switch-Anwendungen einschließlich Stromaufbereitungseinrichtungen wie etwa beispielsweise Wechselstrom(AC)-Gleichstrom(DC)-Konvertern, DC-DC-Konvertern, DC-AC-Konvertern u. dgl. bereitstellen. In verschiedenen Ausführungsformen kann die Anlage 500 für Leistungsverstärkung bei hoher Radiofrequenzleistung und -Frequenz besonders nützlich sein. Zum Beispiel kann die Anlage 500 geeignet sein für terrestrische- und Satellitenkommunikation, Radaranlagen und/oder möglicherweise in verschiedenen industriellen und medizinischen Anwendungen. Genauer gesagt kann die Anlage 500 in verschiedenen Ausführungsformen Folgendes sein: eine Radarvorrichtung, eine Satellitenkommunikationseinrichtung, ein Mobiltelefon, eine Basisstation eines Mobiltelefons, ein Rundfunkradio und/oder ein Fernsehverstärkungssystem.
  • Wenngleich bestimmte Ausführungsformen zum Zweck der Beschreibung hierin veranschaulicht und beschrieben wurden, kann eine breite Vielzahl von alternativen und/oder äquivalenten Ausführungsformen oder Implementierungen, die zum Erreichen derselben Zwecke eingerichtet sind, anstelle der gezeigten und beschriebenen Ausführungsformen verwendet werden, ohne den Umfang der vorliegenden Offenbarung zu verlassen. Diese Anmeldung soll beliebige Anpassungen oder Variationen der hierin diskutierten Ausführungsformen abdecken. Aus diesem Grund wird besonders betont, dass die hierin beschriebenen Ausführungsformen nur durch die Ansprüche und deren Äquivalente beschränkt sind.
  • Die Erfindung umfasst insbesondere eine Einrichtung mit:
    einer auf einem Substrat gebildeten Pufferschicht, wobei die Pufferschicht mit dem Substrat epitaktisch gekoppelt ist;
    einer auf der Pufferschicht gebildeten Kanalschicht, um einen Weg für Stromfluss in einer Transistorvorrichtung bereitzustellen, wobei die Kanalschicht epitaktisch mit der Pufferschicht gekoppelt ist;
    einer auf der Kanalschicht gebildeten Abstandsschicht, wobei die Abstandsschicht epitaktisch mit der Kanalschicht gekoppelt ist,
    einer auf der Abstandsschicht gebildeten Sperrschicht, wobei die Sperrschicht epitaktisch mit der Abstandsschicht gekoppelt ist, wobei die Sperrschicht Aluminium (Al), Stickstoff (N) und des weiteren Indium (In) und/oder Gallium (Ga) aufweist;
    einem mit der Abstandsschicht oder der Kanalschicht direkt gekoppelten Gate-Dielektrikum und
    einem auf dem Gate-Dielektrikum gebildeten Gate, wobei das Gate direkt mit dem Gate-Dielektrikum gekoppelt ist.
  • Die Einrichtung kann sich zusätzlich dadurch auszeichnen, dass die Pufferschicht Aluminiumgalliumnitrid (AlxGa1-xN) aufweist, wobei x ein Wert zwischen 0 und 1 ist, der relative Anteile von Aluminium und Gallium angibt;
    die Kanalschicht Galliumnitrid (GaN) aufweist;
    die Abstandsschicht Aluminiumnitrid (AlN) aufweist; und
    die Sperrschicht Indiumaluminiumnitrid (InyAl1-yN) aufweist, wobei y ein Wert zwischen 0 und 1 ist, der relative Anteile von Indium und Aluminium angibt.
  • Die Einrichtung kann sich zusätzlich dadurch auszeichnen, dass die Pufferschicht eine Stärke zwischen 0,1 Mikrometer und 2 Mikrometer hat und x einen Wert zwischen 0,05 und 1 hat;
    die Kanalschicht eine Stärke zwischen 50 Angström und 150 Angström hat;
    die Abstandsschicht eine Stärke zwischen 5 Angström und 30 Angström hat; und
    die Sperrschicht eine Stärke zwischen 50 Angström und 150 Angström hat und y einen Wert zwischen 0,13 und 0,21 hat.
  • Die Einrichtung kann sich alternativ oder zusätzlich dadurch auszeichnen, dass das Gate-Dielektrikum Aluminiumoxid (Al2O3), Siliziumnitrid (SiN), Hafniumoxid (HfO2), Siliziumdioxid (SiO2) oder Siliziumoxinitrid (SiON) aufweist; und
    das Gate-Dielektrikum eine Stärke zwischen 20 Angström und 200 Angström hat.
  • Die Einrichtung kann sich zusätzlich dadurch auszeichnen, dass das Gate ein T-förmiges Feldplatten-Gate ist, das Nickel (Ni), Platin (Pt), Iridium (Ir), Molybdän (Mo) oder Gold (Au) aufweist.
  • Die Einrichtung kann sich alternativ oder zusätzlich auszeichnen durch: eine auf der Sperrschicht gebildete Quelle; und einen auf der Sperrschicht gebildeten Abfluss, wobei sich sowohl die Quelle als auch der Abfluss durch die Sperrschicht und die Abstandsschicht in die Kanalschicht erstrecken.
  • Die Einrichtung kann sich zusätzlich dadurch auszeichnen, dass die Quelle ein Ohmscher Kontakt ist, der Abfluss ein Ohmscher Kontakt ist, und ein kürzester Abstand zwischen dem Abfluss und dem Gate größer ist als ein kürzester Abstand zwischen der Quelle und dem Gate.
  • Die Einrichtung kann sich alternativ oder zusätzlich auszeichnen durch das Substrat, wobei das Substrat Silizium (Si), Siliziumcarbid (SiC), Saphir (Al2O3), Galliumnitrid (GaN) oder Aluminiumnitrid (AlN) aufweist.
  • Die Einrichtung kann sich alternativ oder zusätzlich auszeichnen durch eine auf der Sperrschicht gebildete dielektrische Schicht.
  • Die Einrichtung kann sich alternativ oder zusätzlich dadurch auszeichnen, dass das Gate Teil einer Transistorschalteinrichtung mit hoher Elektronenbeweglichkeit (HEMT-switch device) des Anreicherungstyps (e-mode) ist.
  • Die Erfindung betrifft ferner ein Verfahren, das folgende Schritte aufweist:
    epitaktisches Aufbringen einer Pufferschicht auf einem Substrat;
    epitaktisches Aufbringen einer Kanalschicht auf der Pufferschicht, wobei die Kanalschicht einen Weg für Stromfluss in einer Transistorvorrichtung bereitstellt;
    epitaktisches Aufbringen einer Abstandsschicht auf der Kanalschicht;
    epitaktisches Aufbringen einer Sperrschicht auf der Abstandsschicht, wobei die Sperrschicht Aluminium (Al), Stickstoff (N) und des weiteren Indium (In) und/oder Gallium (Ga) aufweist;
    selektives Entfernen eines Abschnitts der Sperrschicht, um die Abstandsschicht freizulegen;
    Aufbringen eines Gate-Dielektrikummaterials auf der freigelegten Abstandsschicht, um ein Gate-Dielektrikum zu bilden, das direkt mit der Abstandsschicht gekoppelt ist; und
    Aufbringen eines Gatematerials auf dem Gate-Dielektrikum, um ein Gate der Transistorvorrichtung zu bilden, das direkt mit dem Gate-Dielektrikum gekoppelt ist.
  • Das Verfahren kann sich zusätzlich dadurch auszeichnen, dass die Pufferschicht Aluminiumgalliumnitrid (AlxGa1-xN) aufweist, wobei x ein Wert zwischen 0 und 1 ist, der relative Anteile von Aluminium und Gallium angibt;
    die Kanalschicht Galliumnitrid (GaN) aufweist;
    die Abstandsschicht Aluminiumnitrid (AlN) aufweist; und
    die Sperrschicht Indiumgalliumaluminiumnitrid (InyGazAl1-y-zN) aufweist, wobei y und z Werte zwischen 0 und 1 sind, die relative Anteile von Indium und Gallium angeben.
  • Das Verfahren kann sich zusätzlich dadurch auszeichnen, dass die Pufferschicht eine Stärke zwischen 0,1 Mikrometer und 2 Mikrometer hat und x einen Wert zwischen 0,05 und 1 hat;
    die Kanalschicht eine Stärke zwischen 50 Angström und 150 Angström hat;
    die Abstandsschicht eine Stärke zwischen 5 Angström und 30 Angström hat; und
    die Sperrschicht eine Stärke zwischen 50 Angström und 150 Angström hat und y einen Wert zwischen 0,13 und 0,21 hat.
  • Das Verfahren kann sich alternativ oder zusätzlich dadurch auszeichnen, dass der Abschnitt der Sperrschicht unter Verwendung eines Ätzprozesses selektiv entfernt wird;
    das Gate-Dielektrikum unter Verwendung eines Atomlagenabscheidungsprozesses (ALD-Prozesses) aufgebracht wird;
    das Gate-Dielektrikum Aluminiumoxid (Al2O3), Siliziumnitrid (SiN), Hafniumoxid (HfO2), Siliziumdioxid (SiO2) oder Siliziumoxinitrid (SiON) aufweist; und
    das Gate-Dielektrikum eine Stärke zwischen 20 Angström und 200 Angström hat.
  • Das Verfahren kann sich zusätzlich dadurch auszeichnen, dass das Gate ein T-förmiges Feldplatten-Gate ist; und das Gate Nickel (Ni), Platin (Pt), iridium (Ir), Molybdän (Mo) oder Gold (Au) aufweist.
  • Das Verfahren kann sich alternativ oder zusätzlich auszeichnen durch folgende Schritte: Bilden einer Quelle auf der Sperrschicht; und
    Bilden eines Abflusses auf der Sperrschicht,
    wobei sich sowohl die Quelle als auch der Abfluss durch die Sperrschicht und die Abstandsschicht in die Kanalschicht erstrecken,
    wobei ein kürzester Abstand zwischen dem Abfluss und dem Gate größer ist als ein kürzester Abstand zwischen der Quelle und dem Gate, und
    wobei sowohl die Quelle als auch der Abfluss Ohmsche Kontakte sind.
  • Das Verfahren kann sich alternativ oder zusätzlich auszeichnen durch: Bereitstellen des Substrats, wobei das Substrat Silizium (Si), Siliziumcarbid (SiC), Saphir (Al2O3), Galliumnitrid (GaN) oder Aluminiumnitrid (AlN) aufweist.
  • Das Verfahren kann sich alternativ oder zusätzlich auszeichnen durch das Bilden einer dielektrischen Schicht auf der Sperrschicht.
  • Das Verfahren kann sich alternativ oder zusätzlich dadurch auszeichnen, dass die Kanalschicht zum Bereitstellen eines Weges für Stromfluss in einer Transistorschalteinrichtung mit hoher Elektronenbeweglichkeit (HEMT-switch devide) des Anreicherungstyps (e-mode) eingerichtet ist.
  • Das Verfahren kann sich alternativ oder zusätzlich dadurch auszeichnen, dass sowohl die Pufferschicht als auch die Kanalschicht, die Abstandsschicht und die Sperrschicht epitaktisch aufgebracht sind durch Molekularstrahlepitaxie (MBE), Atomlagenepitaxie (ALE), chemische Strahlepitaxie (CBE) oder metallorganische chemische Gasphasenabscheidung (MOCVD).

Claims (15)

  1. Einrichtung, die aufweist: eine auf einem Substrat gebildete Pufferschicht, wobei die Pufferschicht mit dem Substrat epitaktisch gekoppelt ist; eine auf der Pufferschicht gebildete Kanalschicht, um einen Weg für Stromfluss in einer Transistorvorrichtung bereitzustellen, wobei die Kanalschicht epitaktisch mit der Pufferschicht gekoppelt ist; eine auf der Kanalschicht gebildete Abstandsschicht, wobei die Abstandsschicht epitaktisch mit der Kanalschicht gekoppelt ist, eine auf der Abstandsschicht gebildet Sperrschicht, wobei die Sperrschicht epitaktisch mit der Abstandsschicht gekoppelt ist, wobei die Sperrschicht Aluminium (Al), Stickstoff (N) und des weiteren Indium (In) und/oder Gallium (Ga) aufweist; ein mit der Abstandsschicht oder der Kanalschicht direkt gekoppeltes Gate-Dielektrikum und ein auf dem Gate-Dielektrikum gebildetes Gate, wobei das Gate direkt mit dem Gate-Dielektrikum gekoppelt ist.
  2. Einrichtung nach Anspruch 1, wobei: die Pufferschicht Aluminiumgalliumnitrid (AlxGa1-xN) aufweist, wobei x ein Wert zwischen 0 und 1 ist, der relative Anteile von Aluminium und Gallium angibt; die Kanalschicht Galliumnitrid (GaN) aufweist; die Abstandsschicht Aluminiumnitrid (AlN) aufweist; und die Sperrschicht Indiumaluminiumnitrid (InyAl1-yN) aufweist, wobei y ein Wert zwischen 0 und 1 ist, der relative Anteile von Indium und Aluminium angibt.
  3. Einrichtung nach Anspruch 2, wobei: die Pufferschicht eine Stärke zwischen 0,1 Mikrometer und 2 Mikrometer hat und x einen Wert zwischen 0,05 und 1 hat; die Kanalschicht eine Stärke zwischen 50 Angström und 150 Angström hat; die Abstandsschicht eine Stärke zwischen 5 Angström und 30 Angström hat; und die Sperrschicht eine Stärke zwischen 50 Angström und 150 Angström hat und y einen Wert zwischen 0,13 und 0,21 hat.
  4. Einrichtung nach einem der Ansprüche 1 bis 3, wobei: das Gate-Dielektrikum Aluminiumoxid (Al2O3), Siliziumnitrid (SiN), Hafniumoxid (HfO2), Siliziumdioxid (SiO2) oder Siliziumoxinitrid (SiON) aufweist; und das Gate-Dielektrikum eine Stärke zwischen 20 Angström und 200 Angström hat.
  5. Einrichtung nach Anspruch 4, wobei: das Gate ein T-förmiges Feldplatten-Gate ist; das Gate Nickel (Ni), Platin (Pt), Iridium (Ir), Molybdän (Mo) oder Gold (Au) aufweist; und das Gate Teil einer Transistorschalteinrichtung mit hoher Elektronenbeweglichkeit (HEMT-switch device) des Anreicherungstyps (e-mode) ist.
  6. Einrichtung nach einem der Ansprüche 1 bis 3, die ferner aufweist: eine auf der Sperrschicht gebildete Quelle; und einen auf der Sperrschicht gebildeten Abfluss, wobei sich sowohl die Quelle als auch der Abfluss durch die Sperrschicht und die Abstandsschicht in die Kanalschicht erstrecken, die Quelle ein Ohmscher Kontakt ist, der Abfluss ein Ohmscher Kontakt ist und ein kürzester Abstand zwischen dem Abfluss und dem Gate größer ist als ein kürzester Abstand zwischen der Quelle und dem Gate.
  7. Einrichtung nach einem der Ansprüche 1 bis 3, die ferner aufweist, das Substrat, wobei das Substrat Silizium (Si), Siliziumcarbid (SiC), Saphir (Al2O3), Galliumnitrid (GaN) oder Aluminiumnitrid (AlN) aufweist; und eine auf der Sperrschicht gebildete dielektrische Schicht.
  8. Verfahren, das aufweist: epitaktisches Aufbringen einer Pufferschicht auf einem Substrat; epitaktisches Aufbringen einer Kanalschicht auf der Pufferschicht, wobei die Kanalschicht einen Weg für Stromfluss in einer Transistorvorrichtung bereitstellt; epitaktisches Aufbringen einer Abstandsschicht auf der Kanalschicht; epitaktisches Aufbringen einer Sperrschicht auf der Abstandsschicht, wobei die Sperrschicht Aluminium (Al), Stickstoff (N) und des weiteren Indium (In) und/oder Gallium (Ga) aufweist; selektives Entfernen eines Abschnitts der Sperrschicht, um die Abstandsschicht freizulegen; Aufbringen eines Gate-Dielektrikummaterials auf der freigelegten Abstandsschicht, um ein Gate-Dielektrikum zu bilden, das direkt mit der Abstandsschicht gekoppelt ist; und Aufbringen eines Gatematerials auf dem Gate-Dielektrikum, um ein Gate der Transistorvorrichtung zu bilden, das direkt mit dem Gate-Dielektrikum gekoppelt ist.
  9. Verfahren nach Anspruch 8, wobei: die Pufferschicht Aluminiumgalliumnitrid (AlxGa1-xN) aufweist, wobei x ein Wert zwischen 0 und 1 ist, der relative Anteile von Aluminium und Gallium angibt; die Kanalschicht Galliumnitrid (GaN) aufweist; die Abstandsschicht Aluminiumnitrid (AlN) aufweist; und die Sperrschicht Indiumgalliumaluminiumnitrid (InyGazAl1-y-zN) aufweist, wobei y und z Werte zwischen 0 und 1 sind, die relative Anteile von Indium und Gallium angeben.
  10. Verfahren nach Anspruch 9, wobei: die Pufferschicht eine Stärke zwischen 0,1 Mikrometer und 2 Mikrometer hat und x einen Wert zwischen 0,05 und 1 hat; die Kanalschicht eine Stärke zwischen 50 Angström und 150 Angström hat; die Abstandsschicht eine Stärke zwischen 5 Angström und 30 Angström hat; und die Sperrschicht eine Stärke zwischen 50 Angström und 150 Angström hat und y einen Wert zwischen 0,13 und 0,21 hat.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei: der Abschnitt der Sperrschicht unter Verwendung eines Ätzprozesses selektiv entfernt wird; das Gate-Dielektrikum unter Verwendung eines Atomlagenabscheidungsprozesses (ALD-Prozesses) aufgebracht wird; das Gate-Dielektrikum Aluminiumoxid (Al2O3), Siliziumnitrid (SiN), Hafniumoxid (HfO2), Siliziumdioxid (SiO2) oder Siliziumoxinitrid (SiON) aufweist; und das Gate-Dielektrikum eine Stärke zwischen 20 Angström und 200 Angström hat.
  12. Verfahren nach Anspruch 11, wobei: das Gate ein T-förmiges Feldplatten-Gate ist; das Gate Nickel (Ni), Platin (Pt), Iridium (Ir), Molybdän (Mo) oder Gold (Au) aufweist; und die Kanalschicht zum Bereitstellen eines Weges für Stromfluss in einer Transistorschalteinrichtung mit hoher Elektronenbeweglichkeit (HEMT-switch device) des Anreicherungstyps (e-mode) eingerichtet ist.
  13. Verfahren nach einem der Ansprüche 8 bis 10, das ferner aufweist: Bilden einer Quelle auf der Sperrschicht; und Bilden eines Abflusses auf der Sperrschicht, wobei sich sowohl die Quelle als auch der Abfluss durch die Sperrschicht und die Abstandsschicht in die Kanalschicht erstrecken, wobei ein kürzester Abstand zwischen dem Abfluss und dem Gate größer ist als ein kürzester Abstand zwischen der Quelle und dem Gate, und wobei sowohl die Quelle als auch der Abfluss ein Ohmscher Kontakt ist.
  14. Verfahren nach einem der Ansprüche 8 bis 10, das ferner aufweist: Bereitstellen des Substrats, wobei das Substrat Silizium (Si), Siliziumcarbid (SiC), Saphir (Al2O3), Galliumnitrid (GaN) oder Aluminiumnitrid (AlN) aufweist; und Bilden einer dielektrischen Schicht auf der Sperrschicht.
  15. Verfahren nach einem der Ansprüche 8 bis 10, wobei sowohl die Pufferschicht als auch die Kanalschicht, die Abstandsschicht und die Sperrschicht epitaktisch aufgebracht sind durch Molekularstrahlepitaxie (MBE), Atomlagenepitaxie (ALE), chemische Strahlepitaxie (CBE) oder metallorganische chemische Gasphasenabscheidung (MOCVD).
DE102012020978A 2011-10-26 2012-10-25 Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren Withdrawn DE102012020978A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/282,424 2011-10-26
US13/282,424 US20130105817A1 (en) 2011-10-26 2011-10-26 High electron mobility transistor structure and method

Publications (1)

Publication Number Publication Date
DE102012020978A1 true DE102012020978A1 (de) 2013-05-02

Family

ID=48084412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012020978A Withdrawn DE102012020978A1 (de) 2011-10-26 2012-10-25 Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren

Country Status (4)

Country Link
US (2) US20130105817A1 (de)
JP (1) JP2013118360A (de)
DE (1) DE102012020978A1 (de)
FR (1) FR2982078A1 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
TWI481025B (zh) * 2011-09-30 2015-04-11 Win Semiconductors Corp 高電子遷移率電晶體改良結構及其製程方法
US8860088B2 (en) * 2012-02-23 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR102087941B1 (ko) * 2013-08-07 2020-03-11 엘지이노텍 주식회사 전력 반도체 소자
US9245991B2 (en) 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
US9673286B2 (en) * 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のｍｉｓ型ノーマリオフｈｅｍｔ素子
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer
US9793370B2 (en) * 2014-05-30 2017-10-17 Delta Electronics, Inc. Transistor with oxidized cap layer
CN106575670B (zh) 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
EP3198649A4 (de) 2014-09-25 2018-05-16 Intel Corporation Iii-n-epitaxiale vorrichtungsstrukturen auf freistehenden silicium-mesas
WO2016068935A1 (en) 2014-10-30 2016-05-06 Intel Corporation Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors
CN105633143B (zh) * 2014-10-31 2018-09-14 财团法人工业技术研究院 增强型氮化镓晶体管器件
US10573647B2 (en) 2014-11-18 2020-02-25 Intel Corporation CMOS circuits using n-channel and p-channel gallium nitride transistors
US9536967B2 (en) * 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
KR102309482B1 (ko) * 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
US10283631B2 (en) * 2015-05-12 2019-05-07 Delta Electronics, Inc. Semiconductor device and method of fabricating the same
EP3298628A4 (de) 2015-05-19 2019-05-22 INTEL Corporation Halbleiterbauelemente mit erhöhten dotierten kristallinen strukturen
US9548731B2 (en) 2015-06-16 2017-01-17 Tagore Technology, Inc. High performance radio frequency switch
KR102349040B1 (ko) 2015-06-26 2022-01-10 인텔 코포레이션 고온 안정 기판 계면 재료를 갖는 헤테로 에피택셜 구조체들
JP6746887B2 (ja) * 2015-09-16 2020-08-26 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
CN113506777A (zh) * 2015-11-02 2021-10-15 日本碍子株式会社 半导体元件用外延基板和半导体元件
WO2017077989A1 (ja) * 2015-11-02 2017-05-11 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
KR102547562B1 (ko) * 2015-11-02 2023-06-23 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
WO2017099707A1 (en) * 2015-12-07 2017-06-15 Intel Corporation Self-aligned transistor structures enabling ultra-short channel lengths
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US10170611B1 (en) * 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face
DE102016122399A1 (de) 2016-11-21 2018-05-24 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu dessen Herstellung
DE102017104370A1 (de) * 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper
CN106876443A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
US10084074B1 (en) * 2017-03-24 2018-09-25 Qualcomm Incorporated Compound semiconductor field effect transistor gate length scaling
JP2018170458A (ja) * 2017-03-30 2018-11-01 株式会社東芝 高出力素子
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
DE102017127182A1 (de) 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu deren Herstellung
TWI673868B (zh) * 2018-05-29 2019-10-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN110581163B (zh) * 2018-06-08 2023-07-18 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11489061B2 (en) * 2018-09-24 2022-11-01 Intel Corporation Integrated programmable gate radio frequency (RF) switch
US10707322B2 (en) 2018-10-22 2020-07-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN109755301A (zh) * 2019-01-15 2019-05-14 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
US20210399119A1 (en) * 2020-06-23 2021-12-23 Intel Corporation Transition metal-iii-nitride alloys for robust high performance hemts

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
US7470941B2 (en) * 2001-12-06 2008-12-30 Hrl Laboratories, Llc High power-low noise microwave GaN heterojunction field effect transistor
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
WO2008027027A2 (en) 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US8680580B2 (en) 2007-11-19 2014-03-25 Renesas Electronics Corporation Field effect transistor and process for manufacturing same
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
CN101604704B (zh) 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US20100117118A1 (en) 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8754496B2 (en) 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
JP5308290B2 (ja) * 2009-09-15 2013-10-09 日本碍子株式会社 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US8633470B2 (en) 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices
US8368052B2 (en) * 2009-12-23 2013-02-05 Intel Corporation Techniques for forming contacts to quantum well transistors
US20110241020A1 (en) 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
US8853709B2 (en) * 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
WO2013095643A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Iii-n material structure for gate-recessed transistors
US20140061658A1 (en) * 2012-09-04 2014-03-06 Richtek Technology Corporation High Electron Mobility Transistor and Manufacturing Method Thereof

Also Published As

Publication number Publication date
JP2013118360A (ja) 2013-06-13
FR2982078A1 (fr) 2013-05-03
US20130105817A1 (en) 2013-05-02
US9054167B2 (en) 2015-06-09
US20130334538A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
DE102012020978A1 (de) Transistoranordnung mit hoher Elektronenbeweglichkeit und Verfahren
DE102013010487A1 (de) Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur
DE102012020481A1 (de) Gruppe III-Nitrid Metall-Isolator-Halbleiter Heterostruktur-Feldeffekttransistoren
DE102013008456A1 (de) In-situ Sperren-Oxidationstechniken und -gestaltungen
DE102013008512A1 (de) Gruppe lll-Nitrid-Transistor mit Ladungs-Induzierschicht
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US8563984B2 (en) Semiconductor device
JP5203220B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
EP2465142B1 (de) Halbleiterstruktur
US20070278507A1 (en) Field effect transistor and method for fabricating the same
US10679860B2 (en) Self-aligning source, drain and gate process for III-V nitride MISHEMTs
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
JP2009531859A (ja) 高効率および／または高電力密度のワイドバンドギャップトランジスタ
DE102016114496A1 (de) Lawinenrobuster quasi-vertikaler hemt
DE102008013755A1 (de) Deckschichten beinhaltend Aluminiumnitrid für Nitrid-basierte Transistoren und Verfahren zu deren Herstellung
KR20110067409A (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
DE102013019401A1 (de) Transistor auf Gruppe III-Nitrid-Basis mit einem Gate-Dielektrikum mit einem Stoff auf Fluorid- oder Chlorid-Basis
US20050236643A1 (en) Nitride semiconductor device and manufacturing method thereof
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014012702A1 (de) Linearer Transistor mit hoher Eletronenbeweglichkeit
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
US20230207640A1 (en) Transistor gate structure with insulating layer and method of fabrication therefor
US20240105823A1 (en) Barrier Structure for Dispersion Reduction in Transistor Devices

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee