CN105633143B

CN105633143B - 增强型氮化镓晶体管器件

Info

Publication number: CN105633143B
Application number: CN201410608510.7A
Authority: CN
Inventors: 郭威宏; 林素芳; 周以伦; 傅毅耕
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2014-10-31
Filing date: 2014-10-31
Publication date: 2018-09-14
Anticipated expiration: 2034-10-31
Also published as: CN105633143A

Abstract

本发明公开一种增强型氮化镓晶体管器件，包括基板、基板上的外延结构、外延结构上的凹入式栅极、凹入式栅极上的栅极电极、源极电极与漏极电极。所述凹入式栅极是p型金属氧化物。在所述栅极电极与所述凹入式栅极之间还有介电叠层。这个介电叠层包括第一介电层与第二介电层，其中第二介电层与凹入式栅极接触，且第二介电层中的金属元素的氧化电位需比p型金属氧化物的金属元素低。凹入式栅极具有纳米结构图案，所述纳米结构图案延伸至所述外延结构内。

Description

增强型氮化镓晶体管器件

技术领域

本发明涉及一种晶体管器件，且特别是涉及一种增强型(Enhancement-mode；Normally-off)氮化镓晶体管器件。

背景技术

具有氮化镓二维电子气(2DEG)结构的氮化镓晶体管器件因为栅极区域的二维电子气分布，使得器件无法达到常关(Normally-off)的特性。所以为了提供安全性的元件操作、简化电路设计、低能量消耗等需求,已有研究以选择性成长(Selectivity AreaGrowth)的方式，在栅极区域成长P型氮化铝镓(P-AlGaN)，利用空乏区的原理，空乏(Deplete)栅极区域下方的二维电子气(2DEG)分布，而达到常关的元件特性。但是这种器件的临界电压受限于P型氮化铝镓的浓度，所以导致其临界电压通常较小。

另有研究提出通过破坏栅极区域的二维电子气分布，来提高临界电压(ThresholdVoltage；Vth)的增强型(E-mode)氮化镓晶体管器件，但却发现这种器件会牺牲电流的输出。

发明内容

本发明的目的在于提供一种增强型氮化镓晶体管器件，能防止P型金属氧化物的载流子浓度产生变化，进而影响到器件的开关能力。

为达上述目的，本发明提供一种增强型氮化镓晶体管器件，包括：基板、基板上的外延结构、外延结构上的凹入式栅极(Recessed gate)、凹入式栅极上的栅极电极、源极电极与漏极电极。在所述栅极电极与所述凹入式栅极之间还有介电叠层，所述介电叠层包括第一介电层与第二介电层，其中第二介电层与凹入式栅极接触。所述凹入式栅极是p型金属氧化物，所述第二介电层中的金属元素的氧化电位需比p型金属氧化物的金属元素低。外延结构由所述基板依序包括非掺杂氮化镓(u-GaN)层与非掺杂氮化铝镓(u-AlGaN)层，所述外延结构为具有二维电子气的异质结构。凹入式栅极具有纳米结构图案，所述纳米结构图案延伸至所述非掺杂氮化镓层与所述非掺杂氮化铝镓层之间。源极电极与漏极电极则位于所述凹入式栅极两侧的所述外延结构上。

在本发明的一实施例中，上述第一介电层是氧化铝层，且第一介电层与第二介电层的厚度各自独立为1-50nm。

在本发明的一实施例中，上述介电叠层中与所述凹入式栅极接触的第二介电层包括氧化硅(SiO₂)、氮化硅(Si₃N₄)、含氮氧化硅(SiO₂:N)、氧化钆(GdO)、氧化锆(ZrO₂)、氧化铪(HfO₂)、氧化钽(Ta₂O₅)或氮化钛(TiN)。

在本发明的一实施例中，上述凹入式栅极的形状包括环状或条状。

在本发明的一实施例中，上述凹入式栅极的长度(Gate length)为200nm-20000nm。

在本发明的一实施例中，上述凹入式栅极例如具有不同浓度的NiO_X层，其中1≤x≤1.2。所述NiO_X层的浓度分布包括小于1E15/cm³的第一范围、1E15/cm³-1E17/cm³的第二范围、与大于1E17/cm³的第三范围，且所述浓度分布的组合包括低至高、由高至低、上下低中间高、或上下高中间低。

在本发明的一实施例中，上述第一范围、第二范围与第三范围的厚度各自独立为1nm-200nm。

在本发明的一实施例中，上述纳米结构图案包括多数个纳米条状图案(Nano-Strips)、多数个纳米柱状图案(Nano-rods)或多数个纳米点状图案(Nano-porouspattern)，其中所述纳米结构图案内的图案最小宽度为50nm-500nm。

在本发明的一实施例中，上述外延结构还包括位于非掺杂氮化镓层与基板之间的氮化镓系缓冲层(GaN based buffer)。

在本发明的一实施例中，上述基板包括硅基板(Silicon)或蓝宝石基板(sapphire)。

基于上述，本发明通过具有纳米结构图案的凹入式栅极(Recessed gate)结构，配合其上的介电叠层，所以能在提升电流的同时，避免凹入式栅极内的P型金属氧化物(如NiO_X)的载流子浓度产生变化，而影响到器件的开关能力。由于本发明的增强型氮化镓晶体管器件可抑制栅极漏电产生，所以还能提高栅极电压的操作范围。

为让本发明的上述特征能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1为本发明的一实施例的一种增强型氮化镓晶体管器件剖面示意图；

图2A与图2B分别为本发明的实施例的纳米结构图案的上视示意图；

图3为实验例1、实验例2与比较例1的增强型氮化镓晶体管器件在Id与Vgs的特性图；

图4为实验例1、实验例2与比较例1的增强型氮化镓晶体管器件在Ids与Vds的特性图；

图5为实验例3、比较例2与比较例3的增强型氮化镓晶体管器件在Ig与Vg的特性图。

符号说明

100：基板

102：外延结构

104：非掺杂氮化镓层

106：非掺杂氮化铝镓层

108：凹入式栅极

108a：底部

110：纳米结构图案

112：栅极电极

114a：源极电极

114b：漏极电极

116：介电叠层

118：第一介电层

120：第二介电层

122：氮化镓系缓冲层

124：绝缘层

W：宽度

具体实施方式

图1是依照本发明的一实施例的一种增强型氮化镓晶体管器件剖面示意图。

请参照图1，本实施例的增强型氮化镓晶体管器件包括基板100、外延结构102、凹入式栅极108、栅极电极112、源极电极114a、漏极电极114b与介电叠层116。外延结构102包括非掺杂氮化镓(u-GaN)层104与非掺杂氮化铝镓(u-AlGaN)层106，此结构为具有二维电子气(2DEG)的氮化镓异质外延结构。凹入式栅极108是p型金属氧化物，位于外延结构102上。栅极电极112位于凹入式栅极108上，且所述介电叠层116设置于栅极电极112与凹入式栅极108之间。所述介电叠层116至少包括第一介电层118与第二介电层120，其中的第二介电层120与凹入式栅极108接触。由于凹入式栅极108是p型金属氧化物，如NiO_X(1≤x≤1.2)，所以第二介电层120中的金属元素的氧化电位需比p型金属氧化物的金属元素低，以避免介电叠层116与凹入式栅极108反应或者影响凹入式栅极108内的载流子浓度。另外，凹入式栅极108具有纳米结构图案110，所述纳米结构图案110可以延伸至非掺杂氮化镓层104与非掺杂氮化铝镓层106之间。以本图来看，凹入式栅极108的底部108a是在非掺杂氮化铝镓层106内，但本发明并不限于此；凹入式栅极108的纳米结构图案110(即底部108a)也可延伸至非掺杂氮化镓层104内。至于源极电极114a与漏极电极114b是位于凹入式栅极108两侧的外延结构102上。

图1因为是剖视图，所以只显示凹入式栅极108的剖面，但是凹入式栅极108的形状实际上可以是封闭的环状或者条状。纳米结构图案110可以是数个纳米条状图案(Nano-Strips)、数个纳米柱状图案(Nano-rods)或数个纳米点状图案(Nano-porous pattern)，其中纳米结构图案110内的图案最小宽度W为50nm-500nm。

具体而言，图2A与图2B分别是不同型态的纳米结构图案110。在图2A中，纳米结构图案110例如是包含多个纳米柱状图案延伸至非掺杂氮化铝镓层106、或是纳米结构图案110是具有多个纳米孔洞的网状结构。在图2B中，纳米结构图案110例如是包含多个纳米条状图案，或是具有多个纳米条状沟道的结构而非掺杂氮化铝镓层106位于纳米条状沟道内。图2A与图2B只显示一部分的凹入式栅极108；也就是说，图2A与图2B可以是封闭环状或者条状的凹入式栅极108的一部分。

上述凹入式栅极108的形成工艺包括电子束蒸发(E-beam evaporation)、溅射(Sputtering)、化学气相沉积(CVD)、喷射(Spray)、溶胶－凝胶法(Sol-gel)、脉冲激光沉积(PLD)等方式。而且，上述凹入式栅极108例如具有相同浓度的NiO_X层，但本发明并不限于此。举例来说，NiO_X层的浓度分布可以由小于1E15/cm³的第一范围、1E15/cm³-1E17/cm³的第二范围、与大于1E17/cm³的第三范围所构成，且所述浓度分布的组合包括低至高、由高至低、上下低中间高、上下高中间低等组合。上述第一、第二与第三范围的厚度分别例如1nm-200nm。

在介电叠层116中，第一介电层118可以是能耐栅极高电压的材料，如氧化铝层或其他适合的材料层，且第一介电层118的厚度例如1nm-50nm。在图1虽然介电叠层116是双层结构，但本发明并不限于此，介电叠层116也可为两层以上的叠层，只要与凹入式栅极108接触的那一层第二介电层120中的金属元素，有比p型金属氧化物的金属元素要低的氧化电位即可。譬如p型金属氧化物是NiO_X层的话，第二介电层120可以是氧化硅(SiO₂)、氮化硅(Si₃N₄)、含氮氧化硅(SiO₂:N)、氧化钆(GdO)、氧化锆(ZrO₂)、氧化铪(HfO₂)、氧化钽(Ta₂O₅)或氮化钛(TiN)。上述第二介电层120的厚度例如1nm-50nm。

上述基板包括硅基板(Silicon)或蓝宝石基板(sapphire)。外延结构102还可包括位于非掺杂氮化镓层104与基板100之间的氮化镓系缓冲层(GaNbased buffer)122，但并不以此为限。在本实施例的外延结构102中，非掺杂氮化铝镓层106中Al含量例如在10％～40％之间、氮化镓系缓冲层122的厚度例如在1μm～10μm之间、非掺杂氮化镓(u-GaN)层104的厚度例如在1μm～5μm之间、非掺杂氮化铝镓(u-AlGaN)层106的厚度例如在5nm～40nm之间。另外，外延结构102上未与凹入式栅极108、源极电极114a、漏极电极114b接触的部位，可设置如SiO₂层或SiN_x层或SiN_x与SiO₂叠层的绝缘层124，其厚度例如在10nm～500nm之间。

在本实施例中，栅极电极112例如：Ni(20nm)/Au(300nm)、Ti(20nm)/Au(300nm)或Pt(20nm)/Au(300nm)等功函数较高的金属或合金，但并不以此为限。源极电极114a和漏极电极114b可以分别例如：Ti(100nm)/Al(300nm)、Ti(100nm)/Al(300nm)/Ni(40nm)/Au(300nm)或Ti(100nm)/Al(300nm)/Pt(40nm)/Au(300nm)，但并不以此为限。

本实施例由于具有凹入式栅极(Recessed gate)108，配合纳米结构图案110，所以和没有纳米结构图案的相比具有较大的电流，并在导通电流影响不大的状态下，在p型金属氧化物(如NiO_x)上形成介电叠层116，并通过第二介电层120的设置，避免介电叠层116内其他介电层与p型金属氧化物(如NiO_x)反应，造成p型金属氧化物的载流子浓度产生变化，进而影响到器件的开关能力。因此本发明能达到抑制栅极漏电产生，提高栅极电压的操作范围等效果。

以下列举几个实验来验证本发明的功效，但本发明的范围并不局限于以下实验。

实验例1

在基板10上成长外延结构具有二维电子气(2DEG)的氮化镓异质外延结构。此外延结构包括氮化镓系缓冲层、非掺杂氮化镓层和非掺杂氮化铝镓层。接着沉积绝缘层，并定义出栅极区域，接着利用等离子体刻蚀法蚀刻绝缘层与非掺杂氮化铝镓层，以形成凹洞。蚀刻的总深度为15nm～20nm，其中栅极长度Lg(Gate Length)为1μm～10μm。凹入式栅极内的纳米结构图案为孔洞式(porous)；周期(孔洞与孔洞间的距离)为450nm、孔洞的大小为225nm。

在绝缘层定义出源极与漏极区域，再蒸镀源极欧姆电极和漏极欧姆电极。然后，在凹洞内溅镀NiO_x的p型金属氧化物，厚度为100nm。利用霍尔量测系统量测，其结果电阻率、载流子浓度及载流子迁移率分别为0.061Ω-cm、2.23E19/cm³以及4cm²/Vs。

接着，蚀刻掉源极电极和漏极电极上的介电叠层，再利用剥离(Lift-off)工艺选择性蒸镀栅极金属电极、与源极金属电极和漏极金属电极。

实验例2

通过与实验例1相同的方式制作增强型氮化镓晶体管器件，但凹入式栅极内的纳米结构图案为柱状(rod)；周期为750nm、柱状的尺寸为375nm。

比较例1

通过与实验例1相同的方式制作增强型氮化镓晶体管器件，但无凹入式栅极结构。

将以上实验例1、实验例2与比较例1的增强型氮化镓晶体管器件进行测试，得到图3和图4的特性。图3是Id与Vgs的特性图、图4是元件关闭时(off-state)Ids与Vds的特性图。图3显示实验例1的器件的电流Id比较例1的电流Id小36％、实验例1的器件的临界电压(Vth)比较例1的临界电压差(ΔVth)为4.3V。实验例2的器件又比实验例1的临界电压结果好；但是在电流的衰减以实验例1的效果较好。因此具有纳米结构图案的实验例1和实验例2具有提升临界电压以及抑制电流大幅衰减的功用。而在图4中显示实验例1和实验例2能有效抑制器件关闭时的漏电流，譬如实验例1在Vds＝1000V时，开关电流的比值(Ion/Ioff)达108。

实验例3

通过与实验例1相同的方式制作增强型氮化镓晶体管器件，但是在形成25nm厚的NiO_x后增加利用原子层沉积(ALD)方式沉积介电叠层的步骤。介电叠层组合为SiO₂和Al₂O₃，厚度分别为5nm与10nm。然后需蚀刻掉源极电极和漏极电极上的介电叠层，再蒸镀栅极金属电极、与源极金属电极和漏极金属电极。

比较例2

通过与实验例3相同的方式制作增强型氮化镓晶体管器件，但在形成25nm厚的NiO_x后只形成10nm厚的Al₂O₃。

比较例3

通过与实验例3相同的方式制作增强型氮化镓晶体管器件，但在形成25nm厚的NiO_x后只形成15nm厚的Al₂O₃。

将以上实验例3、比较例2与比较例3的增强型氮化镓晶体管器件进行测试，得到图5的特性。图5是Ig与Vg的特性图。图5显示比较例2与比较例3的器件栅极漏电增加；相反地，实验例3的栅极漏电最低；Ig与Vg的特性图，在Vg＝10V时，其Ig电流为1E-8A，大幅改善比较例2中Ig电流过大的情形。

综上所述，本发明具有纳米结构图案的凹入式栅极结构，并通过位于凹入式栅极与栅极电极之间的介电叠层，避免凹入式栅极内的凹入式栅极的载流子浓度产生变化，而影响到器件的开关能力。由于本发明的增强型氮化镓晶体管器件可抑制栅极漏电产生，所以还能提高栅极电压的操作范围。

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims

1.一种增强型氮化镓晶体管器件，其特征在于，所述器件包括：

基板；

外延结构，位于所述基板上，所述外延结构由所述基板依序包括非掺杂氮化镓层与非掺杂氮化铝镓层，所述外延结构为具有二维电子气的异质结构；

凹入式栅极，在所述外延结构上，其中所述凹入式栅极具有纳米结构图案，所述纳米结构图案延伸至所述非掺杂氮化镓层与所述非掺杂氮化铝镓层之间，且所述凹入式栅极是p型金属氧化物；

栅极电极，位于所述凹入式栅极上；

介电叠层，位于所述栅极电极与所述凹入式栅极之间，所述介电叠层包括第一介电层与第二介电层，其中所述第二介电层与所述凹入式栅极接触，且所述第二介电层中的金属元素的氧化电位比所述p型金属氧化物的金属元素低；以及

源极电极与漏极电极，位于所述凹入式栅极两侧的所述外延结构上。

2.如权利要求1所述的增强型氮化镓晶体管器件，其中所述第一介电层是氧化铝层，且所述第一介电层与所述第二介电层的厚度各自独立为1-50nm。

3.如权利要求1所述的增强型氮化镓晶体管器件，其中所述介电叠层中与所述凹入式栅极接触的所述第二介电层包括氧化硅、氮化硅、含氮氧化硅、氧化钆、氧化锆、氧化铪、氧化钽或氮化钛。

4.如权利要求1所述的增强型氮化镓晶体管器件，其中所述凹入式栅极的形状包括环状或条状。

5.如权利要求1所述的增强型氮化镓晶体管器件，其中所述凹入式栅极的长度为200nm-20000nm。

6.如权利要求1所述的增强型氮化镓晶体管器件，其中所述凹入式栅极是具有不同载流子浓度的NiO_X层，其中1≤x≤1.2。

7.如权利要求6所述的增强型氮化镓晶体管器件，其中所述NiO_X层的载流子浓度分布包括小于1E15/cm³的第一范围、1E15/cm³-1E17/cm³的第二范围、与大于1E17/cm³的第三范围，且所述载流子浓度分布的组合包括低至高、由高至低、上下低中间高、或上下高中间低。

8.如权利要求7所述的增强型氮化镓晶体管器件，其中所述第一范围、所述第二范围与所述第三范围的厚度各自独立为1nm-200nm。

9.如权利要求1所述的增强型氮化镓晶体管器件，其中所述纳米结构图案包括多数个纳米条状图案、多数个纳米柱状图案或多数个纳米点状图案。

10.如权利要求9所述的增强型氮化镓晶体管器件，其中所述纳米结构图案内的图案最小宽度为50nm-500nm。

11.如权利要求1所述的增强型氮化镓晶体管器件，其中所述外延结构还包括氮化镓系缓冲层，位于所述非掺杂氮化镓层与所述基板之间。

12.如权利要求1所述的增强型氮化镓晶体管器件，其中所述基板包括硅基板或蓝宝石基板。