CN113506777A - 半导体元件用外延基板和半导体元件 - Google Patents

半导体元件用外延基板和半导体元件 Download PDF

Info

Publication number
CN113506777A
CN113506777A CN202110773748.5A CN202110773748A CN113506777A CN 113506777 A CN113506777 A CN 113506777A CN 202110773748 A CN202110773748 A CN 202110773748A CN 113506777 A CN113506777 A CN 113506777A
Authority
CN
China
Prior art keywords
buffer layer
layer
group
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110773748.5A
Other languages
English (en)
Inventor
市村干也
前原宗太
仓冈义孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN113506777A publication Critical patent/CN113506777A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Abstract

本发明提供一种抑制漏电流且耐压高的半导体元件用外延基板和半导体元件。在半导体元件用外延基板中，包括：包含掺杂有Zn的GaN的半绝缘性自立基板、与自立基板邻接的包含第13族氮化物的缓冲层、与缓冲层邻接的包含第13族氮化物的沟道层、和夹着沟道层而设置在与缓冲层相反一侧的包含第13族氮化物的势垒层，包含自立基板和缓冲层的第1区域中的一部分为以1×1017cm‑3以上的浓度含有Si的第2区域，第2区域中的Zn浓度的最小值为1×1017cm‑3。

Description

半导体元件用外延基板和半导体元件
本申请是申请号为2016800596572(国际申请号为PCT/JP2016/079616)、申请日为2016年10月5日、发明名称为“半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体元件，特别是涉及一种使用半绝缘性的包含GaN的自立基板而构成的半导体元件。
背景技术
氮化物半导体因为具有直接跃迁型的宽带隙，具有高击穿电场、高饱和电子速度，所以一直作为LED、LD等发光器件、高频/大功率的电子器件用半导体材料进行利用。
作为氮化物电子器件的代表性结构，有将AlGaN作为“势垒层”、将GaN作为“沟道层”而层叠形成的高电子迁移率晶体管(HEMT)结构。该结构利用如下特征：通过氮化物材料特有的强极化效应(自发极化效应和压电极化效应)而在AlGaN/GaN层叠界面生成高浓度的二维电子气。
氮化物电子器件一般使用蓝宝石、SiC、Si之类的容易通过商业途径得到的异种材料基底基板进行制作。然而，存在如下问题：在这些异种材料基板上异质外延生长而成的GaN膜中，因GaN与异种材料基板之间的晶格常数或热膨胀系数的差异而产生许多缺陷。
另一方面，使GaN膜在GaN基板上同质外延生长时，不产生上述因晶格常数或热膨胀系数的差异而引起的缺陷，GaN膜显示出良好的结晶性。
因此，在GaN基板上制作氮化物HEMT结构时，由于存在于AlGaN/GaN层叠界面的二维电子气的迁移率提高，因此能够期待使用该结构制作的HEMT元件(半导体元件)的特性提高。
但是，作为可通过商业途径得到的利用氢化物气相生长法(HVPE法)制作的GaN基板一般因引入到结晶内的氧杂质而呈现n型的传导型。导电性的GaN基板在对HEMT元件进行高电压驱动时，成为源-漏电极间的漏电流路径。因此，为了制作HEMT元件，优选利用半绝缘性的GaN基板。
为了实现半绝缘性GaN基板，已知：将过渡金属元素(例如Fe)、第2主族元素(例如Mg)这样的形成较深的受主能级的元素掺杂到GaN结晶中是有效的。
已经公知通过选择第2主族元素中的锌元素(Zn)，能够实现高品质的半绝缘性GaN单晶基板(例如，参照专利文献1)。另外，还已知如下方案，即，通过在基板上形成掺杂有作为过渡金属元素的铁(Fe)的高电阻层，进而在该高电阻层与电子渡越层之间形成Fe的引入效果高的中间层，从而防止Fe进入到电子渡越层中(例如，参照专利文献2)。
已经在半绝缘性GaN基板上或带半绝缘性GaN膜的基板上制作HEMT结构，并对各种特性进行了评价(例如，参照非专利文献1～非专利文献3)。
使氮化物膜在半绝缘性GaN基板上外延生长时，存在从外部向半绝缘性GaN基板与氮化物膜(氮化物外延膜)的界面引入硅(Si)元素的情况。上述硅(残留硅)作为施主元素发挥作用，因此在氮化物膜/基板界面产生导电层。该导电层在HEMT元件中作为漏极-源极电流的泄漏路径发挥作用，因此成为夹断(pinch-off)特性降低和击穿电压降低的原因。
现有技术文献
专利文献
专利文献1：日本专利第5039813号公报
专利文献2：日本特开2013-74211号公报
非专利文献
非专利文献1：Yoshinori Oshimura,Takayuki Sugiyama,Kenichiro Takeda,Motoaki Iwaya,Tetsuya Takeuchi,Satoshi Kamiyama,Isamu Akasaki,and HiroshiAmano,"AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaNSubstrates with High Breakdown Voltage",Japanese Journal of Applied Physics,vol.50(2011),p.084102-1-p.084102-5.
非专利文献2：V.Desmaris,M.Rudzinski,N.Rorsman,P.R.Hageman,P.K.Larsen,H.Zirath,T.C.Rodle,and H.F.F.Jos,"Comparison of the DC and MicrowavePerformance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped orUnintentionally Doped GaN Buffer Layers",IEEE Transactions on ElectronDevices,Vol.53,No.9,pp.2413-2417,September 2006.
非专利文献3：M.Azize,Z.Bougrioua,and P.Gibart,"Inhibition of interfacepollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaNtemplates",Journal of Crystal Growth vol.299(2007)p.103-p.108.
发明内容
本发明是鉴于上述课题而进行的，目的在于提供一种抑制漏电流且耐压高的半导体元件用外延基板。
为了解决上述课题，本发明的第1方案为一种半导体元件用外延基板，包括：包含掺杂有Zn的GaN的半绝缘性自立基板、与上述自立基板邻接的包含第13族氮化物的缓冲层、与上述缓冲层邻接的包含第13族氮化物的沟道层、和夹着上述沟道层而设置在与上述缓冲层相反一侧的包含第13族氮化物的势垒层，包含上述自立基板和上述缓冲层的第1区域中的一部分为以1×1017cm-3以上的浓度含有Si的第2区域，上述第2区域中的Zn浓度的最小值为1×1017cm-3。
本发明的第2方案为：在第1方案的半导体元件用外延基板中，上述第2区域在上述第1区域中以包含上述自立基板与上述缓冲层的界面的方式存在。
本发明的第3方案为：在第1或第2方案的半导体元件用外延基板中，上述缓冲层包含GaN，上述沟道层包含GaN，上述势垒层包含AlGaN。
本发明的第4方案为：在第1或第2方案的半导体元件用外延基板中，上述缓冲层为多层缓冲层或组分梯度缓冲层，上述多层缓冲层为不同组成的2种以上第13族氮化物层层叠而成，所述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化，上述沟道层包含GaN，上述势垒层包含AlGaN。
本发明的第5方案为：一种半导体元件，其包括：包含掺杂有Zn的GaN的半绝缘性自立基板、与上述自立基板邻接的包含第13族氮化物的缓冲层、与上述缓冲层邻接的包含第13族氮化物的沟道层、夹着上述沟道层而设置在与上述缓冲层相反一侧的包含第13族氮化物的势垒层、以及设置在上述势垒层上的栅电极、源电极和漏电极，包含上述自立基板和上述缓冲层的第1区域中的一部分为以1×1017cm-3以上的浓度含有Si的第2区域，上述第2区域中的Zn浓度的最小值为1×1017cm-3。
本发明的第6方案为：在第5方案的半导体元件中，上述第2区域在上述第1区域中以包含上述自立基板与上述缓冲层的界面的方式存在。
本发明的第7方案为：在第5或第6方案的半导体元件中，上述缓冲层包含GaN，上述沟道层包含GaN，上述势垒层包含AlGaN。
本发明的第8方案为：在第5或第6方案的半导体元件中，上述缓冲层为多层缓冲层或组分梯度缓冲层，上述多层缓冲层为不同组成的2种以上第13族氮化物层层叠而成，上述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化，上述沟道层包含GaN，上述势垒层包含AlGaN。
本发明的第9方案为：一种制造半导体元件用外延基板的方法，其包括如下工序：a)准备工序，准备包含掺杂有Zn的GaN的半绝缘性自立基板；b)缓冲层形成工序，与上述自立基板邻接而形成包含第13族氮化物的缓冲层；c)沟道层形成工序，与上述缓冲层邻接而形成包含第13族氮化物的沟道层；d)势垒层形成工序，夹着上述沟道层而在与上述缓冲层相反一侧的位置形成包含第13族氮化物的势垒层，利用直到上述缓冲层形成工序结束为止的期间从外部引入到在上述准备工序中准备的上述自立基板内的Si在包含上述自立基板和上述缓冲层的第1区域中的一部分形成以1×1017cm-3以上的浓度含有Si的第2区域，在上述缓冲层形成工序中，通过使Zn从上述自立基板扩散出来而以上述第2区域中的Zn浓度的最小值为1×1017cm-3的方式形成上述缓冲层。
本发明的第10方案为：在第9方案的半导体元件用外延基板的制造方法中，上述第2区域在上述第1区域中以包含上述自立基板与上述缓冲层的界面的方式而存在。
本发明的第11方案为：在第9或第10方案的半导体元件用外延基板的制造方法中，上述自立基板利用助熔剂法进行制作。
本发明的第12方案为：在第9～第11方案中的任一种半导体元件用外延基板的制造方法中，上述缓冲层由GaN形成，上述沟道层由GaN形成，上述势垒层由AlGaN形成。
本发明的第13方案为：在第9～第11方案中的任一种半导体元件用外延基板的制造方法中，上述缓冲层由多层缓冲层或组分梯度缓冲层形成，上述多层缓冲层为不同组成的2种以上第13族氮化物层层叠而成，上述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化，上述沟道层由GaN形成，上述势垒层由AlGaN形成。
根据本发明的第1～第13方案，能够减少半导体元件驱动时的漏电流，而且能够提高半导体元件的耐压(元件电压)。
附图说明
图1是示意地表示HEMT元件20的截面结构的图。
图2是表示实施例1中的在GaN缓冲层与GaN基板的界面附近的Zn元素和Si元素的浓度分布的图。
图3是表示比较例1中的在GaN缓冲层与GaN基板的界面附近的Zn元素和Si元素的浓度分布的图。
图4是表示实施例7中的从势垒层4的表面沿深度方向的Zn元素和Si元素的浓度分布以及Al元素的二次离子信号分布的图。
具体实施方式
本说明书中所示的周期表的族序号根据由1989年国际纯粹与应用化学联合会(International Union of Pure Applied Chemistry：IUPAC)发表的无机化学命名法修订版的1～18族序号表示，第13族指铝(Al)、镓(Ga)、铟(In)等，第14族指硅(Si)、锗(Ge)、锡(Sn)、铅(Pb)等，第15族指氮(N)、磷(P)、砷(As)、锑(Sb)等。
＜外延基板和HEMT元件的概要＞
图1是示意地表示包含作为本发明的半导体元件用外延基板的一个实施方式的外延基板10而构成的、作为本发明的半导体元件的一个实施方式的HEMT元件20的截面结构的图。
外延基板10具备自立基板1、缓冲层2、沟道层3和势垒层4。另外，HEMT元件20在外延基板10上(势垒层4上)设置有源电极5、漏电极6和栅电极7。应予说明，图1中各层的厚度比率并不反映实际情况。
自立基板1为以1×1018cm-3以上掺杂有Zn的(0001)面方位的GaN基板，室温下的电阻率为1×102Ωcm以上而呈半绝缘性。自立基板1的尺寸没有特别限定，考虑处理的容易性等时，优选具有几百μm～几mm左右的厚度。上述自立基板1例如可以通过助熔剂(Flux)法进行制作。
利用助熔剂法形成自立基板1大致通过以下方式进行，即，在以水平自由旋转的方式配置于耐压容器内的培养容器(氧化铝坩埚)内，将种基板浸渍于含有金属Ga、金属Na、金属Zn、C(碳)的熔液，以使培养容器水平旋转的状态，一边导入氮气一边使培养容器内保持规定温度和规定压力，由此在种基板上形成GaN单晶，将形成的GaN单晶从种基板上分离而得到自立基板1。作为种基板，可以优选使用利用MOCVD法在蓝宝石基板上形成GaN薄膜而成的所谓模板基板等。
缓冲层2是(邻接)形成在自立基板1的一个主面上的、包含第13族氮化物的层。缓冲层2可以为整体由一种第13族氮化物构成的单一层，也可以为包含组成不同的2种以上第13族氮化物层的多层缓冲层。作为单一层，可例示整体由GaN构成的GaN缓冲层等。作为多层缓冲层，例如可例示在AlaGa1-aN层(0＜a≤1)上层叠有GaN层的构成等。或者，缓冲层2也可以设置为组分梯度缓冲层，所述组分梯度缓冲层包含含有2种以上第13族元素(例如Ga和Al)的第13族氮化物且各元素的存在比率(摩尔分率)在厚度方向变化。缓冲层2形成为50nm～1000nm左右的厚度。应予说明，在本实施方式中，缓冲层2与以所谓的小于800℃的低温形成的所谓低温缓冲层不同，是以与沟道层3、势垒层4的形成温度同等程度的温度或更高温度形成的层。
另外，在本实施方式的外延基板10中，掺杂于自立基板1的Zn至少扩散到缓冲层2中。后面，对这一点进行说明。
沟道层3是(邻接)形成在缓冲层2上的层。沟道层3形成为50nm～5000nm左右的厚度。另外，势垒层4为夹着沟道层3而设置在与缓冲层2相反一侧的层。势垒层4形成为2nm～40nm左右的厚度。
如图1所示，势垒层4可以与沟道层3邻接而形成，这种情况下，两层的界面成为异质结界面。或者，也可以在沟道层3与势垒层4之间设置未图示的隔离层，这种情况下，从沟道层3与隔离层的界面到势垒层4与隔离层的界面的区域成为异质结界面区域。
任一情况下，沟道层3由GaN形成、势垒层4由AlGaN(AlxGa1-xN，0＜x＜1)或InAlN(InyAl1-yN，0＜y＜1)形成都是优选的一个例子。但是，沟道层3和势垒层4的组合不限于此。
缓冲层2、沟道层3和势垒层4的形成例如利用MOCVD法来实现。对于利用MOCVD法进行的层形成，例如缓冲层2和沟道层3由GaN形成、势垒层4由AlGaN形成的情况下，可以通过以下方式进行：使用构成为能够将针对Ga、Al的有机金属(MO)原料气体(TMG、TMA)、氨气、氢气和氮气供给到反应器内的公知的MOCVD炉，将载置于反应器内的自立基板1加热到规定温度，并且在自立基板1上依次沉积通过与各层对应的有机金属原料气体与氨气的气相反应而生成的GaN结晶、AlGaN结晶。
源电极5和漏电极6分别为具有十几nm～一百几十nm左右的厚度的金属电极。源电极5和漏电极6例如优选形成为包含Ti/Al/Ni/Au的多层电极。源电极5和漏电极6在与势垒层4之间具有欧姆接触。源电极5和漏电极6的一个优选例是利用真空蒸镀法和光刻工艺而形成。应予说明，为了提高两电极的欧姆接触，优选在电极形成后，在650℃～1000℃之间的规定温度的氮气气氛中实施几十秒的热处理。
栅电极7为具有十几nm～一百几十nm左右的厚度的金属电极。栅电极7优选构成为例如包含Ni/Au的多层电极。栅电极7在与势垒层4之间具有肖特基接触。栅电极7的一个优选例是利用真空蒸镀法和光刻工艺而形成。
＜外延基板和HEMT元件的制作方法＞
(自立基板的制作)
首先，对基于助熔剂法的自立基板1的制作顺序进行说明。
首先，准备直径与要制作的自立基板1的直径同等程度的c晶面蓝宝石基板，于450℃～750℃的温度在其表面以10nm～50nm左右的厚度形成GaN低温缓冲层，其后，利用MOCVD法于1000℃～1200℃的温度形成厚度1μm～10μm左右的GaN薄膜，得到可用作种基板的MOCVD-GaN模板。
接下来，将得到的MOCVD-GaN模板作为种基板，使用Na助熔剂法形成掺杂Zn的GaN单晶层。
具体而言，首先，在氧化铝坩埚内载置MOCVD-GaN模板，接着，向该氧化铝坩埚内分别填充10g～60g的金属Ga、15g～90g的金属Na、0.4g～5g的金属Zn、10mg～500mg的C。
将上述氧化铝坩埚放入到加热炉中，使炉内温度为800℃～950℃，使炉内压力为3MPa～5MPa，加热20小时～400小时左右，其后，冷却至室温。冷却结束后，从炉内取出氧化铝坩埚。按照以上顺序，在MOCVD-GaN模板的表面以300μm～3000μm的厚度沉积褐色的GaN单晶层。
使用金刚石磨粒对由此得到的GaN单晶层进行研磨，使其表面平坦化。由此，得到在MOCVD-GaN模板上形成有GaN单晶层的Flux-GaN模板。其中，研磨在Flux-GaN模板中的氮化物层的总厚度保持为与最终要得到的自立基板1的目标厚度相比足够大的值的范围进行。
接下来，利用激光剥离法，从种基板侧使激光一边以0.1mm/秒～100mm/秒的扫描速度进行扫描一边进行照射，由此将种基板与Flux-GaN模板分离。作为激光，优选使用例如波长355nm的Nd：YAG的三次谐波。上述情况下，只要脉冲宽度为1ns～1000ns，脉冲周期为1kHz～200kHz左右即可。进行照射时，优选使激光适当地聚光来调整光密度。另外，优选边从与种基板相反一侧以30℃～600℃左右的温度对Flux-GaN模板进行加热，一边进行激光照射。
分离种基板后，对得到的层叠结构体的从种基板上剥离下的一侧表面进行研磨处理。由此，得到包含以1×1018cm-3以上的浓度掺杂有Zn的GaN的自立基板1。
(外延基板的制作)
接着，对利用MOCVD法进行的外延基板10的制作进行说明。外延基板10是以将自立基板1载置在MOCVD炉的反应器内所设置的基座上的状态，在下述条件下依次层叠形成缓冲层2、沟道层3和势垒层4而得到的。其中，对于缓冲层2，例示形成单一的GaN缓冲层、或者、含有Ga和Al作为第13族元素的多层缓冲层或组分梯度缓冲层的情况。应予说明，形成温度表示基座加热温度。
另外，在本实施方式中，第15族/第13族气体比是指作为第15族(N)原料的氨气的供给量与作为第13族(Ga、Al、In)原料的TMG(三甲基镓)、TMA(三甲基铝)和TMI(三甲基铟)的总供给量的比(摩尔比)。由AlGaN形成势垒层4时的Al原料气体/第13族原料气体比是指Al原料的供给量相对于第13族(Ga、Al)原料整体的供给量的比(摩尔比)，由InAlN形成势垒层4时的In原料气体/第13族原料气体比是指In原料的供给量相对于第13族(In、Al)原料整体的供给量的比(摩尔比)。均根据所希望的势垒层4的组成(Al摩尔比x或In组成比y)来决定
缓冲层2：
形成温度＝1000℃～1200℃；
反应器内压力＝15kPa～105kPa；
载气＝氢；
第15族/第13族气体比＝250～10000；
Al原料气体/第13族原料气体比＝0(GaN缓冲层时)；
Al原料气体/第13族原料气体比＝0～1的范围且与厚度方向的位置对应(多层缓冲层或组分梯度缓冲层时)。
沟道层3：
形成温度＝1000℃～1150℃；
反应器内压力＝15kPa～105kPa；
载气＝氢；
第15族/第13族气体比＝1000～10000。
势垒层4(由AlGaN形成时)：
形成温度＝1000℃～1200℃；
反应器内压力＝1kPa～30kPa；
第15族/第13族气体比＝5000～20000；
载气＝氢；
Al原料气体/第13族原料气体比＝0.1～0.4。
势垒层4(由InAlN形成时)：
形成温度＝700℃～900℃；
反应器内压力＝1kPa～30kPa；
第15族/第13族气体比＝2000～20000；
载气＝氮；
In原料气体/第13族原料气体比＝0.1～0.9。
(HEMT元件的制作)
使用外延基板10制作HEMT元件20可以利用公知的技术来实现。
例如，使用光刻工艺和RIE法将成为各个元件边界的部位通过蚀刻除去至50nm～1000nm左右而进行元件分离处理，然后，在外延基板10的表面(势垒层4的表面)形成厚度50nm～500nm的SiO2膜，继而使用光刻将预定形成源电极5和漏电极6的位置的SiO2膜蚀刻除去，由此得到SiO2图案层。
接下来，使用真空蒸镀法和光刻工艺，在预定形成源电极5和漏电极6的位置形成包含Ti/Al/Ni/Au的金属图案，由此形成源电极5和漏电极6。各金属层的厚度优选依次为5nm～50nm、40nm～400nm、4nm～40nm和20nm～200nm。
然后，为了使源电极5和漏电极6的欧姆性良好，在600℃～1000℃的氮气气氛中实施10秒～1000秒热处理。
接着，使用光刻工艺，从SiO2图案层中除去预定形成栅电极7的位置的SiO2膜。
进一步使用真空蒸镀法和光刻工艺，在预定形成栅电极7的位置形成包含Ni/Au的肖特基性金属图案，由此形成栅电极7。各金属层的厚度优选为4nm～40nm和20nm～200nm。
通过以上工序而得到HEMT元件20。
＜Si的偏在和Zn的扩散＞
在按照如上所述的顺序和条件制作的HEMT元件20中，将包含自立基板1和缓冲层2的区域定义为第1区域时，在该第1区域中的一部分具有以1×1017cm-3以上的浓度含有Si的第2区域。考虑到Si并不是在HEMT元件20的制造工序中、特别是制作自立基板1、在该自立基板1上邻接形成缓冲层2的工序中有意含有的成分，推测在第2区域中以上述浓度含有Si是在该工序的中途从外部引入的Si在HEMT元件20形成后残留所致。更详细而言，上述第2区域包含自立基板1与缓冲层2的界面。但是，并没有形成在自立基板1的内部。
此外，在本实施方式的HEMT元件20中，掺杂于自立基板1的Zn至少扩散至缓冲层2。而且，Zn在上述第2区域的整个范围内以1×1017cm-3以上的浓度存在(以第2区域中的浓度的最小值为1×1017cm-3的方式存在)。
本实施方式的HEMT元件20满足上述的浓度条件，从而能够减少驱动时的漏电流，并且实现高耐压(高元件电压)。
另一方面，确认了在第2区域中的Zn浓度的最小值小于1×1017cm-3的HEMT元件漏电流增大，耐压也低。
认为这是由于从外部引入的Si能够作为施主元素发挥作用，在不发生满足如上所述的浓度条件的Zn扩散的情况下，通过上述作用而在HEMT元件内部形成作为漏极-源极电流的泄漏路径的导电层，有可能发生夹断特性降低、耐压降低等，而在以第2区域中的浓度的最小值为1×1017cm-3的方式存在Zn的情况下，通过Zn的存在而阻碍Si作为施主元素的作用。
即，根据本实施方式，能够得到驱动时的漏电流减少、并且耐压(元件电压)提高的半导体元件。
【实施例】
(实施例1)
[利用助熔剂法制作掺杂Zn的GaN单晶基板]
在直径2英寸、厚度0.43mm的c晶面蓝宝石基板的表面，于550℃形成30nm的GaN低温缓冲层，其后，利用MOCVD法在1050℃下形成厚度3μm的GaN薄膜，得到可用作种基板的MOCVD-GaN模板。
将得到的MOCVD-GaN模板作为种基板，使用Na助熔剂法形成掺杂Zn的GaN单晶层。
具体而言，首先，在氧化铝坩埚内载置MOCVD-GaN模板，接着，向该氧化铝坩埚内分别填充30g的金属Ga、45g的金属Na、1g的金属锌、100mg的碳。将上述氧化铝坩埚放入到加热炉中，使炉内温度为850℃，使炉内压力为4.5MPa，加热约100小时，然后，冷却至室温。冷却结束后，从炉内取出氧化铝坩埚时，在MOCVD-GaN模板的表面以约1000μm的厚度沉积有褐色的GaN单晶层。
使用金刚石磨粒对由此得到的GaN单晶层进行研磨，使其表面平坦化，并且使形成在基底基板上的氮化物层的总厚度为900μm。由此，得到在MOCVD-GaN模板上形成有GaN单晶层的Flux-GaN模板。应予说明，肉眼观察上述Flux-GaN模板，没有确认到裂纹。
接下来，利用激光剥离法，从种基板侧使激光一边以30mm/秒的扫描速度进行扫描一边进行照射，由此将种基板与Flux-GaN模板分离。作为激光，使用波长355nm的Nd：YAG的三次谐波。脉冲宽度约为30ns，脉冲周期约为50kHz。进行照射时，将激光聚光而形成直径约20μm的圆形电子束，从而使光密度为1.0J/cm左右。另外，一边从与种基板相反一侧以50℃左右的温度对Flux-GaN模板进行加热，一边进行激光照射。
将种基板分离后，对得到的层叠结构体的从种基板上剥离下的一侧表面进行研磨处理，得到总厚度430μm的掺杂Zn的GaN自立基板。
使用X射线摇摆曲线对得到的掺杂Zn的GaN基板的结晶性进行评价。(0002)面反射的半值宽度为120秒，(10-12)面反射的半值宽度为150秒，显示出良好的结晶性。
[利用MOCVD法制作外延基板]
接着，利用MOCVD法，制作外延基板。具体而言，按照以下条件，在上述掺杂Zn的GaN基板上依次层叠形成作为缓冲层的GaN层、作为沟道层的GaN层、作为势垒层的AlGaN层。应予说明，在本实施方式中，第15族/第13族气体比是指第15族(N)原料的供给量与第13族(Ga、Al)原料的供给量的比(摩尔比)。另外，Al原料气体/第13族原料气体比是指Al原料的供给量相对于第13族(Ga、Al)原料整体的供给量的比(摩尔比)。
GaN缓冲层：
形成温度＝1150℃；
反应器内压力＝15kPa；
第15族/第13族气体比＝1000；
厚度＝600nm。
GaN沟道层：
形成温度＝1050℃；
反应器内压力＝15kPa；
第15族/第13族气体比＝1000；
厚度＝3000nm。
AlGaN势垒层：
形成温度＝1050℃；
反应器内压力＝5kPa；
第15族/第13族气体比＝12000；
Al原料气体/第13族原料气体比＝0.25；
厚度＝25nm。
形成以上的层后，将基座温度降温至室温附近，使反应器内恢复成大气压后，取出所制作的外延基板。
[HEMT元件的制作]
接下来，使用该外延基板10制作HEMT元件20。应予说明，HEMT元件设计成：栅极宽度为100μm、源极-栅极间隔为1μm、栅极-漏极间隔为10μm、栅极长度为1μm。
首先，使用光刻工艺和RIE法将成为各元件的边界的部位蚀刻除去至深度100nm左右。
接下来，在外延基板上形成厚度100nm的SiO2膜，继而使用光刻将预定形成源电极、漏电极的位置的SiO2膜蚀刻除去，由此得到SiO2图案层。
接下来，使用真空蒸镀法和光刻工艺，在预定形成源电极、漏电极的位置形成包含Ti/Al/Ni/Au(各自的膜厚为25/200/20/100nm)的金属图案，由此形成源电极和漏电极。接着，为了使源电极和漏电极的欧姆性良好，在825℃的氮气气氛中实施30秒的热处理。
然后，使用光刻工艺，从SiO2图案层中除去预定形成栅电极的位置的SiO2膜。
进一步使用真空蒸镀法和光刻工艺，在预定形成栅电极的位置形成包含Ni/Au(各自的膜厚为20/100nm)的肖特基性金属图案，由此形成栅电极。
通过以上工序得到HEMT元件。
[HEMT元件的SIMS评价]
利用SIMS(二次离子质谱法)对得到的HEMT元件进行深度方向的元素分析，对AlGaN势垒层、GaN沟道层、GaN缓冲层和GaN基板各自中的Zn元素和Si元素的浓度进行确定。
图2是表示在GaN缓冲层与GaN基板的界面附近的Zn元素和Si元素的浓度分布的图。根据图2中示出的结果，可知以下内容。
(1)在GaN基板中掺杂有高浓度(1×1019cm-3)的Zn元素。
(2)在包含GaN基板与GaN缓冲层的第1区域RE1且在两层的界面附近形成Si元素以1×1017cm-3以上的高浓度存在的第2区域RE2，Si元素的峰浓度为6×1018cm-3。
(3)在GaN缓冲层内Zn浓度与Si浓度相比缓慢减少。亦即，在GaN缓冲层内，Zn元素与Si元素相比明显扩散。
(4)第2区域RE2中的Zn浓度的最小值为5.3×1017cm-3(≥1×1017cm-3)。
[HEMT元件的电特性评价]
使用半导体参数分析仪，在DC模式下对HEMT元件的漏极电流-漏极电压特性(Id-Vd特性)进行评价。夹断的阈值电压为Vg＝-3V。
作为用于评价夹断时的漏极电流泄漏量的指标，采用施加漏极电压Vd＝10V、栅极电压Vg＝-10V时的漏极电流IdVd＝10V·Vg＝-10V，对本实施例的HEMT元件求出该值，结果为3×10-7A。IdVd＝10V·Vg＝-10V越小越好，对于按栅极宽度标准化而得的值，如果为IdVd＝10V·Vg＝-10V≤1×10-5A/mm，则可以判定为漏极电流泄漏量少，对于本实施例的HEMT元件，按栅极宽度100μm进行标准化而得的漏极电流泄漏量为3×10-6A/mm，因此判定为足够少。
继而测定元件耐压。作为用于评价元件耐压的指标，在施加了栅极电压Vg＝-10V的状态下，使漏极电压Vd从0V开始缓缓增加时，采用漏极电流Id首次超过1×10-5A(以栅极宽度100μm进行标准化时为1×10-4A/mm)的漏极电压Vdb，对本实施例的HEMT元件求出该值，结果为850V。Vdb越大越好，只要为Vdb≥300V，就可以判定为元件耐压充分，因而判定本实施例的HEMT元件的元件耐压极大。
(比较例1)
使GaN缓冲层的生长条件为与实施例1不同的以下条件，除此以外，以与实施例1相同的条件，进行HEMT元件的制作。
GaN缓冲层：
形成温度＝1050℃；
反应器内压力＝15kPa；
第15族/第13族气体比＝1000；
厚度＝600nm。
将以与实施例1相同的条件对得到的HEMT元件进行SIMS测定而得到的、GaN缓冲层与GaN基板的界面附近的Zn元素、Si元素的浓度分布示于图3。根据图3中示出的结果，可知以下内容。
(1)与实施例1同样，在GaN基板中掺杂有高浓度的Zn元素。
(2)与实施例1同样，在包含GaN基板和GaN缓冲层的第1区域RE1且在两层的界面附近形成有第2区域RE2。
(3)与实施例1不同，在GaN缓冲层内Zn浓度与Si浓度相比比较急剧地减少。亦即，GaN缓冲层内的Zn元素的扩散与Si元素的扩散相比得到抑制。
(4)第2区域RE2中的Zn浓度的最小值为1.7×1015cm-3(＜1×1017cm-3)。
对上述HEMT元件以与实施例1相同的条件求出IdVd＝10V·Vg＝-10V，结果为8×10-5A(以栅极宽度100μm进行标准化时为8×10-4A/mm)。即，可知漏极电流泄漏量大，本比较例的HEMT元件的夹断特性不充分。
另外，以与实施例1相同的条件求出Vdb，结果为100V，没有得到足够的元件耐压。
(实施例2～6，比较例2～3)
分别改变GaN缓冲层的生长条件(生长温度，反应器内压力，第15族/第13族气体比，形成厚度)等，除此以外，以与实施例1相同的条件进行HEMT元件的制作，利用SIMS测定对得到的HEMT元件求出深度方向上的Zn浓度和Si浓度的分布，并且进行IdVd＝10V·Vg＝-10V的测定和Vdb的测定。
将得到的结果一览与实施例1、比较例1的结果一并示于表1。
[表1]
Figure BDA0003153447160000161
如表1所示，在以区域RE2中的Zn浓度的最小值为1×1017cm-3以上的条件制作的实施例1～实施例6的情况下，可以得到漏极电流泄漏量小(IdVd＝10V·Vg＝-10V≤1×10-5A/mm)且元件耐压大(Vdb≥300V)的HEMT元件。另一方面，在以区域RE2中的Zn浓度的最小值小于1×1017cm-3的条件制作的比较例1～比较例3的情况下，仅得到漏极电流泄漏量大且元件耐压小的HEMT元件。
(实施例7)
使缓冲层2和沟道层3的生长条件为与实施例1不同的以下条件，除此以外，以与实施例1相同的条件，进行外延基板10的制作以及HEMT元件20的制作。其中，在形成缓冲层2时，将形成条件设定为第1条件和第2条件这2个阶段，在形成中途从第1条件切换为第2条件。这是为了将缓冲层2形成为在AlaGa1-aN层(0＜a≤1)上层叠有GaN层的多层缓冲层或Al和Ga在厚度方向上的存在比率不同的组分梯度缓冲层。应予说明，使缓冲层2的总厚度为110nm。
缓冲层(第1条件)：
形成温度＝1050℃；
反应器内压＝5kPa；
第13族原料气体＝Al原料和Ga原料；
第15族/第13族气体比＝2000；
Al原料气体/第13族原料气体比＝0.03；
生长速率＝1nm/秒；
生长时间＝10秒。
缓冲层(第2条件)：
形成温度＝1050℃；
反应器内压＝10kPa；
第13族原料气体＝Ga原料；
第15族/第13族气体比＝500；
生长速率＝1nm/秒；
生长时间＝100秒。
GaN沟道层：
形成温度＝1050℃；
反应器内压＝100kPa；
第15族/第13族气体比＝2000；
厚度＝900nm。
图4是表示利用SIMS测定以与实施例1相同的条件对得到的HEMT元件进行深度方向上的测定而得到的从势垒层4的表面(上表面)沿深度方向的Zn元素、Si元素的浓度分布、以及上述深度方向的Al元素的二次离子信号分布(Al元素的二次离子计数率的深度方向分布)的图。根据图4中示出的结果，可知以下内容。
(1)在GaN基板中掺杂有高浓度的Zn元素。
(2)在包含GaN基板和缓冲层的第1区域RE1且在两层的界面附近形成以1×1017cm-3以上的高浓度存在Si元素的第2区域RE2，Si元素的峰浓度为3×1018cm-3。
(3)Si浓度在第2区域RE2具有峰，随着靠近沟道层而急剧减少，与此相对，从缓冲层到沟道层的Zn浓度减少平缓。即，Zn元素与Si元素相比显著扩散。具体而言，Zn元素在沟道层中扩散到与缓冲层的界面(与第1区域RE1的界面)相距200～250nm的范围。
(4)第2区域RE2中的Zn浓度的最小值为5.3×1017cm-3(≥1×1017cm-3)。
(5)Al元素在比作为缓冲层整体的目标厚度的110nm宽的范围存在，在该范围中还包含GaN基板的一部分。
对上述HEMT元件，以与实施例1相同的条件求出IdVd＝10V·Vg＝-10V，结果为8×10-8A(以栅极宽度100μm进行标准化时为8×10-7A/mm)。即，可知漏极电流泄漏量小，本实施例的HEMT元件具有良好的夹断特性。
另外以与实施例1相同的条件求出Vdb，结果为1200V，得到足够的元件耐压。
(实施例8)
使缓冲层2和沟道层3的生长条件为与实施例7不同的以下条件，除此以外，以与实施例7相同的条件进行HEMT元件20的制作。即，在本实施例中，在形成缓冲层2时，也将形成条件设定为第1条件和第2条件这2个阶段，在形成中途从第1条件切换为第2条件。另外，使缓冲层2的总厚度为350nm。
缓冲层(第1条件)：
形成温度＝1050℃；
反应器内压＝5kPa；
第13族原料气体＝Al原料和Ga原料；
第15族/第13族气体比＝2000；
Al原料气体/第13族原料气体比＝0.01；
生长速率＝1nm/秒；
生长时间＝50秒。
缓冲层(第2条件)：
形成温度＝1050℃；
反应器内压＝10kPa；
第15族/第13族气体比＝500；
生长速率＝1nm/秒；
生长时间＝300秒。
GaN沟道层：
形成温度＝1050℃；
反应器内压＝100kPa；
第15族/第13族气体比＝2000；
厚度＝1700nm。
根据以与实施例1相同的条件对得到的HEMT元件进行SIMS测定而得到的、从势垒层4的表面(上表面)沿深度方向的Zn元素、Si元素的浓度分布、以及上述深度方向的Al元素的二次离子信号分布，可知以下内容。
(1)在GaN基板中掺杂有高浓度(1×1019cm-3)的Zn元素。
(2)在包含GaN基板和缓冲层的第1区域RE1且在两层的界面附近形成以1×1017cm-3以上的高浓度存在Si元素的第2区域RE2，Si元素的峰浓度为4×1018cm-3。
(3)Si浓度在第2区域RE2具有峰，随着靠近沟道层而急剧减少，与此相对，从缓冲层到沟道层的Zn浓度减少平缓。即，Zn元素与Si元素相比显著扩散。
(4)第2区域RE2中的Zn浓度的最小值为8.2×1017cm-3(≥1×1017cm-3)。
(5)Al元素在比作为缓冲层整体的目标厚度的350nm宽的范围存在，在该范围中还包含GaN基板的一部分。
对上述HEMT元件以与实施例1相同的条件求出IdVd＝10V·Vg＝-10V，结果为2×10-7A(以栅极宽度100μm进行标准化时为2×10-6A/mm)。即，可知漏极电流泄漏量小，本实施例的HEMT元件具有良好的夹断特性。
另外以与实施例1相同的条件求出Vdb，结果为1050V，得到足够的元件耐压。

Claims (6)

1.一种半导体元件用外延基板，其特征在于，包括：
半绝缘性自立基板，所述半绝缘性自立基板包含掺杂有Zn的GaN，
包含第13族氮化物的缓冲层，所述缓冲层与所述自立基板邻接，
包含第13族氮化物的沟道层，所述沟道层与所述缓冲层邻接，和，
包含第13族氮化物的势垒层，所述势垒层夹着所述沟道层而设置在与所述缓冲层相反一侧，
包含所述自立基板和所述缓冲层的第1区域中的一部分为以1×1017cm-3以上的浓度含有Si的第2区域，所述第2区域中的Zn浓度的最小值为1×1017cm-3，
所述缓冲层为组分梯度缓冲层，所述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
2.根据权利要求1所述的半导体元件用外延基板，其特征在于，所述第2区域在所述第1区域中以包含所述自立基板与所述缓冲层的界面的方式存在。
3.根据权利要求1或2所述的半导体元件用外延基板，其特征在于，
所述沟道层包含GaN，
所述势垒层包含AlGaN。
4.一种半导体元件，其特征在于，包括：
半绝缘性自立基板，所述半绝缘性自立基板包含掺杂有Zn的GaN，
包含第13族氮化物的缓冲层，所述缓冲层与所述自立基板邻接，
包含第13族氮化物的沟道层，所述沟道层与所述缓冲层邻接，
包含第13族氮化物的势垒层，所述势垒层夹着所述沟道层而设置在与所述缓冲层相反一侧，以及，
设置在所述势垒层上的栅电极、源电极和漏电极，
包含所述自立基板和所述缓冲层的第1区域中的一部分为以1×1017cm-3以上的浓度含有Si的第2区域，所述第2区域中的Zn浓度的最小值为1×1017cm-3，
所述缓冲层为组分梯度缓冲层，所述组分梯度缓冲层包含含有2种以上第13族元素的第13族氮化物且第13族元素的存在比率在厚度方向变化。
5.根据权利要求4所述的半导体元件，其特征在于，所述第2区域在所述第1区域中以包含所述自立基板与所述缓冲层的界面的方式存在。
6.根据权利要求4或5所述的半导体元件，其特征在于，
所述沟道层包含GaN，
所述势垒层包含AlGaN。
CN202110773748.5A 2015-11-02 2016-10-05 半导体元件用外延基板和半导体元件 Pending CN113506777A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562249537P 2015-11-02 2015-11-02
US62/249,537 2015-11-02
JP2016005115 2016-01-14
JP2016-005115 2016-01-14
CN201680059657.2A CN108352327B (zh) 2015-11-02 2016-10-05 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680059657.2A Division CN108352327B (zh) 2015-11-02 2016-10-05 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Publications (1)

Publication Number Publication Date
CN113506777A true CN113506777A (zh) 2021-10-15

Family

ID=58661828

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110773748.5A Pending CN113506777A (zh) 2015-11-02 2016-10-05 半导体元件用外延基板和半导体元件
CN201680059657.2A Active CN108352327B (zh) 2015-11-02 2016-10-05 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201680059657.2A Active CN108352327B (zh) 2015-11-02 2016-10-05 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Country Status (7)

Country Link
US (2) US10629688B2 (zh)
JP (1) JP6730301B2 (zh)
KR (1) KR102491830B1 (zh)
CN (2) CN113506777A (zh)
DE (1) DE112016005025T5 (zh)
TW (1) TWI710656B (zh)
WO (1) WO2017077805A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547562B1 (ko) * 2015-11-02 2023-06-23 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
JP7382804B2 (ja) * 2019-11-22 2023-11-17 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
WO2022254596A1 (ja) * 2021-06-02 2022-12-08 日本電信電話株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (zh) 1969-03-31 1975-12-19
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6730987B2 (en) * 2001-09-10 2004-05-04 Showa Denko K.K. Compound semiconductor device, production method thereof, light-emitting device and transistor
JP3753068B2 (ja) * 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP5697456B2 (ja) * 2009-02-16 2015-04-08 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び電力制御装置
JP5170030B2 (ja) * 2009-08-11 2013-03-27 日立電線株式会社 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス
JP5039813B2 (ja) * 2009-08-31 2012-10-03 日本碍子株式会社 Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
WO2011102045A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
WO2012020565A1 (ja) * 2010-08-11 2012-02-16 住友化学株式会社 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201730363A (zh) 2017-09-01
WO2017077805A1 (ja) 2017-05-11
CN108352327A (zh) 2018-07-31
US10629688B2 (en) 2020-04-21
US20200144373A1 (en) 2020-05-07
KR20180075524A (ko) 2018-07-04
TWI710656B (zh) 2020-11-21
KR102491830B1 (ko) 2023-01-25
JP6730301B2 (ja) 2020-07-29
US20180294336A1 (en) 2018-10-11
CN108352327B (zh) 2021-07-30
US10770552B2 (en) 2020-09-08
DE112016005025T5 (de) 2018-08-23
JPWO2017077805A1 (ja) 2018-08-23

Similar Documents

Publication Publication Date Title
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US10770552B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
KR102100841B1 (ko) Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination