WO2011102045A1 - エピタキシャル基板およびエピタキシャル基板の製造方法 - Google Patents

エピタキシャル基板およびエピタキシャル基板の製造方法 Download PDF

Info

Publication number
WO2011102045A1
WO2011102045A1 PCT/JP2010/071582 JP2010071582W WO2011102045A1 WO 2011102045 A1 WO2011102045 A1 WO 2011102045A1 JP 2010071582 W JP2010071582 W JP 2010071582W WO 2011102045 A1 WO2011102045 A1 WO 2011102045A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
unit
epitaxial substrate
group iii
iii nitride
Prior art date
Application number
PCT/JP2010/071582
Other languages
English (en)
French (fr)
Inventor
実人 三好
角谷　茂明
幹也 市村
宗太 前原
田中　光浩
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to EP10846176.5A priority Critical patent/EP2538435B1/en
Priority to CN201080041195.4A priority patent/CN102511075B/zh
Priority to JP2012500464A priority patent/JP5545781B2/ja
Publication of WO2011102045A1 publication Critical patent/WO2011102045A1/ja
Priority to US13/414,104 priority patent/US8471265B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

　シリコン基板を下地基板とし、クラックフリーでかつ反りの低減されたエピタキシャル基板を提供する。（１１１）単結晶Ｓｉ基板の上に、基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板を、第１の積層単位と第２の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも第１の積層単位にて構成されてなるバッファ層と、バッファ層の上に形成された結晶層と、を備え、第１の積層単位が、組成の相異なる第１単位層と第２単位層とを繰り返し交互に積層してなることで圧縮歪を内在する組成変調層と、組成変調層に内在された圧縮歪を強める第１中間層と、を含み、第２の積層単位が、実質的に無歪の第２中間層であるように形成する。

Description

エピタキシャル基板およびエピタキシャル基板の製造方法
　本発明は、半導体素子用のエピタキシャル基板に関し、特にIII族窒化物を用いて構成されるエピタキシャル基板に関する。
　窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界および高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、ＨＥＭＴなど高周波／ハイパワーの電子デバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなる障壁層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。
　ＨＥＭＴ素子用エピタキシャル基板に用いる下地基板として、ＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いる場合がある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、２次元電子ガスの空間的な閉じ込めを促進することを目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。
　ＨＥＭＴ素子およびＨＥＭＴ素子用の基板に対しては、電力密度の増大、高効率化などの性能向上に関する課題、ノーマリーオフ動作化などの機能性向上に関する課題、高信頼性や低コスト化などの基本的な課題など、様々な課題があり、各々について活発な取り組みが行われている。
　一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている（例えば、特許文献１ないし特許文献３、および非特許文献２参照）。ＨＥＭＴ素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なＨＥＭＴ素子の設計が可能となる。
　また、ＨＥＭＴ素子用エピタキシャル基板を高耐電圧構造とするためには、チャネル層と障壁層の総膜厚を増やすことや、両層の絶縁破壊強度を向上させることが有効であることも既に公知である（例えば、非特許文献２参照）。
　また、Ｓｉ下地基板の上にＡｌＮからなる介在層を形成し、続いて、ＧａＮからなる第１半導体層とＡｌＮからなる第２半導体層とを交互に、ただし全体として凸の反りが生じるように形成し、その後の降温時においてこれらの層が収縮した結果として基板全体の反りが打ち消されるようにした、半導体デバイスの製法も公知である（例えば、特許文献４参照）。
　しかしながら、サファイア基板やＳｉＣ基板を用いる場合に比較して、シリコン基板上に良質な窒化物膜を形成することは、以下のような理由で非常に困難であることが知られている。
　まず、シリコンと窒化物材料とでは、格子定数の値に大きな差異がある。このことは、シリコン基板と成長膜の界面にてミスフィット転位を発生させたり、核形成から成長に至るタイミングで３次元的な成長モードを促進させる要因となる。換言すれば、転位密度が少なく表面が平坦である良好な窒化物エピタキシャル膜の形成を阻害する要因となっている。
　また、シリコンに比べると窒化物材料の熱膨張係数の値は大きいため、シリコン基板上に高温で窒化物膜をエピタキシャル成長させた後、室温付近に降温させる過程において、窒化物膜内には引張応力が働く。その結果として、膜表面においてクラックが発生しやすくなるとともに、基板に大きな反りが発生しやすくなる。
　このほか、気相成長における窒化物材料の原料ガスであるトリメチルガリウム（ＴＭＧ）は、シリコンと液相化合物を形成しやすく、エピタキシャル成長を妨げる要因となることも知られている。
　特許文献１ないし特許文献３および非特許文献１に開示された従来技術を用いた場合、シリコン基板上にＧａＮ膜をエピタキシャル成長することは可能である。しかしながら、得られたＧａＮ膜の結晶品質は、ＳｉＣやサファイアを下地基板として用いた場合と比べると決して良好なものではない。そのため、従来技術を用いて例えばＨＥＭＴのような電子デバイスを作製した場合には、電子移動度が低かったり、オフ時のリーク電流や耐圧が低くなったりするという問題があった。
　また、特許文献４に開示された方法は、デバイス作製の途中で大きな凸の反りを意図的に生じさせているため、層形成条件によってはデバイス作製途中においてクラックが生じてしまうおそれがある。
　本発明は上記課題に鑑みてなされたものであり、シリコン基板を下地基板とし、クラックフリーなエピタキシャル基板を提供することを目的とする。
　上記課題を解決するため、本発明の第１の態様では、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、第１の積層単位と第２の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第１の積層単位にて構成されてなるバッファ層と、前記バッファ層の上に形成された結晶層と、を備え、前記第１の積層単位が、組成の相異なる第１単位層と第２単位層とを繰り返し交互に積層してなることで圧縮歪を内在する組成変調層と、前記組成変調層に内在された前記圧縮歪を強める第１中間層と、を含み、前記第２の積層単位が、実質的に無歪の第２中間層であるようにした。
　本発明の第２の態様では、第１の態様に係るエピタキシャル基板において、前記第１単位層を構成する第１のIII族窒化物よりも前記第２単位層を構成する第２のIII族窒化物の方が無歪状態における面内格子定数が大きく、それぞれの前記第２単位層は前記第１単位層に対してコヒーレントな状態に形成されてなるようにした。
　本発明の第３の態様では、第１または第２の態様に係るエピタキシャル基板において、前記第１中間層が、第３のIII族窒化物からなり、前記組成変調層に対してコヒーレントな状態に形成されてなるようにした。
　本発明の第４の態様では、第３の態様に係るエピタキシャル基板において、前記第２中間層が、前記第３のIII族窒化物よりも無歪状態における面内格子定数が小さい第４のIII族窒化物からなるようにした。
　本発明の第５の態様では、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、第１の積層単位と第２の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第１の積層単位にて構成されてなるバッファ層と、前記バッファ層の上に形成された、III族窒化物からなる結晶層と、を備え、前記第１の積層単位が、組成の相異なるIII族窒化物からなる第１単位層と第２単位層とを繰り返し交互に積層してなり、かつ、前記第１単位層を構成する第１のIII族窒化物よりも前記第２単位層を構成する第２のIII族窒化物の方が無歪状態における面内格子定数が大きい組成変調層と、第３のIII族窒化物からなり、前記組成変調層に対してコヒーレントな状態に形成されてなる第１中間層と、を含み、前記組成変調層においてはそれぞれの前記第２単位層が前記第１単位層に対してコヒーレントな状態に形成されてなり、前記第２の積層単位が、前記第３のIII族窒化物よりも無歪状態における面内格子定数が小さい第４のIII族窒化物からなる第２中間層であるようにした。
　本発明の第６の態様では、第１ないし第５のいずれかの態様に係るエピタキシャル基板において、前記第１単位層がＡｌＮからなり、前記第２単位層がＡｌxＧａ1-xＮ（０≦ｘ≦０．２５）なる組成のIII族窒化物からなるようにした。
　本発明の第７の態様では、第６の態様に係るエピタキシャル基板において、前記第１中間層がＡｌyＧａ1-yＮ（０≦ｙ≦０．２５）なる組成のIII族窒化物にて１００ｎｍ以上５００ｎｍ以下の厚みに形成されてなるようにした。
　本発明の第８の態様では、第７の態様に係るエピタキシャル基板において、前記第２中間層がＡｌＮにて１５ｎｍ以上１５０ｎｍ以下の厚みに形成されてなるようにした。
　本発明の第９の態様では、第６ないし第８のいずれかの態様に係るエピタキシャル基板において、前記第２単位層がＡｌxＧａ1-xＮ（０．１≦ｘ≦０．２５）なる組成のIII族窒化物からなり、かつ、前記第１中間層がＡｌyＧａ1-yＮ（０．１≦ｙ≦０．２５）なる組成のIII族窒化物からなるようにした。
　本発明の第１０の態様では、第９の態様に係るエピタキシャル基板において、前記下地基板の上に形成された全ての層の総膜厚が４．０μｍ以下であり、全ての前記第２単位層と前記第１中間層との膜厚の総和が１７００ｎｍ以上であるようにした。
　本発明の第１１の態様では、第９または第１０の態様に係るエピタキシャル基板において、前記第２単位層の組成と前記第１中間層の組成が実質的に同じであるようにした。
　本発明の第１２の態様では、第１ないし第１１のいずれかの態様に係るエピタキシャル基板において、前記組成変調層の最上部に前記第１単位層と同じ組成を有する終端層が設けられてなるようにした。
　本発明の第１３の態様では、第１２の態様に係るエピタキシャル基板において、前記終端層の厚みが前記第１単位層の厚みよりも大きいようにした。
　本発明の第１４の態様では、第１ないし第１３のいずれかの態様に係るエピタキシャル基板が、前記下地基板の上に形成された、ＡｌＮからなる第１の下地層と、前記第１の下地層の上に形成され、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層と、をさらに備え、前記第１のIII族窒化物層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、前記第１のIII族窒化物層と前記第２のIII族窒化物層との界面が３次元的凹凸面であり、前記第２の下地層の直上に前記バッファ層が形成されてなるようにした。
　本発明の第１５の態様では、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法が、第１の積層単位と第２の積層単位とを最上部と最下部がいずれも前記第１の積層単位となるように交互に積層することによってバッファ層を形成するバッファ層形成工程と、前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、を備え、前記バッファ層形成工程が、前記第１の積層単位を形成する工程として、組成の相異なるIII族窒化物からなる第１単位層と第２単位層とを繰り返し交互に積層することにより組成変調層を形成する組成変調層形成工程と、前記組成変調層の上に第１中間層を形成する第１中間層形成工程と、を含むとともに、前記第２の積層単位を形成する工程として、前記第１中間層の上に第２中間層を形成する第２中間層形成工程、を含み、前記組成変調層形成工程においては、前記第１単位層を構成する第１のIII族窒化物よりも前記第２単位層を構成する第２のIII族窒化物の方が無歪状態における面内格子定数が大きくなるように、かつ、それぞれの前記第２単位層を前記第１単位層に対してコヒーレントな状態になるように形成し、前記第１中間層形成工程においては、前記第１中間層を、第３のIII族窒化物にて、前記組成変調層に対してコヒーレントな状態になるように形成し、前記第２中間層形成工程においては、前記第３のIII族窒化物よりも無歪状態における面内格子定数が小さい第４のIII族窒化物にて前記第２中間層を形成するようにした。
　本発明の第１６の態様では、第１５の態様に係るエピタキシャル基板の製造方法において、前記第１単位層をＡｌＮにて形成し、前記第２単位層をＡｌxＧａ1-xＮ（０≦ｘ≦０．２５）なる組成のIII族窒化物にて形成するようにした。
　本発明の第１７の態様では、第１６の態様に係るエピタキシャル基板の製造方法において、前記第１中間層をＡｌyＧａ1-yＮ（０≦ｙ≦０．２５）なる組成のIII族窒化物にて１００ｎｍ以上５００ｎｍ以下の厚みに形成するようにした。
　本発明の第１８の態様では、第１７の態様に係るエピタキシャル基板の製造方法において、前記第２中間層をＡｌＮにて１５ｎｍ以上１５０ｎｍ以下の厚みに形成するようにした。
　本発明の第１９の態様では、第１６ないし第１８のいずれかの態様に係るエピタキシャル基板の製造方法において、前記第２単位層をＡｌxＧａ1-xＮ（０．１≦ｘ≦０．２５）なる組成のIII族窒化物にて形成し、かつ、前記第１中間層をＡｌyＧａ1-yＮ（０．１≦ｙ≦０．２５）なる組成のIII族窒化物にて形成するようにした。
　本発明の第２０の態様では、第１９の態様に係るエピタキシャル基板の製造方法において、前記下地基板の上に形成される全ての層の総膜厚を４．０μｍ以下とし、全ての前記第２単位層と前記第１中間層との膜厚の総和が１７００ｎｍ以上とするようにした。
　本発明の第２１の態様では、第１９または第２０の態様に係るエピタキシャル基板の製造方法において、前記第２単位層の組成と前記第１中間層の組成を実質的に同じにするようにした。
　本発明の第２２の態様では、第１５ないし第２１のいずれかの態様に係るエピタキシャル基板の製造方法において、前記第１の積層単位を形成する工程が、前記組成変調層の最上部に前記第１単位層と同じ組成を有する終端層を設ける終端層形成工程を含み、前記終端層の上に前記第１中間層が形成されるようにした。
　本発明の第２３の態様では、第２２の態様に係るエピタキシャル基板の製造方法において、前記終端層形成工程においては、前記終端層を前記第１単位層よりも厚く形成するようにした。
　本発明の第２４の態様では、第１５ないし第２３のいずれかの態様に係るエピタキシャル基板の製造方法において、前記下地基板の上に、ＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、前記第１の下地層の上に、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、をさらに備え、前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記バッファ層形成工程においては、前記第２の下地層の直上に前記バッファ層を形成するようにした。
　本発明の第１ないし第２４の態様によれば、バッファ層に圧縮歪が内在されるので、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が該圧縮歪によって相殺される。これにより、シリコン基板を下地基板に用いた場合であっても、クラックフリーで反りが少なく、結晶品質の優れたエピタキシャル基板を、得ることができる。
　特に、第９ないし第１１、および第１９ないし第２１の態様によれば、クラックフリーで反りが少なく、かつ耐電圧性の優れたエピタキシャル基板が実現される。
　特に、第１３および第２３の態様によれば、さらに反りの少ないエピタキシャル基板が実現される。
　特に、第１４および第２４の態様によれば、低転位かつ表面平坦性に優れた下地層の上にバッファ層が設けられるので、バッファ層や結晶層などが良好な結晶品質を有するものとなる。その一方で、第２の下地層における歪みエネルギーの蓄積は抑制されるので、バッファ層に含まれる圧縮歪による引張応力の相殺効果が、下地層に歪みエネルギーが蓄積されることによって阻害されることはない。
本発明の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。 第１単位層３１の上に第２単位層３２が形成されるときの結晶格子の様子を示すモデル図である。 第１中間層５の形成までを行ったエピタキシャル基板の反り量を、第１中間層５の厚みに対してプロットした図である。 実施例１に係るエピタキシャル基板１０について、それぞれの層構成と、クラックの発生の有無と、反り量とを、一覧にして示す図である。 実施例２に係るエピタキシャル基板１０について、それぞれの層構成と、クラックの発生の有無と、反り量と、耐電圧とを、一覧にして示す図である。 耐電圧をＡｌＧａＮ層の総厚に対してプロットした図である。 実施例３に係るエピタキシャル基板１０について、それぞれの層構成と、クラックの発生の有無と、反り量と、耐電圧とを、一覧にして示す図である。
　　＜エピタキシャル基板の概略構成＞
　図１は、本発明の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。
　エピタキシャル基板１０は、下地基板１と、下地層２と、それぞれ複数の組成変調層３と、終端層４と、第１中間層５と、第２中間層７とを備えるバッファ層８と、機能層９とを主として備える。なお、以降においては、下地基板１の上に形成した各層を、エピタキシャル膜と総称することがある。また、III族元素中のＡｌの存在比率のことを、便宜上、Ａｌモル分率とも称する場合がある。
　下地基板１は、ｐ型の導電型を有する（１１１）面の単結晶シリコンウェハーである。下地基板１の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する下地基板１を用いるのが好ましい。
　下地層２と、組成変調層３と、終端層４と、第１中間層５と、第２中間層７と、機能層９とは、それぞれ、ウルツ鉱型のIII族窒化物を（０００１）結晶面が下地基板１の基板面に対し略平行となるように、エピタキシャル成長手法によって形成した層である。これらの層の形成は、有機金属化学気相成長法（ＭＯＣＶＤ法）により行うのが好適な一例である。
　下地層２は、その上に上述の各層を良好な結晶品質で形成することを可能とするべく設けられる層である。具体的には、下地層２は、少なくともその表面近傍において（組成変調層３との界面近傍において）、転位密度が好適に低減されてなるとともに良好な結晶品質を有するように設けられる。これにより、組成変調層３さらにはその上に形成される各層においても、良好な結晶品質が得られる。
　本実施の形態においては、係る目的をみたすべく、以下に示すように、下地層２が、第１下地層２ａと第２下地層２ｂとからなるものとする。
　第１下地層２ａは、ＡｌＮからなる層である。第１下地層２ａは、下地基板１の基板面に略垂直な方向（成膜方向）に成長した多数の微細な柱状結晶等（柱状結晶、粒状結晶、柱状ドメインあるいは粒状ドメインの少なくとも一種）から構成される層である。換言すれば、第１下地層２ａは、エピタキシャル基板１０の積層方向への一軸配向はしてなるものの、積層方向に沿った多数の結晶粒界もしくは転位を含有する、結晶性の劣った多欠陥含有性層である。なお、本実施の形態においては、便宜上、ドメイン粒界あるいは転位も含めて、結晶粒界と称することがある。第１下地層２ａにおける結晶粒界の間隔は大きくても数十ｎｍ程度である。
　係る構成を有する第１下地層２ａは、ｃ軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上１．１度以下となるように、かつ、ｃ軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる（１０－１０）面のＸ線ロッキングカーブ半値幅が０．８度以上１．１度以下となるように、形成される。
　一方、第２下地層２ｂは、第１下地層２ａの上に形成された、ＡｌpＧａ1-pＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる層である。
　また、第１下地層２ａと第２下地層２ｂとの界面Ｉ１（第１下地層２ａの表面）は、第１下地層２ａを構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。界面Ｉ１がこのような形状を有することは、例えば、エピタキシャル基板１０のＨＡＡＤＦ（高角散乱電子）像において、明瞭に確認される。なお、ＨＡＡＤＦ像とは、走査透過電子顕微鏡（ＳＴＥＭ）によって得られる、高角度に非弾性散乱された電子の積分強度のマッピング像である。ＨＡＡＤＦ像においては、像強度は原子番号の二乗に比例し、原子番号が大きい原子が存在する箇所ほど明るく（白く）観察されるので、Ｇａを含む第２下地層２ｂが相対的に明るく、Ｇａを含まない第１下地層２ａが相対的に暗く観察される。これにより、両者の界面Ｉ１が、三次元的凹凸面となっていることが容易に認識される。
　なお、図１の模式断面においては、第１下地層２ａの凸部２ｃが略等間隔に位置するように示されているが、これは図示の都合にすぎず、実際には必ずしも等間隔に凸部２ｃが位置するわけではない。好ましくは、第１下地層２ａは、凸部２ｃの密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり、凸部２ｃの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される。これらの範囲をみたす場合、特に結晶品質の優れた機能層９の形成が可能となる。なお、本実施の形態において、第１下地層２ａの凸部２ｃとは、表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものとする。なお、本発明の発明者の実験および観察の結果、凸部２ｃの側壁を形成しているのは、ＡｌＮの（１０－１１）面もしくは（１０－１２）面であることが確認されている。
　第１下地層２ａの表面に上記の密度および平均間隔を満たす凸部２ｃが形成されるには、平均膜厚が４０ｎｍ以上２００ｎｍ以下となるように第１下地層２ａを形成することが好ましい。平均膜厚が４０ｎｍより小さい場合には、上述のような凸部２ｃを形成しつつＡｌＮが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を２００ｎｍより大きくしようとすると、ＡｌＮ表面の平坦化が進行し始めるために上述のような凸部２ｃを形成することが難しくなる。
　なお、第１下地層２ａの形成は、所定のエピタキシャル成長条件のもとで実現されるが、第１下地層２ａをＡｌＮにて形成することは、シリコンと液相化合物を形成するＧａを含まないという点、および、横方向成長が比較的進みにくいので界面Ｉ１が三次元的凹凸面として形成されやすいという点において好適である。
　エピタキシャル基板１０においては、下地基板１と第２下地層２ｂとの間に、上述のような態様にて結晶粒界を内在する多欠陥含有性層である第１下地層２ａを介在させることにより、下地基板１と第２下地層２ｂとの間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した第１下地層２ａについての（０００２）面および（１０－１０）面のＸ線ロッキングカーブ半値幅の範囲は、この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
　ただし、係る第１下地層２ａが介在することで、第２下地層２ｂには、第１下地層２ａの柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては、第１下地層２ａと第２下地層２ｂとの界面Ｉ１を上述のように三次元的凹凸面とすることで、係る転位を効果的に低減させてなる。
　第１下地層２ａと第２下地層２ｂとの界面Ｉ１が三次元的凹凸面として形成されていることにより、第１下地層２ａで発生した転位のほとんどは、第１下地層２ａから第２下地層２ｂへと伝播する（貫通する）際に、界面Ｉ１で屈曲され、第２下地層２ｂの内部において合体消失する。結果として、第１下地層２ａを起点とする転位のうち、第２下地層２ｂを貫通する転位はごく一部となる。
　また、第２下地層２ｂは、好ましくは、その成長初期こそ第１下地層２ａの表面形状（界面Ｉ１の形状）に沿って形成されるものの、成長が進むにつれて徐々にその表面が平坦化されていき、最終的には、１０ｎｍ以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。ちなみに、第２下地層２ｂが、横方向成長が比較的進みやすい、少なくともＧａを含む組成のIII族窒化物にて形成されることは、第２下地層２ｂの表面平坦性を良好なものとするうえで好適である。
　また、第２下地層２ｂの平均厚みは、４０ｎｍ以上とするのが好適である。これは、４０ｎｍより薄く形成した場合には、第１下地層２ａに由来する凹凸が十分に平坦化しきれないことや、第２下地層２ｂに伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが４０ｎｍ以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第２下地層２ｂの厚みの上限については特に技術上の制限はないが、生産性の観点からは数μｍ以下程度の厚みに形成するのが好ましい。
　以上のように、第２下地層２ｂの表面は、低転位でかつ優れた平坦性を有するものとなっているので、その上に形成される各層は、良好な結晶品質を有するものとなる。
　バッファ層８は、それぞれが組成変調層３と終端層４と第１中間層５をこの順に積層してなる複数の単位構造体６の間に、第２中間層７を介在させた構成を有する。換言すれば、第２中間層７は個々の単位構造体６の間に境界層として設けられているともいえる。あるいはまた、バッファ層８は、最下部と最上部を単位構造体６とする態様にて、第１の積層単位である単位構造体６と第２の積層単位である第２中間層７とが繰り返し交互に積層された構成を有するともいえる。図１においては、４つの単位構造体６（６ａ、６ｂ、６ｃ、６ｄ）と３つの第２中間層７（７ａ、７ｂ、７ｃ）を備える場合を例示しているが、単位構造体６と第２中間層７の数はこれに限られない。
　組成変調層３は、それぞれが相異なる組成の２種類のIII族窒化物層である第１単位層３１と第２単位層３２とを繰り返し交互に積層することにより形成されてなる、超格子構造を有する部位である。なお、１つの第１単位層３１と１つの第２単位層３２との組をペア層と称する。
　第１単位層３１と第２単位層３２とは、前者を構成するIII族窒化物よりも後者を構成するIII族窒化物の方が無歪の状態（バルク状態）における面内格子定数（格子長）が大きい、という関係をみたすように形成されてなる。
　また、組成変調層３においては、第２単位層３２が、第１単位層３１に対してコヒーレントな状態に形成されてなる。また、第１単位層３１の厚みよりも第２単位層３２の厚みの方が大きくなっている。
　第１単位層３１は、３ｎｍ～２０ｎｍ程度の厚みに形成されるのが好ましい。典型的には５ｎｍ～１０ｎｍの厚みに形成される。一方、第２単位層３２は、１０ｎｍ～２５ｎｍ程度であるのが好適である。また、ペア層の繰り返し数は、５～数十程度である。
　好ましくは、第１単位層３１はＡｌＮにて構成され、第２単位層３２はＡｌxＧａ1-xＮ（０≦ｘ≦０．２５）なる組成のIII族窒化物にて構成される。
　終端層４は、組成変調層３の最上部に（終端部に）、第１単位層３１と同じ組成のIII族窒化物にて形成される層である。終端層４は、第１単位層３１の厚み以上の厚みに形成される。かつ、終端層４は、中間層５をその上にコヒーレントな状態に形成し得る範囲の厚みに形成される。具体的には、３ｎｍ～１００ｎｍ程度の厚みに形成されるのが好ましい。典型的には、５ｎｍ～５０ｎｍの厚みに形成される。
　より好ましくは、終端層４は、第１単位層３１の厚みより大きな厚みに形成される。具体的には、２０ｎｍ～５０ｎｍの厚みに形成される。
　第１中間層５はIII族窒化物からなる層である。第１中間層５は、第１単位層３１を構成するIII族窒化物よりも無歪の状態における面内格子定数が大きいIII族窒化物にて構成される。例えば、第１中間層５は、ＡｌyＧａ1-yＮ（０≦ｙ≦０．２５）なる組成のIII族窒化物にて構成される。第１中間層５は、終端層４に対してコヒーレントな状態に形成されてなる。第１中間層５は、概ね１００ｎｍ以上５００ｎｍ以下の厚みを有するのが好適である。
　第２中間層７は、第１中間層５を構成するIII族窒化物よりも無歪の状態における面内格子定数が小さいIII族窒化物にて構成される層である。第２中間層７は、概ね１５ｎｍ以上１５０ｎｍ以下の厚みに形成されるのが好適である。好ましくは、第２中間層７は、組成変調層３の第１単位層３１と同じ組成を有するIII族窒化物にて構成される。より好ましくは、第２中間層７は、ＡｌＮからなる。
　単位構造体６を構成する組成変調層３におけるペア層の数や、第１中間層５の実際の組成および厚みなどは、バッファ層８全体の形成態様に応じて定められる。また、第２単位層３２と第１中間層５とにおけるＡｌモル分率は、エピタキシャル基板１０自体の耐電圧性と関係がある。これらについての詳細は後述する。
　機能層９は、バッファ層８の上に形成された、III族窒化物により形成される少なくとも１つの層であり、エピタキシャル基板１０の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において、所定の機能を発現する層である。それゆえ、機能層９は、当該機能に応じた組成および厚みを有する１または複数の層にて形成される。図１においては、機能層９が単一の層からなる場合を例示しているが、機能層９の構成はこれに限られるものではない。
　例えば、高抵抗のＧａＮからなる数μｍ厚のチャネル層と、ＡｌＧａＮやＩｎＡｌＮなどからなる数十ｎｍ厚の障壁層とを機能層９として積層すれば、ＨＥＭＴ素子用のエピタキシャル基板１０が得られる。すなわち、障壁層の上に、図示を省略するゲート電極、ソース電極、およびドレイン電極を形成することで、ＨＥＭＴ素子が得られる。これらの電極形成には、フォトリソグラフィープロセスなどの公知の技術を適用可能である。また、係る場合において、チャネル層と障壁層との間にＡｌＮからなる１ｎｍ程度の厚みのスペーサ層を設ける態様であってもよい。
　あるいは、機能層９として、１つのIII族窒化物層（例えばＧａＮ層）を形成し、その上に図示を省略するアノードとカソードとを形成することで、同心円型ショットキーバリアダイオードが実現される。これらの電極形成にも、フォトリソグラフィープロセスなどの公知の技術を適用可能である。
　　＜エピタキシャル基板の製造方法＞
　次に、ＭＯＣＶＤ法を用いる場合を例として、エピタキシャル基板１０を製造する方法について概説する。
　まず、下地基板１として（１１１）面の単結晶シリコンウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、ＳＰＭ洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをＭＯＣＶＤ装置のリアクタ内にセットする。
　そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、ＡｌＮからなる第１下地層２ａは、基板温度を８００℃以上、１２００℃以下の所定の初期層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～３０ｋＰａ程度とした状態で、アルミニウム原料であるＴＭＡ（トリメチルアルミニウム）バブリングガスとＮＨ3ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を２０ｎｍ／ｍｉｎ以上、目標膜厚を２００ｎｍ以下、とすることによって、形成させることができる。
　第２下地層２ｂの形成は、第１下地層２ａの形成後、基板温度を８００℃以上１２００℃以下の所定の第２下地層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａとした状態で、ガリウム原料であるＴＭＧ（トリメチルガリウム）バブリングガスとＴＭＡバブリングガスとＮＨ3ガスとを、作製しようとする第２下地層２ｂの組成に応じた所定の流量比にてリアクタ内に導入し、ＮＨ3とＴＭＡおよびＴＭＧとを反応させることにより実現される。
　バッファ層８を構成する各層、すなわち、組成変調層３を構成する第１単位層３１および第２単位層３２、終端層４、第１中間層５、第２中間層７の形成は、第２下地層２ｂの形成に続いて、基板温度を８００℃以上１２００℃以下の各層に応じた所定の形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａの各層に応じた所定の値に保った状態で、ＮＨ3ガスとIII族窒化物原料ガス（ＴＭＡ、ＴＭＧのバブリングガス）とを、各層において実現しようとする組成に応じた流量比でリアクタ内に導入することによって実現される。その際、設定膜厚に応じたタイミングで流量比を切り替えることで、それぞれの層が連続的にかつ所望の膜厚で形成される。
　機能層９の形成は、バッファ層８の形成後、基板温度を８００℃以上１２００℃以下の所定の機能層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａとした状態で、ＴＭＩバブリングガス、ＴＭＡバブリングガス、あるいはＴＭＧバブリングガスの少なくとも１つとＮＨ3ガスとを、作製しようとする機能層９の組成に応じた流量比にてリアクタ内に導入し、ＮＨ3とＴＭＩ，ＴＭＡ、およびＴＭＧの少なくとも１つとを反応させることにより実現される。
　機能層９が形成された後、エピタキシャル基板１０は、リアクタ内で常温まで降温される。その後、リアクタから取り出されたエピタキシャル基板１０は、適宜、後段の処理（電極層のパターニングなど）に供される。
　　＜バッファ層の作用効果＞
　本実施の形態もそうであるように、一般に、単結晶シリコンウェハーの上にIII族窒化物からなる結晶層を所定の形成温度でエピタキシャル成長させてエピタキシャル基板を得ようとする場合、III族窒化物の方がシリコンよりも熱膨張係数が大きい（例えば、シリコン：３．４×１０-6／Ｋ、ＧａＮ：５．５×１０-6／Ｋ）ことから、結晶成長後、常温にまで降温される過程において、結晶層には面内方向に引張応力が生じる。この引張応力は、エピタキシャル基板におけるクラック発生や、反りの要因となる。本実施の形態においては、係る引張応力を低減させ、クラック発生や反りを抑制する目的で、エピタキシャル基板１０にバッファ層８が設けられている。より具体的には、バッファ層８を構成する各層がそれぞれに奏する作用効果によって、エピタキシャル基板１０におけるクラックの発生と反りとが抑制されてなる。以下、詳細に説明する。
　　（組成変調層）
　図２は、組成変調層３において第１単位層３１の上に第２単位層３２が形成されるときの結晶格子の様子を示すモデル図である。いま、第２単位層３２を構成するIII族窒化物の無歪状態における面内方向の格子長をａ0、実際の格子長をａとする。本実施の形態においては、図２（ａ）、（ｂ）に示すように、第２単位層３２は第１単位層３１の結晶格子に対して整合を保ちつつ結晶成長していく。このことは、結晶成長時に、第２単位層３２の面内方向にｓ＝ａ0－ａだけの圧縮歪が生じることを意味している。すなわち、第２単位層３２の結晶成長は歪みエネルギーを保持した状態で進行する。
　ただし、成長が進むにつれて、エネルギー的な不安定さが増していくため、第２単位層３２には歪みエネルギーを解放するべく徐々にミスフィット転位が導入されていく。やがて、ある臨界状態に達すると、第２単位層３２に保持されていた歪みエネルギーは全て解放されてしまうことになる。このとき、図２（ｃ）に示すようにａ＝ａ0となる。
　ところが、この図２（ｃ）に示す状態に達するまでの、図２（ｂ）に示すようなａ0＞ａの状態で第２単位層３２の形成を終了させてしまえば、第２単位層３２は歪みエネルギーを保持したまま（圧縮歪を含んだまま）となる。本実施の形態においては、このような歪みエネルギーを含んだままの結晶成長を、コヒーレントな状態での結晶成長と称する。換言すれば、歪みエネルギーが完全に解放されてしまう臨界膜厚よりも小さい厚みに第２単位層３２を形成する限りにおいては、第２単位層３２は第１単位層３１に対してコヒーレントな状態にあるといえる。あるいは、第２単位層３２の最上面（直上の第１単位層３１と接する面）の格子長ａについてａ0＞ａが成り立つ限りにおいては、第２単位層３２は第１単位層３１に対してコヒーレントな状態にあるということもできる。なお、第２単位層３２が上述した態様にて歪みエネルギーを含んでいる限りにおいては、第２単位層３２において部分的にａ0＝ａになっていたとしても、第２単位層３２は第１単位層３１に対してコヒーレントな状態にあるといえる。
　第１単位層３１を構成するIII族窒化物の面内格子定数は第２単位層３２を構成するIII族窒化物の面内格子定数よりも小さいので、この歪みエネルギーを保持したままの第２単位層３２の上に第１単位層３１を形成させたとしても、コヒーレントな状態は保たれ、直下の第２単位層３２に保持された歪みエネルギーが解放されることもない。そして、この第１単位層３１の上に再び、第２単位層３２をコヒーレントな状態に成長させれば、係る第２単位層３２においても、上述と同様の圧縮歪が生じることとなる。
　以降、同様に、コヒーレントな状態での成長を維持したままで第１単位層３１と第２単位層３２の形成（ペア層の形成）を繰り返すと、それぞれのペア層の第２単位層３２に歪みエネルギーが保持されるので、組成変調層３は全体として、圧縮歪を含んだ部位として形成されることになる。
　組成変調層３に導入された圧縮歪は、熱膨張係数差に起因して生じる引張応力とは正反対の向きに作用するので、降温時において、該引張応力を相殺する作用がある。概略的にいえば、１つのペア層における圧縮歪の大きさと、組成変調層３におけるペア層の繰り返し数との積に比例する力で、引張応力が相殺されることになる。すなわち、組成変調層３は、エピタキシャル基板１０に圧縮歪を導入してなる部位であるともいえる。
　なお、第１単位層３１は、２つの第２単位層３２の間に介在することになるが、その厚みが小さすぎる場合は、第２単位層３２に生じる圧縮歪が小さくなって逆に第１単位層３１自体に引張応力を内在しやすくなり好ましくない。一方、厚みが大きすぎる場合は、第２単位層３２自体が引張方向の力を受けやすくなってやはり好ましくない。上述した、３ｎｍ～２０ｎｍ程度の厚みという要件は、このような不具合が生じないという点から好適なものである。
　また、上述した、第１単位層３１がＡｌＮにて構成され、第２単位層３２がＡｌxＧａ1-xＮ（０≦ｘ≦０．２５）なる組成のIII族窒化物にて構成されるという要件は、個々のペア層において十分な大きさの圧縮歪を得ることができるという点で好適なものである。
　　（終端層）
　終端層４は、組成変調層３の最上部に、第１単位層３１と同じ組成のIII族窒化物にて、つまりは、第２単位層３２を形成するIII族窒化物よりも面内格子定数が小さいIII族窒化物にて、第１単位層３１の厚み以上の厚みで形成されてなる。係る態様にて終端層４が存在することで、組成変調層３に導入された圧縮歪は、後述する態様にて中間層５を設ける場合においても好適に維持される。
　ただし、終端層４の厚みが大きすぎる場合、その格子定数がバルク状態に近づくために、この上に形成される中間層５において格子緩和が生じる。この場合、後述するように本来であれば歪強化層として機能させるべく設けられる中間層５が、その作用効果を奏しなくなるため、好ましくない。一方、終端層４の厚みが小さすぎる場合は、２つの第２単位層３２の間に介在する第１単位層３１と同様に、終端層４に引張応力を内在しやすくなり好ましくない。上述した、第１単位層３１の厚み以上の厚みに形成するという要件、および、３ｎｍ～１００ｎｍ程度の厚みという要件は、このような不具合が生じないという点から好適なものである。
　また、終端層４の厚みを第１単位層３１の厚みよりも大きくした場合には、エピタキシャル基板１０の反りがより効果的に低減される。係る態様は、特に、高耐電圧であってかつ反りの抑制されたエピタキシャル基板１０を得る上で好適である。
　　（第１中間層）
　図３は、第１中間層５の形成までを行ったエピタキシャル基板の反り量と、第１中間層５の厚みとの関係を示す図である。なお、図３は、エピタキシャル膜の総膜厚を横軸として表している。また、本実施の形態において、エピタキシャル基板の反り量は、レーザー変位計によって測定するものとする。
　図３に示した５つの例において、第１中間層５の厚み以外の条件は全て同じである。下地基板１としては、ｐ型の導電型を有する（１１１）単結晶シリコンウェハー（５２５μｍ厚）を用いている。その上に、ＡｌＮからなり平均膜厚１００ｎｍの第１下地層２ａと、Ａｌ0.1Ｇａ0.9Ｎからなり平均膜厚４０ｎｍの第２下地層２ｂと、５ｎｍ厚のＡｌＮからなる第１単位層３１と１５ｎｍ厚のＡｌ0.1Ｇａ0.9Ｎからなる第２単位層３２とのペア層が２０回繰り返し積層された組成変調層３と図示しない終端層４と、ＧａＮからなる第１中間層５とが積層されてなる。
　図３においては、第１中間層５の厚みが２００ｎｍのときに、エピタキシャル基板の反り量が極小となっている。上述のように、第１中間層５は、終端層４に対してコヒーレントな状態に形成されるので、図３に示す結果は、２００ｎｍ程度の厚みに形成された第１中間層５が、バッファ層８によってエピタキシャル基板１０に導入された圧縮歪をより強める作用効果を奏することを示唆している。係る結果を踏まえ、本実施形態においては、第１中間層５を１００ｎｍ以上５００ｎｍ以下程度の厚みに設け、組成変調層３において導入された圧縮歪を強めるようにしている。これにより、エピタキシャル基板１０においては、引張応力がより効果的に相殺されるようになっている。すなわち、エピタキシャル基板１０において、第１中間層５は、歪強化層として機能する。
　なお、図３に示すように、第１中間層５の厚みが大きくなりすぎると、エピタキシャル基板１０の反り量は増大する。これは、結晶が成長するにつれて歪みエネルギーの蓄積に限界が生じて圧縮歪が弱まってくとともに、格子がコヒーレントな状態を保って成長するのが困難となっていき、やがては臨界膜厚を越えて歪みエネルギーが開放されてしまうためである。係る反り量の増加はクラック発生の要因となる。ちなみに、図３においては第１中間層５の厚みが５００ｎｍのときの反り量は第１中間層５を設けない場合よりも大きいが、単位構造体６が複数積層される実際のエピタキシャル基板１０において、第１中間層５の厚みが５００ｎｍ以下の範囲であればバッファ層８における圧縮歪が好適に強められることは、本発明の発明者によって確認されている。
　　（第２中間層）
　組成変調層３と第１中間層５とが上述した態様にて形成されることで、単位構造体６は全体として圧縮歪を内在することになる。それゆえ、複数の単位構造体６を積層すれば、クラック発生防止に十分な、大きな圧縮歪が得られることになるはずである。しかしながら、実際には、ある単位構造体６の直上に別の単位構造体６を形成したとしても、上側の単位構造体６においては十分な圧縮歪が得られない。これは、下側の単位構造体６の最上層である第１中間層５を構成するIII族窒化物の方が、上側の単位構造体６の最下層である第１単位層３１を構成するIII族窒化物よりも無歪の状態における面内格子定数が大きく、かつ、第１単位層３１がせいぜい３ｎｍ～２０ｎｍ程度の厚みに形成されるに過ぎないために、第１中間層５の上に直接、第１単位層３１を形成すると、第１単位層３１が引張歪を内在してしまい、組成変調層３に十分な圧縮歪が導入されなくなるためである。
　そこで、本実施の形態においては、単位構造体６の間に第２中間層７を設けることによって、上述のような引張歪の導入に伴う不具合を生じさせないようにするとともに、個々の単位構造体６に十分な圧縮歪が内在されるようにしている。
　具体的には、単位構造体６の最上層である第１中間層５の上に、該第１中間層５を構成するIII族窒化物よりも無歪の状態における面内格子定数が小さいIII族窒化物にて、第２中間層７が形成されてなる。係る態様にて設けられる第２中間層７は、第１中間層５との界面近傍に第１中間層５との格子定数差に起因したミスフィット転位を内在するが、少なくともその表面近傍においては、格子緩和して、引張応力が作用することのない実質的に無歪状態が実現されてなる。ここで、実質的に無歪であるとは、少なくとも直下の第１中間層５との界面近傍以外のところにおいてはバルク状態における格子定数と実質的に同一の格子定数を有することを意味している。
　このような実質的に無歪の第２中間層７の上に形成した単位構造体６においては、その最下層となる第１単位層３１に引張応力が作用することはないので、該単位構造体６も、第２中間層７の直下の単位構造体６と同様に、圧縮歪を好適に内在する態様にて形成されてなる。
　好ましくは、第１単位層３１と第２中間層７とがともにＡｌＮにて形成される。係る場合、第２中間層７と第１単位層３１とを連続的に形成することで、両者が実質的に１つの層を構成することになるので、第１単位層３１に引張応力が作用することがより確実に防止される。
　ただし、第２中間層７の厚みが小さすぎる場合、第１中間層５の上に直接に第１単位層３１を形成する場合と同様に、第２中間層７に引張応力が作用してしまい、その影響のもとで組成変調層３を形成することになるため、組成変調層３に好適に圧縮歪が内在されなくなり好ましくない。一方、第２中間層７の厚みが大きすぎる場合、第２中間層７自体の、下地基板１であるシリコンとの間の熱膨張係数差の影響を無視できなくなって、第２中間層７に係る熱膨張係数差に起因した引張応力が作用してしまうことになり、好ましくない。上述したように、第２中間層７が概ね１５ｎｍ以上１５０ｎｍ以下の厚みに形成されることは、第２中間層７が実質的に無歪の状態で形成され、その直上の第１単位層３１に引張応力が作用しない要件として好適なものである。
　さらに多くの単位構造体６を設ける場合も、上述と同様の態様にてそれぞれの単位構造体６の間に第２中間層７を介在させることで、全ての単位構造体６に圧縮歪が好適に内在された状態が実現されてなる。なお、単位構造体６の構成が同じであれば、単位構造体６の繰り返し積層数が多いほど、バッファ層８に内在される圧縮歪は大きくなる。
　以上のような態様にて構成されたバッファ層８を備えるエピタキシャル基板１０においては、該バッファ層８が大きな圧縮歪を内在していることで、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が、好適に相殺された状態が実現されている。これにより、エピタキシャル基板１０においては、クラックフリーが実現されてなる。また、このよう態様にて引張応力が相殺されてなることで、エピタキシャル基板１０は、反り量が１００μｍ以下にまで抑制されたものとなっている。
　すなわち、本実施の形態に係るエピタキシャル基板１０においては、歪導入層である組成変調層３の上に終端層４と歪強化層としての第１中間層５を形成した単位構造体６と、実質的に無歪の第２中間層７とを交互に積層する態様にてバッファ層８を設けることで、バッファ層８に大きな圧縮歪を内在させ、シリコンとIII族窒化物との熱膨張係数差に起因してエピタキシャル基板１０に生じる引張応力を、好適に低減させてなる。これにより、エピタキシャル基板１０においては、クラックフリーが実現され、反りも低減されてなる。
　なお、バッファ層８は、上述したように歪みエネルギーの蓄積が抑制された状態の第２下地層２ｂの上に形成されることから、引張応力の相殺効果が、第２下地層２ｂに蓄積された歪みエネルギーを原因として阻害されることはない。
　また、単位構造体６と第２中間層７とを繰り返し積層することは、エピタキシャル膜自体の総膜厚を増大させることになる。一般に、エピタキシャル基板１０を用いてＨＥＭＴ素子を作製する場合、その総膜厚が大きいほど該ＨＥＭＴ素子の絶縁破壊電圧が大きくなるので、本実施の形態に係るエピタキシャル基板１０の構成は、係る絶縁破壊電圧の増大にも資するものである。
　　＜エピタキシャル基板の高耐電圧化＞
　本実施の形態においては、バッファ層８の構成パラメータ（各層の組成、厚み、組成変調層３のペア層の数、単位構造体６の繰り返し積層数など）を種々に違えることで、具体的構成の異なる様々なエピタキシャル基板１０を得ることができる。
　特に、第２単位層３２をＡｌxＧａ1-xＮ（０．１≦ｘ≦０．２５）なる組成のIII族窒化物にて形成し、かつ第１中間層をＡｌyＧａ1-yＮ（０．１≦ｙ≦０．２５）なる組成のIII族窒化物にて形成することで、クラックフリーであり、かつ、耐電圧の高いエピタキシャル基板１０が実現される。なお、本実施の形態において、耐電圧とは、エピタキシャル基板１０に対し、０Ｖから値を増大させつつ電圧を印加したときに、１ｍＡ／ｃｍ2の漏れ電流が生じた電圧値であるとする。
　係る場合においては、各層の厚みや積層数が同じであれば、上述の組成範囲で第２単位層３２と第１中間層５におけるＡｌモル分率（上述のｘ、ｙに相当）が大きいほど、耐電圧が高い傾向がある。
　また、各層の組成が同じであれば、第２単位層３２と第１中間層５との膜厚の総和が大きいほど、耐電圧が高い傾向がある。例えば、下地基板１を除いたエピタキシャル膜全体の総膜厚を４．０μｍ以下とする一方で、第２単位層３２と第１中間層５との総膜厚を１７００ｎｍ以上となるようにバッファ層８を形成した場合には、６００Ｖ以上という高い耐電圧が実現される。単位構造体６の繰り返し積層数や、エピタキシャル膜全体の総膜厚および第２単位層３２と第１中間層５との総膜厚を適宜に設定することで、さらに高い耐電圧を有するエピタキシャル基板１０を得ることも可能である。例えば、エピタキシャル膜全体の総膜厚が５μｍで耐電圧が１０００Ｖ以上のエピタキシャル基板や、エピタキシャル膜全体の総膜厚が７μｍで耐電圧が１４００Ｖ以上のエピタキシャル基板なども、実現可能である。
　加えて、終端層４の厚みを第１単位層３１の厚みより大きくした場合には、高耐電圧でかつ反りが好適に抑制されたエピタキシャル基板が実現される。
　なお、各層の組成および膜厚が同じ場合、単位構造体６の繰り返し積層数を多くしすぎると、耐電圧はむしろ低下する傾向がある。これは、単位構造体６の繰り返し積層数が多いほど第２単位層３２と第１中間層５との膜厚の総和は大きくなるが、その一方で単位構造体６の間に設ける第２中間層７の数も増えるため、第２中間層７に内在されるミスフィット転位の影響によって漏れ電流が増加しやすくなることが要因と考えられる。具体的には、繰り返し積層数は、３～４程度とするのが好適である。
　以上、説明したように、本実施の形態によれば、下地基板と機能層との間に、組成変調層と終端層と第１中間層とからなり圧縮歪を内在する単位構造体と実質的に無歪の第２中間層とを交互に積層してなるバッファ層を設けるようにしたことで、安価で大口径のものを入手容易なシリコン基板を下地基板とし、かつ、クラックフリーで結晶品質の優れたエピタキシャル基板を、得ることができる。また、係るエピタキシャル基板は、反り量が１００μｍ以下にまで抑制されたものとなっている。
　さらには、第２単位層と第１中間層とをＡｌモル分率が０．１以上０．２５以下のＡｌＧａＮにて形成した場合には、クラックフリーであり、かつ、耐電圧の高いエピタキシャル基板が実現される。
　　＜変形例＞
　エピタキシャル基板１０は、下地基板１と第１下地層２ａの間に図示しない界面層を備える態様であってもよい。界面層は、数ｎｍ程度の厚みを有し、アモルファスのＳｉＡｌuＯvＮwからなるのが好適な一例である。
　下地基板１と第１下地層２ａとの間に界面層を備える場合、下地基板１と第２下地層２ｂなどとの格子ミスフィットがより効果的に緩和され、その上に形成される各層の結晶品質がさらに向上する。すなわち、界面層を備える場合には、第１下地層２ａであるＡｌＮ層が、界面層を備えない場合と同様の凹凸形状を有しかつ界面層を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に（０００２）面でのＸ線ロッキングカーブ半値幅の値が改善された第１下地層２ａが得られる。これは、下地基板１の上に直接に第１下地層２ａを形成する場合に比して、界面層の上に第１下地層２ａを形成する場合の方が第１下地層２ａとなるＡｌＮの核形成が進みにくく、結果的に、界面層が無い場合に比べて横方向成長が促進されることによる。なお、界面層の膜厚は５ｎｍを超えない程度で形成される。このような界面層を備えた場合、第１下地層２ａを、（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上０．８度以下の範囲となるように形成することができる。この場合、（０００２）面のＸ線ロッキングカーブ半値幅が８００ｓｅｃ以下であり、らせん転位密度が１×１０9／ｃｍ2以下であるという、さらに結晶品質の優れた機能層９を形成することができる。
　なお、界面層の形成は、シリコンウェハーが第１下地層形成温度に達した後、第１下地層２ａの形成に先立って、ＴＭＡバブリングガスのみをリアクタ内に導入し、ウェハーをＴＭＡバブリングガス雰囲気に晒すようすることによって実現される。
　また、第１下地層２ａの形成時に、Ｓｉ原子とＯ原子の少なくとも一方が第１下地層２ａに拡散固溶してなる態様や、Ｎ原子とＯ原子の少なくとも一方が下地基板１に拡散固溶してなる態様であってもよい。
　実施例として、バッファ層８の層構成が異なる複数種のエピタキシャル基板１０を作製した。実施例に係るエピタキシャル基板１０の基本構成、具体的には各層の形成材料および膜厚を、表１に示している。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、本実施例においては、下地基板１、下地層２（第１下地層２ａおよび第２下地層２ｂ）、機能層９は全てのエピタキシャル基板１０について同じ材料および膜厚にて形成した。なお、機能層９はチャネル層とバリア層との２層構成とした。
　一方、第１単位層３１、終端層４、および第２中間層７はいずれもＡｌＮにて形成したが、膜厚の組合せは試料によって違えた。表１においては第１単位層３１の膜厚を変数Ａ（ｎｍ）として示し、終端層４の膜厚を変数Ｃ（ｎｍ）として示し、第２中間層７の膜厚を変数Ｅ（ｎｍ）として示している。同様に、第２単位層３２の膜厚を変数Ｂ（ｎｍ）として、第１中間層５の膜厚を変数Ｄ（ｎｍ）として示している。また、ｎは、第１単位層３１と第２単位層３２の層数である。Ｋは単位構造体６の繰り返し数である。
　（実施例１）
　本実施例では、Ｄ、Ｅ、ｎ、およびＫの値を種々に違えることで、バッファ層８の構成が異なる２７種のエピタキシャル基板１０（試料ａ－１～ａ－２７）を作製し、クラックの発生の有無の評価と、反り量の測定とを行った。なお、いずれの試料においても、Ａ＝Ｃ＝５ｎｍ、Ｂ＝１５ｎｍとした。図４は、それぞれのエピタキシャル基板１０について、それぞれの層構成と、クラックの発生の有無と、反り量とを、一覧にして示す図である。
　第２下地層２ｂの形成まではいずれの試料についても同様の手順で行った。まず、下地基板１として基板厚みが５２５μｍのｐ型の導電型を有する４インチ（１１１）面単結晶シリコンウェハー（以下、シリコンウェハー）を用意した。用意したシリコンウェハーに、フッ化水素酸／純水＝１／１０（体積比）なる組成の希フッ酸による希フッ酸洗浄と硫酸／過酸化水素水＝１／１（体積比）なる組成の洗浄液によるＳＰＭ洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とし、これをＭＯＣＶＤ装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を１５ｋＰａとして、基板温度が第１下地層形成温度である１１００℃となるまで加熱した。
　基板温度が１１００℃に達すると、リアクタ内にＮＨ3ガスを導入し、１分間、基板表面をＮＨ3ガス雰囲気に晒した。
　その後、ＴＭＡバブリングガスを所定の流量比にてリアクタ内に導入し、ＮＨ3とＴＭＡを反応させることによって表面が三次元的凹凸形状を有する第１下地層２ａを形成した。その際、第１下地層２ａの成長速度（成膜速度）は２０ｎｍ／ｍｉｎとし、第１下地層２ａの目標平均膜厚は１００ｎｍとした。
　第１下地層２ａが形成されると、続いて、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、ＴＭＧバブリングガスをリアクタ内にさらに導入し、ＮＨ3とＴＭＡならびにＴＭＧとの反応により、第１下地層２ｂとしてのＡｌ0.1Ｇａ0.9Ｎ層を平均膜厚が４０ｎｍ程度となるように形成した。
　第２下地層２ｂの形成に続いて、バッファ層８を形成した。本実施例では、図４に示すように、いずれの試料も、第１単位層３１と第２中間層７とは全てＡｌＮにて形成した。また、第２単位層３２と第１中間層５とは全てＧａＮにて形成した。ただし、試料ａ－２１のみ、単位構造体６を１つのみ形成し、第２中間層７は形成しなかった。なお、組成変調層の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。用いた原料ガスは下地層２の形成に用いたものと同じである。
　いずれの試料においても、バッファ層８の形成後、ＧａＮからなる機能層９を７００ｎｍの厚みに形成した。機能層９の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。いずれも、用いた原料ガスは下地層２の形成に用いたものと同じである。
　以上により、エピタキシャル基板が得られた。得られたエピタキシャル基板について、クラック発生の有無を目視により確認した。また、レーザー変位計によって反り量を測定した。
　図４に示したように、下地基板１上に形成されたエピタキシャル膜の総膜厚は同程度であるにもかかわらず、ａ－１～ａ－２０の試料についてはクラックが発生しなかったのに対して、ａ－２１～ａ－２７の試料においては、外周２０ｍｍのところにクラックが発生していた。
　ａ－１～ａ－２０とａ－２１とを対比すると、前者における単位構造体６の繰り返し数は３以上であるのに対して、後者における単位構造体６の繰り返し数は１のみであり、しかも第２中間層７を有していない。係る結果は、単位構造体６と第２中間層７とを繰り返し交互に積層することが、エピタキシャル基板１０のクラックフリー化に有効であることを示している。
　また、ａ－１～ａ－２０とａ－２２およびａ－２３とを対比すると、前者の第１中間層５の厚みは１００ｎｍ以上５００ｎｍ以下の範囲内であるのに対して、後者の第１中間層５の厚みは１００ｎｍ未満の８０ｎｍである。係る結果は、第１中間層５を１００ｎｍ以上５００ｎｍ以下の厚みに形成することが、エピタキシャル基板１０のクラックフリー化に有効であることを示している。
　また、ａ－１～ａ－２０とａ－２４～ａ－２７とを対比すると、前者の第２中間層７の厚みは１５ｎｍ以上１５０ｎｍ以下の範囲内であるのに対して、後者の第２中間層７の厚みは１５ｎｍ未満もしくは１５０ｎｍ超である。係る結果は、第２中間層７を１５ｎｍ以上１５０ｎｍ以下の厚みに形成することが、エピタキシャル基板１０のクラックフリー化に有効であることを示している。
　また、エピタキシャル基板１０の反り量に着目すると、クラックが発生していたａ－２１～ａ－２７の試料においては、１００μｍを上回っているのに対して、クラックが発生していないａ－１～ａ－２０の試料においては、１００μｍを大きく下回る約７０μｍ以下にまで反り量が抑制されている。係る結果は、上述の実施の形態に係るエピタキシャル基板１０においては、クラックフリーに加えて、反りの抑制も実現されていることを示している。
　（実施例２）
　本実施例では、ｘ、ｙ、Ｄ、Ｅ、ｎ、およびＫの値を種々に違えることで、第２単位層３２と第１中間層５とがＡｌを含む態様の３２種のエピタキシャル基板１０（試料ｂ－１～ｂ－３５）を実施例１と同様の手順で作製し、クラックの発生の有無の評価と、反り量の測定と、耐電圧の測定とを行った。なお、いずれの試料においても、Ａ＝Ｃ＝５ｎｍ、Ｂ＝１５ｎｍとした。
　図５は、それぞれのエピタキシャル基板１０について、それぞれの層構成と、クラックの発生の有無と、反り量と、耐電圧とを、一覧にして示す図である。なお、図５においては、比較のため、Ａｌモル分率が０である実施例１の試料ａ－７～ａ－９についても層構成や評価結果を併記している。
　図５に示したように、下地基板１上に形成されたエピタキシャル膜の総膜厚は同程度であるにもかかわらず、試料ｂ－１～ｂ－３３の試料についてはクラックが発生しなかったのに対して、試料ｂ－３４およびｂ－３５においては、外周２０ｍｍのところにクラックが発生していた。これは実施例１の場合と同様に、第２中間層７の厚みが小さかったためと考えられる。また、係るクラックが生じた試料ｂ－３４、ｂ－３５については、耐電圧の評価が行えなかった。
　また、エピタキシャル基板１０の反り量に着目すると、クラックが発生していたｂ－３４、ｂ－３５の試料においては、１００μｍを上回っているのに対して、クラックが発生していないｂ－１～ｂ－３３の試料においては、反り量は１００μｍを下回っていた。実施例１と同様に、係る結果も、上述の実施の形態に係るエピタキシャル基板１０においては、クラックフリーに加えて、反りの抑制も実現されることを示している。
　図６は、クラックの発生しなかった試料ａ－７～ａ－９および試料ｂ－１～ｂ－３３の評価結果に基づき、耐電圧をＡｌＧａＮ層の総厚に対してプロットした図である。なお、図６において横軸の「ＡｌＧａＮ層の総厚」とは、組成変調層３の第２単位層３２と第１中間層５の膜厚の総和を指し示している。また、「ｘ＿Ａｌ」というパラメータは、第２単位層３２と第１中間層５におけるＡｌモル分率（上述のｘ、ｙに相当）を指し示している。すなわち、図６においては、第２単位層３２と第１中間層５が同じ組成を有するものとなっている。また、「４回繰返し」などは、バッファ層８における単位構造体６の繰り返し数Ｋの値を指し示している。
　図６に示すように、ｘ＿Ａｌ＝０．０の場合、つまりは、第２単位層３２と第１中間層５とがＧａＮにて形成される場合（試料ａ－７～ａ－９）は、約１００Ｖ以下と総じて耐電圧が低いのに対して、０．１≦ｘ＿Ａｌの場合（試料ｂ－１～ｂ－３３）は、約５５０Ｖ以上という高い耐電圧が得られている。係る結果は、Ａｌモル分率が０．１以上０．２５以下となるように第２単位層３２と第１中間層５とを形成することで、エピタキシャル基板１０の高耐電圧化が実現されることを意味している。しかも、ＡｌＧａＮ層の総厚が大きいほど、また、Ａｌモル分率が大きいほど、耐電圧が高い傾向がある。ただし、単位構造体６の繰り返し積層数を多くなるほど、耐電圧は低下する傾向がある。
　また、組成変調層３に設けたペア層の数と単位構造体６の繰り返し積層数とに応じて、ＡｌＧａＮ層の総厚は種々の値を取り得るが、図６によれば、ＡｌＧａＮ層の総厚が約１７００ｎｍ以上であれば、それらペア層の数と繰り返し積層数によらず、６００Ｖ以上の耐電圧が得られている。
　（実施例３）
　本実施例では、終端層４の厚みが第１単位層３１の厚みよりも大きい１６種のエピタキシャル基板１０（試料ｃ－１～ｃ－１６）を実施例１と同様の手順で作製し、クラックの発生の有無の評価と、反り量の測定と、耐電圧の測定とを行った。なお、いずれの試料においても、Ａ＝５ｎｍ、Ｂ＝１５ｎｍとした。
　図７は、それぞれのエピタキシャル基板１０について、それぞれの層構成と、クラックの発生の有無と、反り量と、耐電圧とを、一覧にして示す図である。
　図７に示したように、試料ｃ－１～ｃ－１６の全ての試料について、クラックの発生は確認されなかった。また、いずれの試料においても、反り量が、１００μｍを大きく下回る約７０μｍ以下にまで反り量が抑制されている。しかも、図７に示す結果を、図５に示した、終端層４の厚みが異なるほかは構成が共通している試料についての結果と対比すると、本実施例の試料の方が、反り量がより低減されている。係る結果は、終端層４を第１単位層３１よりも厚く形成することで、反り量がより低減されたエピタキシャル基板１０が実現されることを示している。
　（実施例４）
　バッファ層８の最上部の単位構造体６において、組成変調層３のペア層の繰り返し積層数を１０としたほかは、試料ｂ－１９と同様の構成を有するエピタキシャル基板１０（試料ｄ）を作製し、クラックの有無の評価と耐電圧の測定とを行った。その結果、試料ｃについてはクラックは確認されず、耐電圧は８１０Ｖであった。
　（実施例５）
　バッファ層８の最上部の第２中間層７の厚みを３０ｎｍとしたほかは、試料ｂ－１９と同様の構成を有するエピタキシャル基板１０（試料ｅ）を作製し、クラックの有無の評価と耐電圧の測定とを行った。その結果、試料ｄについてはクラックは確認されず、耐電圧は７９０Ｖであった。
　（実施例６）
　単位構造体６の繰り返し積層数を５とし、第２中間層７の厚みを４つの第２中間層について種々に違えた他は、試料ｂ－１９と同様の構成を有する４つのエピタキシャル基板（試料ｆ－１～ｆ－４）を作製し、クラックの有無の評価と耐電圧の測定とを行った。
　試料ｆ－１～試料ｆ－４について、第２中間層７の膜厚と耐電圧とは以下の通りであった。なお、第２中間層７の膜厚（単位ｎｍ）については、最下部の第２中間層７から順に示している。
　　試料ｆ－１：４０、５０、６０、７０、耐電圧７９５Ｖ；
　　試料ｆ－２：４０、６０、６０、８０、耐電圧８００Ｖ；
　　試料ｆ－３：４０、６０、６０、６０、耐電圧８０５Ｖ；
　　試料ｆ－４：５０、５５、６０、８０、耐電圧８００Ｖ；
　また、いずれの試料においても、クラックは確認されなかった。
　実施例４ないし実施例６の結果は、Ａｌモル分率が０．１以上０．２５以下となるように第２単位層３２と第１中間層５とを形成し、かつ、第２中間層７を１５ｎｍ以上１５０ｎｍ以下の厚みに形成するようにすれば、種々の構成態様にてエピタキシャル基板１０の高耐電圧化が実現されることを示している。

Claims (24)

  1. 　（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板であって、
    　第１の積層単位と第２の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第１の積層単位にて構成されてなるバッファ層と、
    　前記バッファ層の上に形成された結晶層と、
    を備え、
    　前記第１の積層単位が、
    　　組成の相異なる第１単位層と第２単位層とを繰り返し交互に積層してなることで圧縮歪を内在する組成変調層と、
    　　前記組成変調層に内在された前記圧縮歪を強める第１中間層と、
    を含み、
    　前記第２の積層単位が、実質的に無歪の第２中間層である、
    ことを特徴とするエピタキシャル基板。
  2. 　請求項１に記載のエピタキシャル基板であって、
    　前記第１単位層を構成する第１のIII族窒化物よりも前記第２単位層を構成する第２のIII族窒化物の方が無歪状態における面内格子定数が大きく、
    　それぞれの前記第２単位層は前記第１単位層に対してコヒーレントな状態に形成されてなる、
    ことを特徴とするエピタキシャル基板。
  3. 　請求項１または請求項２に記載のエピタキシャル基板であって、
    　前記第１中間層が、第３のIII族窒化物からなり、前記組成変調層に対してコヒーレントな状態に形成されてなることを特徴とするエピタキシャル基板。
  4. 　請求項３に記載のエピタキシャル基板であって、
    　前記第２中間層が、前記第３のIII族窒化物よりも無歪状態における面内格子定数が小さい第４のIII族窒化物からなることを特徴とするエピタキシャル基板。
  5. 　（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板であって、
    　第１の積層単位と第２の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第１の積層単位にて構成されてなるバッファ層と、
    　前記バッファ層の上に形成された、III族窒化物からなる結晶層と、
    を備え、
    　前記第１の積層単位が、
    　　組成の相異なるIII族窒化物からなる第１単位層と第２単位層とを繰り返し交互に積層してなり、かつ、前記第１単位層を構成する第１のIII族窒化物よりも前記第２単位層を構成する第２のIII族窒化物の方が無歪状態における面内格子定数が大きい組成変調層と、
    　　第３のIII族窒化物からなり、前記組成変調層に対してコヒーレントな状態に形成されてなる第１中間層と、
    を含み、
    　前記組成変調層においてはそれぞれの前記第２単位層が前記第１単位層に対してコヒーレントな状態に形成されてなり、
    　前記第２の積層単位が、前記第３のIII族窒化物よりも無歪状態における面内格子定数が小さい第４のIII族窒化物からなる第２中間層である、
    ことを特徴とするエピタキシャル基板。
  6. 　請求項１ないし請求項５のいずれかに記載のエピタキシャル基板であって、
    　前記第１単位層がＡｌＮからなり、前記第２単位層がＡｌxＧａ1-xＮ（０≦ｘ≦０．２５）なる組成のIII族窒化物からなることを特徴とするエピタキシャル基板。
  7. 　請求項６に記載のエピタキシャル基板であって、
    　前記第１中間層がＡｌyＧａ1-yＮ（０≦ｙ≦０．２５）なる組成のIII族窒化物にて１００ｎｍ以上５００ｎｍ以下の厚みに形成されてなることを特徴とするエピタキシャル基板。
  8. 　請求項７に記載のエピタキシャル基板であって、
    　前記第２中間層がＡｌＮにて１５ｎｍ以上１５０ｎｍ以下の厚みに形成されてなることを特徴とするエピタキシャル基板。
  9. 　請求項６ないし請求項８のいずれかに記載のエピタキシャル基板であって、
    　前記第２単位層がＡｌxＧａ1-xＮ（０．１≦ｘ≦０．２５）なる組成のIII族窒化物からなり、かつ、前記第１中間層がＡｌyＧａ1-yＮ（０．１≦ｙ≦０．２５）なる組成のIII族窒化物からなることを特徴とするエピタキシャル基板。
  10. 　請求項９に記載のエピタキシャル基板であって、
    　前記下地基板の上に形成された全ての層の総膜厚が４．０μｍ以下であり、全ての前記第２単位層と前記第１中間層との膜厚の総和が１７００ｎｍ以上であることを特徴とするエピタキシャル基板。
  11. 　請求項９または請求項１０に記載のエピタキシャル基板であって、
    　前記第２単位層の組成と前記第１中間層の組成が実質的に同じであることを特徴とするエピタキシャル基板。
  12. 　請求項１ないし請求項１１のいずれかに記載のエピタキシャル基板であって、
    　前記組成変調層の最上部に前記第１単位層と同じ組成を有する終端層が設けられてなることを特徴とするエピタキシャル基板。
  13. 　請求項１２に記載のエピタキシャル基板であって、
    　前記終端層の厚みが前記第１単位層の厚みよりも大きいことを特徴とするエピタキシャル基板。
  14. 　請求項１ないし請求項１３のいずれかに記載のエピタキシャル基板であって、
    　前記
    下地基板の上に形成された、ＡｌＮからなる第１の下地層と、
    　前記第１の下地層の上に形成され、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層と、
    をさらに備え、
    　前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、
    　前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、
    　前記第２の下地層の直上に前記バッファ層が形成されてなる、
    ことを特徴とするエピタキシャル基板。
  15. 　（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法であって、
    　第１の積層単位と第２の積層単位とを最上部と最下部がいずれも前記第１の積層単位となるように交互に積層することによってバッファ層を形成するバッファ層形成工程と、
    　前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、
    を備え、
    　前記バッファ層形成工程が、前記第１の積層単位を形成する工程として、
    　　組成の相異なるIII族窒化物からなる第１単位層と第２単位層とを繰り返し交互に積層することにより組成変調層を形成する組成変調層形成工程と、
    　　前記組成変調層の上に第１中間層を形成する第１中間層形成工程と、
    を含むとともに、前記第２の積層単位を形成する工程として、
    　　前記第１中間層の上に第２中間層を形成する第２中間層形成工程、
    を含み、
    　前記組成変調層形成工程においては、
    　　前記第１単位層を構成する第１のIII族窒化物よりも前記第２単位層を構成する第２のIII族窒化物の方が無歪状態における面内格子定数が大きくなるように、かつ、
    　　それぞれの前記第２単位層を前記第１単位層に対してコヒーレントな状態になるように形成し、
    　前記第１中間層形成工程においては、前記第１中間層を、第３のIII族窒化物にて、前記組成変調層に対してコヒーレントな状態になるように形成し、
    　前記第２中間層形成工程においては、前記第３のIII族窒化物よりも無歪状態における面内格子定数が小さい第４のIII族窒化物にて前記第２中間層を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
  16. 　請求項１５に記載のエピタキシャル基板の製造方法であって、
    　前記第１単位層をＡｌＮにて形成し、前記第２単位層をＡｌxＧａ1-xＮ（０≦ｘ≦０．２５）なる組成のIII族窒化物にて形成することを特徴とするエピタキシャル基板の製造方法。
  17. 　請求項１６に記載のエピタキシャル基板の製造方法であって、
    　前記第１中間層をＡｌyＧａ1-yＮ（０≦ｙ≦０．２５）なる組成のIII族窒化物にて１００ｎｍ以上５００ｎｍ以下の厚みに形成することを特徴とするエピタキシャル基板の製造方法。
  18. 　請求項１７に記載のエピタキシャル基板の製造方法であって、
    　前記第２中間層をＡｌＮにて１５ｎｍ以上１５０ｎｍ以下の厚みに形成することを特徴とするエピタキシャル基板の製造方法。
  19. 　請求項１６ないし請求項１８のいずれかに記載のエピタキシャル基板の製造方法であって、
    　前記第２単位層をＡｌxＧａ1-xＮ（０．１≦ｘ≦０．２５）なる組成のIII族窒化物にて形成し、かつ、前記第１中間層をＡｌyＧａ1-yＮ（０．１≦ｙ≦０．２５）なる組成のIII族窒化物にて形成することを特徴とするエピタキシャル基板の製造方法。
  20. 　請求項１９に記載のエピタキシャル基板の製造方法であって、
    　前記下地基板の上に形成される全ての層の総膜厚を４．０μｍ以下とし、全ての前記第２単位層と前記第１中間層との膜厚の総和が１７００ｎｍ以上とすることを特徴とするエピタキシャル基板の製造方法。
  21. 　請求項１９または請求項２０に記載のエピタキシャル基板の製造方法であって、
    　前記第２単位層の組成と前記第１中間層の組成を実質的に同じにすることを特徴とするエピタキシャル基板の製造方法。
  22. 　請求項１５ないし請求項２１のいずれかに記載のエピタキシャル基板の製造方法であって、
    　前記第１の積層単位を形成する工程が、前記組成変調層の最上部に前記第１単位層と同じ組成を有する終端層を設ける終端層形成工程を含み、前記終端層の上に前記第１中間層が形成される、
    ことを特徴とするエピタキシャル基板の製造方法。
  23. 　請求項２２に記載のエピタキシャル基板の製造方法であって、
    　前記終端層形成工程においては、前記終端層を前記第１単位層よりも厚く形成することを特徴とするエピタキシャル基板の製造方法。
  24. 　請求項１５ないし請求項２３のいずれかに記載のエピタキシャル基板の製造方法であって、
    　前記下地基板の上に、ＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、
    　前記第１の下地層の上に、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、
    をさらに備え、
    　前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
    　前記バッファ層形成工程においては、前記第２の下地層の直上に前記バッファ層を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
PCT/JP2010/071582 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法 WO2011102045A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP10846176.5A EP2538435B1 (en) 2010-02-16 2010-12-02 Epitaxial substrate and method for producing same
CN201080041195.4A CN102511075B (zh) 2010-02-16 2010-12-02 外延基板以及外延基板的制造方法
JP2012500464A JP5545781B2 (ja) 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法
US13/414,104 US8471265B2 (en) 2010-02-16 2012-03-07 Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-031281 2010-02-16
JP2010031281 2010-02-16
JP2010-131019 2010-06-08
JP2010131019 2010-06-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/414,104 Continuation US8471265B2 (en) 2010-02-16 2012-03-07 Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO2011102045A1 true WO2011102045A1 (ja) 2011-08-25

Family

ID=44482654

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/071582 WO2011102045A1 (ja) 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法

Country Status (5)

Country Link
US (1) US8471265B2 (ja)
EP (1) EP2538435B1 (ja)
JP (1) JP5545781B2 (ja)
CN (1) CN102511075B (ja)
WO (1) WO2011102045A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079952A (ja) * 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
WO2013125126A1 (ja) 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
KR20130140413A (ko) * 2012-06-14 2013-12-24 엘지이노텍 주식회사 반도체 소자
WO2015020233A1 (ja) * 2013-08-09 2015-02-12 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
US9287369B2 (en) 2012-03-08 2016-03-15 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870196A (zh) * 2010-06-08 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
JP6024533B2 (ja) * 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
EP2720257A4 (en) * 2012-08-10 2015-09-23 Ngk Insulators Ltd SEMICONDUCTOR ELEMENT, HEMT ELEMENT, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
WO2017077805A1 (ja) * 2015-11-02 2017-05-11 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP6859084B2 (ja) * 2016-11-30 2021-04-14 住友化学株式会社 半導体基板
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
MY189641A (en) * 2018-11-30 2022-02-22 Univ Malaya A method of depositing gallium nitride on a substrate
CN112820773B (zh) * 2019-11-18 2024-05-07 联华电子股份有限公司 一种高电子迁移率晶体管
CN111681949B (zh) * 2020-06-22 2021-05-18 长江存储科技有限责任公司 晶圆背面的处理方法
CN113097057A (zh) * 2021-03-31 2021-07-09 中国科学院苏州纳米技术与纳米仿生研究所 外延生长方法、外延结构及光电器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
DE19781541B4 (de) 1996-11-27 2006-10-05 The Furukawa Electric Co., Ltd. Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
DE102004038573A1 (de) * 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8067787B2 (en) 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
US8847203B2 (en) * 2009-11-04 2014-09-30 Dowa Electronics Materials Co, Ltd. Group III nitride epitaxial laminate substrate
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2538435A4 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079952A (ja) * 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
WO2013125126A1 (ja) 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
JPWO2013125126A1 (ja) * 2012-02-23 2015-07-30 日本碍子株式会社 半導体素子および半導体素子の製造方法
US9287369B2 (en) 2012-03-08 2016-03-15 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
US9508804B2 (en) 2012-03-08 2016-11-29 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
KR20130140413A (ko) * 2012-06-14 2013-12-24 엘지이노텍 주식회사 반도체 소자
WO2015020233A1 (ja) * 2013-08-09 2015-02-12 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
JP2015035536A (ja) * 2013-08-09 2015-02-19 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
US9543469B2 (en) 2013-08-09 2017-01-10 Dowa Electronics Materials Co., Ltd. III nitride semiconductor epitaxial substrate and III nitride semiconductor light emitting device, and methods of producing the same

Also Published As

Publication number Publication date
EP2538435B1 (en) 2019-09-11
US8471265B2 (en) 2013-06-25
CN102511075A (zh) 2012-06-20
JPWO2011102045A1 (ja) 2013-06-17
EP2538435A1 (en) 2012-12-26
EP2538435A4 (en) 2013-12-04
CN102511075B (zh) 2015-09-23
JP5545781B2 (ja) 2014-07-09
US20120161152A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5545781B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5616443B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011016304A1 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
JP5937513B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080041195.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10846176

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012500464

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2010846176

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE