JP2008205117A - 半導体ウエーハ及び半導体素子及び製造方法 - Google Patents

Abstract

【課題】 シリコン基板上に窒化物半導体領域を設けると、半導体ウエーハに反りが発生する。
【解決手段】 シリコン基板２の上に窒化物半導体から成るバッファ領域３を介して主半導体領域４を設ける。前記バッファ領域４を、複数の多層構造バッファ領域５，５′と、該複数の多層構造バッファ領域５，５′の相互間に配置された第２の単層構造バッファ領域８とで構成する。複数の多層構造バッファ領域５，５′のそれぞれを、交互に配置された複数の第１及び第２の層から成るサブ多層構造バッファ領域と第２の単層構造バッファ領域８よりも薄い第１の単層構造バッファ領域とで構成する。第１の層をアルミニウムを第１の割合で含む窒化物半導体で形成する。第２の層、第１の単層構造バッファ領域及び第２の単層構造バッファ領域８のアルミニウムの割合（ゼロを含む）を第１の割合よりも小さくする。
【選択図】図２

Description

本発明は、基板上に化合物半導体をエピタキシャル成長させた半導体ウエーハ、及びこの半導体ウエーハで形成されたＨＥＭＴ、ＭＥＳＦＥＴ、ＳＢＤ（ショットキーバリアーダイオード）、ＬＥＤ（発光ダイオード）等の半導体素子に関する。

シリコンから成る基板（以下、シリコン基板と言う。）上に窒化物半導体をエピタキシャル成長させた半導体ウエーハは、特開２００３-５９９４８号公報（特許文献１）等に開示されている。シリコン基板はサファイア基板に比べて低コストであるという特長を有する。しかし、シリコン基板の線膨張係数は約４．７０×１０^-6／Ｋ、窒化物半導体としてのＧａＮの線膨張係数は約５．５９×１０^-6／Ｋであり、両者の間に比較的大きい線膨張係数の差がある。また、シリコンと窒化物半導体は格子定数が互いに相違する。なお、ＧａＮ以外の窒化物半導体も線膨張係数及び格子定数においてシリコン基板と相違する。このため、シリコン基板上に窒化物半導体を形成すると、窒化物半導体に応力が加わり、ここにクラックや転位が発生し易い。この問題を解決するために上記特許公開公報の技術では、シリコン基板上に多層構造バッファ領域が設けられ、このバッファ領域の上に半導体素子形成用の窒化物半導体領域がエピタキシャル成長されている。上記多層構造バッファ領域は良好な応力緩和効果を有するので、バッファ上の半導体素子形成用の窒化物半導体領域のクラックや転位が減少する。

しかし、シリコン基板の上に比較的厚いバッファ領域を介して窒化物半導体から成る素子用の主半導体領域を形成すると、半導体ウエーハに反りが生じる。この半導体ウエーハに反りは、窒化物半導体領域の厚みが増大するに従って増大する。また、半導体ウエーハの面積（直径）が増大するに従って反りも増大する。なお、窒化物半導体領域の厚みを増大させることは、半導体素子の耐圧を高めるために要求される。周知のように窒化物半導体領域の厚みが厚いほど窒化物半導体領域の一方の主面と他方の主面との間の耐圧が高くなる。半導体ウエーハの面積（直径）を増大させることは、半導体素子のコストを低減するために要求される。半導体ウエーハの面積（直径）が増大すると、一枚の半導体ウエーハから形成できる半導体素子の個数が多くなり、半導体素子のコストを低減することが可能になる。
半導体ウエーハの反りの問題は、シリコン基板の上に窒化物半導体を形成する場合に限らず、シリコン以外の基板の上に窒化物半導体又は窒化物半導体以外の化合物半導体を形成する場合においても生じる。
上記の問題を解決する方法として、ＡｌＮ層（第１の層）とＧａＮ層（第２の層）とから成る単位積層体の複数から成る多層構造バッファ領域を複数個設け、多層構造バッファ領域の相互間に多層構造バッファ領域のＧａＮ層（第２の層）よりも厚いＧａＮ層から成る単層構造バッファ領域を配置した構成のバッファ領域が特開２００５-１５８８４６号公報（特許文献２）に開示されている。この方法によれば、単層構造バッファ領域の働きによる半導体ウエーハの反りが改善される。しかし、バッファ領域及びこの上の素子用の主半導体領域を厚く形成すると、基板とバッファ領域と主半導体領域との歪応力のバランスが崩れ、反りを良好に緩和することが困難であった。
シリコン基板の上に窒化物半導体を形成する別の方法として、ＡｌＧａＮ層とＧａＮ層とを繰り返し積層した構成をそれぞれ有する第１及び第２の超格子層とこれ等の間に配置したＧａＮ層とから成るバッファ領域をシリコン基板の上に設け、このバッファ領域の上に主半導体領域のためのＧａＮ層を設ける方法が非特許文献１に開示されている。また、非特許文献２には特許文献３のＡｌＧａＮ層とＧａＮ層とから成る超格子層の代わりにＡｌＮ層とＧａＮ層とから成る超格子層を設けることが開示されている。
非特許文献１及び２の方法を採用すると、主半導体領域のためのＧａＮ層のクラック及び結晶性が改善される。しかし、特許文献２の方法と同様に半導体ウエーハを厚く形成すると反りの問題が発生する。
特開２００３-５９９４８号公報 特開２００５-１５８８４６号公報 Applied Physics Letters, Volume 75,Number 14, October 4,1999, S.A.Nikishin, High quality GaN grown on Si(111) by gas source molecular beam epitaxy with ammonia Applied Physics Letters, Volume 79, Number 20, November 12, 2001, Eric Feltin, et.al.「Stree control in GaN grown on Si(111) by metalorganic vapor phase epitaxy」

従って、本発明が解決しようとする課題は、基板の上に化合物半導体領域を厚くエピタキシャル成長させた半導体ウエーハに反りが生じることであり、本発明の目的は反りを良好に低減することができる半導体ウエーハ及び半導体素子及びその製造方法を提供することである。

上記課題を解決するための本発明を図面の参照符号を伴って説明する。なお、特許請求の範囲及びここでの参照符号は、本発明の理解を助けるためのものであって、本発明を限定するものではない。
本発明は、基板（２）と、前記基板（２）の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域（３又は３a）と、前記バッファ領域（３又は３a）の上に配置され且つ化合物半導体で形成された主半導体領域（４）とを有する半導体ウエーハであって、
前記バッファ領域は、サブ多層構造バッファ領域（６）と第１の単層構造バッファ領域（７）との交互積層体からそれぞれ成る複数の多層構造バッファ領域（５，５′、又は５，５′、５″）と、該複数の多層構造バッファ領域（５，５′、又は５，５′、５″）の相互間に配置された第２の単層構造バッファ領域（８、又は８、８′）とから成り、
前記サブ多層構造バッファ領域（６）は第１及び第２の層（６１、６２）の交互積層体であり、
前記第１の層（６１）は前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
前記第２の層（６２）は前記第１の層（６１）の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ第１の厚みを有し、
前記第１の単層構造バッファ領域（７）は前記第１の層（６１）の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第２の層（６２）の前記第１の厚みよりも大きい第２の厚みを有し、
前記第２の単層構造バッファ領域（８、又は８、８′）は、前記第１の層（６１）の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第１の単層構造バッファ領域（７）の前記第２の厚みよりも大きい第３の厚みを有していることを特徴とする半導体ウエーハに係わるものである。

なお、請求項２に示すように、前記複数の多層構造バッファ領域（５，５′、又は５，５′、５″）は互いに異なる厚みを有し、前記複数の多層構造バッファ領域（５，５′、又は５，５′、５″）の内の前記主半導体領域（４）に最も近いものは、前記主半導体領域（４）から最も遠いものよりも薄く形成されていることが望ましい。ただし、前記複数の多層構造バッファ領域（５，５′、又は５，５′、５″）を互いに同一の厚みに形成することも勿論可能である。
また、請求項３に示すように、前記基板（２）はシリコン、シリコン化合物、及びサファイアから選択された１つからなることが望ましい。
また、請求項４に示すように、前記第１の層（６１）はアルミニウムを第１の割合で含む窒化物半導体から成り、前記第２の層（６２）は、アルミニウムの含有割合が前記第１の割合よりも小さい第２の割合（ゼロを含む）である窒化物半導体から成り、前記第１の単層構造バッファ領域（７）は、アルミニウムの含有割合が前記第１の割合よりも小さい第３の割合（ゼロを含む）である窒化物半導体から成り、前記第２の単層構造バッファ領域（８、又は８、８′）は、アルミニウムの含有割合が前記第１の割合よりも小さい第４の割合（ゼロを含む）である窒化物半導体から成り、前記主半導体領域（４）は少なくとも１つの窒化物半導体層から成り、前記主半導体領域（４）の平均値に見たアルミニウムの含有割合は前記第１の割合よりも小さい第５の割合（ゼロを含む）であることが望ましい。
また、請求項５に示すように、前記主半導体領域（４）は複数の化合物半導体層から成り、前記主半導体領域（４）の前記複数の化合物半導体層の内で最も厚い層の格子定数は前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の値を有することが望ましい。
また、請求項６に示すように、前記主半導体領域（４）の前記複数の化合物半導体層の内で最も厚い層は、アルミニウムの含有割合が前記第１の割合よりも小さい第５の割合（ゼロを含む）の窒化物半導体から成ることが望ましい。
また、請求項７に示すように、前記第１の単層構造バッファ領域と前記第２の単層構造バッファ領域とは、互いに同一の窒化物半導体で形成されていることが望ましい。
また、請求項８に示すように、前記第１の単層構造バッファ領域と前記第２の単層構造バッファ領域と前記第２の層とは互いに同一の窒化物半導体で形成されていることが望ましい。
また、請求項９に示すように、前記サブ多層構造バッファ領域は２０〜４００nmの厚さを有し、前記第１の単層構造バッファ領域は２０〜４００nmの厚さを有し、前記第２の単層構造バッファ領域は１００〜２０００nmの厚さを有していることが望ましい。
また、請求項１０に示すように、更に、前記基板（２）と前記バッファ領域との間に前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体（例えばＡｌＮ）から成る付加半導体層を設けることができる。
また、請求項１１に示すように、基板（２）と、前記基板（２）の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域（３又は３a）と、前記バッファ領域（３又は３a）の上に配置され且つ化合物半導体で形成された主半導体領域（４）と、前記主半導体領域（４）上に配置された少なくとも第１及び第２の主電極と、前記主半導体領域（４）上に配置され且つ前記第１及び第２の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第１又は第２の主電極に電気的にされている補助電極とを備えた半導体素子において、
前記バッファ領域は、サブ多層構造バッファ領域（６）と第１の単層構造バッファ領域（７）との交互積層体からそれぞれ成る複数の多層構造バッファ領域（５，５′、又は５，５′、５″）と、該複数の多層構造バッファ領域（５，５′、又は５，５′、５″）のそれぞれの相互間に配置された第２の単層構造バッファ領域（８、又は８、８′）とから成り、
前記サブ多層構造バッファ領域（６）は第１及び第２の層（６１、６２）の交互積層体であり、
前記第１の層（６１）は前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
前記第２の層（６２）は前記第１の層（６１）の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ第１の厚みを有し、
前記第１の単層構造バッファ領域（７）は前記第１の層（６１）の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第２の層（６２）の前記第１の厚みよりも大きい第２の厚みを有し、
前記第２の単層構造バッファ領域（８、又は８、８′）は、前記第１の層（６１）の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第１の単層構造バッファ領域（７）の前記第２の厚みよりも大きい第３の厚みを有していることが望ましい。
また、請求項１２に示すように、基板（２）の一方の主面上に、化合物半導体から成るバッファ領域（３又は３a）と、前記バッファ領域（３又は３a）の上に配置され且つ化合物半導体で形成された主半導体領域（４）とを有する半導体ウエーハを製造する方法において、前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第１の層（６１）と前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ第１の厚みを有している第２の層（６２）との交互積層体から成るサブ多層構造バッファ領域（６）を前記基板（２）の一方の主面上に形成する第１の工程と、
前記サブ多層構造バッファ領域（６）の上に、前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第２の層（６２）の前記第１の厚みよりも大きい第２の厚みを有している第１の単層構造バッファ領域（７）を形成する第２の工程と、
前記第１及び第２の工程と同一の方法で、前記サブ多層構造バッファ領域（６）及び前記第１の単層構造バッファ領域（７）と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び別の単層構造バッファ領域を所望回数繰り返して形成して第１の多層構造バッファ領域（５）を得る第３の工程と、
前記第１の多層構造バッファ領域（５）の上に、前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の単層構造バッファ領域（７）の前記第２の厚みよりも大きい第３の厚みを有している第２の単層構造バッファ領域（８）を形成する第４の工程と、
前記第２の単層構造バッファ領域（８）の上に、前記第１及び第２の工程と同一の方法で、前記サブ多層構造バッファ領域（６）及び前記第１の単層構造バッファ領域（７）と実質的に同一の構成を有する更に別のサブ多層構造バッファ領域及び更に別の単層構造バッファ領域を所望回数繰り返して形成して第２の多層構造バッファ領域（５′）を形成する第５の工程と
前記第２の多層構造バッファ領域（５′）の上に化合物半導体から成る主半導体領域（４）を形成する第６の工程と
を有していることが望ましい。
また、請求項１３に示すように、前記第１の工程の前に、前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体（例えばＡｌＮ）から成る付加半導体層を形成する工程を設け、前記サブ多層構造バッファ領域（６）を前記付加半導体層の上に形成することができる。

本発明は次の効果を有する。
（１）第１の単層構造バッファ層（７）を設ける他に、第１の単層構造バッファ層７よりも厚い第２の単層構造バッファ層（８又は８、８´）を設けることにより、バッファ領域（３又は３ａ）及び主半導体領域（４又は４ａ）が比較的厚く且つ反りが無い又は小さい半導体ウエーハを提供することが可能になる。これにより、半導体ウエーハの厚み方向の耐圧を向上させることが可能になる。
（２）第２の単層構造バッファ層（８又は８、８´）を設けることにより、主半導体領域（４又は４ａ）に加わる圧縮応力を低減でき、主半導体領域（４又は４ａ）におけるクラックを低減できる。
（３）第２の単層構造バッファ層（８又は８、８´）を設けることにより、主半導体領域（４又は４ａ）の厚みの変化に対する反り変化を小さくすることができる。この結果、主半導体領域（４又は４ａ）の厚みが目標値からずれた場合であっても、反りの変化が小さい。従って、反りが小さい又は無い半導体ウエーハの製造が容易になる。
（４）多層構造バッファ層（５、５´又は５、５´、５´´）の中に第２の単層構造バッファ層（８又は８、８´）よりも薄い第１の単層構造バッファ層（７）を設けるので、多層構造バッファ領域（５、５´又は５、５´、５´´）における応力の調整を細かく行うことができる。
（５）複数のサブ多層構造バッファ領域（６）のそれぞれが比較的薄い第１及び第２の層（６１，６２）を交互に積層した構造であるので、ただ１つの層で構成されたバッファ領域に比べてクラックを抑制でき、且つバッファ領域を厚く形成することができる。
（６）多層構造バッファ領域（５、５´又は５、５´、５´´）におけるサブ多層構造バッファ領域（６）は、比較的格子定数の小さい第１の層（６１）を有しているので巨視的に見て引張応力（伸張性歪力）を発生する。また、サブ多層構造バッファ領域（６）の相互間に配置された第１の単層構造バッファ領域（７）は、第１の層（６１）よりも大きい格子定数を有しているので、圧縮応力（圧縮性歪力）を発生する。従って、サブ多層構造バッファ領域（６）の引張応力を第１の単層構造バッファ領域（７）の圧縮応力である程度打ち消すことができ、多層構造バッファ領域（５、５´又は５、５´、５´´）の引張応力を低減することができ、第１及び第２の多層構造バッファ領域（５、５´又は５、５´、５´´）を比較的厚く形成することができる。

次に、図面を参照して本発明の実施形態を説明する。

本発明の実施例１に従う半導体素子としての高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor ）を形成するための半導体ウエーハ１は、図１に概略的に示すようにシリコンからなる基板２と、この基板２の一方の主面上に配置され且つ窒化物半導体で形成されたバッファ領域３と、バッファ領域３の上に配置され且つ窒化物半導体で形成された半導体素子形成用の主半導体領域４とを有する。この半導体ウエーハ１は複数個のＨＥＭＴを形成できる面積を有する。

基板２は例えば３５０〜１０００μｍの厚みを有し且つバッファ領域３及び主半導体領域４よりも大きい格子定数（例えば０．５４３ｎｍ）を有し且つバッファ領域３の線膨張係数（例えば５．６０×１０^-6／Ｋ）及び主半導体領域４の線膨張係数（例えば５．５９×１０^-6／Ｋ）よりも小さい線膨張係数（例えば４．７０×１０^-6／Ｋ）を有する単結晶シリコンから成り、バッファ領域３及び主半導体領域４の成長基板としての機能と機械的支持基板としての機能とを有し、更に主半導体領域４に形成される半導体素子の動作を安定化させるための補助電極を支持する機能を有する。なお、この基板２に、必要に応じて導電型決定不純物を添加することができる。また、基板２をＳｉＣ等のシリコン化合物又はサファイア等で形成することもできる。

図１の半導体ウエーハ１をその厚み方向に拡大してバッファ領域３及び主半導体領域４を詳しく示した半導体ウエーハ１が図２に示され、図３に図２のバッファ領域３の一部を更に拡大したものが示されている。なお、図１及び図２における基板２及び各領域３，４の厚み、及び図３における多層構造バッファ領域の厚みは説明的に示されており、実際の厚みとは異なる。

バッファ領域３は、図２に示す第１及び第２の多層構造バッファ領域５，５′を有する。第１及び第２の多層構造バッファ領域５，５′のそれぞれは、図２において斜線を付して示すサブ（下位又は副）多層構造バッファ領域６と第１の単層構造バッファ領域７との交互積層体から成る。図２では第１の多層構造バッファ領域５がサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアを４個積層されたものから成り、第２の多層構造バッファ領域５′がサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアを２個積層されたものから成る。しかし、第１の多層構造バッファ領域５におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数、及び第２の多層構造バッファ領域５′におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数を任意に変えることができる。例えば、第２の多層構造バッファ領域５′におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数を第１の多層構造バッファ領域５におけるそのペア数と同一にすることもできる。但し、後述する図６から明らかになるようにマイナス側の反りの最大値を小さくするために、第２の多層構造バッファ領域５′におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数を第１の多層構造バッファ領域５におけるそのペア数よりも少なくすることが望ましい。第１の多層構造バッファ領域５におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアの好ましい数は４〜５０であり、第２の多層構造バッファ領域５′におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアの好ましい数は２〜３０である。第１の多層構造バッファ領域５におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数が４よりも少ない場合、又は第２の多層構造バッファ領域５′におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数が２よりも少ない場合、又は第１の多層構造バッファ領域５におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数が５０よりも大きい場合、又は第２の多層構造バッファ領域５′におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数が３０よりも大きい場合のいずれにおいても半導体ウエーハの反りの改善を良好に行うことができなくなる。
図２において、第１の多層構造バッファ領域５の厚みＴａは第２の多層構造バッファ領域５′の厚みＴａ′よりも大きい。しかし、上記ペア数の変更に応じて厚みＴａ、Ｔａ′を同一又は任意に調整することもできる。

図２のサブ多層構造バッファ領域６が図３に更に詳しく示されている。図３から明らかようにサブ多層構造バッファ領域６は、第１及び第２のサブレイヤーと呼ぶこともできる第１及び第２の層６１、６２の交互積層体から成る。なお、サブ多層構造バッファ領域６を超格子バッファとなるように形成することもできる。図３では図示の都合上１つのサブ多層構造バッファ領域６が第１の層６１と第２の層６２とのペアを５個積層することによって示されているが、実際にはこれよりも多い１３ペアから成る。しかし、１つのサブ多層構造バッファ領域６における第１の層６１と第２の層６２とのペア数を任意に変えることができる。このペア数の好ましい値は５〜５０、より好ましい値は１０〜２０である。このペア数が５よりも少ない場合、及び５０よりも大きい場合には半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。
サブ多層構造バッファ領域６の厚みＴｄは２０〜４００nmであることが望ましい。

第１の層６１はアルミニウムを第１の割合で含む窒化物半導体から成り、例えば、
化学式 Ａｌ_xＭ_yＧａ_1-x-yＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される窒化半導体材料から成る。即ち、第１の層６１は、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択された窒化半導体材料から成る。なお、第１の層６１に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。第１の層６１の厚さＴｆは１〜２０nmであることが望ましい。第１の層６１の厚さＴｆが１nmよりの薄い場合、及び２０nmよりの厚い場合には、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。本実施例では第１の層６１がＡｌＮから成り、この厚さＴｆは５ｎｍに設定されている。
図３では全部の第１の層６１が同一の材料（ＡｌＮ）で形成されているが、複数の第１の層６１を互いに異なる材料で形成することができる。また、図３では全部の第１の層６１が同一の厚みに形成されているが、複数の第１の層６１を互いに異なる厚みに形成することもできる。第１の層６１の結晶軸ａ及びｃの格子定数はシリコンから成る基板２の格子定数よりも小さい値（例えばａ軸で０．３１１ｎｍ、ｃ軸で０．４９８ｎｍ）である。また、第１の層６１の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．６４×１０^-6／Ｋ）である。

第１の層６１の上に配置された第２の層６２は、アルミニウムの含有割合が第２の割合（ゼロを含む）の窒化物半導体からなり、例えば、
化学式 Ａｌ_aＭ_bＧａ_1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される窒化半導体材料から成る。即ち、第２の層６２は、例えばＧａＮ（窒化ガリウム）、ＩｎＧａＮ（窒化ガリウム インジウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択された窒化半導体材料から成る。なお、第２の層６２に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。第２の層６２の厚みＴｇは１〜２０nmであることが望ましい。第２の層６２の厚みＴｇが１よりも薄い場合、及び２０nmよりも厚い場合、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。本実施例では第２の層６２がＧａＮから成り、この厚さＴｇは３．５ｎｍに設定されている。
なお、図３では全部の第２の層６２が同一の材料（ＧａＮ）で形成されているが、複数の第２の層６２を互いに異なる材料で形成することができる。また、図３では全部の第２の層６２が同一の厚みに形成されているが、複数の第２の層６２を互いに異なる厚みに形成することができる。第２の層６２は、アルミニウムを必須成分としておらず、アルミニウムを含まなくとも良い。従って、第２の層６２におけるアルミニウムの第２の割合はゼロを含む所定値である。第２の層６２の結晶軸ａ及びｃの格子定数は第１の層６１の格子定数よりも大きく且つ基板２の格子定数よりも小さい値（例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍ）である。また、第２の層６１の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．５９×１０^-6／Ｋ）である。
サブ多層構造バッファ領域６の平均的（又は巨視的）に見たＡｌの含有割合は、ＡｌＮからなる第１の層６１のＡｌの含有割合よりも少ない。また、サブ多層構造バッファ領域６の平均的（又は巨視的）に見た格子定数は、ＡｌＮからなる第１の層６１の格子定数よりも大きい。ここで、サブ多層構造バッファ領域６の平均的に見たＡｌの含有割合とは、サブ多層構造バッファ領域６の全重量に対するサブ多層構造バッファ領域６に含まれるＡｌの全重量の割合である。また、サブ多層構造バッファ領域６の平均的（又は巨視的）に見た格子定数とは、サブ多層構造バッファ領域６に含まれているの第１の層６１，第２の層６２の各格子定数Ｃ１，Ｃ２に各層の厚みＴｆ，Ｔｇを乗算した値をそれぞれ求め、この乗算で得られた各値の合計値ａ（Ｃ１×Ｔｆ）＋ｂ（Ｃ２×Ｔｇ）を求め、この合計値を第１の多層構造バッファ領域５の全体の厚みＴｄで除算した値｛ａ（Ｃ１×Ｔｆ）＋ｂ（Ｃ２×Ｔｇ）｝／Ｔｄに相当する。なお、ａは第１の層６１の数、ｂは第２の層６２の数を示す。

第１の単層構造バッファ領域７はアルミニウムの割合が前記第１の割合よりも小さい第３の割合（ゼロを含む）の窒化物半導体から成る。第１の単層構造バッファ領域７は、アルミニウムを必須成分としておらず、アルミニウムを含まなくとも良い。従って、第１の単層構造バッファ領域７におけるアルミニウムの第３の割合は、ゼロ又は前記第１の割合よりも小さく且つサブ多層構造バッファ領域６の平均的（又は巨視的）に見たＡｌの含有割合よりも小さい所定値である。
この第１の単層構造バッファ領域７は、例えば、
化学式 Ａｌ_aＭ_bＧａ_1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される窒化半導体材料で形成される。なお、第１の単層構造バッファ領域７に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。
製造工程を簡略化するために第１の単層構造バッファ領域７をサブ多層構造バッファ領域６の第２の層６２と同一の半導体材料で形成することが望ましい。第１の単層構造バッファ領域７がサブ多層構造バッファ領域６の第２の層６２と同一の半導体材料である場合には、第１の単層構造バッファ領域７がサブ多層構造バッファ領域６の最も上の第２の層６２に連続的に形成される。このため、サブ多層構造バッファ領域６の最も上の第２の層６２と第１の単層構造バッファ領域７との境界は実質的に存在しない。従って、サブ多層構造バッファ領域６の最も上の第２の層６２を第１の単層構造バッファ領域７に含めて示すこともできる。このようにサブ多層構造バッファ領域６の最も上の第２の層６２を第１の単層構造バッファ領域７に含めて示す場合には、サブ多層構造バッファ領域６に含まれる第１の層６１の合計は第２の層６２の合計よりも１つ多くなる。
第１の単層構造バッファ領域７は第２の層６２の厚みＴｇよりも大きい厚みＴｅを有している。この第１の単層構造バッファ領域７の厚さは２０〜４００nmであることが望ましい。第１の単層構造バッファ領域７の厚さ２０nmよりも薄い場合、及び４００nmよりも厚い場合には、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。本実施例では第１の単層構造バッファ領域７がＧａＮから成り、この厚さＴｅは２００ｎｍに設定されている。
なお、図２では全部の第１の単層構造バッファ領域７が同一の材料で形成されているが、複数の第１の単層構造バッファ領域７を互いに異なる材料で形成することができる。また、図２では全部の第１の単層構造バッファ領域７が同一の厚みに形成されているが、複数の第１の単層構造バッファ領域７を互いに異なる厚みに形成することができる。
第１の単層構造バッファ領域７の結晶軸ａ及びｃの格子定数は、第１の層６１の格子定数及びサブ多層構造バッファ領域６の平均的（又は巨視的）に見た 格子定数よりも大きく且つ基板２の格子定数よりも小さい値（例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍ）である。また、第１の単層構造バッファ領域７の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．５９×１０^-6／Ｋ）である。

図２に示す第２の単層構造バッファ領域８はアルミニウムの割合が前記第１の割合よりも小さい第４の割合（ゼロを含む）の窒化物半導体から成る。この第２の単層構造バッファ領域８は、アルミニウムを必須成分としておらず、アルミニウムを含まなくとも良い。従って、第２の単層構造バッファ領域８におけるアルミニウムの第４の割合は、ゼロ又は前記第１の割合よりも小さい所定値であり、勿論前記第２又は第３の割合よりも小さくても良い。また、第２の単層構造バッファ領域８は、第１の単層構造バッファ領域７の厚みＴｅよりも大きい厚みＴｂを有している。この第２の単層構造バッファ領域８は、例えば、
化学式 Ａｌ_aＭ_bＧａ_1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される窒化半導体材料で形成される。なお、第２の単層構造バッファ領域８に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。
製造工程を簡略化するために第２の単層構造バッファ領域８を第１の単層構造バッファ領域７と同一の半導体材料で形成することが望ましい。第２の単層構造バッファ領域８が第１の単層構造バッファ領域７と同一の半導体材料である場合には、第２の単層構造バッファ領域８が第１の多層構造バッファ領域５の最も上の第１の単層構造バッファ領域７に連続的に形成される。このため、第１の多層構造バッファ領域５の最も上の第１の単層構造バッファ領域７と第２の単層構造バッファ領域８との境界は実質的に存在しない。従って、第１の多層構造バッファ領域５の最も上の第１の単層構造バッファ領域７を第２の単層構造バッファ領域８に含めて示すこともできる。このように第１の多層構造バッファ領域５の最も上の第１の単層構造バッファ領域７を第２の単層構造バッファ領域８に含めて示す場合には、第１の多層構造バッファ領域５に含まれるサブ多層構造バッファ領域６の合計は第１の単層構造バッファ領域７の合計よりも１つ多くなる。
第２の単層構造バッファ領域８の結晶軸ａ及びｃの格子定数は第１の層６１の格子定数よりも大きく且つ基板２の格子定数よりも小さい値（例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍ）である。また、第２の単層構造バッファ領域８の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．５９×１０^-6／Ｋ）である。

第２の単層構造バッファ領域８のＡｌの割合（ゼロを含む）は、第１の多層構造バッファ領域５の例えばＡｌＮから成る第１の層６１のＡｌの割合、及び第１の多層構造バッファ領域５の平均的（又は巨視的）に見たＡｌの割合よりも小さい。ここで、第１の多層構造バッファ領域５の平均的に見たＡｌの割合とは、第１の多層構造バッファ領域５の全重量に対する第１の多層構造バッファ領域５に含まれるＡｌの全重量の割合である。また、例えばＧａＮから成る第２の単層構造バッファ領域８の格子定数は、第１の多層構造バッファ領域５に含まれている例えばＡｌＮから成る第１の層６１の格子定数、及び第１の多層構造バッファ領域５の平均的に見た格子定数よりも大きい。ここで、第１の多層構造バッファ領域５の平均的に見た格子定数とは、第１の多層構造バッファ領域５に含まれているの第１の層６１，第２の層６２，第１の単層構造バッファ領域７の各格子定数に各層の厚みを乗算した値をそれぞれ求め、この乗算で得られた各値の合計値を求め、この合計値を第１の多層構造バッファ領域５の全体の厚みで除算した値に相当する。即ち、サブ多層構造バッファ領域６に含まれているの第１の層６１，第２の層６２の各格子定数Ｃ１，Ｃ２に各層の厚みＴｆ，Ｔｇを乗算した値Ｃ１×Ｔｆ、Ｃ２×Ｔｇをそれぞれ求め、また第１の単層構造バッファ領域７の各格子定数Ｃ３にこの厚みＴｅを乗算した値Ｃ３×Ｔｅを求め、この乗算で得られた各値の合計値ｒ（Ｃ１×Ｔｆ）＋ｓ（Ｃ２×Ｔｇ）＋ｔ（Ｃ３×Ｔｅ）を求め、この合計値を第１の多層構造バッファ領域５の全体の厚みＴａで除算した値｛ｒ（Ｃ１×Ｔｆ）＋ｓ（Ｃ２×Ｔｇ）＋ｔ（Ｃ３×Ｔｅ）｝／Ｔａに相当する。なお、ｒは第１の多層構造バッファ領域５に含まれる第１の層６１の数、ｓは第１の多層構造バッファ領域５に含まれる第２の層６２の数、ｔは第１の多層構造バッファ領域５に含まれる第１の単層構造バッファ領域７の数を示す。
上記のように、第２の単層構造バッファ領域８の格子定数は、平均的に見て又は巨視的にみて、第１の多層構造バッファ領域５の格子定数よりも大きい。この結果、基板２がない場合即ち基板２を無視して、第２の単層構造バッファ領域８と第１の多層構造バッファ領域５との間の応力関係を調べると、第２の単層構造バッファ領域８には、基板２の主面に平行な方向において圧縮応力を生じる。第２の単層構造バッファ領域８の圧縮応力は第１の多層構造バッファ領域５、及び第２の多層構造バッファ領域５´の伸張応力を打ち消すように機能する。この機能を有効に得るために、第２の単層構造バッファ領域８の厚みＴｂは第１の単層構造バッファ領域７の厚みＴｅよりも大きい１００〜２０００nmであることが望ましい。なお、この第２の単層構造バッファ領域８の厚みＴｂを多層構造バッファ領域５，５´の厚みＴａ，Ｔａ´に比例的に変えることが望ましい。本実施例では第１の単層構造バッファ領域７がＧａＮから成り、この厚みＴｂは９００ｎｍである。

第２の単層構造バッファ領域８の上に配置された第２の多層構造バッファ領域５´は第１の多層構造バッファ領域５と同様にサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアの２個の積層体から成る。第２の多層構造バッファ領域５´はサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数が第１の多層構造バッファ領域５と異なる点及びその厚みＴａ´が第１の多層構造バッファ領域５と異なる点を除いて、第１の多層構造バッファ領域５と同様に構成されている。なお、第２の多層構造バッファ領域５´の平均的に見たＡｌの含有割合が第２の単層構造バッファ領域８よりも大きい条件、及び第２の多層構造バッファ領域５´の平均的に見た格子定数が第２の単層構造バッファ領域８よりも小さい条件を満足する範囲で、第２の多層構造バッファ領域５´の中のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのいずれか一方又は両方を変形することができる。また、第２の多層構造バッファ領域５´はサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数を第１の多層構造バッファ領域５と同一にすることもできる。

図１の実施例１に従う主半導体領域４は、ＨＥＭＴを形成するために不純物非ドープのＧａＮから成る電子走行層４１と、不純物非ドープのＡｌ_0.2Ｇａ_0.8Ｎから成る電子供給層４２とを有している。なお、電子供給層４２にｎ型不純物をドープすることもできる。バッファ領域３の上に配置された電子走行層４１はチャネル層とも呼ぶことができるものであり、例えば、１８００ｎｍの厚みを有する。電子走行層４１の上に配置された電子供給層４２は電子走行層４１とのヘテロ接合に基づくピエゾ分極によって電子走行層４１に周知の２次元電子ガス層をさせるものであって、例えば３０ｎｍの厚みを有する。
Ａｌを含む電子供給層４２はＡｌを含まない電子走行層４１に比べて極めて薄い。従って、主半導体領域４における平均的に見たＡｌの割合は電子走行層４１におけるＡｌの割合とほぼ同一になり、第１及び第２の多層構造バッファ領域５、５´よりも小さい。主半導体領域４における平均的に見た格子定数は、電子走行層４１における格子定数とほぼ同一になり、第１及び第２の多層構造バッファ領域５、５´よりも大きく且つ基板２よりも小さい。
主半導体領域４の大部分を占める電子走行層４１の結晶軸ａ及びｃにおける格子定数は例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍであり、第１の層６１の格子定数よりも大きい。
主半導体領域４の中で最も厚い電子走行層４１の線膨張係数、及び次に厚い電子供給層４２の線膨張係数、及び主半導体領域４の巨視的に見た線膨張係数のいずれも、基板２の線膨張係数及び第１の層６１の線膨張係数よりは大きい。従って、基板２を考慮しない場合即ち基板２を無視して、主半導体領域４の応力を観察すれば、巨視的に見て主半導体領域４に第２の単層構造バッファ領域８と同様に圧縮応力を生じる。

図４は、図１〜図３に示した半導体ウエーハ１を使用して製作したＨＥＭＴを示す。説明を簡略化するために図４において図１と実質的に同一の部分に同一の符号を付し、その説明を省略する。第１の電極としてのソース電極９１及び第２の電極としてのドレイン電極９２は電子供給層４２にオーミック（低抵抗）接触し、制御電極としてのゲート電極９３は電子供給層４２にショットキー接触している。なお、ソース電極９１及びドレイン電極９２と電子供給層４２との間にｎ型不純物濃度の高いコンタクト層を設けることができる。ＨＥＭＴの動作の安定化を図るために基板２の下面に補助電極９４が設けられ、これが導体９５によってソース電極９１に接続されている。従って、図４のＨＥＭＴにおいてドレイン電極９２と基板２の下面に補助電極９４との間の耐圧が重要になる。基板２はシリコン半導体であるので、ここに耐圧をさほど期待できない。そこで、この実施例では耐圧向上のためにバッファ領域３及び主半導体領域４が比較的厚く形成されている。

次に、図１の半導体ウエーハ１の製造方法の一例を説明する。
まず、ミラー指数で示す結晶の面方位において（１１１）面とされた主面を有し、シリコン基板２を用意する。

次に、基板２を周知のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）即ち有機金属気相成長装置の反応室に投入し、基板２の表面の酸化膜を取り除いた後、反応室にＴＭＡ（トリメチルアルミニウム）、及びアンモニアを流して、シリコン基板２の上にＡｌＮ（窒化アルミニウム）から成る第１の層６１をエピタキシャル成長させる。その後、ＴＭＡの供給を止め、アンモニアの供給は継続し、これと共にＴＭＧ（トリメチルガリウム）を流してＧａＮから成る第２の層６２をエピタキシャル成長させる。第１及び第２の層６１，６２の形成工程を所望回数繰返して図３に示すサブ多層構造バッファ領域６を得る。

次に、反応室にアンモニアとＴＭＧ（トリメチルガリウム）を第２の層６２の形成時よりも長く流して第２の層６２よりも厚いＧａＮから成る第１の単層構造バッファ領域７をエピタキシャル成長させる。

次に、第１の単層構造バッファ領域７の上にサブ多層構造バッファ領域６及び第１の単層構造バッファ領域７を所望回数繰り返して形成して第１の多層構造バッファ領域５を得る。

次に、反応室にアンモニアとＴＭＧ（トリメチルガリウム）を、第２の層６２及び第１の単相構造バッファ領域７の形成時よりも長い時間流して第１の単相構造バッファ領域７よりも厚いＧａＮから成る第２の単層構造バッファ領域８をエピタキシャル成長させる。

次に、第１の多層構造バッファ領域５と同一の方法で第２の多層構造バッファ領域５´を形成し、バッファ領域３を完成させる。

しかる後、周知のエピタキシャル成長法で主半導体領域４を形成する。これによって半導体ウエーハが完成する。

図５は、基板２を考慮しない場合（基板２を無視した場合）における、半導体ウエーハ１の各領域５、８、５´、４に生じる応力（歪力）を概略的に示す。第１及び第２の多層構造バッファ領域５、５´は図２に示したように複数のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７を含むが、平均的に見てＡｌの割合が第２の単層構造バッファ領域８よりも大きく、平均的に見て格子定数が第２の単層構造バッファ領域８よりも小さいので、図５で外向きの矢印で示すように引張応力を生じる。これに対して、平均的に見て格子定数が第１及び第２の多層構造バッファ領域５、５´よりも大きい第２の単層構造バッファ領域８及び主半導体領域４には図５で内側に向いている矢印で示すように圧縮応力を生じる。各領域４、５、５´、８の応力を調整すれば引張応力と圧縮応力との相殺が生じ、半導体ウエーハ１の反りを低減することができる。なお、基板２を考慮する場合（基板２を無視しない場合）には、基板２がバッファ領域３及び主半導体領域４に及ぼす影響を考慮する必要があり、必ずしも図５のようにはならない。

図６の実線Ａは本発明に従ってシリコン基板２の上に第１の多層構造バッファ領域５、第２の単層構造バッファ領域８、第２の多層構造バッファ領域５´及び主半導体領域４のＧａＮから成る電子走行層４１を順次に形成した場合における各段階の半導体ウエーハの反りの変化を巨視的に示す。点線Ｂは従来例（比較例）における半導体ウエーハの反りの変化を巨視的に示す。なお、図６の横軸は、シリコン基板２の一方の主面を基準位置（ゼロ）とした半導体ウエーハの厚みを示し、縦軸の０よりも上は負の反り即ち凹状反りの大きさを示し、縦軸の０よりも下は正の反り即ち凸状反りの大きさを示す。

図６の実線Ａにおける第１〜第８の点Ａ１〜Ａ８におけるシリコン基板２の上に成長させた窒化物半導体の膜厚Ｔと反りＷとの関係は次の通りである。なお、シリコン基板２及び半導体ウエーハの直径は１２５ｍｍ（５インチ）であり、シリコン基板２の厚みは７００μｍである。また、図６の点Ａ０及びＢ０は窒化物半導体の膜厚Ｔがゼロの時のシリコン基板２の反りＷがゼロであることを示している。また、第１及び第２の多層構造バッファ領域５、５´を構成するサブ多層構造バッファ領域６に含まれる第１の層６１はＡｌＮから成り、サブ多層構造バッファ領域６に含まれる第２の層６２と第１の単層構造バッファ領域７と第２の単層構造バッファ領域８と電子走行層４１はＧａＮから成る。
第１の点Ａ１における膜厚Ｔは０．６２μｍ、反りＷは−５０μｍであり、
第２の点Ａ２における膜厚Ｔは１．２２μｍ、反りＷは−６０μｍであり、
第３の点Ａ３における膜厚Ｔは２．１２μｍ、反りＷは−２０μｍであり、
第４の点Ａ４における膜厚Ｔは２．４２μｍ、反りＷは−３０μｍであり、
第５の点Ａ５における膜厚Ｔは２．７２μｍ、反りＷは−４５μｍであり、
第６の点Ａ６における膜厚Ｔは３．０２μｍ、反りＷは−３５μｍであり、
第７の点Ａ７における膜厚Ｔは３．５２μｍ、反りＷは−２０μｍであり、
第８の点Ａ８における膜厚Ｔは４．５２μｍ、反りＷは＋５μｍである。
図６において、第２、第３、第５及び第８の点Ａ２、Ａ３，Ａ５，Ａ８は図２の高さ位置Ｐ１，Ｐ２，Ｐ３，Ｐ４´に対応している。従って、第２の点Ａ２は図２の第１の多層構造バッファ領域５のみを形成した状態の半導体ウエーハの反りを示し、第３の点Ａ３は図２の第１の多層構造バッファ領域５及び第２の単層構造バッファ領域８のみを形成した状態の半導体ウエーハの反りを示し、第５の点Ａ５は図２の第１の多層構造バッファ領域５、第２の単層構造バッファ領域８、及び第２の多層構造バッファ領域５´のみを形成した状態の半導体ウエーハの反りを示し、第８の点Ａ８は図２の第１の多層構造バッファ領域５、第２の単層構造バッファ領域８、第２の多層構造バッファ領域５´及び主半導体領域４の電子走行層４１の全部を形成した状態の半導体ウエーハの反りを示す。なお、図６の第８の点Ａ８は主半導体領域４の電子供給層４２を形成する前の半導体ウエーハの反りを示しているが、電子供給層４２は電子走行層４１よりも大幅に薄いので、電子供給層４２の半導体ウエーハの反りへの影響は極めて小さく、電子供給層４２を形成した後の半導体ウエーハの反りは図６の第８の点Ａ８とほぼ同一である。

図６の点線Ｂは、本発明に従う図２の第２の単層構造バッファ領域８に相当するものを設けないで、図２のバッファ領域３の全体をサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアの繰り返しのみで構成したもの、即ちバッファ領域３の全体を図２の第１の多層構造バッファ領域５と同一に形成したもの、に相当する従来の半導体ウエーハの反りを示す。この点線Ｂにおける第１〜第８の点Ｂ１〜Ｂ８における窒化物半導体の膜厚Ｔと反りＷとの関係は次の通りである。
第１の点Ｂ１における膜厚Ｔは０．６２μｍ、反りＷは−５０μｍであり、
第２の点Ｂ２における膜厚Ｔは１．２２μｍ、反りＷは−６０μｍであり、
第３の点Ｂ３における膜厚Ｔは１．８２μｍ、反りＷは−７０μｍであり、
第４の点Ｂ４における膜厚Ｔは２．１２μｍ、反りＷは−７５μｍであり、
第５の点Ｂ５における膜厚Ｔは２．４２μｍ、反りＷは−８０μｍであり、
第６の点Ｂ６における膜厚Ｔは２．７２μｍ、反りＷは−４０μｍであり、
第７の点Ｂ７における膜厚Ｔは３．２２μｍ、反りＷは＋２０μｍであり、
第８の点Ｂ８における膜厚Ｔは４．２２μｍ、反りＷは＋１００μｍである。
図６において、点線Ｂにおける第１及び第２の点Ｂ１，Ｂ２は実線Ａにおける 第１及び第２の点Ａ１、Ａ２と同一の値を示している。また、点線Ｂにおける第１の点Ｂ１は図２のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアに相当するものを２回繰り返して形成した半導体ウエーハの反りを示し、第２の点Ｂ２は図２のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアに相当するものを４回繰り返して形成した半導体ウエーハの反りを示し、第３の点Ｂ３は図２のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアに相当するものを６回繰り返して形成した半導体ウエーハの反りを示し、第４の点Ｂ４は図２のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアに相当するものを７回繰り返して形成した半導体ウエーハの反りを示し、第５の点Ｂ５は図２のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアに相当するものを８回繰り返して形成した半導体ウエーハの反りを示す。なお、前記第５の点Ｂ５はバッファ領域の全体を図２のサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアに相当するものの繰り返しで形成した直後の半導体ウエーハの反りを示している。点線Ｂにおける第６〜第８の点Ｂ６〜Ｂ８は図２の主半導体領域４の電子走行層４１に相当するＧａＮ層を形成した場合の反りを示している。

図６の点線Ｂで示すようにバッファ領域の全部を第１の多層構造バッファ領域５に相当するもののみで構成した場合には、シリコン基板２の影響を受けて図６の点線Ｂの第１の点Ｂ１から第５の点Ｂ５に示すようにバッファ領域厚みの増大に応じて負の反りが増大する。点線Ｂで示す従来のバッファ領域の場合にはバッファ領域の厚さを増大させても、反りは改善されない。図６の点線Ｂの第５の点Ｂ５から第８の点Ｂ８に示すように電子走行層のためのＧａＮ層をバッファ領域の上に形成すると、負の反りが徐々に少なくなり、その後正の反りが徐々に大きくなる。もし従来方法でバッファ領域と主半導体領域との合計の厚みを点線Ｂの第８の点Ｂ８に示すように４．２２μｍにすれば比較的大きい正の反り１００μｍが生じる。

これに対して、本発明に従って図６の実線Ａに示すようにバッファ領域３及び電子走行層４１のためのＧａＮ層を形成すると、実線Ａの第８の点Ａ８に示すようにバッファ領域３及び電子走行層４１のためのＧａＮ層との合計の厚みが比較的厚い４．５２μｍの場合の反りは極めて小さい５μｍである。これを詳しく説明すると、実線Ａの第２の点Ａ２と第３の点Ａ３との間に示すように第１の単層構造バッファ領域７よりの厚い第２の単層構造バッファ領域８を設けると、負の反りが小さくなる。即ち、第２の単層構造バッファ領域８には図５で既に説明したように圧縮応力が加わる。このため、第２の単層構造バッファ領域８の厚みを増大させるに従って第２の単層構造バッファ領域８に加わる圧縮応力に基づく第１の多層構造バッファ領域５の引張応力を打ち消す働きが大きくなり、半導体ウエーハの負の反りは小さくなる。その後、実線Ａの第３の点Ａ３と第５の点Ａ５との間に示すように第２の多層構造バッファ領域５´を設けると、第２の多層構造バッファ領域５´の引張応力に基づいて、第２の多層構造バッファ領域５´の厚みの増大に応じて反りが増大する。しかし、実線Ａの第５の点Ａ５の厚み２．７２μｍにおける反りは-４５μｍであり、点線Ｂの第５の点Ｂ５の厚み２．４２μｍにおける反り（-８０μｍ）よりも小さい。しかる後、主半導体領域４の電子走行層４１のためのＧａＮ層を設けると、主半導体領域４には既に説明したように圧縮応力が生じ、バッファ領域３の引張応力の打ち消しが生じ、実線Ａの第５の点Ａ５と第８の点Ａ８との間に示すように点線Ｂの第５の点Ｂ５と第８の点Ｂ８との間よりも緩い傾きで負の反りが徐々に少なくなり、第８の点Ａ８ではゼロに極めて近い+５μｍになる。実線Ａの第８の点Ａ８の膜厚４．５２μｍにおける反り+５μｍは、点線Ｂの第８の点Ｂ８の膜厚４．２２μｍにおける反り+１００μｍよりも大幅に小さい。
なお、図６の実線Ａ及び点線Ｂの各点間が直線で結ばれているが、微視的に見ると、第１の多層構造バッファ領域５及び第２の多層構造バッファ領域５´の中に第１の単層構造バッファ領域７が間欠的に存在するので、各区間の反りは階段的に変化する。

反りをゼロ又はこれに近い値に抑制するということのみを目的とする場合には、図６で点線Ｂで示す従来例であっても第６の点Ｂ６と第７の点Ｂ７との間で反りをゼロにすることができる。しかし、点線Ｂで示す第６の点Ｂ６と第７の点Ｂ７との間では所望の厚みの半導体ウエーハを得ることができない。

上述から明らかなように実施例１は次の効果を有する。
（１）第１の単層構造バッファ層７を設ける他に、第１の単層構造バッファ層７よりも厚い第２の単層構造バッファ層８を設けることにより、半導体ウエーハ１の反りが改善されるのみでなく、バッファ領域３及び主半導体領域４を厚くすることができる。これにより、半導体ウエーハ１の厚み方向の耐圧を向上させることが可能になる。
（２）第２の単層構造バッファ層８を設けることにより、主半導体領域４に加わる圧縮応力を低減でき、主半導体領域４におけるクラックを低減できる。
（３）第２の単層構造バッファ層８を設けることにより、図６の実線Ａの第５の点Ａ５における負の反りが点線Ｂの第５の点Ｂ５に示す負の反りよりも小さくなり、バッファ領域３におけるクラックを低減でき、結果として、主半導体領域４におけるクラックを低減できる。
（４）図６の実線Ａの第５の点Ａ５〜第８の点Ａ８に示すように第２の単層構造バッファ層８を設けることにより、主半導体領域４の厚みの変化に対する反り変化が小さくなる。これは、主半導体領域４の厚みにバラツキが生じても、反りがさほど変化しないことを意味し、反りの小さい又は反りの無い半導体ウエーハの製造が容易になる。
（５）第１及び第２の多層構造バッファ層５、５´の中に第２の単層構造バッファ層８よりも薄い第１の単層構造バッファ層７を設けるので、第１及び第２の多層構造バッファ領域５、５´における応力の調整を細かく行うことができる。
（６）複数のサブ多層構造バッファ領域６のそれぞれが比較的薄い第１及び第２の層６１，６２を交互に積層した構造であるので、ただ１つの層で構成されたバッファ領域に比べてクラックを抑制でき、且つバッファ領域３を厚く形成することができる。
（７）第１及び第２の層６１，６２の界面でサブ多層構造バッファ領域６に含まれる転位の進行方向を横方向に変化させることができ、主半導体領域４における転位を低減することができる。即ち、バッファ領域３において縦方向に延びる転位を、第１及び第２の層６１，６２の界面で横方向に変化させ、主半導体領域４まで転位が延びることを抑制することができる。
（８）第１及び第２の多層構造バッファ領域５、５´におけるサブ多層構造バッファ領域６は、比較的格子定数の小さい第１の層６１を有しているので巨視的に見て引張応力を発生する。また、サブ多層構造バッファ領域６の相互間に配置された第１の単層構造バッファ領域７は、第１の層６１よりも大きい格子定数を有しているので、圧縮応力を発生する。従って、サブ多層構造バッファ領域６の引張応力を第１の単層構造バッファ領域７の圧縮応力である程度打ち消すことができ、第１及び第２の多層構造バッファ領域５、５´の引張応力を低減することができ、第１及び第２の多層構造バッファ領域５、５´を比較的厚く形成することができる。

次に、図７を参照して実施例２の半導体ウエーハ１ａを説明する。但し、図７において図２と実質的に同一の部分には同一の参照符号を付してその説明を省略する。

図７の半導体ウエーハ１ａは、図２の第２の多層構造バッファ領域５´と主半導体領域４との間に別の第２の単層構造バッファ領域８´と第３の多層構造バッファ領域５″を付加し、その他は図２と同一に構成したものである。図７の変形されたバッファ領域３ａに含まれる追加された別の第２の単層構造バッファ領域８´は第２及び第３の多層構造バッファ領域５´、５″の相互間に配置され、第２の単層構造バッファ領域８と同一材料で形成され且つ第２の単層構造バッファ領域８の厚みＴｂと実質的に同一の厚みＴｂ´を有する。しかし、２つの第２の単層構造バッファ領域８、８´の厚みに差を付けることができる。また、２つの第２の単層構造バッファ領域８、８´の材料に差を付けることができる。
図７の第２の多層構造バッファ領域５´におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数は図２よりも１つ多い３であり、第３の多層構造バッファ領域５″におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数は２である。従って、第１、第２及び第３の多層構造バッファ領域５、５´、５″におけるサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペア数は基板２から離れるに従って少なくなっている。
第３の多層構造バッファ領域５″は、第１及び第２の多層構造バッファ領域５、５´と実質的に同一に形成され、且つ第１及び第２の多層構造バッファ領域５、５´よりも薄い厚みＴａ″を有する。しかし、第１、第２及び第３の多層構造バッファ領域５、５´、５″の厚みを互いに同一にすることができる。また、第１、第２及び第３の多層構造バッファ領域５、５´、５″を構成するサブ多層構造バッファ領域６と第１の単層構造バッファ領域７とのペアの数を同一にすることもできる。また、第１、第２及び第３の多層構造バッファ領域５、５´、５″を構成する複数のサブ多層構造バッファ領域６を互いに同一の材料で形成しないで本発明の効果を得ることができる範囲内で異なる材料で形成することができる。また、第１、第２及び第３の多層構造バッファ領域５、５´、５″を構成する複数の第１の単層構造バッファ領域７を互いに同一の材料又は厚みに形成しないで本発明の効果を得ることができる範囲内で異なる材料又は厚みとすることができる。

図７に示すように別の第２の単層構造バッファ領域８´と第３の多層構造バッファ領域５″とを設けると、図６の実線Ａの第２の点Ａ２と第５の点Ａ５との間と同様な変化が生じる。これにより、バッファ領域３ａを更に厚くすることができ、且つ半導体ウエーハ１ａの反りを小さく保つことができる。

次に、図８を参照して実施例３の半導体ウエーハ１ｂを説明する。但し、図８において図２と実質的に同一の部分には同一の参照符号を付してその説明を省略する。

図８の半導体ウエーハ１ｂは、図２のシリコンから成る基板２と第１の多層構造バッファ領域５との間に第１の層６１よりも厚い例えばＡｌＮから成る付加半導体層７０を配置し、且つ電子走行層４１と電子供給層４２との間に電子走行層４１よりも薄い例えばＡｌＮから成る補助半導体層７１を配置した主半導体領域４ｂを設け、この他は図２と同一に構成したものである。この変形された半導体ウエーハ１ｂによっても実施例１と同様な効果を得ることができる。なお、付加半導体層７０を設ける代わりに第１の多層構造バッファ領域５の最も下の第１の層６１をこれよりも上の第１の層６１よりも厚く形成することができる。また、付加半導体層７０をＡｌＮ以外の材料で形成することができる。また、図８のバッファ領域３を図７のバッファ領域３ａに置き換えることもできる。

本発明は上述の実施例１〜３に限定されるものでなく、例えば次変形が可能なものである。
（１）主半導体領域４，４ａを、ＨＥＭＴ以外のＭＥＳＦＥＴ，ＳＢＤ，ＬＥＤ等の別の半導体素子を構成するための半導体領域に変形することができる。
（２）主半導体領域４，４ａでＨＥＭＴを形成する場合に、電子供給層４２に例えばｎ型不純物を添加することができる。また電子供給層４２の上にキャップ層又はコンタクト層等の補助半導体層を形成することができる。
（３）製造を簡略化するために第１の単層構造バッファ領域７と第２の単層構造バッファ領域８とサブ多層構造バッファ領域６の第２の層６２を同一の半導体材料で形成することが望ましいが、これ等を互いに別な半導体材料で形成することもできる。それぞれにＡｌ（アルミニウム）を含める場合には、第２の単層構造バッファ領域８のＡｌの割合を第１の単層構造バッファ領域７及び第２の層６２よりも小さくすることが望ましい。
（４） 図７の第３の多層構造バッファ領域５″の上に、更に、第２の単層構造バッファ領域８´と第３の多層構造バッファ領域５″と同様なものを一回又は複数回繰り返して設けることができる。
（５）バッファ領域３，３ａ、及び主半導体領域４，４ａを窒化物半導体以外の化合物半導体で形成することができる。
（６）バッファ領域３，３ａにおいて複数の層の格子定数に差をつけるために第１の層６１にＡｌを含め、その他の層にはＡｌを含めないか、又はＡｌの割合を第１の層６１よりも少なくしたが、格子定数に差をつけることができる別の半導体材料（例えば、Ｂ又はＩｎを含む材料）でバッファ領域３，３ａの各層を形成することができる。

本発明の実施例１に従う半導体ウエーハを概略的に示す断面図である。 図１の半導体ウエーハを詳しく示す断面図である。 図２の一部を更に詳しく示す断面図である。 図１の半導体ウエーハに基づいて形成したＨＥＭＴを概略的に示す断面図である。 各領域に発生する応力の関係を説明するための半導体ウエーハの断面図である。 反りを説明するための主半導体領域及びバッファ領域の厚みと反りとの関係を示す図である。 本発明の実施例２に従う半導体ウエーハを概略的に示す断面図である。 本発明の実施例３に従う半導体ウエーハを概略的に示す断面図である。

符号の説明

１，１ａ 半導体ウエーハ
２ シリコン基板
３、３ａ バッファ領域
４ 主半導体領域
５，５´、５″ 第１、第２及び第３の多層構造バッファ領域
６ サブ多層構造バッファ領域
７ 第１の単層構造バッファ領域
８，８´ 第２の単層構造バッファ領域
６１，６２ 第１及び第２の層

Claims (13)

1. 基板（２）と、前記基板（２）の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域（３又は３a）と、前記バッファ領域（３又は３a）の上に配置され且つ化合物半導体で形成された主半導体領域（４）とを有する半導体ウエーハであって、
   前記バッファ領域は、サブ多層構造バッファ領域（６）と第１の単層構造バッファ領域（７）との交互積層体からそれぞれ成る複数の多層構造バッファ領域（５，５′、又は５，５′、５″）と、該複数の多層構造バッファ領域（５，５′、又は５，５′、５″）の相互間に配置された第２の単層構造バッファ領域（８、又は８、８′）とから成り、
   前記サブ多層構造バッファ領域（６）は第１及び第２の層（６１、６２）の交互積層体であり、
   前記第１の層（６１）は前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
   前記第２の層（６２）は前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ第１の厚みを有し、
   前記第１の単層構造バッファ領域（７）は前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第２の層（６２）の前記第１の厚みよりも大きい第２の厚みを有し、
   前記第２の単層構造バッファ領域（８、又は８、８′）は、前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の単層構造バッファ領域（７）の前記第２の厚みよりも大きい第３の厚みを有していることを特徴とする半導体ウエーハ。
2. 前記複数の多層構造バッファ領域（５，５′、又は５，５′、５″）は互いに異なる厚みを有し、前記複数の多層構造バッファ領域（５，５′、又は５，５′、５″）の内の前記主半導体領域（４）に最も近いものは、前記主半導体領域（４）から最も遠いものよりも薄く形成されていることを特徴とする請求項１記載の半導体ウエーハ。
3. 前記基板（２）はシリコン、シリコン化合物、及びサファイアから選択された１つからなることを特徴とする請求項１又は２記載の半導体ウエーハ。
4. 前記第１の層（６１）はアルミニウムを第１の割合で含む窒化物半導体から成り、
   前記第２の層（６２）は、アルミニウムの含有割合が前記第１の割合よりも小さい第２の割合（ゼロを含む）である窒化物半導体から成り、
   前記第１の単層構造バッファ領域（７）は、アルミニウムの含有割合が前記第１の割合よりも小さい第３の割合（ゼロを含む）である窒化物半導体から成り、
   前記第２の単層構造バッファ領域（８、又は８、８′）は、アルミニウムの含有割合が前記第１の割合よりも小さい第４の割合（ゼロを含む）である窒化物半導体から成り、
   前記主半導体領域（４）は少なくとも１つの窒化物半導体層から成り、
   前記主半導体領域（４）の平均値に見たアルミニウムの含有割合は前記第１の割合よりも小さい第５の割合（ゼロを含む）であることを特徴とする請求項１又は２又は３記載の半導体ウエーハ。
5. 前記主半導体領域（４）は複数の化合物半導体層から成り、
   前記主半導体領域（４）の前記複数の化合物半導体層の内で最も厚い層の格子定数は前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の値を有することを特徴とする請求項１又は２又は３又は４記載の半導体ウエーハ。
6. 前記主半導体領域（４）の前記複数の化合物半導体層の内で最も厚い層は、アルミニウムの含有割合が前記第１の割合よりも小さい第５の割合（ゼロを含む）の窒化物半導体から成ることを特徴とする請求項５記載の半導体ウエーハ。
7. 前記第１の単層構造バッファ領域と前記第２の単層構造バッファ領域とは、互いに同一の窒化物半導体で形成されていることを特徴とする請求項１乃至６のいずれか１つに記載の半導体ウエーハ。
8. 前記第１の単層構造バッファ領域と前記第２の単層構造バッファ領域と前記第２の層とは互いに同一の窒化物半導体で形成されていることを特徴とする請求項１乃至６のいずれか１つに記載の半導体ウエーハ。
9. 前記サブ多層構造バッファ領域は２０〜４００nmの厚さを有し、前記第１の単層構造バッファ領域は２０〜４００nmの厚さを有し、前記第２の単層構造バッファ領域は１００〜２０００nmの厚さを有していることを特徴とする請求項１乃至８のいずれか１つに記載の半導体ウエーハ。
10. 更に、前記基板（２）と前記バッファ領域との間に前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る付加半導体層を有していることを特徴とする請求項１乃至９のいずれか１つに記載の半導体ウエーハ。
11. 基板（２）と、前記基板（２）の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域（３又は３a）と、前記バッファ領域（３又は３a）の上に配置され且つ化合物半導体で形成された主半導体領域（４）と、前記主半導体領域（４）上に配置された少なくとも第１及び第２の主電極と、前記主半導体領域（４）上に配置され且つ前記第１及び第２の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第１又は第２の主電極に電気的にされている補助電極とを備えた半導体素子であって、
    前記バッファ領域は、サブ多層構造バッファ領域（６）と第１の単層構造バッファ領域（７）との交互積層体からそれぞれ成る複数の多層構造バッファ領域（５，５′、又は５，５′、５″）と、該複数の多層構造バッファ領域（５，５′、又は５，５′、５″）のそれぞれの相互間に配置された第２の単層構造バッファ領域（８、又は８、８′）とから成り、
    前記サブ多層構造バッファ領域（６）は第１及び第２の層（６１、６２）の交互積層体であり、
    前記第１の層（６１）は前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
    前記第２の層（６２）は前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ第１の厚みを有し、
    前記第１の単層構造バッファ領域（７）は前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第２の層（６２）の前記第１の厚みよりも大きい第２の厚みを有し、
    前記第２の単層構造バッファ領域（８、又は８、８′）は、前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の単層構造バッファ領域（７）の前記第２の厚みよりも大きい第３の厚みを有していることを特徴とする半導体素子。
12. 基板（２）の一方の主面上に、化合物半導体から成るバッファ領域（３又は３a）と、前記バッファ領域（３又は３a）の上に配置され且つ化合物半導体で形成された主半導体領域（４）とを有する半導体ウエーハを製造する方法において、
    前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第１の層（６１）と前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ第１の厚みを有している第２の層（６２）との交互積層体から成るサブ多層構造バッファ領域（６）を前記基板（２）の一方の主面上に形成する第１の工程と、
    前記サブ多層構造バッファ領域（６）の上に、前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第２の層（６２）の前記第１の厚みよりも大きい第２の厚みを有している第１の単層構造バッファ領域（７）を形成する第２の工程と、
    前記第１及び第２の工程と同一の方法で、前記サブ多層構造バッファ領域（６）及び前記第１の単層構造バッファ領域（７）と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び別の単層構造バッファ領域を所望回数繰り返して形成して第１の多層構造バッファ領域（５）を得る第３の工程と、
    前記第１の多層構造バッファ領域（５）の上に、前記第１の層（６１）の格子定数と前記基板（２）の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第１の単層構造バッファ領域（７）の前記第２の厚みよりも大きい第３の厚みを有している第２の単層構造バッファ領域（８）を形成する第４の工程と、
    前記第２の単層構造バッファ領域（８）の上に、前記第１及び第２の工程と同一の方法で、前記サブ多層構造バッファ領域（６）及び前記第１の単層構造バッファ領域（７）と実質的に同一の構成を有する更に別のサブ多層構造バッファ領域及び更に別の単層構造バッファ領域を所望回数繰り返して形成して第２の多層構造バッファ領域（５′）を形成する第５の工程と
    前記第２の多層構造バッファ領域（５′）の上に化合物半導体から成る主半導体領域（４）を形成する第６の工程と
    を有していることを特徴とする半導体ウエーハの製造方法。
13. 前記第１の工程の前に、前記基板（２）を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る付加半導体層を形成する工程を有し、前記サブ多層構造バッファ領域（６）を前記付加半導体層の上に形成することを特徴とする請求項１２記載の半導体ウエーハの製造方法。

Images