JP5572976B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5572976B2
JP5572976B2 JP2009076235A JP2009076235A JP5572976B2 JP 5572976 B2 JP5572976 B2 JP 5572976B2 JP 2009076235 A JP2009076235 A JP 2009076235A JP 2009076235 A JP2009076235 A JP 2009076235A JP 5572976 B2 JP5572976 B2 JP 5572976B2
Authority
JP
Japan
Prior art keywords
layer
nitride
composition gradient
thickness
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009076235A
Other languages
English (en)
Other versions
JP2010232293A (ja
Inventor
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009076235A priority Critical patent/JP5572976B2/ja
Priority to US12/696,470 priority patent/US8247842B2/en
Publication of JP2010232293A publication Critical patent/JP2010232293A/ja
Application granted granted Critical
Publication of JP5572976B2 publication Critical patent/JP5572976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、基板とデバイス形成層が異なる材料により構成された半導体装置に関する。
基板上に異なる半導体材料からなるデバイス形成層を形成する場合、基板とデバイス形成層との格子定数の違いからクラック等の破損が生じる問題があった。
そこで、特許文献1には、クラック等の破損を抑制する技術が開示されている。具体的には、特許文献1の技術は、基板とデバイス形成層との間に緩衝層が設けられている。緩衝層は、順に繰り返し積層されたAlNからなる第1の層と、AlMGaNからなる第4の層と、GaNからなる第2の層と、AlMGaNからなる第3の層とを備えている。Mは、In(インジウム)またはB(ボロン)から選択される元素である。
特許文献1の技術では、第3の層及び第4の層のAlの含有率を第1の層のAlの含有率よりも小さくしている。また、厚み方向において、第3の層及び第4の層のAlの含有率が徐々に変化させている。これにより、特許文献1の技術では、格子定数の違いによる応力を緩和して、結晶性をある程度向上させることができた。
特開2005−158889号公報
しかしながら、特許文献1の技術では、引っ張り応力が生じるAlNからなる第1の層へと組成傾斜させる第4の層を第3の層と同じ比率で組成傾斜させているので、反りやクラック等の破損を十分に抑制できていないといった課題があった。特に、この課題は、半導体装置が厚膜化すると顕著に現れた。
本発明は、上述した課題を解決するために創案されたものであり、破損を抑制できる半導体装置を提供することを目的としている。
上記目的を達成するために、請求項1に記載の発明は、基板と、前記基板上に形成された緩衝層と、前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、前記緩衝層は、前記基板の材料よりも格子定数が小さい第1の格子定数の材料からなる第1の窒化物系半導体層と、前記第1の窒化物系半導体層の上に形成され、厚み方向に第1の格子定数から第2の格子定数まで徐々に格子定数が大きくなる第1の組成傾斜層と、前記第1の組成傾斜層の上に形成され、第2の格子定数の材料からなる第2の窒化物系半導体層と、前記第2の窒化物系半導体層の上に形成され、厚み方向に第2の格子定数から第1の格子定数まで徐々に格子定数が小さくなる第2の組成傾斜層とを順番に複数回積層したものであって、前記第2の組成傾斜層は、前記第1の組成傾斜層よりも厚いことを特徴とするものである。
また、請求項2に記載の発明は、シリコンを含む材料からなる基板と、前記基板上に形成された緩衝層と、前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、前記緩衝層は、第1の含有率でアルミニウムを含む第1の窒化物系半導体層と、前記第1の窒化物系半導体層の上に形成され、アルミニウムの含有率が第1の含有率から第2の含有率まで徐々に減少する第1の組成傾斜層と、前記第1の組成傾斜層の上に形成され、アルミニウムの含有率が第2の含有率の第2の窒化物系半導体層と、前記第2の窒化物系半導体層の上に形成され、アルミニウムの含有率が第2の含有率から第1の含有率まで徐々に増加する第2の組成傾斜層とを順番に複数回積層したものであって、前記第2の組成傾斜層は、前記第1の組成傾斜層よりも厚いことを特徴とするものである。
また、請求項3に記載の発明は、前記第1の組成傾斜層、及び、前記第2の組成傾斜層のアルミニウムの含有率は、厚み方向に一定の変化量であることを特徴とするものである。
また、請求項4に記載の発明は、前記基板に近い前記第1の組成傾斜層及び前記第2の組成傾斜層の厚みが、前記デバイス形成層に近い前記第1の組成傾斜層及び前記第2の組成傾斜層の厚みより小さいことを特徴とするものである。
また、請求項5に記載の発明は、前記第1の窒化物系半導体層及び前記第2の窒化物系半導体層との界面近傍の前記第1の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第1の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とするものである。
また、請求項6に記載の発明は、前記第1の窒化物系半導体層及び前記第2の窒化物系半導体層との界面近傍の前記第2の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第2の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とするものである。
本発明によれば、引っ張り応力を生じさせる第1の窒化物系半導体層へ組成傾斜する第2の組成傾斜層を厚くすることによって、第2の組成傾斜層の格子定数の変化量を小さくしている。この結果、第2の組成傾斜層の応力緩和効果を向上させることができるので、クラック等による破損を抑制できる。
また、本発明によれば、引っ張り応力を生じさせる第1の窒化物系半導体層へ組成傾斜する第2の組成傾斜層を厚くすることによって、第2の組成傾斜層のAlの含有率の変化量を小さくしている。この結果、第2の組成傾斜層の応力緩和効果を向上させることができるので、クラック等による破損を抑制できる。
第1実施形態による半導体装置の断面図である。 緩衝層の断面図である。 緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。 第2実施形態による緩衝層の断面図である。 緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。 第3実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。 第4実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。 第5実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。 第6実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。
(第1実施形態)
以下、図面を参照して、本発明の半導体装置をHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)に適用した第1実施形態について説明する。図1は、第1実施形態による半導体装置の断面図である。図2は、緩衝層の断面図である。図3は、緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。
図1に示すように、第1実施形態による半導体装置1は、基板2と、緩衝層3と、デバイス形成層4とを備えている。
基板2は、緩衝層3及びデバイス形成層4を支持するものである。基板2は、P(リン)等の5族元素のn型不純物を含むn型の単結晶シリコンからなる。この基板2の不純物濃度は、基板2を通る漏れ電流を低減するために、1×1012cm-3〜1×1014cm-3程度の比較的高い値に設定されている。また、基板2の抵抗率は、同じく漏れ電流を低減するために、100Ω・cm〜10000Ω・cm程度である。基板2は、約500μmの厚みを有する。基板2の成長主面2aは、ミラー指数で示す結晶の面方位において、好ましくは(111)ジャスト面である。尚、基板2の成長主面2aは、(111)ジャスト面から−4°〜+4°の間で傾斜させてもよい。
緩衝層3は、基板2を構成するシリコンとデバイス形成層4を構成する窒化物系半導体との格子定数の差に起因する応力を緩和するものである。図2に示すように、緩衝層3は、基板2上に形成されている。緩衝層3は、周期的に積層された複数組の多層領域5を備えている。多層領域5の組数は、特に限定するものではないが、好ましくは2組〜200組、より好ましくは20組〜80組である。各多層領域5は、基板2側から順に積層された第1の窒化物系半導体層11と、第1の組成傾斜層12と、第2の窒化物系半導体層13と、第2の組成傾斜層14とを備えている。
第1の窒化物系半導体層11は、AlN(窒化アルミニウム)からなる。ここで、AlNの格子定数は、後述する第2の窒化物系半導体層13を構成するGaNの格子定数、及び、基板2を構成するSiの格子定数よりも小さい。一方、熱膨張係数は基板2及び第2の窒化物系半導体層13よりも大きい。第1の窒化物系半導体層11は、基板2または第2の組成傾斜層14上に形成されている。第1の窒化物系半導体層11は、約0.5nm〜約50nmの厚みを有する。尚、第1の窒化物系半導体層11の厚みが、0.5nm未満の場合、緩衝層3上に形成されるデバイス形成層4の平坦性が低下する。また、第1の窒化物系半導体層11の厚みが、50nmを越えると、第1の窒化物系半導体層11と第1及び第2の組成傾斜層12、14との格子定数の違い、及び、基板2と第1の窒化物系半導体層11との熱膨張係数の違いに起因する引っ張り歪みによって、第1の窒化物系半導体層11の内部にクラックが発生する確率が高くなる。
第1の組成傾斜層12は、緩衝層3の応力緩和効果を向上させるものである。また、第1の組成傾斜層12は、第1の窒化物系半導体層11と第2の窒化物系半導体層13との界面における応力の急激な変化を抑制する機能も有する。第1の組成傾斜層12は、第1の窒化物系半導体層11上に形成されている。
第1の組成傾斜層12は、AlXGa1-XN(0≦X≦1:窒化ガリウム・アルミニウム)からなる。ここで、図3に示すように、各第1の組成傾斜層12内において、Alの含有率Xは、第1の窒化物系半導体層11と第2の窒化物系半導体層13との間であって、第1の窒化物系半導体層11から第2の窒化物系半導体層13まで、厚み方向において、例えば、一定の変化量で徐々に減少するように構成されている。これにより、第1の組成傾斜層12は、厚み方向において、第1の窒化物系半導体層11の格子定数から徐々に格子定数が大きくなるように構成される。
第1の組成傾斜層12の厚みd1は、第1の窒化物系半導体層11及び第2の窒化物系半導体層13の厚みよりも小さい約0.5nm〜約5nm、より好ましくは約0.5nm〜約2nmに形成されている。
尚、第1の組成傾斜層12の厚みd1が、0.5nm未満の場合、緩衝層3上に形成されるデバイス形成層4の平坦性が低下する。また、第1の組成傾斜層12の厚みd1が、5nmを越えると、第1の組成傾斜層12と第1及び第2の窒化物系半導体層11、13との格子定数の違い、及び、基板2と第1の組成傾斜層12との熱膨張係数の違いに起因する引っ張り歪みによって、第1の組成傾斜層12の内部にクラックが発生する確率が高くなる。
第2の窒化物系半導体層13は、GaN(窒化ガリウム)からなる。GaNの格子定数は、第1の窒化物系半導体層11を構成するAlNの格子定数よりも大きく、且つ、基板2を構成するSiの格子定数よりも小さい。一方、GaNの熱膨張係数は、第1の窒化物系半導体層11を構成するAlNの熱膨張係数より小さく、基板2を構成するSiの熱膨張係数よりも大きい。第2の窒化物系半導体層13は、第1の組成傾斜層12上に形成されている。第2の窒化物系半導体層13は、約0.5nm〜約500nmの厚みを有する。尚、第2の窒化物系半導体層13の厚みが、0.5nm未満の場合、第2の窒化物系半導体層13上に形成される第2の組成傾斜層14の平坦性及び緩衝層3上に形成されるデバイス形成層4の平坦性が低下する。また、第2の窒化物系半導体層13の厚みが、500nmを越えると、応力緩和効果が低下して、クラックが発生する確率が高くなる。更に、第2の窒化物系半導体層13は、第1の窒化物系半導体層11よりも厚い方が好ましい。これにより、第2の窒化物系半導体層13と第1及び第2の組成傾斜層12、14との格子定数及び熱膨張係数の違いに起因する引っ張り歪みによる、第2の窒化物系半導体層13の内部に発生するクラックを抑制する。
第2の組成傾斜層14は、緩衝層3の応力緩和効果を向上させるものである。また、第2の組成傾斜層14は、第1の窒化物系半導体層11と第2の窒化物系半導体層13との界面における応力の急激な変化を抑制する機能も有する。第2の組成傾斜層14は、第2の窒化物系半導体層13上に形成されている。
第2の組成傾斜層14は、AlYGa1-YN(0≦Y≦1:窒化ガリウム・アルミニウム)からなる。ここで、図3に示すように、各第2の組成傾斜層14内において、Alの含有率Yは、第2の窒化物系半導体層13から第1の窒化物系半導体層11まで、厚み方向において、所望(例えば、一定)の変化量で徐々に増加するように構成されている。これにより、第2の組成傾斜層14は、厚み方向において、第2の窒化物系半導体層13の格子定数から徐々に格子定数が小さくなる。
第2の組成傾斜層14の厚みd2は、第1の組成傾斜層12の厚みd1よりも大きく、且つ、第1の窒化物系半導体層11及び第2の窒化物系半導体層13の厚みよりも小さい約0.5nm〜約5nmに形成されている。
尚、第2の組成傾斜層14の厚みd2が、0.5nm未満の場合、緩衝層3上に形成されるデバイス形成層4の平坦性が低下する。また、第2の組成傾斜層14の厚みd2が、5nmを越えると、第2の組成傾斜層14と第1及び第2の窒化物系半導体層11、13との格子定数の違い、及び、基板2と第2の組成傾斜層14との熱膨張係数の違いに起因する引っ張り歪みによって、第2の組成傾斜層14の内部にクラックが発生する確率が高くなる。
デバイス形成層4は、デバイスとして機能する層である。デバイス形成層4は、緩衝層3上に形成されている。デバイス形成層4は、電子走行層21と、電子供給層22と、ソース電極23と、ドレイン電極24と、ゲート電極25と、絶縁層26とを備えている。
電子走行層21は、電子供給層22から供給された電子を移動させる層であり、電子供給層22との界面近傍には2次元電子ガス層を有する。電子走行層21は、不純物がドープされていないGaNからなる。電子走行層21は、緩衝層3上に形成されている。電子走行層21は、約500nmの厚みを有する。
電子供給層22は、電子走行層21に電子を供給するものである。電子供給層22は、n型の不純物であるSiがドープされたn型Al0.2Ga0.8Nからなる。電子供給層22は、電子走行層21上に形成されている。電子供給層22は、約30nmの厚みを有する。
尚、電子走行層21と電子供給層22との間に、2次元電子ガス層の電子の濃度を高めるため、AlN層を設けてもよい。
ソース電極23及びドレイン電極24は、Ti(チタン)とAl(アルミニウム)とが積層された構造を有する。ソース電極23及びドレイン電極24は、電子供給層22にオーミック接続されている。ソース電極23及びドレイン電極24と電子供給層22との間にn型不純物濃度の高いコンタクト層を設けてもよい。
ゲート電極25は、ソース電極23とドレイン電極24との間に流れる電流を制御するものである。ゲート電極25は、Ni(ニッケル)とAu(金)とが積層された構造を有する。ゲート電極25は、電子供給層22とショットキー接続されている。
次に、上述した第1実施形態による半導体装置1の製造方法について説明する。
まず、シリコンからなる基板2の成長主面2aをHF系エッチャントにより前処理する。次に、基板2をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相成長法)装置の反応室内に導入する。その後、基板2を、約1100℃の温度で、約10分間サーマルアニーリングを行って表面の酸化膜を除去する。
次に、反応室内にTMA(トリメチルアンモニウム)ガス及びNH(アンモニア)ガスを供給して、基板2の成長主面2aに厚さ約5nmのAlNをエピタキシャル成長させて、第1の窒化物系半導体層11を形成する。
次に、反応室内にTMAガス、TMG(トリメチルガリウム)ガス及びNHガスを供給して、第1の窒化物系半導体層11上に、厚さ約0.5nm〜約2nmのAlXGa1-XNをエピタキシャル成長させて、第1の組成傾斜層12を形成する。ここで、第1の組成傾斜層12のAlの含有率Xを厚み方向において徐々に減少させるために、TMAガスの流量を徐々に減少させつつ成長させる。尚、成長温度または成長圧力によるガスの滞留を制御することによって、第1の組成傾斜層12のAlの含有率Xを厚み方向において徐々に減少させてもよい。
次に、反応室内にTMGガス及びNHガスを供給して、第1の組成傾斜層12の上面に厚さ約20nmのGaNをエピタキシャル成長させて、第2の窒化物系半導体層13を形成する。
次に、反応室内にTMAガス、TMGガス及びNHガスを供給して、第2の窒化物系半導体層13上に、厚さ約0.5nm〜約5nmのAlYGa1-YNをエピタキシャル成長させて、第2の組成傾斜層14を形成する。ここで、第2の組成傾斜層14のAlの含有率Yを厚み方向において徐々に増加させるために、TMAガスの流量を徐々に増加させつつ成長させる。尚、成長温度または成長圧力によるガスの滞留を制御することによって、第2の組成傾斜層14のAlの含有率Yを厚み方向において徐々に減少させてもよい。また、第2の組成傾斜層14を第1の組成傾斜層12よりも厚く形成するため、第1の組成傾斜層12よりも長時間ガスを供給する。
これにより、1組の多層領域5が完成する。この後、同じ工程を所望の回数繰り返すことによって、緩衝層3が完成する。
次に、反応室内にTMGガス及びNHガスを供給して、緩衝層3上に約500nmの厚みのノンドープのGaNからなる電子走行層21を形成する。
次に、反応室内にTMAガスと、TMGガスと、NHガスと、SiH(シラン)ガスとを供給して電子走行層21上に約30nmの厚みを有し、Siがドープされたn型のAl0.2Ga0.8Nからなる電子供給層22を形成する。
次に、MOCVD装置から上述の工程が終了して、緩衝層3、電子走行層21及び電子供給層22が形成された基板2を取り出す。その後、プラズマCVD(Chemical Vapor Deposition)法によって、電子供給層22上にSiOからなる絶縁層26を形成する。
次に、フォトリソグラフィー技術により形成されたレジスト膜とフッ酸系エッチャントを用いて、絶縁層26上にソース電極23及びドレイン電極24を形成するための開口を形成する。その後、電子ビーム蒸着法を用いて、Ti(チタン)とAl(アルミニウム)とを順次積層する。その後、レジスト膜とともに、その上の金属膜とを除去する(リフトオフ法)。次に、N(窒素)雰囲気中で、約650℃、10分間のアニールを行って、金属膜と電子供給層22との間にオーミック接続を形成する。これにより、ソース電極23及びドレイン電極24が完成する。
次に、フォトリソグラフィー技術により形成されたレジスト膜とフッ酸系エッチャントを用いて、絶縁層26上にゲート電極25を形成するための開口を形成する。その後、電子ビーム蒸着法を用いて、Ni(ニッケル)とAu(金)とを順次積層する。その後、レジスト膜とともに、その上の金属膜とを除去する(リフトオフ法)。この後、アニールすることなくショットキー接続を保ったゲート電極25が完成する。
最後に、周知のダイシング工程により、基板2を素子単位で分離して、第1実施形態による半導体装置1が完成する。
次に、上述した第1実施形態による半導体装置1の動作を説明する。
まず、ドレイン電極24が高電位になるように、ドレイン電極24とソース電極23との間に電圧が印加される。この状態で、ゲート電極25に所望の制御電圧が印加されると、ソース電極23、電子供給層22、電子走行層21、電子供給層22、ドレイン電極24の経路で電子が流れる。即ち、この電子の経路と逆方向に電流が流れる。ここで、電流の大きさは、ゲート電極25に印加される制御電圧によって制御される。
基板2上の緩衝層3において、下層の第2の窒化物系半導体層14に引っ張り応力を生じさせる第2の組成傾斜層14の方が、下層の第1の窒化物系半導体層11に圧縮応力を生じさせる第1の組成傾斜層12に比べて、急激な変化による内部クラックが生じやすい。しかし、上述したように第1実施形態による半導体装置1は、緩衝層3を備えている。緩衝層3では、第2の組成傾斜層14の厚みd2を第1の組成傾斜層12の厚みd1よりも大きく形成している。
これにより、引っ張り応力を生じさせるAlNからなる第1の窒化物系半導体層11へとAlの含有率Yを組成傾斜させる第2の組成傾斜層14のAlの組成傾斜が緩やかになる。これにより、緩衝層3及びデバイス形成層4の応力バランスを保ちつつ、緩衝層3内の各層11〜14のヘテロ界面でのミクロ部分の応力緩和効果を向上させることができる。このため、結晶成長させる際に、緩衝層3及びデバイス形成層4に内部クラック等の破損が生じることを抑制できる。この結果、デバイス形成層4の結晶性及び平坦性を向上させつつ、厚膜化に対応できる。
また、第1及び第2の組成傾斜層12、14を形成することによって、第1及び第2の窒化物系半導体層11、13と第1及び第2の組成傾斜層12、14との間に生じる応力を小さくすることができる。これにより、第2の窒化物系半導体層13におけるピエゾ分極電界の発生を抑制でき、緩衝層3の寄生容量を抑制できる。更に、第1及び第2の組成傾斜層12、14のAlの含有率を徐々に変えることによって、隣接する層との急激な格子定数及び線膨張係数の変化を抑制できる。従って、各層11〜14の接合面において、緩衝層3及びデバイス形成層4の応力バランスを保ちつつ、緩衝層3内の各層11〜14のヘテロ界面でのミクロ部分の応力緩和効果を向上させることができる。
(第2実施形態)
次に、図面を参照して、上述した第1実施形態の緩衝層を変更した第2実施形態について説明する。図4は、第2実施形態による緩衝層の断面図である。図5は、緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図4及び図5に示すように、第2実施形態の緩衝層3では、基板2に近い第1及び第2の組成傾斜層12、14の厚みd1m、d2mが、デバイス形成層4に近い第1及び第2の組成傾斜層12、14の厚みd1m、d2mよりも小さい。尚、m=1、2・・・nとする。
即ち、各第1及び第2の組成傾斜層12、14の厚みd1m、d2mが、
d11<d12<・・・・<d1n
d21<d22<・・・・<d2n
となるように形成されている。
これにより、応力が大きい基板2の近傍では、組成傾斜層12、14の厚みd1m、d2mを小さくして、周期性を増加させている。これにより、基板2の近い緩衝層3の応力緩和効果を向上させている。
一方、デバイス形成層4に近い第1及び第2の組成傾斜層12、14の厚みd1m、d2mを厚くすることによって、デバイス形成層4の結晶性及び平坦性を向上させることができる。
(第3実施形態)
次に、上述した実施形態の緩衝層を変更した第3実施形態について説明する。図6は、第3実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図6に示すように、第3実施形態による緩衝層3では、基板2に近い第1及び第2の組成傾斜層12、14の厚みd1m、d2mが、デバイス形成層4に近い第1及び第2の組成傾斜層12、14の厚みd1m、d2mよりも大きい。
即ち、各第1及び第2の組成傾斜層12、14の厚みd1m、d2mが、
d11>d12>・・・・>d1n
d21>d22>・・・・>d2n
となるように形成されている。
(第4実施形態)
次に、上述した実施形態の緩衝層を変更した第4実施形態について説明する。図7は、第4実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図7に示すように、第4実施形態の緩衝層3では、基板2に近い第1の組成傾斜層12の厚みd1mが、デバイス形成層4に近い第1の組成傾斜層12の厚みd1mよりも大きい。
即ち、第1の組成傾斜層12の厚みd1mが、
d11<d12<・・・・<d1n
となるように形成されている。
一方、第2の組成傾斜層14の厚みd2は、一定に構成されている。
(第5実施形態)
次に、上述した実施形態の緩衝層を変更した第5実施形態について説明する。図8は、第5実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図8に示すように、第5実施形態による緩衝層3では、第1及び第2の窒化物系半導体層11、13と第1及び第2の組成傾斜層12、14との界面近傍の含有率X、Yの厚みに対する変化量を、第1及び第2の組成傾斜層12、14の中央部の厚みに対する含有率X、Yの変化量よりも小さくしている。これにより、第1及び第2の組成傾斜層12、14が接する第1及び第2の窒化物系半導体層11、13との界面でのミクロ部分の応力効果を更に向上でき、緩衝層3及びデバイス形成層4の応力バランスを保つことができる。
(第6実施形態)
次に、上述した実施形態の緩衝層を変更した第6実施形態について説明する。図9は、第6実施形態による緩衝層を構成する各層の厚みとAlの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図9に示すように、第6実施形態による緩衝層3では、第1の窒化物系半導体層11がAlzmGa1−zmNにより構成されている。尚、m=1、2、・・・、nである。
ここで、第1の窒化物系半導体層11のAlの含有率Zは、
>Z>・・・>Z
となるように構成されている。即ち、第1の窒化物系半導体層11は、基板2側に比べて、デバイス形成層4の近傍では、組成がGaNに近づくように形成されている。この結果、GaNにより構成される電子走行層21の結晶性を更に向上させることができる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、上述した各実施形態の構成における、数値、材料、形状、組成の比率等は適宜変更可能である。
具体的には、第1の窒化物系半導体層11は、基板2、第2の窒化物系半導体層13、第1及び第2の組成傾斜層12、14の格子定数以下の格子定数を有する材料であって、化学式Ala1b1Ga1-a1-b1Nで示す材料により構成してもよい。ここで、化学式中の「M」は、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素である。また、a1及びb1は、
0<a1≦1
0≦b1<1
a1+b1≦1
を満足する数値で示される材料で形成される。即ち、第1の窒化物系半導体層は、Al(アルミニウム)を含む窒化物系化合物半導体であって、例えばAlN(窒化アルミニウム)、AlInN(窒化インジウム・アルミニウム)、AlGaN(窒化ガリウム・アルミニウム)、AlInGaN(窒化ガリウム・インジウム・アルミニウム)、AlBN(窒化ボロン・アルミニウム)、AlBGaN(窒化ガリウム・ボロン・アルミニウム)及びAlBInGaN(窒化ガリウム・インジウム・ボロン・アルミニウム)から選択された材料から成る。
また、第2の窒化物系半導体層13は、基板2の格子定数よりも小さく、且つ、第1の窒化物系半導体層11、第1及び第2の組成傾斜層12、14の格子定数以上の格子定数を有する材料であって、化学式Ala2b2Ga1-a2-b2Nで示す材料により構成してもよい。ここで、化学式中の「M」は、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素である。また、a2及びb2は、
0≦a2<1
0≦b2<1
a2+b2≦1
a2<a1
を満足する数値で示される材料で形成される。即ち、第2の窒化物系半導体層は、例えばGaN(窒化ガリウム)、AlInN(窒化インジウム、アルミニウム)、AlGaN(窒化ガリウム・アルミニウム)、AlInGaN(窒化ガリウム・インジウム・アルミニウム)、AlBN(窒化ボロン・アルミニウム)、AlBGaN(窒化ガリウム・ボロン・アルミニウム)及びAlBInGaN(窒化ガリウム・インジウム・ボロン・アルミニウム)から選択された材料から成る。ここで、第2の窒化物系半導体層は、Al(アルミニウム)の増大により発生する恐れのあるクラックを防ぐためにAlの割合を示すa2を0≦a2<0.2を満足する値にすることが望ましい。また、第2の窒化物系半導体層のAlの含有率a2を、第1の窒化物系半導体層のAlの含有率a1よりも小さい。
また、第1及び第2の組成傾斜層は、第1の窒化物系半導体層11の格子定数と第2の窒化物系半導体層13の格子定数の間の格子定数を有する材料であって、化学式AlijGa1-i-jNで示す材料により構成してもよい。ここで、i及びjは、
0<i<1
0≦j<1
i+j≦1
である。即ち、第1及び第2の組成傾斜層は、例えばAlGaN(窒化ガリウム・アルミニウム)、AlInN(窒化インジウム・アルミニウム)、AlInGaN(窒化ガリウム・インジウム アルミニウム)、AlBN(窒化ボロン・アルミニウム)、AlBGaN(窒化ガリウム・ボロン・アルミニウム)及びAlBInGaN(窒化ガリウム・インジウム・ボロン・アルミニウム)から選択された材料を適用できる。
また、基板を単結晶シリコンのみならず、多結晶シリコン、SiC等のシリコン化合物により構成してもよい。
また、基板2と基板2と最も近い緩衝層3との間に第1の窒化物系半導体層11と同じまたは異なる材料の初期層を設けてもよい。初期層を第1の窒化物系半導体層と同じ材料で形成する場合、その厚みは20nm〜200nmとすることが望ましい。
また、各実施形態を組み合わせてもよい。
また、上述した実施形態では、HEMTを例に説明したが、MESFET(Metal-Semiconductor Field Effect Transistor:ショットキーゲート電界効果トランジスタ)、絶縁ゲート型電界効果トランジスタ、発光デバイスを含む光デバイス等に本発明を適用してもよい。
また、上述した実施形態の製造方法では、MOVPE法について説明したが、MBE法等の他の製造方法を適用してもよい。
1 半導体装置
2 基板
2a 成長主面
3 緩衝層
4 デバイス形成層
5 多層領域
11 第1の窒化物系半導体層
12、12 第1の組成傾斜層
13 第2の窒化物系半導体層
14、14 第2の組成傾斜層
21 電子走行層
22 電子供給層
23 ソース電極
24 ドレイン電極
25 ゲート電極
26 絶縁層

Claims (6)

  1. 基板と、
    前記基板上に形成された緩衝層と、
    前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、
    前記緩衝層は、
    前記基板の材料よりも格子定数が小さい第1の格子定数の材料からなる第1の窒化物系半導体層と、
    前記第1の窒化物系半導体層の上に形成され、厚み方向に前記第1の格子定数から第2の格子定数まで徐々に格子定数が大きくなる第1の組成傾斜層と、
    前記第1の組成傾斜層の上に形成され、前記第2の格子定数の材料からなる第2の窒化物系半導体層と、
    前記第2の窒化物系半導体層の上に形成され、厚み方向に前記第2の格子定数から前記第1の格子定数まで徐々に格子定数が小さくなる第2の組成傾斜層と
    を順番に複数回積層したものであって、
    前記第2の組成傾斜層は、前記第1の組成傾斜層よりも厚いことを特徴とする半導体装置。
  2. シリコンを含む材料からなる基板と、
    前記基板上に形成された緩衝層と、
    前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、
    前記緩衝層は、
    第1の含有率でアルミニウムを含む第1の窒化物系半導体層と、
    前記第1の窒化物系半導体層の上に形成され、アルミニウムの含有率が前記第1の含有率から第2の含有率まで徐々に減少する第1の組成傾斜層と、
    前記第1の組成傾斜層の上に形成され、アルミニウムの含有率が前記第2の含有率の第2の窒化物系半導体層と、
    前記第2の窒化物系半導体層の上に形成され、アルミニウムの含有率が前記第2の含有率から前記第1の含有率まで徐々に増加する第2の組成傾斜層と
    を順番に複数回積層したものであって、
    前記第2の組成傾斜層は、前記第1の組成傾斜層よりも厚いことを特徴とする半導体装置。
  3. 前記第1の組成傾斜層、及び、前記第2の組成傾斜層のアルミニウムの含有率は、厚み方向に一定の変化量であることを特徴とする請求項2に記載の半導体装置。
  4. 前記基板に近い前記第1の組成傾斜層及び前記第2の組成傾斜層の厚みが、前記デバイス形成層に近い前記第1の組成傾斜層及び前記第2の組成傾斜層の厚みより小さいことを特徴とする請求項2または請求項3に記載の半導体装置。
  5. 前記第1の窒化物系半導体層及び前記第2の窒化物系半導体層との界面近傍の前記第1の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第1の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とする請求項2〜請求項4のいずれか1項に記載の半導体装置。
  6. 前記第1の窒化物系半導体層及び前記第2の窒化物系半導体層との界面近傍の前記第2の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第2の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とする請求項2〜請求項5のいずれか1項に記載の半導体装置。
JP2009076235A 2009-03-26 2009-03-26 半導体装置 Active JP5572976B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009076235A JP5572976B2 (ja) 2009-03-26 2009-03-26 半導体装置
US12/696,470 US8247842B2 (en) 2009-03-26 2010-01-29 Nitride semiconductor device having graded aluminum content

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076235A JP5572976B2 (ja) 2009-03-26 2009-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2010232293A JP2010232293A (ja) 2010-10-14
JP5572976B2 true JP5572976B2 (ja) 2014-08-20

Family

ID=42783019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076235A Active JP5572976B2 (ja) 2009-03-26 2009-03-26 半導体装置

Country Status (2)

Country Link
US (1) US8247842B2 (ja)
JP (1) JP5572976B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473445B2 (ja) * 2009-07-17 2014-04-16 シャープ株式会社 エピタキシャルウェハ
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Dowaエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP5117609B1 (ja) * 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US9691855B2 (en) * 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
US8946773B2 (en) 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US9136430B2 (en) 2012-08-09 2015-09-15 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
JP5705179B2 (ja) * 2012-08-15 2015-04-22 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
DE102012217631B4 (de) * 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
JP6029538B2 (ja) * 2013-05-31 2016-11-24 サンケン電気株式会社 半導体装置
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
JP6052420B2 (ja) * 2013-08-27 2016-12-27 富士電機株式会社 半導体装置の製造方法
US10147906B2 (en) * 2014-02-06 2018-12-04 Emagin Corporation High efficacy seal for organic light emitting diode displays
CN104037284B (zh) * 2014-06-10 2016-11-02 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6653750B2 (ja) * 2016-02-26 2020-02-26 サンケン電気株式会社 半導体基体及び半導体装置
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
WO2019073411A1 (en) * 2017-10-11 2019-04-18 King Abdullah University Of Science And Technology SEMICONDUCTOR DEVICES HAVING HETEROJUNCTIONS OF A TERNARY ALLOY LAYER OF INDIUM AND ALUMINUM NITRIDE AND A SECOND GROUP III NITRIDE TERNARY ALLOY LAYER
WO2019077420A1 (en) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME
US11705489B2 (en) * 2018-01-15 2023-07-18 Globalwafers Co., Ltd. Buffer layer structure to improve GaN semiconductors
JP7338166B2 (ja) 2019-02-25 2023-09-05 日本電信電話株式会社 半導体装置
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US20220375876A1 (en) * 2021-04-12 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN116964752A (zh) * 2021-04-12 2023-10-27 英诺赛科(苏州)半导体有限公司 半导体器件及其制造方法
US20220328680A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328672A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328679A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328673A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328424A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
WO2022217415A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170407A (en) 1991-10-11 1992-12-08 At&T Bell Laboratories Elimination of heterojunction band discontinuities
JP4186266B2 (ja) * 1998-09-10 2008-11-26 株式会社デンソー 半導体装置及びその製造方法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4296727B2 (ja) 2001-07-06 2009-07-15 株式会社Sumco 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2006210692A (ja) 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体発光素子
KR100665364B1 (ko) 2005-12-28 2007-01-09 삼성전기주식회사 질화물 반도체 발광 소자
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子

Also Published As

Publication number Publication date
US8247842B2 (en) 2012-08-21
JP2010232293A (ja) 2010-10-14
US20100244096A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5572976B2 (ja) 半導体装置
JP5804768B2 (ja) 半導体素子及びその製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
JP5495069B2 (ja) 半導体素子及びその製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5634681B2 (ja) 半導体素子
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5891650B2 (ja) 化合物半導体装置及びその製造方法
JP5116977B2 (ja) 半導体素子
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
US8405067B2 (en) Nitride semiconductor element
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP6180401B2 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP6142893B2 (ja) 化合物半導体装置及びその製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2009239144A (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP6264485B2 (ja) 化合物半導体装置及びその製造方法
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
JP6288187B2 (ja) 化合物半導体装置及びその製造方法
TW202406146A (zh) 高電子遷移率電晶體及其製作方法
JP5667360B2 (ja) 半導体基板、電子デバイスおよび半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5572976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250