JP6180401B2 - エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 - Google Patents

エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 Download PDF

Info

Publication number
JP6180401B2
JP6180401B2 JP2014237683A JP2014237683A JP6180401B2 JP 6180401 B2 JP6180401 B2 JP 6180401B2 JP 2014237683 A JP2014237683 A JP 2014237683A JP 2014237683 A JP2014237683 A JP 2014237683A JP 6180401 B2 JP6180401 B2 JP 6180401B2
Authority
JP
Japan
Prior art keywords
layer
buffer
layers
epitaxial wafer
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014237683A
Other languages
English (en)
Other versions
JP2016100508A (ja
JP2016100508A5 (ja
Inventor
憲 佐藤
憲 佐藤
洋志 鹿内
洋志 鹿内
博一 後藤
博一 後藤
篠宮　勝
勝 篠宮
慶太郎 土屋
慶太郎 土屋
和徳 萩本
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014237683A priority Critical patent/JP6180401B2/ja
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to US15/525,153 priority patent/US20170323960A1/en
Priority to CN201580064038.8A priority patent/CN107004579B/zh
Priority to PCT/JP2015/005562 priority patent/WO2016084311A1/ja
Priority to KR1020177013821A priority patent/KR20170086522A/ko
Priority to TW104137729A priority patent/TWI610344B/zh
Publication of JP2016100508A publication Critical patent/JP2016100508A/ja
Publication of JP2016100508A5 publication Critical patent/JP2016100508A5/ja
Application granted granted Critical
Publication of JP6180401B2 publication Critical patent/JP6180401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/22—Sandwich processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法に関する。
窒化物半導体層は安価なシリコン基板上やサファイア基板上に形成されることが一般的である。しかし、これらの基板の格子定数と窒化物半導体層の格子定数は大きく異なり、また、熱膨張係数も異なる。このため、基板上にエピタキシャル成長によって形成された窒化物半導体層に、大きな歪みエネルギーが発生する。その結果、窒化物半導体層にクラックの発生や結晶品質の低下が生じやすい。
上記問題を解決するために、シリコン基板と窒化物半導体からなる能動層との間に窒化物半導体層を積層したバッファ層を配置する方法が提案されている（例えば、特許文献１を参照）。
特許文献１のバッファ層を有する半導体ウェーハを図６に示す。
図６の半導体ウェーハ１において、バッファ層３は、シリコン基板２と能動層４（電子走行層４ａと電子供給層４ｂからなる）との間に設けられており、バッファ層３は、第一の多層構造バッファ領域５と、第一の多層構造バッファ領域５の上に設けられたＧａＮからなる第二の単層構造バッファ領域８と、第二の単層構造バッファ領域８の上に設けられた第二の多層構造バッファ領域５’を有している。
さらに、第一の多層構造バッファ領域５及び第二の多層構造バッファ領域５’は、サブ多層構造バッファ領域６と、ＧａＮからなり第二の単層構造バッファ領域８より薄い第一の単層構造バッファ領域７とが繰り返し積層された多層構造を有している。
また、サブ多層構造バッファ領域６は、ＡｌＮからなる第一の層と、ＧａＮからなる第二の層とが繰り返し積層された多層構造を有している。
特許文献１においては、第一の層をアルミニウムを第１の割合で含む窒化物半導体で形成し、第二の層、第一の単層構造バッファ領域７、及び、第二の単層構造バッファ領域８のアルミニウムの割合を第一の割合よりも小さくすることで、すなわち、バッファ層３の上部（第二の多層構造バッファ領域５’、及び、第二の単層構造バッファ領域８）のアルミ組成を小さくすることで、半導体ウェーハの反りを低減させることが開示されている。
特開２００８−２０５１１７号公報
上述したように、シリコン基板上やサファイア基板上に形成された窒化物半導体層の特性を改善するために、バッファ層を設けること、及び、バッファ層の構成を最適化することが行われてきた。
しかしながら、本発明者らは、従来のバッファ層の構成では、ウェーハの反りや内部クラックの発生の点で改善の余地があることを見出した。
本発明は、上記問題点に鑑みてなされたものであって、ウェーハの反りを低減させるとともに、内部クラックの発生を抑制することができるエピタキシャルウェーハを提供することを目的とする。
上記目的を達成するために、本発明は、シリコン系基板と、該シリコン系基板の上に配置され、ＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）とが交互に配置された第１の多層構造バッファ領域と、前記ＡｌｙＧａ１−ｙＮ層よりも厚いＡｌｚＧａ１−ｚＮ層（ｘ＞ｚ）からなる第１の挿入層とを有し、前記第１の多層構造バッファ領域と、前記第１の挿入層とが交互に配置された第１のバッファ層と、前記第１のバッファ層の上に配置され、ＡｌαＧａ１−αＮ層とＡｌβＧａ１−βＮ層（α＞β）とが交互に配置された第２の多層構造バッファ領域と、前記ＡｌβＧａ１−βＮ層よりも厚いＡｌγＧａ１−γＮ層（α＞γ）からなる第２の挿入層とを有し、前記第２の多層構造バッファ領域と、前記第２の挿入層とが交互に配置された第２のバッファ層と、前記第２のバッファ層の上に配置され、前記第２の挿入層よりも厚いチャネル層とを有し、前記第２のバッファ層の平均Ａｌ組成が前記第１のバッファ層の平均Ａｌ組成よりも高いことを特徴とするエピタキシャルウェーハを提供する。
このような構成のエピタキシャルウェーハであれば、バッファ層の上部の平均Ａｌ組成をバッファ層の下部（バッファ層の上部よりも下側の領域）の平均Ａｌ組成を高くすることで、ウェーハの反りを低減させることができ、外周クラックを低減させつつ、内部クラックの発生を抑制することができ、これにより、半導体素子を作製した場合に耐圧等の電気的特性や信頼性が良好なものとすることができる。
このとき、前記第２の挿入層が前記第１の挿入層よりも薄いことが好ましい。
このような構成により、バッファ層の上部の平均Ａｌ組成を効果的に高くすることができ、ウェーハの反りを効果的に低減させるとともに、内部クラックの発生を効果的に抑制することができる。
このとき、前記第２の多層構造バッファ領域の前記ＡｌαＧａ１−αＮ層と前記ＡｌβＧａ１−βＮ層の繰り返し数が、前記第１の多層構造バッファ領域の前記ＡｌｘＧａ１−ｘＮ層と前記ＡｌｙＧａ１−ｙＮ層の繰り返し数よりも多いことが好ましい。
このような構成により、バッファ層の上部の平均Ａｌ組成をより高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
このとき、前記第２の多層構造バッファ領域の前記ＡｌβＧａ１−βＮ層が、前記第１の多層構造バッファ領域の前記ＡｌｙＧａ１−ｙＮ層より薄いことが好ましい。
このような構成により、バッファ層の上部の平均Ａｌ組成をより高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
このとき、前記第２の多層構造バッファ領域の前記ＡｌαＧａ１−αＮ層が、前記第１の多層構造バッファ領域の前記ＡｌｘＧａ１−ｘＮ層より厚いことが好ましい。
このような構成によっても、バッファ層の上部の平均Ａｌ組成をより高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
このとき、前記第２の多層構造バッファ領域の前記ＡｌαＧａ１−αＮ層と、前記第１の多層構造バッファ領域の前記ＡｌｘＧａ１−ｘＮ層とにおいて、ｘ＜αであることが好ましい。
このような構成によっても、バッファ層の上部の平均Ａｌ組成をより高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
このとき、前記第２の多層構造バッファ領域の前記ＡｌβＧａ１−βＮ層と、前記第１の多層構造バッファ領域の前記ＡｌｙＧａ１−ｙＮ層とにおいて、ｙ＜βであることが好ましい。
このような構成によっても、バッファ層の上部の平均Ａｌ組成をより高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
また、本発明は、上記のエピタキシャルウェーハと、前記エピタキシャルウェーハ上に配置された窒化ガリウム系半導体からなるバリア層と、前記バリア層上に配置された第１の電極、第２の電極、及び、制御電極とを有することを特徴とする半導体素子を提供する。
このような構成の半導体素子であれば、バッファ層の上部の平均Ａｌ組成を高くすることができ、ウェーハの反りを低減させることで内部クラックの発生を抑制することができ、これにより、耐圧等の電気的特性や信頼性が良好な半導体素子とすることができる。
さらに、本発明は、シリコン系基板を準備する工程と、該シリコン系基板の上に、ＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）とが交互に配置された第１の多層構造バッファ領域と、前記ＡｌｙＧａ１−ｙＮ層よりも厚いＡｌｚＧａ１−ｚＮ層（ｘ＞ｚ）からなる第１の挿入層とを有し、前記第１の多層構造バッファ領域と、前記第１の挿入層とが交互に配置された第１のバッファ層をエピタキシャル成長により形成する工程と、前記第１のバッファ層の上に、ＡｌαＧａ１−αＮ層とＡｌβＧａ１−βＮ層（α＞β）とが交互に配置された第２の多層構造バッファ領域と、前記ＡｌβＧａ１−βＮ層よりも厚いＡｌγＧａ１−γＮ層（α＞γ）からなる第２の挿入層とを有し、前記第２の多層構造バッファ領域と、前記第２の挿入層とが交互に配置された第２のバッファ層をエピタキシャル成長により形成する工程と、前記第２のバッファ層の上に、前記第２の挿入層よりも厚いチャネル層をエピタキシャル成長により形成する工程とを含み、前記第２のバッファ層の平均Ａｌ組成を前記第１のバッファ層の平均Ａｌ組成よりも高くすることを特徴とするエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法を用いれば、バッファ層の上部の平均Ａｌ組成を高くすることができ、ウェーハの反りを低減させることで外周クラックを低減させつつ、内部クラックの発生を抑制することができ、これにより、半導体素子を作製した場合に耐圧等の電気的特性や信頼性が良好なものとなるエピタキシャルウェーハを製造することができる。
このとき、前記第２の挿入層を前記第１の挿入層よりも薄くして、前記第２のバッファ層の平均Ａｌ組成を前記第１のバッファ層の平均Ａｌ組成よりも高くすることが好ましい。
このようなエピタキシャルウェーハの製造方法を用いれば、バッファ層の上部の平均Ａｌ組成を効果的に高くすることができる。
また、本発明は、上記の方法により製造されたエピタキシャルウェーハ上に、窒化ガリウム系半導体からなるバリア層をエピタキシャル成長により形成する工程と、前記バリア層上に、第１の電極、第２の電極、及び、制御電極を形成する工程とを含むことを特徴とする半導体素子の製造方法を提供する。
このような半導体素子の製造方法を用いれば、バッファ層の上部の平均Ａｌ組成を高くすることができ、ウェーハの反りを低減させることで内部クラックの発生を抑制することができ、これにより、耐圧等の電気的特性や信頼性が良好な半導体素子を製造することができる。
以上のように、本発明のエピタキシャルウェーハによれば、バッファ層の上部の平均Ａｌ組成を高くすることができ、ウェーハの反りを低減させることで内部クラックの発生を抑制することができ、これにより、半導体素子を作製した場合に耐圧等の電気的特性や信頼性が良好なものとすることができる。
本発明のエピタキシャルウェーハの実施態様の一例を示す概略断面図である。 本発明の半導体素子の実施態様の一例を示す概略断面図である。 本発明のエピタキシャルウェーハの製造方法の実施態様の一例を示す工程断面図である。 本発明の半導体素子の製造方法の実施態様の一例を示す工程断面図である。 ウェーハの反り量の定義を示す図である。 従来のバッファ層を有する半導体ウェーハの概略断面図である。 図６の構造における内部クラックの一例を示す概略断面図である。 図６の構造における内部クラックのノマルスキー像（微分干渉顕微鏡像）を示す図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、シリコン基板上やサファイア基板上に形成された窒化物半導体層の特性を改善するために、バッファ層を設けること、及び、バッファ層の構成を最適化することが行われてきたが、従来のバッファ層においては、ウェーハの反りや内部クラックの発生の点で改善の余地があった。
そこで、本発明者らは、ウェーハの反りを低減させるとともに、内部クラックの発生を抑制することができるエピタキシャルウェーハについて鋭意検討を重ねた。
その結果、バッファ層の上部に位置する第２のバッファ層の平均Ａｌ組成がバッファ層の下部に位置する第１のバッファ層の平均Ａｌ組成よりも高い構成とすることによって、バッファ層の上部の平均Ａｌ組成を高くすることができ、これによってウェーハの反りを低減させるとともに、内部クラックの発生を抑制することができることを見出し、本発明をなすに至った。
ここで、内部クラックとは、膜応力の影響でエピタキシャル成長中にクラックが入る現象であり、図６の構造における内部クラックの一例を図７に示す。図７は図６の第一の多層構造バッファ領域５のサブ多層構造バッファ領域６（第１の層６１と第２の層６２とが交互に積層されたもの）に内部クラック９が発生したものを示している。また、図６の構造における内部クラックのノマルスキー像（微分干渉顕微鏡像）を図８に示す。このような内部クラックの発生により生じた内部クラックの内側の部分はその後のエピタキシャル成長を行っている際に埋まってしまうためエピタキシャル成長後のエピタキシャル層の表面は平坦になっている。しかしながら、図７の場合、内部クラック９内には、第一の単層構造バッファ領域７の物質が埋められているので、耐圧等の電気特性や信頼性に悪影響を与える。
このような内部クラックの発生を抑制するメカニズムについて、以下に説明する。
ＧａＮ層（又はＡｌ組成の少ないＡｌＧａＮ層）ＩとＡｌＮ層（又はＡｌ組成の多いＡｌＧａＮ層）ＩＩが交互に積層された構造において、内部クラックはＧａＮ層（又はＡｌ組成の少ないＡｌＧａＮ層）Ｉに引っ張られることによりＡｌＮ層（又はＡｌ組成の多いＡｌＧａＮ層）ＩＩが割れることにより生じるため、内部クラックの発生を抑制するには、ＡｌＮ層（又はＡｌ組成の多いＡｌＧａＮ層）ＩＩに加えられる引っ張り応力を低減させることが必要となる。ＧａＮ層（又はＡｌ組成の少ないＡｌＧａＮ層）ＩとＡｌＮ層（又はＡｌ組成の多いＡｌＧａＮ層）ＩＩが交互に積層されたバッファ構造中でシリコン基板から離れるにつれて徐々にＧａＮ層（又はＡｌ組成の少ないＡｌＧａＮ層）Ｉが格子緩和していくため、特にバッファ構造の上部で平均Ａｌ組成を高めることで、従来に比べてバッファ構造上部のＧａＮ層（又はＡｌ組成の少ないＡｌＧａＮ層）Ｉへの歪を強め、ＡｌＮ層（又はＡｌ組成の多いＡｌＧａＮ層）ＩＩへの歪を弱めることで内部クラックの抑制効果を得ているものと推定される。
また、ウェーハの反りを低減させるメカニズムについて、以下に説明する。
バッファ層の上部の平均Ａｌ組成が高くなることにより、この上に形成されるＧａＮ層（すなわち、チャネル層）にも強い圧縮応力がかかる。これによりエピタキシャル成長中の負側への変形（すなわち、負側のウェーハの反り）が強くなり、エピタキシャル成長終了後に室温に戻した際のウェーハの反り（正側のウェーハの反り）が小さくなると推定される。なお、ウェーハの反りが小さくなることで、ウェーハの外周に発生するクラック（以下、外周クラックと称する）も抑制される。
まず、図１を参照しながら、本発明のエピタキシャルウェーハの実施態様の一例を説明する。
図１（ａ）に示す本発明のエピタキシャルウェーハ１０は、シリコン系基板１２と、シリコン系基板１２上に設けられたバッファ層２５と、バッファ層２５上に設けられたチャネル層２６を有している。
ここで、シリコン系基板１２は、例えば、ＳｉまたはＳｉＣからなる基板である。
バッファ層２５は、第１のバッファ層１５と第１のバッファ層１５上に設けられた第２のバッファ層１６を有している。
図１（ｂ）に示すように、第１のバッファ層１５は、第１の多層構造バッファ領域１９と第１の挿入層２０が交互に積層されたものである。第１の多層構造バッファ領域１９は、ＡｌｘＧａ１−ｘＮ層１７とＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）１８が交互に積層されたものであり、第１の挿入層２０はＡｌｚＧａ１−ｚＮ層（ｘ＞ｚ）からなり、ＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）１８よりも厚い。
ここで、ＡｌｘＧａ１−ｘＮ層１７はＡｌＮ層（すなわち、ｘ＝１）又はＡｌＧａＮ層とすることができ、ＡｌｙＧａ１−ｙＮ層１８はＧａＮ層（すなわち、ｙ＝０）とすることができ、第１の挿入層２０はＧａＮ層（すなわち、ｚ＝０）とすることができる。
図１（ｃ）に示すように、第２のバッファ層１６は、第２の多層構造バッファ領域２３と第２の挿入層２４が交互に積層されたものである。第２の多層構造バッファ領域２３は、ＡｌαＧａ１−αＮ層２１とＡｌβＧａ１−βＮ層（α＞β）２２が交互に積層されたものであり、第２の挿入層２４はＡｌγＧａ１−γＮ層（α＞γ）からなり、ＡｌβＧａ１−βＮ層２２よりも厚い。さらに、第２の挿入層２４は、第１の挿入層２０よりも薄い構成になっている。
ここで、ＡｌαＧａ１−αＮ層２１はＡｌＮ層（すなわち、α＝１）又はＡｌＧａＮ層とすることができ、ＡｌβＧａ１−βＮ層２２はＧａＮ層（すなわち、β＝０）とすることができ、第２の挿入層２４はＧａＮ層（すなわち、γ＝０）とすることができる。
第１の多層構造バッファ領域１９のＡｌｘＧａ１−ｘＮ層１７及びＡｌｙＧａ１−ｙＮ層１８と、第２の多層構造バッファ領域２３のＡｌαＧａ１−αＮ層２１及びＡｌβＧａ１−βＮ層２２は、例えば、表１に示すような組合せとすることができる。
チャネル層２６は、第２の挿入層２４より厚いＧａＮ層、ＡｌＧａＮ層、又はＩｎＧａＮ層、若しくは、厚いＧａＮ層上にＩｎＧａＮ層を備える複合層、等からなるものである。なお、シリコン系基板１２と、バッファ層２５との間に、ＡｌＮ初期層１３を設けても良い（図１（ａ）を参照）。
このように、第２のバッファ層１６の平均Ａｌ組成が第１のバッファ層１５の平均Ａｌ組成よりも高い構成とすることで、バッファ層２５の上部の平均Ａｌ組成を高くすることができ、ウェーハの反りを低減させることで外周クラックを低減させつつ、内部クラックの発生を抑制することができる。これにより、半導体素子を作製した場合に耐圧等の電気的特性や信頼性が良好なものとすることができる。
図１のエピタキシャルウェーハ１０において、第２の挿入層２４が、第１の挿入層２０よりも薄いことが好ましい。
このような構成により、バッファ層２５の上部の平均Ａｌ組成をバッファ層２５の上部よりも下側のバッファ層２５の下部の平均Ａｌ組成と比較して効果的に高くすることができ、ウェーハの反りを効果的に低減させるとともに、内部クラックの発生を効果的に抑制することができる。
図１のエピタキシャルウェーハ１０において、第２の多層構造バッファ領域２３のＡｌαＧａ１−αＮ層２１とＡｌβＧａ１−βＮ層２２の繰り返し数が、第１の多層構造バッファ領域１９のＡｌｘＧａ１−ｘＮ層１７とＡｌｙＧａ１−ｙＮ層１８の繰り返し数よりも多いことが好ましい。
このような構成により、バッファ層２５の上部の平均Ａｌ組成をバッファ層２５の上部よりも下側のバッファ層２５の下部の平均Ａｌ組成と比較してより効果的に高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
図１のエピタキシャルウェーハ１０において、第２の多層構造バッファ領域２３のＡｌβＧａ１−βＮ層２２が、第１の多層構造バッファ領域１９のＡｌｙＧａ１−ｙＮ層１８より薄いことが好ましい。
このような構成により、バッファ層２５の上部の平均Ａｌ組成をバッファ層２５の上部よりも下側のバッファ層２５の下部の平均Ａｌ組成と比較してより効果的に高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
さらに、図１のエピタキシャルウェーハ１０において、第２の多層構造バッファ領域２３のＡｌαＧａ１−αＮ層２１が、第１の多層構造バッファ領域１９のＡｌｘＧａ１−ｘＮ層１７より厚いことが好ましい。
又、第２の多層構造バッファ領域２３のＡｌαＧａ１−αＮ層２１と、第１の多層構造バッファ領域１９のＡｌｘＧａ１−ｘＮ層１７を比較した時、ｘ＜αであることが好ましい。例えば、ＡｌαＧａ１−αＮ層２１をＡｌ０．８Ｇａ０．２Ｎ層とし、ＡｌｘＧａ１−ｘＮ層１７をＡｌ０．６Ｇａ０．４Ｎ層としてもよい。
さらに、第２の多層構造バッファ領域２３のＡｌβＧａ１−βＮ層２２と、第１の多層構造バッファ領域１９のＡｌｙＧａ１−ｙＮ層１８を比較した時、ｙ＜βであることが好ましい。例えば、ＡｌβＧａ１−βＮ層２２をＡｌ０．３Ｇａ０．７Ｎ層とし、ＡｌｙＧａ１−ｙＮ層１８をＡｌ０．１Ｇａ０．９Ｎ層としてもよい。
これらのような構成によっても、バッファ層２５の上部の平均Ａｌ組成をバッファ層２５の上部よりも下側のバッファ層２５の下部の平均Ａｌ組成と比較してより効果的に高くすることができ、ウェーハの反りをより効果的に低減させるとともに、内部クラックの発生をより効果的に抑制することができる。
上記バッファ層２５の上部の平均Ａｌ組成を高くする方法は、同時に複数の方法を行ってもよく、それにより、より上部の平均Ａｌ組成を高くすることができる。
次に、図２を参照しながら、本発明の半導体素子の実施態様の一例を説明する。
図２（ａ）に示す本発明の半導体素子１１は、図１を用いて上記で説明したエピタキシャルウェーハ１０の上に、窒化ガリウム系半導体（例えば、ＡｌＧａＮ）からなるバリア層２７を設け、バリア層２７上に第１の電極（ソース電極）３０、第２の電極（ドレイン電極）３１、及び、制御電極３２を設けたものである。半導体素子１１は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）である。
チャンネル層２６とバリア層２７は、能動層２９を構成している。
第１の電極３０及び第２の電極３１は、第一の電極３０から、チャネル層２６内に形成された二次元電子ガス２８を介して、第２の電極３１に電流が流れるように配置されている。第１の電極３０と第２の電極３１との間に流れる電流は、制御電極３２に印可される電位によってコントロールすることができる。
このような構成の半導体素子であれば、バッファ層２５の上部の平均Ａｌ組成をバッファ層２５の上部よりも下側のバッファ層２５の下部の平均Ａｌ組成と比較して高くすることで、ウェーハの反りを低減させることで外周クラックを低減させつつ、内部クラックの発生を抑制することができ、このウェーハを用いて作製される素子は、耐圧等の電気的特性や信頼性が良好な半導体素子とすることができる。
次に、図３を参照しながら、本発明のエピタキシャルウェーハの製造方法の実施態様の一例を説明する。
まず、シリコン系基板１２を準備する（図３（ａ）を参照）。
具体的には、シリコン系基板１２として、シリコン基板又はＳｉＣ基板を準備する。シリコン基板又はＳｉＣ基板は、窒化物半導体層の成長基板として一般的に用いられている。
次に、シリコン系基板１２上に第１のバッファ層１５をエピタキシャル成長により形成する（図３（ｂ）を参照）。
具体的には、シリコン系基板１２上に、バッファ層２５を構成する第１のバッファ層１５をＭＯＶＰＥ法（有機金属気相成長法）により形成する。第１のバッファ層１５は、図１（ｂ）に示すように、第１の多層構造バッファ領域１９と第１の挿入層２０が交互に積層されたものである。第１の多層構造バッファ領域１９は、ＡｌｘＧａ１−ｘＮ層１７とＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）１８が交互に積層されたものであり、第１の挿入層２０はＡｌｚＧａ１−ｚＮ層（ｘ＞ｚ）からなり、ＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）１８よりも厚い。
ここで、ＡｌｘＧａ１−ｘＮ層１７はＡｌＮ層（すなわち、ｘ＝１）とすることができ、ＡｌｙＧａ１−ｙＮ（ｘ＞ｙ）層１８はＧａＮ層（すなわち、ｙ＝０）とすることができ、第１の挿入層２０はＧａＮ層（すなわち、ｚ＝０）とすることができる。
なお、第１のバッファ層１５を形成する前に、ＡｌＮ初期層１３を形成してもよい。
次に、第１のバッファ層１５上に第２のバッファ層１６をエピタキシャル成長により形成する（図３（ｃ）を参照）。
具体的には、第１のバッファ層１５上に、バッファ層２５を構成する第２のバッファ層１６をＭＯＶＰＥ法により形成する。第２のバッファ層１６は、図１（ｃ）に示すように、第２の多層構造バッファ領域２３と第２の挿入層２４が交互に積層されたものである。第２の多層構造バッファ領域２３は、ＡｌαＧａ１−αＮ層２１とＡｌβＧａ１−βＮ層（α＞β）２２が交互に積層されたものであり、第２の挿入層２４はＡｌγＧａ１−γＮ層（α＞γ）からなり、ＡｌβＧａ１−βＮ層２２よりも厚い。第２のバッファ層１６の形成において、第２のバッファ層１６の平均Ａｌ組成が第１のバッファ層１５の平均Ａｌ組成よりも高くなるように形成する。
ここで、ＡｌαＧａ１−αＮ層２１はＡｌＮ層（すなわち、α＝１）とすることができ、ＡｌβＧａ１−βＮ層２２はＧａＮ層（すなわち、β＝０）とすることができ、第２の挿入層２４はＧａＮ層（すなわち、γ＝０）とすることができる。
次に、第２のバッファ層１６上に、チャネル層２６をエピタキシャル成長により形成する（図３（ｄ）を参照）。
具体的には、第２のバッファ層１６上に、第２の挿入層２４より厚いチャネル層２６をＭＯＶＰＥ法により形成する。チャネル層２６の膜厚は例えば、１０００〜４０００ｎｍである。
このようにして、図１のエピタキシャルウェーハ１０を製造することができる。
このように第２のバッファ層１６の平均Ａｌ組成を第１のバッファ層１５の平均Ａｌ組成よりも高くすることで、バッファ層２５の上部の平均Ａｌ組成を高くすることができ、ウェーハの反りを低減させることで外周クラックを低減させつつ、内部クラックの発生を抑制することができる。これにより、半導体素子を作製した場合に耐圧等の電気的特性や信頼性が良好なものとなるエピタキシャルウェーハを製造することができる。
上記のエピタキシャルウェーハの製造方法において、第２の挿入層２４を第１の挿入層２０よりも薄くして、第２のバッファ層１６の平均Ａｌ組成を第１のバッファ層１５の平均Ａｌ組成よりも高くすることが好ましい。
このようなエピタキシャルウェーハの製造方法を用いれば、バッファ層２５の上部の平均Ａｌ組成をバッファ層２５の上部より下側の下部の平均Ａｌ組成と比較してより効果的に高くすることができる。
次に、図４を参照しながら、本発明の半導体素子の製造方法の実施態様の一例を説明する。
まず、図３を用いて説明した製造方法を用いて作製したエピタキシャルウェーハ１０（図３（ｄ）を参照）上に、窒化ガリウム系半導体からなるバリア層２７をエピタキシャル成長により形成する（図４（ａ）を参照）。
具体的には、チャネル層２６上に、ＡｌＧａＮからなるバリア層２７をＭＯＶＰＥ法により形成する。バリア層２７の膜厚は例えば、１０〜５０ｎｍである。
次に、バリア層２７上に第１の電極（ソース電極）３０、第２の電極（ドレイン電極）３１、及び、制御電極３２形成する（図４（ｂ）を参照）。
第１の電極（ソース電極）３０及び第２の電極（ドレイン電極）３１は、例えば、Ｔｉ／Ａｌの積層膜で形成することができ、制御電極３２は例えば、ＳｉＯ、ＳｉＮ等の金属酸化物からなる下層膜と、Ｎｉ、Ａｕ、Ｍｏ、Ｐｔ等の金属からなる上層膜の積層膜で形成することができる。
このようにして、図２の半導体素子１１を製造することができる。
このような半導体素子の製造方法を用いれば、バッファ層２５の上部の平均Ａｌ組成をバッファ層２５の上部より下側の平均Ａｌ組成より高くし、ウェーハの反りを低減させることで外周クラックを低減させつつ、内部クラックの発生を抑制することができる。これにより、耐圧等の電気的特性や信頼性が良好な半導体素子を製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
図３を用いて説明した製造方法を用いて、図１のエピタキシャルウェーハ１０を作製した。ただし、ＡｌｘＧａ１−ｘＮ層１７はＡｌＮ層とし、ＡｌｙＧａ１−ｙＮ（ｘ＞ｙ）層１８はＧａＮ層とし、第１の挿入層２０はＧａＮ層とした。また、ＡｌαＧａ１−αＮ層２１はＡｌＮ層とし、ＡｌβＧａ１−βＮ層２２はＧａＮ層とし、第２の挿入層２４はＧａＮ層とした。また、第１の多層構造バッファ領域１９、第２の多層構造バッファ領域２３は、繰り返し数を８ペアとし、第２の多層構造バッファ領域２３と第２の挿入層２４の繰り返し数は、３ペアとした。
さらに、第１の挿入層（ＧａＮ層）２０を２００ｎｍとし、第２の挿入層（ＧａＮ層）２４を１６０ｎｍとした。
作製したエピタキシャルウェーハ１０について、ウェーハの反り量、外周クラック長、内部クラックの有無を調べた。なお、ウェーハの反り量については、図５に示す定義に基づいて測定した。結果を表２に示す。
（比較例）
実施例と同様にしてエピタキシャルウェーハ１０を作製した。ただし、第２の挿入層（ＧａＮ層）２４の膜厚を２００ｎｍとした。
作製したエピタキシャルウェーハ１０について、実施例と同様にして、ウェーハの反り量、外周クラック長、内部クラックの有無を調べた。結果を表２に示す。
表２から、比較例と比べて、実施例では、ウェーハの反り量が低減され、外周クラック長が低減され、内部クラックの発生が抑制されていることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態において、バッファ層２５とチャネル層２６との間に耐圧層等の厚いＧａＮ層を設けてもよい。
１…半導体ウェーハ、 ２…シリコン基板、 ３…バッファ層、 ４…能動層、
４ａ…電子走行層、 ４ｂ…電子供給層、 ５…第一の多層構造バッファ領域、
５’…第二の多層構造バッファ領域、 ６…サブ多層構造バッファ領域、
６１…第１の層、 ６２…第２の層、 ７…第一の単層構造バッファ領域、
８…第二の単層構造バッファ領域、 ９…内部クラック、
１０…エピタキシャルウェーハ、 １１…半導体素子、 １２…シリコン系基板、
１３…ＡｌＮ初期層、 １５…第１のバッファ層、 １６…第２のバッファ層、
１７…ＡｌｘＧａ１−ｘＮ層、 １８…ＡｌｙＧａ１−ｙＮ層、
１９…第１の多層構造バッファ領域、 ２０…第１の挿入層、
２１…ＡｌαＧａ１−αＮ層、 ２２…ＡｌβＧａ１−βＮ層、
２３…第２の多層構造バッファ領域、 ２４…第２の挿入層、 ２５…バッファ層、
２６…チャネル層、 ２７…バリア層、 ２８…２次元電子ガス、 ２９…能動層、
３０…第１の電極（ソース電極）、 ３１…第２の電極（ドレイン電極）、
３２…制御電極。

Claims (9)

  1. シリコン系基板と、
    該シリコン系基板の上に配置され、ＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）とが交互に配置された第１の多層構造バッファ領域と、前記ＡｌｙＧａ１−ｙＮ層よりも厚いＡｌｚＧａ１−ｚＮ層（ｘ＞ｚ）からなる第１の挿入層とを有し、前記第１の多層構造バッファ領域と、前記第１の挿入層とが交互に配置された第１のバッファ層と、
    前記第１のバッファ層の上に配置され、ＡｌαＧａ１−αＮ層とＡｌβＧａ１−βＮ層（α＞β）とが交互に配置された第２の多層構造バッファ領域と、前記第１の挿入層よりも薄く、前記ＡｌβＧａ１−βＮ層よりも厚いＡｌγＧａ１−γＮ層（α＞γ）からなる第２の挿入層とを有し、前記第２の多層構造バッファ領域と、前記第２の挿入層とが交互に配置された第２のバッファ層と、
    前記第２のバッファ層の上に配置され、前記第２の挿入層よりも厚いチャネル層と
    を有し、
    前記第２のバッファ層の平均Ａｌ組成が前記第１のバッファ層の平均Ａｌ組成よりも高いことを特徴とするエピタキシャルウェーハ。
  2. 前記第２の多層構造バッファ領域の前記ＡｌαＧａ１−αＮ層と前記ＡｌβＧａ１−βＮ層の繰り返し数が、前記第１の多層構造バッファ領域の前記ＡｌｘＧａ１−ｘＮ層と前記ＡｌｙＧａ１−ｙＮ層の繰り返し数よりも多いことを特徴とする請求項１に記載のエピタキシャルウェーハ。
  3. 前記第２の多層構造バッファ領域の前記ＡｌβＧａ１−βＮ層が、前記第１の多層構造バッファ領域の前記ＡｌｙＧａ１−ｙＮ層より薄いことを特徴とする請求項１又は請求項２に記載のエピタキシャルウェーハ。
  4. 前記第２の多層構造バッファ領域の前記ＡｌαＧａ１−αＮ層が、前記第１の多層構造バッファ領域の前記ＡｌｘＧａ１−ｘＮ層より厚いことを特徴とする請求項１から請求項３のいずれか一項に記載のエピタキシャルウェーハ。
  5. 前記第２の多層構造バッファ領域の前記ＡｌαＧａ１−αＮ層と、前記第１の多層構造バッファ領域の前記ＡｌｘＧａ１−ｘＮ層とにおいて、ｘ＜αであることを特徴とする請求項１から請求項４のいずれか一項に記載のエピタキシャルウェーハ。
  6. 前記第２の多層構造バッファ領域の前記ＡｌβＧａ１−βＮ層と、前記第１の多層構造バッファ領域の前記ＡｌｙＧａ１−ｙＮ層とにおいて、ｙ＜βであることを特徴とする請求項１から請求項５のいずれか一項に記載のエピタキシャルウェーハ。
  7. 請求項１から請求項６のいずれか一項に記載のエピタキシャルウェーハと、
    前記エピタキシャルウェーハ上に配置された窒化ガリウム系半導体からなるバリア層と、
    前記バリア層上に配置された第１の電極、第２の電極、及び、制御電極と
    を有することを特徴とする半導体素子。
  8. シリコン系基板を準備する工程と、
    該シリコン系基板の上に、ＡｌｘＧａ１−ｘＮ層とＡｌｙＧａ１−ｙＮ層（ｘ＞ｙ）とが交互に配置された第１の多層構造バッファ領域と、前記ＡｌｙＧａ１−ｙＮ層よりも厚いＡｌｚＧａ１−ｚＮ層（ｘ＞ｚ）からなる第１の挿入層とを有し、前記第１の多層構造バッファ領域と、前記第１の挿入層とが交互に配置された第１のバッファ層をエピタキシャル成長により形成する工程と、
    前記第１のバッファ層の上に、ＡｌαＧａ１−αＮ層とＡｌβＧａ１−βＮ層（α＞β）とが交互に配置された第２の多層構造バッファ領域と、前記ＡｌβＧａ１−βＮ層よりも厚いＡｌγＧａ１−γＮ層（α＞γ）からなる第２の挿入層とを有し、前記第２の多層構造バッファ領域と、前記第２の挿入層とが交互に配置された第２のバッファ層をエピタキシャル成長により形成する工程と、
    前記第２のバッファ層の上に、前記第２の挿入層よりも厚いチャネル層をエピタキシャル成長により形成する工程と
    を含み、
    前記第２のバッファ層の平均Ａｌ組成を前記第１のバッファ層の平均Ａｌ組成よりも高く、
    前記第２の挿入層を前記第１の挿入層よりも薄くすることを特徴とするエピタキシャルウェーハの製造方法。
  9. 請求項８に記載の方法により製造されたエピタキシャルウェーハ上に、窒化ガリウム系半導体からなるバリア層をエピタキシャル成長により形成する工程と、
    前記バリア層上に、第１の電極、第２の電極、及び、制御電極を形成する工程と
    を含むことを特徴とする半導体素子の製造方法。
JP2014237683A 2014-11-25 2014-11-25 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 Active JP6180401B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014237683A JP6180401B2 (ja) 2014-11-25 2014-11-25 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
CN201580064038.8A CN107004579B (zh) 2014-11-25 2015-11-06 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法
PCT/JP2015/005562 WO2016084311A1 (ja) 2014-11-25 2015-11-06 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
KR1020177013821A KR20170086522A (ko) 2014-11-25 2015-11-06 에피택셜 웨이퍼, 반도체 소자, 에피택셜 웨이퍼의 제조 방법 및 반도체 소자의 제조 방법
US15/525,153 US20170323960A1 (en) 2014-11-25 2015-11-06 Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
TW104137729A TWI610344B (zh) 2014-11-25 2015-11-16 磊晶晶圓、半導體元件、磊晶晶圓的製造方法、以及半導體元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014237683A JP6180401B2 (ja) 2014-11-25 2014-11-25 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2016100508A JP2016100508A (ja) 2016-05-30
JP2016100508A5 JP2016100508A5 (ja) 2016-09-08
JP6180401B2 true JP6180401B2 (ja) 2017-08-16

Family

ID=56073910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014237683A Active JP6180401B2 (ja) 2014-11-25 2014-11-25 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法

Country Status (6)

Country Link
US (1) US20170323960A1 (ja)
JP (1) JP6180401B2 (ja)
KR (1) KR20170086522A (ja)
CN (1) CN107004579B (ja)
TW (1) TWI610344B (ja)
WO (1) WO2016084311A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3451364B1 (en) 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
WO2019240894A1 (en) * 2018-06-14 2019-12-19 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
CN110233105B (zh) * 2019-06-20 2022-07-08 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US11387356B2 (en) * 2020-07-31 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and high-electron mobility transistor device having the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5334057B2 (ja) * 2009-11-04 2013-11-06 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物積層基板
JP5660373B2 (ja) * 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP5708187B2 (ja) * 2011-04-15 2015-04-30 サンケン電気株式会社 半導体装置
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5462377B1 (ja) * 2013-01-04 2014-04-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
CN103633134B (zh) * 2013-12-12 2016-09-14 中山大学 一种厚膜高阻氮化物半导体外延结构及其生长方法

Also Published As

Publication number Publication date
KR20170086522A (ko) 2017-07-26
US20170323960A1 (en) 2017-11-09
JP2016100508A (ja) 2016-05-30
TWI610344B (zh) 2018-01-01
WO2016084311A1 (ja) 2016-06-02
CN107004579B (zh) 2020-03-10
TW201631635A (zh) 2016-09-01
CN107004579A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6180401B2 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5572976B2 (ja) 半導体装置
JP5804768B2 (ja) 半導体素子及びその製造方法
JP5309451B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5708187B2 (ja) 半導体装置
JP5117283B2 (ja) 半導体電子デバイス
JP5100427B2 (ja) 半導体電子デバイス
JP5689245B2 (ja) 窒化物半導体素子
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
JP6239017B2 (ja) 窒化物半導体基板
JP6653750B2 (ja) 半導体基体及び半導体装置
JP6029538B2 (ja) 半導体装置
JP5806545B2 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP5546133B2 (ja) 半導体電子デバイス
JP6174253B2 (ja) 窒化物系化合物半導体
KR102391923B1 (ko) 질화물계 고전자이동도 트랜지스터용 웨이퍼 및 그 제조 방법
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法
JP2016149511A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170718

R150 Certificate of patent or registration of utility model

Ref document number: 6180401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250