JP5477685B2 - 半導体ウェーハ及び半導体素子及びその製造方法 - Google Patents

半導体ウェーハ及び半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5477685B2
JP5477685B2 JP2009069149A JP2009069149A JP5477685B2 JP 5477685 B2 JP5477685 B2 JP 5477685B2 JP 2009069149 A JP2009069149 A JP 2009069149A JP 2009069149 A JP2009069149 A JP 2009069149A JP 5477685 B2 JP5477685 B2 JP 5477685B2
Authority
JP
Japan
Prior art keywords
layer
buffer region
lattice constant
semiconductor
structure buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009069149A
Other languages
English (en)
Other versions
JP2010225703A (ja
Inventor
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009069149A priority Critical patent/JP5477685B2/ja
Priority to US12/721,788 priority patent/US8264001B2/en
Publication of JP2010225703A publication Critical patent/JP2010225703A/ja
Application granted granted Critical
Publication of JP5477685B2 publication Critical patent/JP5477685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Description

本発明は、基板上に化合物半導体をエピタキシャル成長させた半導体ウェーハ、及びこの半導体ウェーハで形成されたＨＥＭＴ、ＭＥＳＦＥＴ、ＳＢＤ（ショットキーバリアーダイオード）、ＬＥＤ（発光ダイオード）等の半導体素子、及びその製造方法に関する。
シリコンから成る基板（以下、シリコン基板と言う。）上に窒化物半導体をエピタキシャル成長させた半導体ウエーハは、特開２００３-５９９４８号公報（特許文献１）等に開示されている。シリコン基板はサファイア基板に比べて低コストであるという特長を有する。しかし、シリコン基板の線膨張係数は約４．７０×１０-6／Ｋ、窒化物半導体としてのＧａＮの線膨張係数は約５．５９×１０-6／Ｋであり、両者の間に比較的大きい線膨張係数の差がある。また、シリコンと窒化物半導体は格子定数が互いに相違する。なお、ＧａＮ以外の窒化物半導体も線膨張係数及び格子定数においてシリコン基板と相違する。
このため、シリコン基板上に窒化物半導体を形成すると、窒化物半導体に応力が加わり、ここにクラックや転位が発生し易い。この問題を解決するために上記特許公開公報の技術では、シリコン基板上にＡｌＮからなる第１の層とＧａＮからなる第２の層とが交互に配置された多層構造バッファ領域が設けられ、このバッファ領域の上に半導体素子形成用の窒化物半導体領域がエピタキシャル成長されている。上記多層構造バッファ領域は良好な応力緩和効果を有するので、バッファ領域上に配置される半導体素子形成用の窒化物半導体領域のクラックや転位が減少する。
また、基板の上に窒化物半導体を厚くエピタキシャル成長させるとバッファ領域や半導体素子形成用の窒化物半導体に応力が生じるが、その応力によって半導体ウェーハに生じる反りを低減する例として引用文献２が開示されている。
引用文献２の半導体ウェーハは、引用文献１のバッファ領域を、複数の多層構造バッファ領域と、複数の多層構造バッファ領域の相互間に配置された単層構造バッファ領域とで構成している。
具体的には、ＡｌＮからなる第１の層とＧａＮからなる第２の層が交互に配置された多層構造バッファ領域が複数配置され、複数の多層構造バッファ領域の相互間に第２の層よりも厚く形成されたＧａＮからなる単層構造バッファ領域を配置する例が開示されている。
特開２００３−５９９４８号公報 特開２００８−２０５１１７号公報
しかしながら、引用文献２において、ＡｌＮからなる第１の層を構成する材料の格子定数とＧａＮからなる単層構造バッファ領域を構成する格子定数との違いによる応力が単層構造バッファ領域内にピエゾ分極を生じさせ、単層構造バッファ領域を低抵抗化させてしまう。また、単層構造バッファ領域内に生じる窒素空孔による欠陥によって単層構造バッファ領域が低抵抗化してしまう。これらによって、厚く形成された単層構造バッファ領域内では横方向に電流が流れやすく、バッファ領域内に生じる寄生容量が大きくなるという問題がある。
従って、本発明の目的は、基板上に化合物半導体層を厚く形成することができ、バッファ領域内に生じる寄生容量を低減することができる半導体ウェーハ、半導体素子、及びその製造方法を提供することである。
上記課題を解決するために、本発明の半導体ウェーハは、
基板と、基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、
バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウェーハであって、バッファ領域は、第１の層と第２の層とが交互に複数配置された複数の多層構造バッファ領域と、複数の多層構造バッファ領域の相互間に配置された単層構造バッファ領域とから成り、第１の層は、基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、第２の層は、基板を構成する材料の格子定数と前記第１の層の格子定数との間の格子定数を有する化合物半導体から成り、単層構造バッファ領域は、第１及び第２の層よりも厚く形成され、且つ第１の層を構成する材料の格子定数と第２の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする。
また、上記課題を解決するために、本発明の半導体素子は、
基板と、基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、主半導体領域上に配置された電極とを有する半導体素子であって、バッファ領域は、第１の層と第２の層とが交互に複数配置された複数の多層構造バッファ領域と、複数の多層構造バッファ領域の相互間に配置された単層構造バッファ領域とから成り、第１の層は、基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、第２の層は、基板を構成する材料の格子定数と第１の層の格子定数との間の格子定数を有する化合物半導体から成り、単層構造バッファ領域は、第１及び第２の層よりも厚く形成され、且つ第１の層を構成する材料の格子定数と第２の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする。
また、上記課題を解決するために、本発明の半導体素子の製造方法は、
基板の一方の主面上に、化合物半導体で構成されたバッファ領域と、バッファ領域の上に化合物半導体で構成された主半導体領域と、主半導体領域の上に電極を形成する半導体素子の製造方法において、バッファ領域は、基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第１の層と基板を構成する材料の格子定数と第１の層の格子定数との間の格子定数を有する化合物半導体から成る第２の層とが交互に複数配置された複数の多層構造バッファ領域を基板上に形成する第１の工程と、
複数の多層構造バッファ領域の上に、第１及び第２の層よりも厚く形成され、且つ第１の層を構成する材料の格子定数と第２の層の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を形成する第２の工程と、
単層構造バッファ領域の上に前記第１の層と前記第２の層とが交互に複数配置された複数の多層構造バッファ領域を形成する第３の工程と、
を有することを特徴とする。
本発明に従う半導体ウェーハ、半導体素子、及びその製造方法によれば、第１の層と第２の層が交互に複数積層された多層構造バッファ領域の間に多層構造バッファ領域を構成する第１の層及び第２の層よりも厚く形成され、且つ第１の層を構成する材料の格子定数と第２の層を構成する材料の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域とすることによって、単層構造バッファ領域に生じる応力を低減して、またはバッファ領域の応力の緩和効果をゆるやかにして、単層構造バッファ領域に生じる応力によるピエゾ分極を抑制し、単層構造バッファ領域に生じる横方向の電流成分を抑制することで、バッファ領域内の寄生容量を低減することができる。
本発明の実施例１に従う半導体ウエーハを概略的に示す断面図である。 図１の半導体ウエーハを詳しく示す断面図である。 図１の半導体ウエーハに基づいて形成したＨＥＭＴを概略的に示す断面図である。 反りを説明するための主半導体領域及びバッファ領域の厚みと反りとの関係を示す図である。 本発明の実施例２に従う半導体ウエーハを概略的に示す断面図である。 本発明の実施例２に従う半導体ウエーハのバッファ領域における単層構造バッファ領域を構成する材料のＡｌの含有割合を変更した場合の一実施形態を示す。 本発明の実施例２に従う半導体ウエーハのバッファ領域における単層構造バッファ領域を構成する材料のＡｌの含有割合を変更した場合の他の実施形態を示す。 本発明の実施例３に従う半導体ウエーハを概略的に示す断面図である。
次に、図面を参照して本発明の実施形態に従う半導体ウェーハ、半導体素子及びその製造方法を説明する。
本発明の実施例１に従う半導体素子としての高電子移動度トランジスタ即ちＨＥＭＴ（
High Electron Mobility Transistor ）を形成するための半導体ウエーハ１は、図１に概略的に示すようにシリコンからなる基板２と、この基板２の一方の主面上に配置され且つ窒化物半導体で形成されたバッファ領域３と、バッファ領域３の上に配置され且つ窒化物半導体で形成された半導体素子形成用の主半導体領域４とを有する。この半導体ウエーハ１は複数個のＨＥＭＴを形成できる面積を有する。
基板２は例えば３５０〜１０００μｍの厚みを有し且つバッファ領域３及び主半導体領域４よりも大きい格子定数（例えば０．５４３ｎｍ）を有し且つバッファ領域３の線膨張係数（例えば５．６０×１０-6／Ｋ）及び主半導体領域４の線膨張係数（例えば５．５９×１０-6／Ｋ）よりも小さい線膨張係数（例えば４．７０×１０-6／Ｋ）を有する単結晶シリコンから成り、バッファ領域３及び主半導体領域４の成長基板としての機能と機械的支持基板としての機能とを有する。なお、この基板２に、必要に応じて導電型決定不純物を添加することができる。また、基板２をＳｉＣ等のシリコン化合物又はサファイア等で形成することもできる。
図１の半導体ウエーハ１をその厚み方向に拡大してバッファ領域３及び主半導体領域４を詳しく示した半導体ウエーハ１が図２に示されている。なお、図１及び図２における基板２及び各領域３，４の厚みは説明的に示されており、実際の厚みとは異なる。
バッファ領域３は、図２に示す第１及び第２の多層構造バッファ領域５，５′を有する。
第１及び第２の多層構造バッファ領域５，５′のそれぞれは、図２において斜線を付して示す第１の層６と第２の層７との交互積層体から成る。図２では第１の多層構造バッファ領域５が第１の層６と第２の層７とのペアを４個積層されたものから成り、第２の多層構造バッファ領域５′が第１の層６と第２の層７とのペアを２個積層されたものから成る。しかし、第１の多層構造バッファ領域５における第１の層６と第２の層７とのペア数、及び第２の多層構造バッファ領域５′における第１の層６と第２の層７とのペア数を任意に変えることができる。例えば、第２の多層構造バッファ領域５′における第１の層６と第２の層７とのペア数を第１の多層構造バッファ領域５におけるそのペア数と同一にすることもできる。但し、反りの最大値を小さくするために、第２の多層構造バッファ領域５′における第１の層６と第２の層７とのペア数を第１の多層構造バッファ領域５におけるそのペア数よりも少なくすることが望ましい。
第１の多層構造バッファ領域５における第１の層６と第２の層７とのペアの好ましい数は４〜５０であり、第２の多層構造バッファ領域５′における第１の層６と第２の層７とのペアの好ましい数は２〜３０である。第１の多層構造バッファ領域５における第１の層６と第２の層７とのペア数が４よりも少ない場合、又は第２の多層構造バッファ領域５′における第１の層６と第２の層７とのペア数が２よりも少ない場合、又は第１の多層構造バッファ領域５における第１の層６と第２の層７とのペア数が５０よりも大きい場合、又は第２の多層構造バッファ領域５′における第１の層６と第２の層７とのペア数が３０よりも大きい場合のいずれにおいても半導体ウエーハの反りの改善を良好に行うことができなくなる。
図２において、第１の多層構造バッファ領域５の厚みＴａは第２の多層構造バッファ領域５′の厚みＴａ′よりも大きい。しかし、上記ペア数の変更に応じて厚みＴａ、Ｔａ′を同一又は任意に調整することもできる。
第１の層６は基板２を構成する材料の格子定数よりも小さく比較的絶縁性の高い材料であり、例えば、アルミニウムの含有割合が第１の割合の窒化物半導体からなり
化学式 ＡｌxＭyＧａ1-x-yＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される窒化半導体材料から成る。即ち、第１の層６は、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択された窒化半導体材料から成る。なお、第１の層６に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。第１の層６の厚さＴｄは０．５〜２０nmであることが望ましい。第１の層６の厚さＴｄが０．５nmよりの薄い場合、及び２０nmよりの厚い場合には、半導体ウエーハ１の反り及び主半導体領域４の結晶性の改善効果が低下する。本実施例では第１の層６がＡｌＮから成り、この厚さＴｄは５ｎｍに設定されている。
図２では全部の第１の層６が同一の材料（ＡｌＮ）で形成されているが、複数の第１の層６を互いに異なる材料で形成することができる。また、図２では全部の第１の層６が同一の厚みに形成されているが、複数の第１の層６を互いに異なる厚みに形成することもできる。第１の層６の結晶軸ａ及びｃの格子定数はシリコンから成る基板２の格子定数よりも小さい値（例えばａ軸で０．３１１ｎｍ、ｃ軸で０．４９８ｎｍ）である。また、第１の層６１の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．６４×１０-6／Ｋ）である。
第１の層６の上に配置された第２の層７は、基板２を構成する材料の格子定数と第１の層６を構成する材料の格子定数との間の格子定数を有し、例えば、アルミニウムの含有割合が第２の割合（ゼロを含む）の窒化物半導体からなり、
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される窒化物半導体材料から成る。即ち、第２の層７は、例えば、基板２を構成する材料の格子定数と第１の層６を構成する材料の格子定数との間の格子定数、または第１の層６を構成する材料よりも小さいバンドギャップを有する材料であり、第１の層６よりも比較的絶縁性の低い材料であり、例えば、
ＧａＮ（窒化ガリウム）、ＩｎＧａＮ（窒化ガリウム インジウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、第１の層よりもＡｌの含有率が小さいＡｌＧａＮ（窒化ガリウム アルミニウム）及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択された窒化半導体材料から成る。なお、第２の層７に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。第２の層７の厚みＴｅは１〜５０nmであることが望ましい。第２の層７の厚みＴｅが１よりも薄い場合、及び５０nmよりも厚い場合、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。本実施例では第２の層７が第１の層６よりバンドギャップエネルギーが狭く且つ第１の層６より抵抗値が低いＧａＮから成り、この厚さＴｅは３．５ｎｍに設定されている。
なお、図２では全部の第２の層７が同一の材料（ＧａＮ）で形成されているが、複数の第２の層７を互いに異なる材料で形成することができる。また、図２では全部の第２の層７が同一の厚みに形成されているが、複数の第２の層７を互いに異なる厚みに形成することができる。第２の層７は、アルミニウムを必須成分としておらず、アルミニウムを含まなくとも良い。従って、第２の層７におけるアルミニウムの第２の割合はゼロを含む所定値である。しかしながら、第２の層７にアルミニウムを含有させることによって第２の層７の抵抗値を高めることができるため、第２の層７にもアルミニウムを含有させることが望ましい。第２の層７の結晶軸ａ及びｃの格子定数は第１の層６の格子定数よりも大きく、且つ基板２の格子定数よりも小さい値（例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍ）である。また、第２の層７の線膨張係数は基板２の線膨張係数よりも大きい値（例えば５．５９×１０-6／Ｋ）である。
単層構造バッファ領域８は、第１の多層構造バッファ領域５と第２の多層構造バッファ領域５´との間に配置され、この単層構造バッファ領域８は、第１の層６を構成する材料の格子定数と第２の層７を構成する材料の格子定数との間の格子定数を有する材料からなり、例えば、アルミニウムの含有割合が第１の割合と第２の割合の間の第３の割合の窒化物半導体からなり、例えば、
化学式 ＡｌhＭkＧａ1-h-kＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記h及びkは、 ０＜h＜１、
０≦k＜１、
h＋k≦１
ａ＜h＜ｘ
を満足させる数値、
で示される窒化半導体材料で形成される。なお、単層構造バッファ領域８に必要に応じてｎ型又はｐ型の導電型決定不純物をドープすることができる。
また、第１及び第２の多層構造バッファ領域５、５´は、第１の層６と第２の層７の交互積層体の上に第１の層６を更に１層余分に積層し、その上に単層構造バッファ領域８を形成しても良い。このように第１及び第２の多層構造バッファ領域５、５´の最も上の第１の層６を第１及び第２の多層構造バッファ領域５、５´に含めて示す場合には、第１及び第２の多層構造バッファ領域５、５´に含まれる第１の層６の合計は、第２の層７の合計よりも１つ多くなる。
単層構造バッファ領域８は第１の層６の厚みＴｄ及び第２の層６の厚みＴeよりも大きい厚みＴbを有している。単層構造バッファ領域８は第１の層６の厚みＴdと第２の層７の厚みＴeの和よりも厚く形成されていることが望ましく、単層構造バッファ領域８の厚さは２０〜４００nmであることが望ましい。単層構造バッファ領域８の厚さ２０nmよりも薄い場合、及び４００nmよりも厚い場合には、半導体ウエーハの反り及び主半導体領域４の結晶性の改善効果が低下する。
本実施例では単層構造バッファ領域８がＡｌＧａＮから成り、この厚さＴbは２００ｎｍに設定されている。
なお、単層構造バッファ領域８の結晶軸ａ及びｃの格子定数は、平均的（又は巨視的）に見た格子定数である。また、第１の多層構造バッファ領域５として第１の層６と第２の層７の交互積層体の上に第１の層６を更に１層余分に積層した場合、単層構造バッファ領域８は、基板２から遠ざかるにつれて（基板２上のバッファ領域３の厚みが増す方向に）単層構造バッファ領域８を構成する材料の格子定数を徐々に第１の層６から第２の層７に近づけるようにしても良い。例えば、単層構造バッファ領域８がＡｌＧａＮから成る場合、基板２から遠ざかるにつれて、Ａｌの含有率を徐々に小さくなるように形成しても良い。この場合、単層構造バッファ領域８を配置したことによる応力の緩和をより緩やかに実現して、半導体ウェーハ１をより厚膜化することができる。
更に、単層構造バッファ領域８に生じる応力によるピエゾ分極を抑制し、単層構造バッファ領域８に生じる横方向の電流成分を抑制することで、バッファ領域３内の寄生容量を低減することができる。
単層構造バッファ領域８の上に配置された第２の多層構造バッファ領域５´は第１の多層構造バッファ領域５と同様にサブ多層構造バッファ領域６の積層体から成る。第２の多層構造バッファ領域５´は第１の層６と第２の層７とのペア数が第１の多層構造バッファ領域５と異なる点、及びその厚みＴａ´が第１の多層構造バッファ領域５と異なる点を除いて、第１の多層構造バッファ領域５と同様に構成されている。
なお、第２の多層構造バッファ領域５´の平均的に見たＡｌの含有割合が単層構造バッファ領域８よりも大きい条件、及び第２の多層構造バッファ領域５´の平均的に見た格子定数が単層構造バッファ領域８よりも小さい条件を満足する範囲で、第２の多層構造バッファ領域５´の中の第１の層６と第２の層７とのいずれか一方又は両方を構成する材料を変形することができる。また、第２の多層構造バッファ領域５´は第１の層６と第２の層７とのペア数を第１の多層構造バッファ領域５と同一にすることもできる。
図１の実施例１に従う主半導体領域４は、ＨＥＭＴを形成するために不純物非ドープのＧａＮから成る電子走行層４１と、不純物非ドープのＡｌ0.2Ｇａ0.8Ｎから成る電子供給層４２とを有している。なお、電子供給層４２にｎ型不純物をドープすることもできる。
バッファ領域３の上に配置された電子走行層４１はチャネル層とも呼ぶことができるものであり、例えば、１８００ｎｍの厚みを有する。電子走行層４１の上に配置された電子供給層４２は電子走行層４１とのヘテロ接合に基づくピエゾ分極によって電子走行層４１に周知の２次元キャリアガス層（２次元電子ガス層）をさせるものであって、例えば３０ｎｍの厚みを有する。
Ａｌを含む電子供給層４２はＡｌを含まない電子走行層４１に比べて極めて薄い。従って、主半導体領域４における平均的に見たＡｌの割合は電子走行層４１におけるＡｌの割合とほぼ同一になり、第１及び第２の多層構造バッファ領域５、５´よりも小さい。主半導体領域４における平均的に見た格子定数は、電子走行層４１における格子定数とほぼ同一になり、第１及び第２の多層構造バッファ領域５、５´よりも大きく且つ基板２よりも小さい。
主半導体領域４の大部分を占める電子走行層４１の結晶軸ａ及びｃにおける格子定数は例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍであり、第１の層６の格子定数よりも大きい。
主半導体領域４の中で最も厚い電子走行層４１の線膨張係数、及び次に厚い電子供給層４２の線膨張係数、及び主半導体領域４の巨視的に見た線膨張係数のいずれも、基板２の線膨張係数及び第１の層６の線膨張係数よりは大きい。従って、基板２を考慮しない場合、即ち基板２を無視して、主半導体領域４の応力を観察すれば、巨視的に見て主半導体領域４に単層構造バッファ領域８と同様に圧縮応力を生じる。
図３は、図１〜図２に示した半導体ウエーハ１を使用して製作したＨＥＭＴを示す。説明を簡略化するために図３において図１と実質的に同一の部分に同一の符号を付し、その説明を省略する。第１の電極としてのソース電極９１及び第２の電極としてのドレイン電極９２は電子供給層４２にオーミック（低抵抗）接触し、制御電極としてのゲート電極９３は電子供給層４２にショットキー接触している。なお、ソース電極９１及びドレイン電極９２と電子供給層４２との間にｎ型不純物濃度の高いコンタクト層を設けることができる。また、ゲート電極９２はＭＩＳ構造としても良い。ＨＥＭＴの動作の安定化を図るために基板２の下面に補助電極９４が設けられ、これが導体９５によってソース電極９１に接続されている。従って、図３のＨＥＭＴにおいてドレイン電極９２と基板２の下面に設けられた補助電極９４との間の耐圧が重要になる。基板２はシリコン半導体であるので、ここに耐圧をさほど期待できない。そこで、この実施例では耐圧向上のためにバッファ領域３及び主半導体領域４が比較的厚く形成されている。
次に、図１の半導体ウエーハ１の製造方法の一例を説明する。
まず、ミラー指数で示す結晶の面方位において（１１１）面とされた主面を有し、シリコン基板２を用意する。
次に、基板２を周知のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）即ち有機金属気相成長装置の反応室に投入し、基板２の表面の酸化膜を取り除いた後、反応室にＴＭＡ（トリメチルアルミニウム）、及びアンモニアを流して、シリコン基板２の上にＡｌＮ（窒化アルミニウム）から成る第１の層６をエピタキシャル成長させる。その後、ＴＭＡの供給を止め、アンモニアの供給は継続し、これと共にＴＭＧ（トリメチルガリウム）を流してＧａＮから成る第２の層７をエピタキシャル成長させる。第１及び第２の層６，７の形成工程を所望回数繰返して第１の多層構造バッファ領域５を得る。
次に、反応室にアンモニアと第１の層６の形成時よりも少ないＴＭＡ（トリメチルアルミニウム）を第１の層６の形成時よりも長く流して第１の層６及び第２の層７よりも厚いＡｌＧａＮから成る単層構造バッファ領域８をエピタキシャル成長させる。
次に、第１の多層構造バッファ領域５と同一の方法で第２の多層構造バッファ領域５´を形成し、バッファ領域３を完成させる。
しかる後、周知のエピタキシャル成長法で主半導体領域４を形成する。これによって半導体ウエーハが完成する。さらに半導体ウエーハ１を使用してＨＥＭＴを製作する場合、第１の電極として例えばチタン（Ti）／金（Au）からなるソース電極９１及び第２の電極として例えばチタン（Ti）／金（Au）からなるドレイン電極９２を主半導体領域４上に蒸着し、ソース電極９１とドレイン電極９２間の電子供給層４２上にショットキー接触するゲート電極９３を形成して完成する。
図４は、基板２を考慮しない場合（基板２を無視した場合）における、半導体ウエーハ１の各領域５、８、５´、４に生じる応力（歪力）を概略的に示す。第１及び第２の多層構造バッファ領域５、５´は図２に示したように複数の第１の層６と第２の層７を含むが、平均的に見てＡｌの割合が単層構造バッファ領域８よりも大きく、平均的に見て格子定数が単層構造バッファ領域８よりも小さいので、図５で外向きの矢印で示すように引張応力を生じる。これに対して、平均的に見て格子定数が第１及び第２の多層構造バッファ領域５、５´よりも大きい単層構造バッファ領域８及び主半導体領域４には図５で内側に向いている矢印で示すように圧縮応力を生じる。各領域４、５、５´、８の応力を調整すれば引張応力と圧縮応力との相殺が生じ、半導体ウエーハ１の反りを低減することができる。なお、単層構造バッファ領域８は、第1の層６を構成する格子定数と第2の層７を構成する格子定数との間の格子定数からなる材料（例えば、ＡｌＧａＮ）で形成されているため、単層構造バッファ領域８をＧａＮで形成する場合に比べてその応力は小さく、更に、バッファ領域３の応力緩和効果をゆるやかにすることができる。
また、基板２を考慮する場合（基板２を無視しない場合）には、基板２がバッファ領域３及び主半導体領域４に及ぼす影響を考慮する必要があり、必ずしも図５のようにはならないが、実施例１の半導体ウエーハ１の各領域５、８、５´、４に生じる応力（歪力）を緩和し、半導体ウェーハ１の膜厚を厚くすることができる。
上述から明らかなように実施例１は次の効果を有する。
（１）第１の層６を構成する材料の格子定数と第２の層７の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域８を配置することによって、単層構造バッファ領域８に生じる応力を抑制し、これにより単層構造バッファ領域８内のピエゾ分極を抑制して、単層構造バッファ領域８の横方向の電流成分を抑制することで、バッファ領域３内の寄生容量を低減することができる。従って、本発明の半導体ウエーハ１を用いてスイッチング素子を形成すれば、スイッチング速度の向上を図ることができる。
更に、第１の層６及び第２の層７よりも厚く形成される単層構造バッファ領域８にＧａＮよりも高抵抗なＡｌＧａＮを用いているので、単層構造バッファ領域８の横方向の電流成分をより抑制し、バッファ領域３内の寄生容量を低減することができる。
（２）第１の層６を構成する材料の格子定数と第２の層７を構成する格子定数の間の格子定数の材料からなる単層構造バッファ領域８を第1の多層構造バッファ領域５と第２の多層構造バッファ領域５´との間に配置することによって、バッファ領域３全体の応力の緩和を緩やかに実現して、半導体ウェーハ１を厚くすることができる。従って、半導体ウェーハ１の縦方向の耐圧を向上することができる。
更に、第２の層７及び単層構造バッファ領域８に生じる応力を低減することもでき、これにより単層構造バッファ領域８内のピエゾ分極を抑制して、単層構造バッファ領域８の横方向の電流成分を抑制することで、バッファ領域３内の寄生容量を低減することができる。従って、本発明の半導体ウエーハ１を用いてスイッチング素子を形成すれば、スイッチング速度の向上を図ることができる。
（３）単層構造バッファ層８に第１の層６を構成する材料の格子定数と第２の層７を構成する材料の格子定数との間の格子定数を有する材料を用いることにより、半導体ウェーハ１の反りが改善されるのみでなく、バッファ領域３及び主半導体領域４を厚くすることができる。これにより、半導体ウェーハ１の厚み方向の耐圧を向上させることが可能になる。
（４）単層構造バッファ層８を設けることにより、主半導体領域４に加わる圧縮応力を低減でき、主半導体領域４におけるクラックを低減できる。
（５）第２の層７の組成又は厚みの少なくとも何れかを調整することで、第１及び第２の多層構造バッファ領域５、５´における応力の調整を細かく行うことができる。また、第２の層７にアルミニウムを含有させることで、第２の層７の抵抗値を高め、バッファ領域３内の寄生容量を低減することができる。
（６）第１及び第２の多層構造バッファ領域５、５´のそれぞれが比較的薄い第１及び第２の層６，７を交互に積層した構造であるので、ただ１つの層で構成されたバッファ領域に比べてクラックを抑制でき、且つバッファ領域３を厚く形成することができる。
次に、図５を参照して実施例２の半導体ウエーハ１ａを説明する。但し、図５において図２と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図５の半導体ウエーハ１ａは、図２の第２の多層構造バッファ領域５´と主半導体領域４との間に第２の単層構造バッファ領域８´と第３の多層構造バッファ領域５″を付加し、その他は図２と同一に構成したものである。図５の変形されたバッファ領域３ａに含まれる追加された第２の単層構造バッファ領域８´は第２及び第３の多層構造バッファ領域５´、５″の相互間に配置され、単層構造バッファ領域（第１の単層構造バッファ領域）８と同一材料で形成され且つ単層構造バッファ領域８の厚みＴｂと実質的に同一の厚みＴｂ´を有する。しかし、２つの単層構造バッファ領域８、８´の厚みに差を付けることができる。また、２つの単層構造バッファ領域８、８´の材料に差を付けることができる。例えば、単層構造バッファ領域８を構成する材料のアルミニウムの含有割合に比べて第２の単層構造バッファ領域８´のアルミニウムの含有割合（第４の割合）を小さくすることによって、応力の緩和をより緩やかに実現することが可能となり、バッファ領域３ａの厚膜化をより容易に行うことができる。
図５の第２の多層構造バッファ領域５´における第１の層６と第１の第２の層７とのペア数は図２よりも１つ多い３であり、第３の多層構造バッファ領域５″における第１の層６と第２の層７とのペア数は２である。従って、第１、第２及び第３の多層構造バッファ領域５、５´、５″における第１の層６と第２の層７とのペア数は基板２から離れるに従って少なくなっている。
第３の多層構造バッファ領域５″は、第１及び第２の多層構造バッファ領域５、５´と実質的に同一に形成され、且つ第１及び第２の多層構造バッファ領域５、５´よりも薄い厚みＴａ″を有する。しかし、第１、第２及び第３の多層構造バッファ領域５、５´、５″の厚みを互いに同一にすることができる。また、第１、第２及び第３の多層構造バッファ領域５、５´、５″を構成する第１の層６と第２の層７とのペアの数を同一にすることもできる。また、第１、第２及び第３の多層構造バッファ領域５、５´、５″を構成する複数のサブ多層構造バッファ領域６を互いに同一の材料で形成しないで本発明の効果を得ることができる範囲内で異なる材料で形成することができる。また、第１、第２及び第３の多層構造バッファ領域５、５´、５″を構成する複数の第２の層７を互いに同一の材料又は厚みに形成しないで本発明の効果を得ることができる範囲内で異なる材料又は厚みとすることができる。
また、図７の第３の多層構造バッファ領域５″の上に、更に、第２の単層構造バッファ領域８´と第３の多層構造バッファ領域５″と同様なものを一回又は複数回繰り返して設けることができる。
ここで、多層構造バッファ領域に挟まれる単層構造バッファ領域が複数あり、複数の単層構造バッファ領域は基板２から離れるに従って第２の層７の格子定数に近づくことが望ましい。例えば、図７は、横軸に基板２の上面を基準として、バッファ領域３ａの各層（６、７、８、８´）におけるＡｌの構成割合を示す図６のように、単層構造バッファ領域８を構成する材料のＡｌの含有割合は、第２の単層構造バッファ領域８´を構成する材料のＡｌの含有割合を構成する材料のＡｌの含有率よりも高く形成することにより、バッファ領域３ａにおける応力の緩和が緩やかとなり、半導体ウェーハ１の厚膜化を実現することができる。
また、図７は、横軸に基板２の上面を基準としてそこから各層の厚みをとった時、バッファ領域３ａの各層（６、７、８、８´）におけるＡｌの構成割合を示す。単層構造バッファ領域は基板２から離れるに従って（厚み方向に）第２の層７の格子定数に近づくことが望ましい。例えば、図７で示すように、第１の単層構造バッファ領域８及び第２の単層構造バッファ領域８´はそれぞれ厚み方向に向かって徐々にＡｌの含有率を下げることによって、バッファ領域３ａにおける応力の緩和が緩やかとなり、半導体ウェーハ１の厚膜化を実現することができる。
また、図７で示すように、多層構造バッファ領域に挟まれる単層構造バッファ領域が複数ある場合、単層構造バッファ領域は基板２から離れるに従って第２の層７の格子定数に近づくようにし、更に、各単層構造バッファ領域において基板２から離れるに従って（半導体ウェーハ１の厚み方向に）第２の層７の格子定数に近づくことが更に望ましい。
次に、図８を参照して実施例３の半導体ウエーハ１ｂを説明する。但し、図８において図５の実施例２と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図８の半導体ウエーハ１ｂは、図５の基板２とバッファ領域３a（または第１の多層構造バッファ領域５）との間に第１の層６よりも厚く形成された第３の層９と、第３の層９の上に第３の単層構造バッファ領域８´´を配置している点が異なる。なお、実施例１及び２の半導体ウェーハ１において、基板２と第１の多層構造バッファ領域５との間に第１の層６よりも厚く形成された第３の層９と、第３の層９の上に第３の単層構造バッファ領域８´´を配置しても良い。
第３の層９は基板２を構成する材料の格子定数よりも小さく且つ第２の層７よりも比較的絶縁性の高い材料であり、例えば、アルミニウムの含有割合が第１の割合の窒化物半導体からなり、
化学式 ＡｌmＭnＧａ1-m-nＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記m及びnは、 ０＜m≦１、
０≦n＜１、
m＋n≦１
を満足する数値、
で示される窒化半導体材料からなり、
第３の単層構造バッファ領域８´´は、第１の層６を構成する材料の格子定数と第２の層７を構成する材料の格子定数との間の格子定数を有し、例えば、アルミニウムの含有割合が第１の割合と第２の割合の間の第５の割合の窒化物半導体からなり、例えば、
化学式 ＡｌcＭdＧａ1-c-d
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なく
とも１種の元素、
前記c及びdは、 ０＜c＜１、
０≦d＜１、
c＋d≦１
ａ＜c＜ｘ
を満足させる数値、
で構成しても良い。ここで、第３の層９は例えばＡｌＮで構成され、第３の単層構造バッファ領域８´´は、例えばＡｌＧａＮで構成される。また、第３の単層構造バッファ領域８´´を構成する材料のＡｌの含有率（第５の割合）は、単層構造バッファ領域８を構成する材料のＡｌの含有率（第３の割合）及び第２の単層構造バッファ領域８´を構成する材料のＡｌの含有率（第４の割合）よりも高く形成されていることが望ましい。
本発明は上述の実施例１〜３に限定されるものでなく、例えば次変形が可能なものである。
（１）主半導体領域４を、ＨＥＭＴ以外のＭＥＳＦＥＴ，ＳＢＤ，ＬＥＤ等の別の半導体素子を構成するための半導体領域に変形することができる。
（２）主半導体領域４でＨＥＭＴを形成する場合に、電子供給層４２に例えばｎ型不純物を添加することができる。
また電子供給層４２の上にキャップ層又はコンタクト層等の補助半導体層を形成することができる。
（３）バッファ領域３，３ａ、及び主半導体領域４を窒化物半導体以外の化合物半導体で形成することができる。
（４）バッファ領域３，３ａにおいて複数の層（６、７、８、８´、８´´、９）の格子定数に差をつけるために、第１の層６、第３の層９、及び単層構造バッファ領域８、８´、８´´にＡｌを含め、第２の層７にはＡｌを含めないか、又はＡｌの割合を第１の層６及び単層構造バッファ領域８、８´、８´´よりも少なくしたが、格子定数に差をつけることができる別の半導体材料（例えば、Ｂ又はＩｎを含む材料）でバッファ領域３，３ａの各層を形成することができる。
（５）第２の層７はＧａＮで構成される材料で示してきたが、第１の割合よりも小さいＡｌ含有率を有するＡｌＧａＮで構成される材料としても良い。このように構成することによって、第２の層７を高抵抗化すること、更に、バッファ領域３、３ａに生じる応力をなだらかに緩和することが可能であり、バッファ領域３、３ａにおける寄生容量をより低減することができる。
１，１ａ 半導体ウエーハ
２ シリコン基板
３、３ａ バッファ領域
４ 主半導体領域
５，５´、５″ 第１、第２及び第３の多層構造バッファ領域
６ 第１の層
７ 第２の層
８，８´，８´ 単層構造バッファ領域

Claims (4)

  1. 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウェーハであって、前記バッファ領域は、第１の層と第2の層とが交互に複数配置された複数の多層構造バッファ領域と、該複数の多層構造バッファ領域の上に配置された単層構造バッファ領域とが交互に配置された構造を含み、前記第1の層は、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、前記第2の層は、前記基板を構成する材料の格子定数と前記第１の層の格子定数との間の格子定数を有する化合物半導体から成り、前記単層構造バッファ領域は、前記第1および第2の層よりも厚く形成され、且つ前記第1の層を構成する材料の格子定数と前期第2の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする半導体ウェーハにおいて、前記複数配置されている単層構造バッファ領域は互いに異なる格子定数を有し、前記基板側に配置された前記単層構造バッファ領域に比べて前記主半導体領域側に配置された前記単層構造バッファ領域は、第2の層の格子定数に近い組成になっていることを特徴とする半導体ウェーハ。
  2. 前記単層構造バッファ領域は、前記単層構造バッファ領域の領域内において、前記基板側に比べて前記主半導体領域側に向かって徐々に第2の層の格子定数に近い組成となっている請求項１を満足する半導体ウェーハ。
  3. 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域の上に形成された電極とを備える半導体素子であって、前記バッファ領域は、第１の層と第2の層とが交互に複数配置された複数の多層構造バッファ領域と、該複数の多層構造バッファ領域の上に配置された単層構造バッファ領域が交互に配置された構造を含み、前記第1の層は、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、前記第2の層は、前記基板を構成する材料の格子定数と前記第1の層の格子定数との間の格子定数を有する化合物半導体から成り、前記単層構造バッファ領域は、前記第１および第2の層よりも厚く形成され、且つ前記第1の層を構成する材料の格子定数と前記第2の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする半導体素子において、前記複数配置されている単層構造バッファ領域は互いに異なる格子定数を有し、前記基板側に配置された前記単層構造バッファ領域に比べて前記主半導体領域側に配置された前記単層構造バッファ領域は、第2の層の格子定数に近い組成になっていることを特徴とする半導体素子。
  4. 前記単層構造バッファ領域は、前記単層構造バッファ領域の層内における前記基板側に比べて前記主半導体領域側に向かって徐々に第2の層の格子定数に近い組成になっている、請求項3の半導体素子。






JP2009069149A 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法 Active JP5477685B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009069149A JP5477685B2 (ja) 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法
US12/721,788 US8264001B2 (en) 2009-03-19 2010-03-11 Semiconductor wafer having multi-layered buffer region formed from compound semiconductor materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069149A JP5477685B2 (ja) 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010225703A JP2010225703A (ja) 2010-10-07
JP5477685B2 true JP5477685B2 (ja) 2014-04-23

Family

ID=42736751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069149A Active JP5477685B2 (ja) 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法

Country Status (2)

Country Link
US (1) US8264001B2 (ja)
JP (1) JP5477685B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859653A (zh) * 2010-04-28 2013-01-02 日本碍子株式会社 外延基板以及外延基板的制造方法
CN102870195A (zh) * 2010-04-28 2013-01-09 日本碍子株式会社 外延基板以及外延基板的制造方法
JP5660373B2 (ja) * 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP2012146908A (ja) * 2011-01-14 2012-08-02 Sanken Electric Co Ltd 半導体ウェハ及び半導体装置
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
JP5917849B2 (ja) * 2011-07-29 2016-05-18 住友化学株式会社 半導体基板および電子デバイス
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
TW201401552A (zh) * 2012-06-19 2014-01-01 High Power Optoelectronics Inc 發光二極體的熱應力釋放結構
US8552457B1 (en) * 2012-08-07 2013-10-08 High Power Opto. Inc. Thermal stress releasing structure of a light-emitting diode
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US9136430B2 (en) 2012-08-09 2015-09-15 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
JP5649761B1 (ja) * 2013-03-28 2015-01-07 パナソニック株式会社 熱発電素子および熱発電素子の製造方法
JP6029538B2 (ja) * 2013-05-31 2016-11-24 サンケン電気株式会社 半導体装置
KR102111459B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102111458B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP6265328B2 (ja) * 2013-07-29 2018-01-24 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
JP2015029150A (ja) * 2014-10-29 2015-02-12 株式会社東芝 半導体発光素子
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6180401B2 (ja) * 2014-11-25 2017-08-16 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
KR102416010B1 (ko) * 2015-03-31 2022-07-05 서울바이오시스 주식회사 자외선 발광 소자
CN105405934B (zh) * 2015-11-03 2017-11-17 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法
CN105514239B (zh) * 2016-02-23 2018-12-04 安徽三安光电有限公司 一种发光二极管
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP6512669B2 (ja) * 2017-10-19 2019-05-15 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
WO2019104232A1 (en) * 2017-11-22 2019-05-31 Iqe Plc A strain-balanced semiconductor structure
JP6437083B2 (ja) * 2017-12-06 2018-12-12 アルパッド株式会社 半導体ウェーハ及び半導体素子
US11705489B2 (en) * 2018-01-15 2023-07-18 Globalwafers Co., Ltd. Buffer layer structure to improve GaN semiconductors
WO2019240894A1 (en) * 2018-06-14 2019-12-19 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
GB202009043D0 (en) * 2020-06-15 2020-07-29 Univ Of Lancaster Semiconductor structures
JP2023019611A (ja) 2021-07-29 2023-02-09 信越半導体株式会社 半導体デバイス用基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
TW577183B (en) * 2002-12-13 2004-02-21 Vtera Technology Inc High lattice matched light emitting device
JP4458223B2 (ja) * 2003-01-30 2010-04-28 信越半導体株式会社 化合物半導体素子及びその製造方法
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
US7321132B2 (en) * 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures

Also Published As

Publication number Publication date
JP2010225703A (ja) 2010-10-07
US8264001B2 (en) 2012-09-11
US20100237387A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
JP5477685B2 (ja) 半導体ウェーハ及び半導体素子及びその製造方法
JP5309451B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
US10269903B2 (en) Semiconductor structure having graded transition bodies
JP5708187B2 (ja) 半導体装置
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP4381380B2 (ja) 半導体装置及びその製造方法
JP5781292B2 (ja) 窒化物半導体素子および窒化物半導体パッケージ
JP4449467B2 (ja) 半導体装置
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
JP2010232293A (ja) 半導体装置
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP5660373B2 (ja) 半導体ウエーハ及び半導体素子
JP2007221001A (ja) 半導体素子
US20130307024A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2011049488A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2012109344A (ja) 窒化物半導体素子および窒化物半導体パッケージ
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
CN112820773B (zh) 一种高电子迁移率晶体管
US11508818B2 (en) Semiconductor device with strain relaxed layer
WO2012014675A1 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP5223202B2 (ja) 半導体基板及び半導体装置
JP2008098298A (ja) 化合物半導体デバイス
KR20220014596A (ko) 질소면 질화물 반도체 소자 및 그 제조방법
JP2019067786A (ja) 高出力素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140130

R150 Certificate of patent or registration of utility model

Ref document number: 5477685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250