JP5309451B2 - 半導体ウエーハ及び半導体素子及び製造方法 - Google Patents
半導体ウエーハ及び半導体素子及び製造方法 Download PDFInfo
- Publication number
- JP5309451B2 JP5309451B2 JP2007038264A JP2007038264A JP5309451B2 JP 5309451 B2 JP5309451 B2 JP 5309451B2 JP 2007038264 A JP2007038264 A JP 2007038264A JP 2007038264 A JP2007038264 A JP 2007038264A JP 5309451 B2 JP5309451 B2 JP 5309451B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer region
- layer
- structure buffer
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 303
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 272
- 239000002356 single layer Substances 0.000 claims abstract description 201
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 150000004767 nitrides Chemical class 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 150000001875 compounds Chemical class 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 12
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910002601 GaN Inorganic materials 0.000 description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 31
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Description
半導体ウエーハの反りの問題は、シリコン基板の上に窒化物半導体を形成する場合に限らず、シリコン以外の基板の上に窒化物半導体又は窒化物半導体以外の化合物半導体を形成する場合においても生じる。
上記の問題を解決する方法として、AlN層(第1の層)とGaN層(第2の層)とから成る単位積層体の複数から成る多層構造バッファ領域を複数個設け、多層構造バッファ領域の相互間に多層構造バッファ領域のGaN層(第2の層)よりも厚いGaN層から成る単層構造バッファ領域を配置した構成のバッファ領域が特開2005-158846号公報(特許文献2)に開示されている。この方法によれば、単層構造バッファ領域の働きによる半導体ウエーハの反りが改善される。しかし、バッファ領域及びこの上の素子用の主半導体領域を厚く形成すると、基板とバッファ領域と主半導体領域との歪応力のバランスが崩れ、反りを良好に緩和することが困難であった。
シリコン基板の上に窒化物半導体を形成する別の方法として、AlGaN層とGaN層とを繰り返し積層した構成をそれぞれ有する第1及び第2の超格子層とこれ等の間に配置したGaN層とから成るバッファ領域をシリコン基板の上に設け、このバッファ領域の上に主半導体領域のためのGaN層を設ける方法が非特許文献1に開示されている。また、非特許文献2には特許文献3のAlGaN層とGaN層とから成る超格子層の代わりにAlN層とGaN層とから成る超格子層を設けることが開示されている。
非特許文献1及び2の方法を採用すると、主半導体領域のためのGaN層のクラック及び結晶性が改善される。しかし、特許文献2の方法と同様に半導体ウエーハを厚く形成すると反りの問題が発生する。
本発明は、基板(2)と、前記基板(2)の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域(3又は3a)と、前記バッファ領域(3又は3a)の上に配置され且つ化合物半導体で形成された主半導体領域(4)とを有する半導体ウエーハであって、
前記バッファ領域は、サブ多層構造バッファ領域(6)と第1の単層構造バッファ領域(7)との交互積層体からそれぞれ成る複数の多層構造バッファ領域(5,5′、又は5,5′、5″)と、該複数の多層構造バッファ領域(5,5′、又は5,5′、5″)の相互間に配置された第2の単層構造バッファ領域(8、又は8、8′)とから成り、
前記サブ多層構造バッファ領域(6)は第1及び第2の層(61、62)の交互積層体であり、
前記第1の層(61)は前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
前記第2の層(62)は前記第1の層(61)の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ第1の厚みを有し、
前記第1の単層構造バッファ領域(7)は前記第1の層(61)の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第2の層(62)の前記第1の厚みよりも大きい第2の厚みを有し、
前記第2の単層構造バッファ領域(8、又は8、8′)は、前記第1の層(61)の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第1の単層構造バッファ領域(7)の前記第2の厚みよりも大きい第3の厚みを有していることを特徴とする半導体ウエーハに係わるものである。
また、請求項3に示すように、前記基板(2)はシリコン、シリコン化合物、及びサファイアから選択された1つからなることが望ましい。
また、請求項4に示すように、前記第1の層(61)はアルミニウムを第1の割合で含む窒化物半導体から成り、前記第2の層(62)は、アルミニウムの含有割合が前記第1の割合よりも小さい第2の割合(ゼロを含む)である窒化物半導体から成り、前記第1の単層構造バッファ領域(7)は、アルミニウムの含有割合が前記第1の割合よりも小さい第3の割合(ゼロを含む)である窒化物半導体から成り、前記第2の単層構造バッファ領域(8、又は8、8′)は、アルミニウムの含有割合が前記第1の割合よりも小さい第4の割合(ゼロを含む)である窒化物半導体から成り、前記主半導体領域(4)は少なくとも1つの窒化物半導体層から成り、前記主半導体領域(4)の平均値に見たアルミニウムの含有割合は前記第1の割合よりも小さい第5の割合(ゼロを含む)であることが望ましい。
また、請求項5に示すように、前記主半導体領域(4)は複数の化合物半導体層から成り、前記主半導体領域(4)の前記複数の化合物半導体層の内で最も厚い層の格子定数は前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の値を有することが望ましい。
また、請求項6に示すように、前記主半導体領域(4)の前記複数の化合物半導体層の内で最も厚い層は、アルミニウムの含有割合が前記第1の割合よりも小さい第5の割合(ゼロを含む)の窒化物半導体から成ることが望ましい。
また、請求項7に示すように、前記第1の単層構造バッファ領域と前記第2の単層構造バッファ領域とは、互いに同一の窒化物半導体で形成されていることが望ましい。
また、請求項8に示すように、前記第1の単層構造バッファ領域と前記第2の単層構造バッファ領域と前記第2の層とは互いに同一の窒化物半導体で形成されていることが望ましい。
また、請求項9に示すように、前記サブ多層構造バッファ領域は20〜400nmの厚さを有し、前記第1の単層構造バッファ領域は20〜400nmの厚さを有し、前記第2の単層構造バッファ領域は100〜2000nmの厚さを有していることが望ましい。
また、請求項10に示すように、更に、前記基板(2)と前記バッファ領域との間に前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体(例えばAlN)から成る付加半導体層を設けることができる。
また、請求項11に示すように、基板(2)と、前記基板(2)の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域(3又は3a)と、前記バッファ領域(3又は3a)の上に配置され且つ化合物半導体で形成された主半導体領域(4)と、前記主半導体領域(4)上に配置された少なくとも第1及び第2の主電極と、前記主半導体領域(4)上に配置され且つ前記第1及び第2の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第1又は第2の主電極に電気的にされている補助電極とを備えた半導体素子において、
前記バッファ領域は、サブ多層構造バッファ領域(6)と第1の単層構造バッファ領域(7)との交互積層体からそれぞれ成る複数の多層構造バッファ領域(5,5′、又は5,5′、5″)と、該複数の多層構造バッファ領域(5,5′、又は5,5′、5″)のそれぞれの相互間に配置された第2の単層構造バッファ領域(8、又は8、8′)とから成り、
前記サブ多層構造バッファ領域(6)は第1及び第2の層(61、62)の交互積層体であり、
前記第1の層(61)は前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
前記第2の層(62)は前記第1の層(61)の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ第1の厚みを有し、
前記第1の単層構造バッファ領域(7)は前記第1の層(61)の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第2の層(62)の前記第1の厚みよりも大きい第2の厚みを有し、
前記第2の単層構造バッファ領域(8、又は8、8′)は、前記第1の層(61)の格子定数よりも大きい格子定数を有する化合物半導体から成り且つ前記第1の単層構造バッファ領域(7)の前記第2の厚みよりも大きい第3の厚みを有していることが望ましい。
また、請求項12に示すように、基板(2)の一方の主面上に、化合物半導体から成るバッファ領域(3又は3a)と、前記バッファ領域(3又は3a)の上に配置され且つ化合物半導体で形成された主半導体領域(4)とを有する半導体ウエーハを製造する方法において、前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第1の層(61)と前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ第1の厚みを有している第2の層(62)との交互積層体から成るサブ多層構造バッファ領域(6)を前記基板(2)の一方の主面上に形成する第1の工程と、
前記サブ多層構造バッファ領域(6)の上に、前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第2の層(62)の前記第1の厚みよりも大きい第2の厚みを有している第1の単層構造バッファ領域(7)を形成する第2の工程と、
前記第1及び第2の工程と同一の方法で、前記サブ多層構造バッファ領域(6)及び前記第1の単層構造バッファ領域(7)と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び別の単層構造バッファ領域を所望回数繰り返して形成して第1の多層構造バッファ領域(5)を得る第3の工程と、
前記第1の多層構造バッファ領域(5)の上に、前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の単層構造バッファ領域(7)の前記第2の厚みよりも大きい第3の厚みを有している第2の単層構造バッファ領域(8)を形成する第4の工程と、
前記第2の単層構造バッファ領域(8)の上に、前記第1及び第2の工程と同一の方法で、前記サブ多層構造バッファ領域(6)及び前記第1の単層構造バッファ領域(7)と実質的に同一の構成を有する更に別のサブ多層構造バッファ領域及び更に別の単層構造バッファ領域を所望回数繰り返して形成して第2の多層構造バッファ領域(5′)を形成する第5の工程と、
前記第2の多層構造バッファ領域(5′)の上に化合物半導体から成る主半導体領域(4)を形成する第6の工程と
を有していることが望ましい。
また、請求項13に示すように、前記第1の工程の前に、前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体(例えばAlN)から成る付加半導体層を形成する工程を設け、前記サブ多層構造バッファ領域(6)を前記付加半導体層の上に形成することができる。
(1)第1の単層構造バッファ層(7)を設ける他に、第1の単層構造バッファ層7よりも厚い第2の単層構造バッファ層(8又は8、8´)を設けることにより、バッファ領域(3又は3a)及び主半導体領域(4又は4a)が比較的厚く且つ反りが無い又は小さい半導体ウエーハを提供することが可能になる。これにより、半導体ウエーハの厚み方向の耐圧を向上させることが可能になる。
(2)第2の単層構造バッファ層(8又は8、8´)を設けることにより、主半導体領域(4又は4a)に加わる圧縮応力を低減でき、主半導体領域(4又は4a)におけるクラックを低減できる。
(3)第2の単層構造バッファ層(8又は8、8´)を設けることにより、主半導体領域(4又は4a)の厚みの変化に対する反り変化を小さくすることができる。この結果、主半導体領域(4又は4a)の厚みが目標値からずれた場合であっても、反りの変化が小さい。従って、反りが小さい又は無い半導体ウエーハの製造が容易になる。
(4)多層構造バッファ層(5、5´又は5、5´、5´´)の中に第2の単層構造バッファ層(8又は8、8´)よりも薄い第1の単層構造バッファ層(7)を設けるので、多層構造バッファ領域(5、5´又は5、5´、5´´)における応力の調整を細かく行うことができる。
(5)複数のサブ多層構造バッファ領域(6)のそれぞれが比較的薄い第1及び第2の層(61,62)を交互に積層した構造であるので、ただ1つの層で構成されたバッファ領域に比べてクラックを抑制でき、且つバッファ領域を厚く形成することができる。
(6)多層構造バッファ領域(5、5´又は5、5´、5´´)におけるサブ多層構造バッファ領域(6)は、比較的格子定数の小さい第1の層(61)を有しているので巨視的に見て引張応力(伸張性歪力)を発生する。また、サブ多層構造バッファ領域(6)の相互間に配置された第1の単層構造バッファ領域(7)は、第1の層(61)よりも大きい格子定数を有しているので、圧縮応力(圧縮性歪力)を発生する。従って、サブ多層構造バッファ領域(6)の引張応力を第1の単層構造バッファ領域(7)の圧縮応力である程度打ち消すことができ、多層構造バッファ領域(5、5´又は5、5´、5´´)の引張応力を低減することができ、第1及び第2の多層構造バッファ領域(5、5´又は5、5´、5´´)を比較的厚く形成することができる。
図2において、第1の多層構造バッファ領域5の厚みTaは第2の多層構造バッファ領域5′の厚みTa′よりも大きい。しかし、上記ペア数の変更に応じて厚みTa、Ta′を同一又は任意に調整することもできる。
サブ多層構造バッファ領域6の厚みTdは20〜400nmであることが望ましい。
化学式 AlxMyGa1-x-yN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される窒化半導体材料から成る。即ち、第1の層61は、例えばAlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された窒化半導体材料から成る。なお、第1の層61に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。第1の層61の厚さTfは1〜20nmであることが望ましい。第1の層61の厚さTfが1nmよりの薄い場合、及び20nmよりの厚い場合には、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。本実施例では第1の層61がAlNから成り、この厚さTfは5nmに設定されている。
図3では全部の第1の層61が同一の材料(AlN)で形成されているが、複数の第1の層61を互いに異なる材料で形成することができる。また、図3では全部の第1の層61が同一の厚みに形成されているが、複数の第1の層61を互いに異なる厚みに形成することもできる。第1の層61の結晶軸a及びcの格子定数はシリコンから成る基板2の格子定数よりも小さい値(例えばa軸で0.311nm、c軸で0.498nm)である。また、第1の層61の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.64×10-6/K)である。
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化半導体材料から成る。即ち、第2の層62は、例えばGaN(窒化ガリウム)、InGaN(窒化ガリウム インジウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された窒化半導体材料から成る。なお、第2の層62に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。第2の層62の厚みTgは1〜20nmであることが望ましい。第2の層62の厚みTgが1よりも薄い場合、及び20nmよりも厚い場合、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。本実施例では第2の層62がGaNから成り、この厚さTgは3.5nmに設定されている。
なお、図3では全部の第2の層62が同一の材料(GaN)で形成されているが、複数の第2の層62を互いに異なる材料で形成することができる。また、図3では全部の第2の層62が同一の厚みに形成されているが、複数の第2の層62を互いに異なる厚みに形成することができる。第2の層62は、アルミニウムを必須成分としておらず、アルミニウムを含まなくとも良い。従って、第2の層62におけるアルミニウムの第2の割合はゼロを含む所定値である。第2の層62の結晶軸a及びcの格子定数は第1の層61の格子定数よりも大きく且つ基板2の格子定数よりも小さい値(例えばa軸で0.318nm、c軸で0.518nm)である。また、第2の層61の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.59×10-6/K)である。
サブ多層構造バッファ領域6の平均的(又は巨視的)に見たAlの含有割合は、AlNからなる第1の層61のAlの含有割合よりも少ない。また、サブ多層構造バッファ領域6の平均的(又は巨視的)に見た格子定数は、AlNからなる第1の層61の格子定数よりも大きい。ここで、サブ多層構造バッファ領域6の平均的に見たAlの含有割合とは、サブ多層構造バッファ領域6の全重量に対するサブ多層構造バッファ領域6に含まれるAlの全重量の割合である。また、サブ多層構造バッファ領域6の平均的(又は巨視的)に見た格子定数とは、サブ多層構造バッファ領域6に含まれているの第1の層61,第2の層62の各格子定数C1,C2に各層の厚みTf,Tgを乗算した値をそれぞれ求め、この乗算で得られた各値の合計値a(C1×Tf)+b(C2×Tg)を求め、この合計値を第1の多層構造バッファ領域5の全体の厚みTdで除算した値{a(C1×Tf)+b(C2×Tg)}/Tdに相当する。なお、aは第1の層61の数、bは第2の層62の数を示す。
この第1の単層構造バッファ領域7は、例えば、
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化半導体材料で形成される。なお、第1の単層構造バッファ領域7に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。
製造工程を簡略化するために第1の単層構造バッファ領域7をサブ多層構造バッファ領域6の第2の層62と同一の半導体材料で形成することが望ましい。第1の単層構造バッファ領域7がサブ多層構造バッファ領域6の第2の層62と同一の半導体材料である場合には、第1の単層構造バッファ領域7がサブ多層構造バッファ領域6の最も上の第2の層62に連続的に形成される。このため、サブ多層構造バッファ領域6の最も上の第2の層62と第1の単層構造バッファ領域7との境界は実質的に存在しない。従って、サブ多層構造バッファ領域6の最も上の第2の層62を第1の単層構造バッファ領域7に含めて示すこともできる。このようにサブ多層構造バッファ領域6の最も上の第2の層62を第1の単層構造バッファ領域7に含めて示す場合には、サブ多層構造バッファ領域6に含まれる第1の層61の合計は第2の層62の合計よりも1つ多くなる。
第1の単層構造バッファ領域7は第2の層62の厚みTgよりも大きい厚みTeを有している。この第1の単層構造バッファ領域7の厚さは20〜400nmであることが望ましい。第1の単層構造バッファ領域7の厚さ20nmよりも薄い場合、及び400nmよりも厚い場合には、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。本実施例では第1の単層構造バッファ領域7がGaNから成り、この厚さTeは200nmに設定されている。
なお、図2では全部の第1の単層構造バッファ領域7が同一の材料で形成されているが、複数の第1の単層構造バッファ領域7を互いに異なる材料で形成することができる。また、図2では全部の第1の単層構造バッファ領域7が同一の厚みに形成されているが、複数の第1の単層構造バッファ領域7を互いに異なる厚みに形成することができる。
第1の単層構造バッファ領域7の結晶軸a及びcの格子定数は、第1の層61の格子定数及びサブ多層構造バッファ領域6の平均的(又は巨視的)に見た 格子定数よりも大きく且つ基板2の格子定数よりも小さい値(例えばa軸で0.318nm、c軸で0.518nm)である。また、第1の単層構造バッファ領域7の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.59×10-6/K)である。
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化半導体材料で形成される。なお、第2の単層構造バッファ領域8に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。
製造工程を簡略化するために第2の単層構造バッファ領域8を第1の単層構造バッファ領域7と同一の半導体材料で形成することが望ましい。第2の単層構造バッファ領域8が第1の単層構造バッファ領域7と同一の半導体材料である場合には、第2の単層構造バッファ領域8が第1の多層構造バッファ領域5の最も上の第1の単層構造バッファ領域7に連続的に形成される。このため、第1の多層構造バッファ領域5の最も上の第1の単層構造バッファ領域7と第2の単層構造バッファ領域8との境界は実質的に存在しない。従って、第1の多層構造バッファ領域5の最も上の第1の単層構造バッファ領域7を第2の単層構造バッファ領域8に含めて示すこともできる。このように第1の多層構造バッファ領域5の最も上の第1の単層構造バッファ領域7を第2の単層構造バッファ領域8に含めて示す場合には、第1の多層構造バッファ領域5に含まれるサブ多層構造バッファ領域6の合計は第1の単層構造バッファ領域7の合計よりも1つ多くなる。
第2の単層構造バッファ領域8の結晶軸a及びcの格子定数は第1の層61の格子定数よりも大きく且つ基板2の格子定数よりも小さい値(例えばa軸で0.318nm、c軸で0.518nm)である。また、第2の単層構造バッファ領域8の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.59×10-6/K)である。
上記のように、第2の単層構造バッファ領域8の格子定数は、平均的に見て又は巨視的にみて、第1の多層構造バッファ領域5の格子定数よりも大きい。この結果、基板2がない場合即ち基板2を無視して、第2の単層構造バッファ領域8と第1の多層構造バッファ領域5との間の応力関係を調べると、第2の単層構造バッファ領域8には、基板2の主面に平行な方向において圧縮応力を生じる。第2の単層構造バッファ領域8の圧縮応力は第1の多層構造バッファ領域5、及び第2の多層構造バッファ領域5´の伸張応力を打ち消すように機能する。この機能を有効に得るために、第2の単層構造バッファ領域8の厚みTbは第1の単層構造バッファ領域7の厚みTeよりも大きい100〜2000nmであることが望ましい。なお、この第2の単層構造バッファ領域8の厚みTbを多層構造バッファ領域5,5´の厚みTa,Ta´に比例的に変えることが望ましい。本実施例では第2の単層構造バッファ領域8がGaNから成り、この厚みTbは900nmである。
Alを含む電子供給層42はAlを含まない電子走行層41に比べて極めて薄い。従って、主半導体領域4における平均的に見たAlの割合は電子走行層41におけるAlの割合とほぼ同一になり、第1及び第2の多層構造バッファ領域5、5´よりも小さい。主半導体領域4における平均的に見た格子定数は、電子走行層41における格子定数とほぼ同一になり、第1及び第2の多層構造バッファ領域5、5´よりも大きく且つ基板2よりも小さい。
主半導体領域4の大部分を占める電子走行層41の結晶軸a及びcにおける格子定数は例えばa軸で0.318nm、c軸で0.518nmであり、第1の層61の格子定数よりも大きい。
主半導体領域4の中で最も厚い電子走行層41の線膨張係数、及び次に厚い電子供給層42の線膨張係数、及び主半導体領域4の巨視的に見た線膨張係数のいずれも、基板2の線膨張係数及び第1の層61の線膨張係数よりは大きい。従って、基板2を考慮しない場合即ち基板2を無視して、主半導体領域4の応力を観察すれば、巨視的に見て主半導体領域4に第2の単層構造バッファ領域8と同様に圧縮応力を生じる。
まず、ミラー指数で示す結晶の面方位において(111)面とされた主面を有し、シリコン基板2を用意する。
第1の点A1における膜厚Tは0.62μm、反りWは−50μmであり、
第2の点A2における膜厚Tは1.22μm、反りWは−60μmであり、
第3の点A3における膜厚Tは2.12μm、反りWは−20μmであり、
第4の点A4における膜厚Tは2.42μm、反りWは−30μmであり、
第5の点A5における膜厚Tは2.72μm、反りWは−45μmであり、
第6の点A6における膜厚Tは3.02μm、反りWは−35μmであり、
第7の点A7における膜厚Tは3.52μm、反りWは−20μmであり、
第8の点A8における膜厚Tは4.52μm、反りWは+5μmである。
図6において、第2、第3、第5及び第8の点A2、A3,A5,A8は図2の高さ位置P1,P2,P3,P4´に対応している。従って、第2の点A2は図2の第1の多層構造バッファ領域5のみを形成した状態の半導体ウエーハの反りを示し、第3の点A3は図2の第1の多層構造バッファ領域5及び第2の単層構造バッファ領域8のみを形成した状態の半導体ウエーハの反りを示し、第5の点A5は図2の第1の多層構造バッファ領域5、第2の単層構造バッファ領域8、及び第2の多層構造バッファ領域5´のみを形成した状態の半導体ウエーハの反りを示し、第8の点A8は図2の第1の多層構造バッファ領域5、第2の単層構造バッファ領域8、第2の多層構造バッファ領域5´及び主半導体領域4の電子走行層41の全部を形成した状態の半導体ウエーハの反りを示す。なお、図6の第8の点A8は主半導体領域4の電子供給層42を形成する前の半導体ウエーハの反りを示しているが、電子供給層42は電子走行層41よりも大幅に薄いので、電子供給層42の半導体ウエーハの反りへの影響は極めて小さく、電子供給層42を形成した後の半導体ウエーハの反りは図6の第8の点A8とほぼ同一である。
第1の点B1における膜厚Tは0.62μm、反りWは−50μmであり、
第2の点B2における膜厚Tは1.22μm、反りWは−60μmであり、
第3の点B3における膜厚Tは1.82μm、反りWは−70μmであり、
第4の点B4における膜厚Tは2.12μm、反りWは−75μmであり、
第5の点B5における膜厚Tは2.42μm、反りWは−80μmであり、
第6の点B6における膜厚Tは2.72μm、反りWは−40μmであり、
第7の点B7における膜厚Tは3.22μm、反りWは+20μmであり、
第8の点B8における膜厚Tは4.22μm、反りWは+100μmである。
図6において、点線Bにおける第1及び第2の点B1,B2は実線Aにおける 第1及び第2の点A1、A2と同一の値を示している。また、点線Bにおける第1の点B1は図2のサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアに相当するものを2回繰り返して形成した半導体ウエーハの反りを示し、第2の点B2は図2のサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアに相当するものを4回繰り返して形成した半導体ウエーハの反りを示し、第3の点B3は図2のサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアに相当するものを6回繰り返して形成した半導体ウエーハの反りを示し、第4の点B4は図2のサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアに相当するものを7回繰り返して形成した半導体ウエーハの反りを示し、第5の点B5は図2のサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアに相当するものを8回繰り返して形成した半導体ウエーハの反りを示す。なお、前記第5の点B5はバッファ領域の全体を図2のサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアに相当するものの繰り返しで形成した直後の半導体ウエーハの反りを示している。点線Bにおける第6〜第8の点B6〜B8は図2の主半導体領域4の電子走行層41に相当するGaN層を形成した場合の反りを示している。
なお、図6の実線A及び点線Bの各点間が直線で結ばれているが、微視的に見ると、第1の多層構造バッファ領域5及び第2の多層構造バッファ領域5´の中に第1の単層構造バッファ領域7が間欠的に存在するので、各区間の反りは階段的に変化する。
(1)第1の単層構造バッファ層7を設ける他に、第1の単層構造バッファ層7よりも厚い第2の単層構造バッファ層8を設けることにより、半導体ウエーハ1の反りが改善されるのみでなく、バッファ領域3及び主半導体領域4を厚くすることができる。これにより、半導体ウエーハ1の厚み方向の耐圧を向上させることが可能になる。
(2)第2の単層構造バッファ層8を設けることにより、主半導体領域4に加わる圧縮応力を低減でき、主半導体領域4におけるクラックを低減できる。
(3)第2の単層構造バッファ層8を設けることにより、図6の実線Aの第5の点A5における負の反りが点線Bの第5の点B5に示す負の反りよりも小さくなり、バッファ領域3におけるクラックを低減でき、結果として、主半導体領域4におけるクラックを低減できる。
(4)図6の実線Aの第5の点A5〜第8の点A8に示すように第2の単層構造バッファ層8を設けることにより、主半導体領域4の厚みの変化に対する反り変化が小さくなる。これは、主半導体領域4の厚みにバラツキが生じても、反りがさほど変化しないことを意味し、反りの小さい又は反りの無い半導体ウエーハの製造が容易になる。
(5)第1及び第2の多層構造バッファ層5、5´の中に第2の単層構造バッファ層8よりも薄い第1の単層構造バッファ層7を設けるので、第1及び第2の多層構造バッファ領域5、5´における応力の調整を細かく行うことができる。
(6)複数のサブ多層構造バッファ領域6のそれぞれが比較的薄い第1及び第2の層61,62を交互に積層した構造であるので、ただ1つの層で構成されたバッファ領域に比べてクラックを抑制でき、且つバッファ領域3を厚く形成することができる。
(7)第1及び第2の層61,62の界面でサブ多層構造バッファ領域6に含まれる転位の進行方向を横方向に変化させることができ、主半導体領域4における転位を低減することができる。即ち、バッファ領域3において縦方向に延びる転位を、第1及び第2の層61,62の界面で横方向に変化させ、主半導体領域4まで転位が延びることを抑制することができる。
(8)第1及び第2の多層構造バッファ領域5、5´におけるサブ多層構造バッファ領域6は、比較的格子定数の小さい第1の層61を有しているので巨視的に見て引張応力を発生する。また、サブ多層構造バッファ領域6の相互間に配置された第1の単層構造バッファ領域7は、第1の層61よりも大きい格子定数を有しているので、圧縮応力を発生する。従って、サブ多層構造バッファ領域6の引張応力を第1の単層構造バッファ領域7の圧縮応力である程度打ち消すことができ、第1及び第2の多層構造バッファ領域5、5´の引張応力を低減することができ、第1及び第2の多層構造バッファ領域5、5´を比較的厚く形成することができる。
図7の第2の多層構造バッファ領域5´におけるサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペア数は図2よりも1つ多い3であり、第3の多層構造バッファ領域5″におけるサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペア数は2である。従って、第1、第2及び第3の多層構造バッファ領域5、5´、5″におけるサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペア数は基板2から離れるに従って少なくなっている。
第3の多層構造バッファ領域5″は、第1及び第2の多層構造バッファ領域5、5´と実質的に同一に形成され、且つ第1及び第2の多層構造バッファ領域5、5´よりも薄い厚みTa″を有する。しかし、第1、第2及び第3の多層構造バッファ領域5、5´、5″の厚みを互いに同一にすることができる。また、第1、第2及び第3の多層構造バッファ領域5、5´、5″を構成するサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアの数を同一にすることもできる。また、第1、第2及び第3の多層構造バッファ領域5、5´、5″を構成する複数のサブ多層構造バッファ領域6を互いに同一の材料で形成しないで本発明の効果を得ることができる範囲内で異なる材料で形成することができる。また、第1、第2及び第3の多層構造バッファ領域5、5´、5″を構成する複数の第1の単層構造バッファ領域7を互いに同一の材料又は厚みに形成しないで本発明の効果を得ることができる範囲内で異なる材料又は厚みとすることができる。
(1)主半導体領域4,4aを、HEMT以外のMESFET,SBD,LED等の別の半導体素子を構成するための半導体領域に変形することができる。
(2)主半導体領域4,4aでHEMTを形成する場合に、電子供給層42に例えばn型不純物を添加することができる。また電子供給層42の上にキャップ層又はコンタクト層等の補助半導体層を形成することができる。
(3)製造を簡略化するために第1の単層構造バッファ領域7と第2の単層構造バッファ領域8とサブ多層構造バッファ領域6の第2の層62を同一の半導体材料で形成することが望ましいが、これ等を互いに別な半導体材料で形成することもできる。それぞれにAl(アルミニウム)を含める場合には、第2の単層構造バッファ領域8のAlの割合を第1の単層構造バッファ領域7及び第2の層62よりも小さくすることが望ましい。
(4) 図7の第3の多層構造バッファ領域5″の上に、更に、第2の単層構造バッファ領域8´と第3の多層構造バッファ領域5″と同様なものを一回又は複数回繰り返して設けることができる。
(5)バッファ領域3,3a、及び主半導体領域4,4aを窒化物半導体以外の化合物半導体で形成することができる。
(6)バッファ領域3,3aにおいて複数の層の格子定数に差をつけるために第1の層61にAlを含め、その他の層にはAlを含めないか、又はAlの割合を第1の層61よりも少なくしたが、格子定数に差をつけることができる別の半導体材料(例えば、B又はInを含む材料)でバッファ領域3,3aの各層を形成することができる。
2 シリコン基板
3、3a バッファ領域
4 主半導体領域
5,5´、5″ 第1、第2及び第3の多層構造バッファ領域
6 サブ多層構造バッファ領域
7 第1の単層構造バッファ領域
8,8´ 第2の単層構造バッファ領域
61,62 第1及び第2の層
Claims (13)
- 基板(2)と、前記基板(2)の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域(3又は3a)と、前記バッファ領域(3又は3a)の上に配置され且つ化合物半導体で形成された主半導体領域(4)とを有する半導体ウエーハであって、
前記バッファ領域は、サブ多層構造バッファ領域(6)と第1の単層構造バッファ領域(7)との交互積層体からそれぞれ成る複数の多層構造バッファ領域(5,5′、又は5,5′、5″)と、該複数の多層構造バッファ領域(5,5′、又は5,5′、5″)の相互間に配置された第2の単層構造バッファ領域(8、又は8、8′)とから成り、
前記サブ多層構造バッファ領域(6)は第1及び第2の層(61、62)の交互積層体であり、
前記第1の層(61)は前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
前記第2の層(62)は前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ第1の厚みを有し、
前記第1の単層構造バッファ領域(7)は前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第2の層(62)の前記第1の厚みよりも大きい第2の厚みを有し、
前記第2の単層構造バッファ領域(8、又は8、8′)は、前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の単層構造バッファ領域(7)の前記第2の厚みよりも大きい第3の厚みを有していることを特徴とする半導体ウエーハ。 - 前記複数の多層構造バッファ領域(5,5′、又は5,5′、5″)は互いに異なる厚みを有し、前記複数の多層構造バッファ領域(5,5′、又は5,5′、5″)の内の前記主半導体領域(4)に最も近いものは、前記主半導体領域(4)から最も遠いものよりも薄く形成されていることを特徴とする請求項1記載の半導体ウエーハ。
- 前記基板(2)はシリコン、シリコン化合物、及びサファイアから選択された1つからなることを特徴とする請求項1又は2記載の半導体ウエーハ。
- 前記第1の層(61)はアルミニウムを第1の割合で含む窒化物半導体から成り、
前記第2の層(62)は、アルミニウムの含有割合が前記第1の割合よりも小さい第2の割合(ゼロを含む)である窒化物半導体から成り、
前記第1の単層構造バッファ領域(7)は、アルミニウムの含有割合が前記第1の割合よりも小さい第3の割合(ゼロを含む)である窒化物半導体から成り、
前記第2の単層構造バッファ領域(8、又は8、8′)は、アルミニウムの含有割合が前記第1の割合よりも小さい第4の割合(ゼロを含む)である窒化物半導体から成り、
前記主半導体領域(4)は少なくとも1つの窒化物半導体層から成り、
前記主半導体領域(4)の平均値に見たアルミニウムの含有割合は前記第1の割合よりも小さい第5の割合(ゼロを含む)であることを特徴とする請求項1又は2又は3記載の半導体ウエーハ。 - 前記主半導体領域(4)は複数の化合物半導体層から成り、
前記主半導体領域(4)の前記複数の化合物半導体層の内で最も厚い層の格子定数は前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の値を有することを特徴とする請求項1又は2又は3又は4記載の半導体ウエーハ。 - 前記主半導体領域(4)の前記複数の化合物半導体層の内で最も厚い層は、アルミニウムの含有割合が前記第1の割合よりも小さい第5の割合(ゼロを含む)の窒化物半導体から成ることを特徴とする請求項5記載の半導体ウエーハ。
- 前記第1の単層構造バッファ領域と前記第2の単層構造バッファ領域とは、互いに同一の窒化物半導体で形成されていることを特徴とする請求項1乃至6のいずれか1つに記載の半導体ウエーハ。
- 前記第1の単層構造バッファ領域と前記第2の単層構造バッファ領域と前記第2の層とは互いに同一の窒化物半導体で形成されていることを特徴とする請求項1乃至6のいずれか1つに記載の半導体ウエーハ。
- 前記サブ多層構造バッファ領域は20〜400nmの厚さを有し、前記第1の単層構造バッファ領域は20〜400nmの厚さを有し、前記第2の単層構造バッファ領域は100〜2000nmの厚さを有していることを特徴とする請求項1乃至8のいずれか1つに記載の半導体ウエーハ。
- 更に、前記基板(2)と前記バッファ領域との間に前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る付加半導体層を有していることを特徴とする請求項1乃至9のいずれか1つに記載の半導体ウエーハ。
- 基板(2)と、前記基板(2)の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域(3又は3a)と、前記バッファ領域(3又は3a)の上に配置され且つ化合物半導体で形成された主半導体領域(4)と、前記主半導体領域(4)上に配置された少なくとも第1及び第2の主電極と、前記主半導体領域(4)上に配置され且つ前記第1及び第2の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第1又は第2の主電極に電気的にされている補助電極とを備えた半導体素子であって、
前記バッファ領域は、サブ多層構造バッファ領域(6)と第1の単層構造バッファ領域(7)との交互積層体からそれぞれ成る複数の多層構造バッファ領域(5,5′、又は5,5′、5″)と、該複数の多層構造バッファ領域(5,5′、又は5,5′、5″)のそれぞれの相互間に配置された第2の単層構造バッファ領域(8、又は8、8′)とから成り、
前記サブ多層構造バッファ領域(6)は第1及び第2の層(61、62)の交互積層体であり、
前記第1の層(61)は前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、
前記第2の層(62)は前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ第1の厚みを有し、
前記第1の単層構造バッファ領域(7)は前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第2の層(62)の前記第1の厚みよりも大きい第2の厚みを有し、
前記第2の単層構造バッファ領域(8、又は8、8′)は、前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の単層構造バッファ領域(7)の前記第2の厚みよりも大きい第3の厚みを有していることを特徴とする半導体素子。 - 基板(2)の一方の主面上に、化合物半導体から成るバッファ領域(3又は3a)と、前記バッファ領域(3又は3a)の上に配置され且つ化合物半導体で形成された主半導体領域(4)とを有する半導体ウエーハを製造する方法において、
前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第1の層(61)と前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ第1の厚みを有している第2の層(62)との交互積層体から成るサブ多層構造バッファ領域(6)を前記基板(2)の一方の主面上に形成する第1の工程と、
前記サブ多層構造バッファ領域(6)の上に、前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第2の層(62)の前記第1の厚みよりも大きい第2の厚みを有している第1の単層構造バッファ領域(7)を形成する第2の工程と、
前記第1及び第2の工程と同一の方法で、前記サブ多層構造バッファ領域(6)及び前記第1の単層構造バッファ領域(7)と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び別の単層構造バッファ領域を所望回数繰り返して形成して第1の多層構造バッファ領域(5)を得る第3の工程と、
前記第1の多層構造バッファ領域(5)の上に、前記第1の層(61)の格子定数と前記基板(2)の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の単層構造バッファ領域(7)の前記第2の厚みよりも大きい第3の厚みを有している第2の単層構造バッファ領域(8)を形成する第4の工程と、
前記第2の単層構造バッファ領域(8)の上に、前記第1及び第2の工程と同一の方法で、前記サブ多層構造バッファ領域(6)及び前記第1の単層構造バッファ領域(7)と実質的に同一の構成を有する更に別のサブ多層構造バッファ領域及び更に別の単層構造バッファ領域を所望回数繰り返して形成して第2の多層構造バッファ領域(5′)を形成する第5の工程と、
前記第2の多層構造バッファ領域(5′)の上に化合物半導体から成る主半導体領域(4)を形成する第6の工程と
を有していることを特徴とする半導体ウエーハの製造方法。
- 前記第1の工程の前に、前記基板(2)を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る付加半導体層を形成する工程を有し、前記サブ多層構造バッファ領域(6)を前記付加半導体層の上に形成することを特徴とする請求項12記載の半導体ウエーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038264A JP5309451B2 (ja) | 2007-02-19 | 2007-02-19 | 半導体ウエーハ及び半導体素子及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038264A JP5309451B2 (ja) | 2007-02-19 | 2007-02-19 | 半導体ウエーハ及び半導体素子及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205117A JP2008205117A (ja) | 2008-09-04 |
JP5309451B2 true JP5309451B2 (ja) | 2013-10-09 |
Family
ID=39782326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038264A Active JP5309451B2 (ja) | 2007-02-19 | 2007-02-19 | 半導体ウエーハ及び半導体素子及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5309451B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5117283B2 (ja) * | 2008-05-29 | 2013-01-16 | 古河電気工業株式会社 | 半導体電子デバイス |
JP5100427B2 (ja) * | 2008-02-07 | 2012-12-19 | 古河電気工業株式会社 | 半導体電子デバイス |
JP2010199441A (ja) * | 2009-02-26 | 2010-09-09 | Furukawa Electric Co Ltd:The | 半導体電子デバイスおよび半導体電子デバイスの製造方法 |
JP5477685B2 (ja) | 2009-03-19 | 2014-04-23 | サンケン電気株式会社 | 半導体ウェーハ及び半導体素子及びその製造方法 |
JP5133927B2 (ja) | 2009-03-26 | 2013-01-30 | コバレントマテリアル株式会社 | 化合物半導体基板 |
JP5334057B2 (ja) * | 2009-11-04 | 2013-11-06 | Dowaエレクトロニクス株式会社 | Iii族窒化物積層基板 |
EP2538434B1 (en) * | 2010-02-16 | 2018-05-02 | NGK Insulators, Ltd. | Epitaxial substrate and method for producing same |
JP5545781B2 (ja) | 2010-02-16 | 2014-07-09 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
JP2011216823A (ja) * | 2010-04-02 | 2011-10-27 | Ntt Advanced Technology Corp | 多重構造窒化物半導体構造 |
JP5706102B2 (ja) | 2010-05-07 | 2015-04-22 | ローム株式会社 | 窒化物半導体素子 |
JP5543866B2 (ja) * | 2010-07-16 | 2014-07-09 | Dowaエレクトロニクス株式会社 | Iii族窒化物エピタキシャル基板 |
JP5384450B2 (ja) * | 2010-09-03 | 2014-01-08 | コバレントマテリアル株式会社 | 化合物半導体基板 |
JP5159858B2 (ja) * | 2010-09-08 | 2013-03-13 | コバレントマテリアル株式会社 | 窒化ガリウム系化合物半導体基板とその製造方法 |
JP5660373B2 (ja) * | 2010-10-29 | 2015-01-28 | サンケン電気株式会社 | 半導体ウエーハ及び半導体素子 |
US20120153351A1 (en) * | 2010-12-21 | 2012-06-21 | International Rectifier Corporation | Stress modulated group III-V semiconductor device and related method |
JP5127978B1 (ja) * | 2011-09-08 | 2013-01-23 | 株式会社東芝 | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法 |
KR102091516B1 (ko) * | 2013-05-28 | 2020-03-20 | 엘지전자 주식회사 | 질화물 반도체 소자 및 그 제조 방법 |
JP6029538B2 (ja) * | 2013-05-31 | 2016-11-24 | サンケン電気株式会社 | 半導体装置 |
JP2015053328A (ja) | 2013-09-05 | 2015-03-19 | 富士通株式会社 | 半導体装置 |
JP2015070064A (ja) | 2013-09-27 | 2015-04-13 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6180401B2 (ja) * | 2014-11-25 | 2017-08-16 | サンケン電気株式会社 | エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法 |
TWI762467B (zh) * | 2017-02-22 | 2022-05-01 | 晶元光電股份有限公司 | 氮化物半導體磊晶疊層結構及其功率元件 |
JP6437083B2 (ja) * | 2017-12-06 | 2018-12-12 | アルパッド株式会社 | 半導体ウェーハ及び半導体素子 |
JP6812333B2 (ja) * | 2017-12-08 | 2021-01-13 | エア・ウォーター株式会社 | 化合物半導体基板 |
TWI818379B (zh) * | 2021-12-08 | 2023-10-11 | 財團法人工業技術研究院 | 高電子遷移率電晶體元件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3237458B2 (ja) * | 1995-05-12 | 2001-12-10 | 日立電線株式会社 | 半導体ウェハ及び半導体装置 |
JP3712770B2 (ja) * | 1996-01-19 | 2005-11-02 | 豊田合成株式会社 | 3族窒化物半導体の製造方法及び半導体素子 |
JP4058590B2 (ja) * | 2001-06-29 | 2008-03-12 | サンケン電気株式会社 | 半導体発光素子 |
US7115896B2 (en) * | 2002-12-04 | 2006-10-03 | Emcore Corporation | Semiconductor structures for gallium nitride-based devices |
US6818061B2 (en) * | 2003-04-10 | 2004-11-16 | Honeywell International, Inc. | Method for growing single crystal GaN on silicon |
JP4826703B2 (ja) * | 2004-09-29 | 2011-11-30 | サンケン電気株式会社 | 半導体素子の形成に使用するための板状基体 |
-
2007
- 2007-02-19 JP JP2007038264A patent/JP5309451B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008205117A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309451B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
JP5309452B2 (ja) | 半導体ウエーハ及び半導体素子及び製造方法 | |
JP5477685B2 (ja) | 半導体ウェーハ及び半導体素子及びその製造方法 | |
JP4525894B2 (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
JP4381380B2 (ja) | 半導体装置及びその製造方法 | |
JP5708187B2 (ja) | 半導体装置 | |
JP5781292B2 (ja) | 窒化物半導体素子および窒化物半導体パッケージ | |
TWI284429B (en) | Plate type substrate for using to form semiconductor element and its manufacturing method | |
JP4592742B2 (ja) | 半導体材料、半導体材料の製造方法及び半導体素子 | |
JP5804768B2 (ja) | 半導体素子及びその製造方法 | |
JP5116977B2 (ja) | 半導体素子 | |
JP5495069B2 (ja) | 半導体素子及びその製造方法 | |
JP2010232293A (ja) | 半導体装置 | |
JP2007088426A (ja) | 半導体電子デバイス | |
JP2009289956A (ja) | 半導体電子デバイス | |
JPWO2011136052A1 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
JP6265328B2 (ja) | 半導体積層構造およびこれを用いた半導体素子 | |
JP2011049488A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
CN107004579B (zh) | 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法 | |
JP5660373B2 (ja) | 半導体ウエーハ及び半導体素子 | |
JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
JP6512669B2 (ja) | 半導体積層構造およびこれを用いた半導体素子 | |
JP2014022685A (ja) | 半導体積層構造およびこれを用いた半導体素子 | |
US20150263099A1 (en) | Semiconductor device | |
JP2014003056A (ja) | 半導体積層構造およびこれを用いた半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |