JP6812333B2 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP6812333B2
JP6812333B2 JP2017235743A JP2017235743A JP6812333B2 JP 6812333 B2 JP6812333 B2 JP 6812333B2 JP 2017235743 A JP2017235743 A JP 2017235743A JP 2017235743 A JP2017235743 A JP 2017235743A JP 6812333 B2 JP6812333 B2 JP 6812333B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
gan
layers
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017235743A
Other languages
English (en)
Other versions
JP2019102767A (ja
Inventor
澄人 大内
澄人 大内
悠宜 鈴木
悠宜 鈴木
満久 生川
満久 生川
川村　啓介
啓介 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017235743A priority Critical patent/JP6812333B2/ja
Application filed by Air Water Inc filed Critical Air Water Inc
Priority to US16/770,310 priority patent/US20200402922A1/en
Priority to PCT/JP2018/044849 priority patent/WO2019111986A1/ja
Priority to EP18886040.7A priority patent/EP3723114A4/en
Priority to KR1020207019486A priority patent/KR102679760B1/ko
Priority to CN201880077878.1A priority patent/CN111433889A/zh
Priority to TW107144025A priority patent/TWI814756B/zh
Publication of JP2019102767A publication Critical patent/JP2019102767A/ja
Application granted granted Critical
Publication of JP6812333B2 publication Critical patent/JP6812333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、化合物半導体基板に関し、より特定的には、反りを容易に制御することのできる化合物半導体基板に関する。
ＧａＮ（窒化ガリウム）は、Ｓｉ（ケイ素）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いワイドバンドギャップ半導体材料として知られている。ＧａＮは、他のワイドバンドギャップ半導体材料と比べても高い耐絶縁破壊性を有するので、次世代の低損失なパワーデバイスへの適用が期待されている。
ＧａＮを用いた半導体デバイスのスタート基板（下地基板）にＳｉ基板を用いた場合、ＧａＮとＳｉとの間の格子定数および熱膨張係数の大きな差に起因して、基板に反りが発生したり、ＧａＮ層内にクラックが発生したりする現象が起こりやすくなる。このため、スタート基板として、Ｓｉ基板上にＳｉＣ（炭化ケイ素）層などを形成した化合物半導体基板を採用することで、ＧａＮとＳｉとの間の格子定数および熱膨張係数の差をＳｉＣ層などによって緩和する技術が提案されている。
このような技術として、下記特許文献１などには、基板の反りやクラックの発生を抑止する技術が開示されている。下記特許文献１には、ＳｉＣ層と、ＳｉＣ層上に形成されたＡｌＮ（窒化アルミニウム）バッファー層と、ＡｌＮバッファー層上に形成されたＡｌ（アルミニウム）を含む窒化物半導体層と、窒化物半導体層上に形成された第１のＧａＮ層と、第１のＧａＮ層に接触して第１のＧａＮ層上に形成された第１のＡｌＮ中間層と、第１のＡｌＮ中間層に接触して第１のＡｌＮ中間層上に形成された第２のＧａＮ層とを備えた化合物半導体基板が開示されている。
国際公開第２０１７／０６９０８７号
適切な条件で基板の表面に薄膜をエピタキシャル成長すると、薄膜は基板の表面の結晶面に揃うように成長する。基板の表面と薄膜とが異なる物質である場合、基板の表面と薄膜との格子定数の違いに起因して薄膜内には引張り応力や圧縮応力が発生する。すなわち、基板の表面の格子定数よりも薄膜の格子定数が小さい場合には薄膜内には引張り応力が発生し、基板の表面の格子定数よりも薄膜の格子定数が大きい場合には薄膜内には圧縮応力が発生する。薄膜内に引張り応力が発生している状態では基板には凹形状となるような反りが発生し、薄膜内に圧縮応力が発生している状態では基板には凸形状となるような反りが発生する。反りの方向が凹形状および凸形状のどちらであっても、基板の反り量が大きくなると薄膜中にクラックが発生しやすくなる。
上述のように、薄膜形成後の基板の反りの方向が凹形状となるか凸形状となるかは、薄膜の種類（格子定数の大きさ）によって異なる。このことを踏まえれば、薄膜形成後の基板の反りの方向が凹形状となると予め分かっている場合には凸形状の基板を用い、薄膜形成後の基板の反りの方向が凸形状であると予め分かっている場合には凹形状の基板を用いれば、薄膜形成後の基板の反り量を緩和することができはずである。
しかしながら、特許文献１などの従来技術において基板の反りを制御することは困難であり、上述の方法で薄膜形成後の反り量を緩和することができなかった。
当然のことながら、基板の反りを制御することが困難であるという問題は、形成する薄膜がＧａＮよりなる場合に限定されるものではなく、あらゆる種類の薄膜を形成する際に起こり得る問題である。
本発明は、上記課題を解決するためのものであり、その目的は、反りを容易に制御することのできる化合物半導体基板を提供することである。
本発明の一の局面に従う化合物半導体基板は、下地層と、下地層上に形成されたＡｌＮよりなるバッファー層と、バッファー層上に形成された下部複合層と、下部複合層上に形成された上部複合層とを備え、下部複合層は、上下方向に積層され、Ａｌを含む複数の下部窒化物半導体層と、複数の下部窒化物半導体層の各々の間に形成された下部ＧａＮ層とを含み、上部複合層は、上下方向に積層された複数の上部ＧａＮ層と、複数の上部ＧａＮ層の各々の間に形成されたＡｌを含む上部窒化物半導体層とを含み、下部ＧａＮ層と下部ＧａＮ層の下地となる下部窒化物半導体層との界面は、滑り面であり、上部窒化物半導体層と上部窒化物半導体層の下地となる上部ＧａＮ層との界面は、滑り面であり、下部複合層を構成する下部ＧａＮ層は、化合物半導体基板に凹形状の反りを発生させ、上部複合層を構成する上部窒化物半導体層は、化合物半導体基板に凸形状の反りを発生させる。
上記化合物半導体基板において好ましくは、下地層はＳｉＣよりなる。
上記化合物半導体基板において好ましくは、下部ＧａＮ層は、３ｎｍ以上１００ｎｍ以下の厚さを有する。
上記化合物半導体基板において好ましくは、上部窒化物半導体層は、３ｎｍ以上５０ｎｍ以下の厚さを有する。
上記化合物半導体基板において好ましくは、複数の下部窒化物半導体層は３層であり、下部ＧａＮ層は２層である。
上記化合物半導体基板において好ましくは、複数の下部窒化物半導体層は、ＡｌおよびＧａ（ガリウム）を含み、複数の下部窒化物半導体層の各々のＡｌの平均組成比を比較した場合、下地層から離れた位置に形成された下部窒化物半導体層である程、Ａｌの平均組成比が小さくなる。
上記化合物半導体基板において好ましくは、複数の上部ＧａＮ層は３層であり、上部窒化物半導体層は２層である。
上記化合物半導体基板において好ましくは、複数の下部窒化物半導体層のうち下部ＧａＮ層と接触して下部ＧａＮ層上に形成された下部窒化物半導体層は、引張り歪みを含み、複数の上部ＧａＮ層のうち上部窒化物半導体層と接触して上部窒化物半導体層上に形成された上部ＧａＮ層は、圧縮歪みを含む。
上記化合物半導体基板において好ましくは、上部窒化物半導体層はＡｌＮよりなる。
上記化合物半導体基板において好ましくは、上部複合層上に形成されたＧａＮよりなる電子走行層と、電子走行層上に形成された障壁層とをさらに備える。
上記化合物半導体基板において好ましくは、複数の上部ＧａＮ層の各々は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有する。
上記化合物半導体基板において好ましくは、複数の上部ＧａＮ層の各々は、５５０ｎｍ以上３０００ｎｍ以下の厚さを有する。
本発明によれば、反りを容易に制御することのできる化合物半導体基板を提供することができる。
本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す断面図である。 本発明の第１の実施の形態における複合層４内部のＡｌ組成比の分布を示す図である。 本発明の第２の実施の形態における化合物半導体基板ＣＳ２の構成を示す断面図である。 本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果を示す図である。 本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果から得られたＧａＮ層４２ｂの厚さと反り量との関係を示すグラフである。 本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果を示す図である。 本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果から得られたＡｌ窒化物半導体層５２ａおよび５２ｂの厚さと反り量との関係を示すグラフである。
以下、本発明の実施の形態について、図面に基づいて説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す断面図である。
図１を参照して、本実施の形態における化合物半導体基板ＣＳ１は、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を含んでいる。化合物半導体基板ＣＳ１は、Ｓｉ基板１と、ＳｉＣ層２（下地層の一例）と、ＡｌＮバッファー層３（バッファー層の一例）と、複合層４（下部複合層の一例）と、複合層５（上部複合層の一例）と、ＧａＮ層７（電子走行層の一例）と、Ａｌ窒化物半導体層１０（障壁層の一例）とを備えている。
Ｓｉ基板１は、たとえばｐ+型のＳｉよりなっている。Ｓｉ基板１の表面には（１１１）面が露出している。なお、Ｓｉ基板１は、ｎ型の導電型を有していてもよいし、半絶縁性であってもよい。Ｓｉ基板１の表面には（１００）面や（１１０）面が露出していてもよい。Ｓｉ基板１は、たとえば６インチの直径を有しており、１０００μｍの厚さを有している。
ＳｉＣ層２は、Ｓｉ基板１に接触しており、Ｓｉ基板１上に形成されている。ＳｉＣ層２は、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、または６Ｈ−ＳｉＣなどよりなっている。特に、ＳｉＣ層２がＳｉ基板１上にエピタキシャル成長されたものである場合、一般的に、ＳｉＣ層２は３Ｃ−ＳｉＣよりなっている。
ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することのみによって形成されてもよい。さらに、ＳｉＣ層２は、Ｓｉ基板１の表面に（またはバッファー層を挟んで）ヘテロエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、たとえばＮ（窒素）などがドープされており、ｎ型の導電型を有している。ＳｉＣ層２は、たとえば０．１μｍ以上３．５μｍ以下の厚さを有している。なお、ＳｉＣ層２はｐ型の導電型を有していてもよいし、半絶縁性であってもよい。
なお、ＡｌＮバッファー層３の下地層としては任意の材料よりなる層を使用することができる。一例として、Ｓｉ基板１上にＳｉＣ層２を形成せずに、ＡｌＮバッファー層３をＳｉ基板１上に直接形成してもよい。この場合、ＡｌＮバッファー層３の下地層はＳｉ基板１となる。しかし、Ｓｉ基板１とＡｌＮバッファー層３との間にＳｉＣ層２を形成することで、メルトバックエッチング（ＧａＮ層７中のＧａが拡散しＳｉ基板１中のＳｉと反応し、Ｓｉ基板１が破壊される現象）をＳｉＣ層２によって確実に抑止することができる。
ＡｌＮバッファー層３は、ＳｉＣ層２に接触しており、ＳｉＣ層２上に形成されている。ＡｌＮバッファー層３は、ＳｉＣ層２と、複合層４を構成するＡｌ窒化物半導体層との格子定数の差を緩和するバッファー層としての機能を果たす。ＡｌＮバッファー層３は、たとえばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。ＡｌＮバッファー層３の成長温度は、たとえば１０００℃以上Ｓｉ融点未満とされる。このとき、Ａｌ源ガスとしては、たとえばＴＭＡ（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）や、ＴＥＡ（Ｔｒｉ Ｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3（アンモニア）が用いられる。ＡｌＮバッファー層３は、たとえば１００ｎｍ以上１０００ｎｍ以下の厚さを有している。
複合層４は、ＡｌＮバッファー層３に接触しており、ＡｌＮバッファー層３上に形成されている。複合層４は、上下方向（Ｓｉ基板１、ＳｉＣ層２、およびＡｌＮバッファー層３の積層方向と同じ方向、図１中縦方向）に積層された複数のＡｌ窒化物半導体層と、複数のＡｌ窒化物半導体層の各々の間に形成されたＧａＮ層とを含んでいる。言い換えれば、複合層４は、Ａｌ窒化物半導体層とＧａＮ層とが１以上の回数だけ交互に積層された構成を有しており、複合層４の最上層および最下層は、いずれもＡｌ窒化物半導体層である。
複合層４を構成するＡｌ窒化物半導体層の層数は２層以上であればよく、複合層４を構成するＧａＮ層の層数も１層以上であればよい。本実施の形態の複合層４は、Ａｌ窒化物半導体層として、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃ（複数の下部窒化物半導体層の一例）を含んでおり、ＧａＮ層として２層のＧａＮ層４２ａおよび４２ｂ（下部ＧａＮ層の一例）を含んでいる。Ａｌ窒化物半導体層４１ａは、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃのうちＳｉ基板１に最も近い位置に形成されており、ＡｌＮバッファー層３と接触している。Ａｌ窒化物半導体層４１ｂは、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃのうち２番目にＳｉ基板１に近い位置に形成されている。Ａｌ窒化物半導体層４１ｃは、３層のＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃのうちＳｉ基板１から最も遠い位置に形成されている。ＧａＮ層４２ａは、Ａｌ窒化物半導体層４１ａとＡｌ窒化物半導体層４１ｂとの間に形成されている。ＧａＮ層４２ｂは、Ａｌ窒化物半導体層４１ｂとＡｌ窒化物半導体層４１ｃとの間に形成されている。
複合層４を構成するＡｌ窒化物半導体層の各々は、Ａｌを含む窒化物半導体よりなっており、好ましくはＡｌＮよりなっている。複合層４を構成するＡｌ窒化物半導体層の各々は、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。この場合、Ａｌの組成比ｘを０．５以上にすることで、Ｇａの組成比が０．５以下となり、複合層４による反り制御の効果を大きくすることができる。また複合層４を構成するＡｌ窒化物半導体層の各々は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。複合層４を構成するＡｌ窒化物半導体層は、ＡｌＮバッファー層３と複合層５中のＧａＮ層との格子定数の差を緩和するバッファー層としての機能を果たす。複合層４を構成するＡｌ窒化物半導体層の総膜厚は、たとえば１００ｎｍ以上３μｍ以下、好ましくは９００ｎｍ以上２μｍ以下の厚さを有している。
複合層４を構成するＡｌ窒化物半導体層は、たとえばＭＯＣＶＤ法を用いて形成される。このとき、Ｇａ源ガスとしては、たとえばＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）や、ＴＥＧ（Ｔｒｉ Ｅｔｈｙｌ Ｇａｌｌｉｕｍ）などが用いられる。Ａｌ源ガスとしては、たとえばＴＭＡやＴＥＡなどが用いられる。Ｎ源ガスとしては、たとえばＮＨ3などが用いられる。
複合層４を構成するＧａＮ層は、後述するように化合物半導体基板ＣＳ１に凹形状の反りを発生させる役割を果たす。
複合層４を構成するＧａＮ層は、たとえばＭＯＣＶＤ法を用いて形成される。このとき、Ｇａ源ガスとしては、たとえばＴＭＧやＴＥＧなどが用いられる。Ｎ源ガスとしては、たとえばＮＨ3などが用いられる。
複合層４を構成するＧａＮ層は、たとえば３ｎｍ以上１００ｎｍ以下の厚さを有しており、好ましくは１０ｎｍ以上６０ｎｍ以下の厚さを有している。複合層４を構成するＧａＮ層が複数である場合、複合層４を構成するＧａＮ層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。
複合層５は、複合層４（Ａｌ窒化物半導体層４１ｃ）に接触しており、複合層４（Ａｌ窒化物半導体層４１ｃ）上に形成されている。複合層５は、上下方向（Ｓｉ基板１、ＳｉＣ層２、ＡｌＮバッファー層３、および複合層４の積層方向と同じ方向、図１中縦方向）に積層された複数のＧａＮ層と、複数のＧａＮ層の各々の間に形成されたＡｌ窒化物半導体層とを含んでいる。言い換えれば、複合層５は、ＧａＮ層とＡｌ窒化物半導体層とが１以上の回数だけ交互に積層された構成を有しており、複合層５の最上層および最下層は、いずれもＧａＮ層である。
複合層５を構成するＧａＮ層の層数は２層以上であればよく、複合層５を構成するＡｌ窒化物半導体層の層数も１層以上であればよい。本実施の形態の複合層５は、ＧａＮ層として３層のＧａＮ層５１ａ、５１ｂ、および５１ｃ（複数の上部ＧａＮ層の一例）を含んでおり、Ａｌ窒化物半導体層として２層のＡｌ窒化物半導体層５２ａおよび５２ｂ（上部窒化物半導体層の一例）を含んでいる。ＧａＮ層５１ａは、３層のＧａＮ層５１ａ、５１ｂ、および５１ｃのうちＳｉ基板１に最も近い位置に形成されており、複合層４（Ａｌ窒化物半導体層４１ｃ）と接触している。ＧａＮ層５１ｂは、３層のＧａＮ層５１ａ、５１ｂ、および５１ｃのうち２番目にＳｉ基板１に近い位置に形成されている。ＧａＮ層５１ｃは、３層のＧａＮ層５１ａ、５１ｂ、および５１ｃのうちＳｉ基板１から最も遠い位置に形成されている。Ａｌ窒化物半導体層５２ａは、ＧａＮ層５１ａとＧａＮ層５１ｂとの間に形成されている。Ａｌ窒化物半導体層５２ｂは、ＧａＮ層５１ｂとＧａＮ層５１ｃとの間に形成されている。
複合層５を構成するＧａＮ層の各々にはＣ（炭素）がドープされていることが好ましい。ＣはＧａＮ層の絶縁性を高める役割を果たす。ＣがドープされているＧａＮ層は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有していることが好ましく、３×１０18個／ｃｍ3以上２×１０19個／ｃｍ3以下の平均炭素濃度を有していることがより好ましい。ＣがドープされているＧａＮ層が複数存在する場合、それらのＧａＮ層は、同一の平均炭素原子濃度を有していてもよいし、互いに異なる平均炭素原子濃度を有していてもよい。
複合層５を構成するＧａＮ層にＣをドープする場合、ＴＭＧに含まれるＣがＧａＮ層に取り込まれるようなＧａＮの成長条件が採用される。ＧａＮ層中にＣをドープする具体的な方法としては、ＧａＮの成長温度を下げる方法、ＧａＮの成長圧力を下げる方法、または、ＮＨ3に対してＴＭＧのモル流量比を高くする方法などがある。
また、複合層５を構成するＧａＮ層の各々は、たとえば５５０ｎｍ以上３０００ｎｍ以下の厚さを有しており、好ましくは８００ｎｍ以上２０００ｎｍ以下の厚さを有している。複合層５を構成するＧａＮ層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。複合層５を構成するＧａＮ層は、複合層４を構成するＧａＮ層と同様の方法で形成される。
複合層５を構成するＡｌ窒化物半導体層は、後述するように化合物半導体基板ＣＳ１に凸形状の反りを発生させる役割を果たす。
複合層５を構成するＡｌ窒化物半導体層は、Ａｌを含む窒化物半導体よりなっており、好ましくはＡｌＮよりなっている。複合層５を構成するＡｌ窒化物半導体層は、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。この場合、Ａｌの組成比ｘを０．５以上にすることで、Ｇａの組成比が０．５以下となり、複合層４による反り制御の効果を大きくすることができる。また複合層５を構成するＡｌ窒化物半導体層は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。
複合層５を構成するＡｌ窒化物半導体層は、たとえば３ｎｍ以上５０ｎｍ以下の厚さを有しており、好ましくは２０ｎｍ以下の厚さを有している。複合層５を構成するＡｌ窒化物半導体層が複数である場合、複合層５を構成するＡｌ窒化物半導体層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。また、複合層５を構成するＡｌ窒化物半導体層の各々のＡｌ組成比は任意である。複合層５を構成するＡｌ窒化物半導体層は、複合層４を構成するＡｌ窒化物半導体層と同様の方法で形成される。
ＧａＮ層７は、複合層５に接触しており、複合層５上に形成されている。ＧａＮ層７は、アンドープであり、半絶縁性である。ＧａＮ層７は、ＨＥＭＴの電子走行層となる。ＧａＮ層７は、たとえば１００ｎｍ以上１５００ｎｍ以下の厚さを有している。ＧａＮ層７は、複合層４を構成するＧａＮ層と同様の方法で形成される。
Ａｌ窒化物半導体層１０は、ＧａＮ層７に接触しており、ＧａＮ層７上に形成されている。Ａｌ窒化物半導体層１０は、Ａｌを含む窒化物半導体よりなっており、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。またＡｌ窒化物半導体層１０は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。Ａｌ窒化物半導体層１０は、ＨＥＭＴの障壁層となる。Ａｌ窒化物半導体層１０は、たとえば１０ｎｍ以上５０ｎｍ以下の厚さを有している。Ａｌ窒化物半導体層１０は、複合層４を構成するＧａＮ層と同様の方法で形成される。
図２は、本発明の第１の実施の形態における複合層４内部のＡｌ組成比の分布を示す図である。
図２を参照して、複合層４を構成するＡｌ窒化物半導体層であるＡｌ窒化物半導体層４１ａ、４１ｂ、および４１ｃの各々のＡｌの平均組成比を比較した場合、下地層であるＳｉＣ層２から離れた位置に形成されたＡｌ窒化物半導体層である程、Ａｌの平均組成比が小さくなることが好ましい。具体的には、ＳｉＣ層２に最も近いＡｌ窒化物半導体層４１ａは、Ａｌ0.75Ｇａ0.25Ｎ（Ａｌの組成比が０．７５であるＡｌＧａＮ）よりなっている。ＳｉＣ層２に２番目に近いＡｌ窒化物半導体層４１ｂは、Ａｌ0.5Ｇａ0.5Ｎ（Ａｌの組成比が０．５であるＡｌＧａＮ）よりなっている。ＳｉＣ層２から最も遠いＡｌ窒化物半導体層４１ｃは、Ａｌ0.25Ｇａ0.75Ｎ（Ａｌの組成比が０．２５であるＡｌＧａＮ）よりなっている。なお、上記のＡｌ組成比は一例であり、複合層４を構成するＡｌ窒化物半導体層の各々は他の組成比を有していてもよい。また、１つのＡｌ窒化物半導体層の内部においてＡｌの平均組成比が変化していてもよく、１つのＡｌ窒化物半導体層の内部においてＳｉ基板１から離れるに従ってＡｌの組成比が小さくなっていてもよい。
続いて、本実施の形態の効果を説明する。
なお、以降の説明における「凸形状」および「凹形状」とは、Ｓｉ基板１を下側、Ａｌ窒化物半導体層１０を上側にした場合の凸形状および凹形状を意味している。
図１を参照して、複合層４におけるＧａＮ層４２ｂと、ＧａＮ層４２ｂの下地層であるＡｌ窒化物半導体層４１ｂと、ＧａＮ層４２ｂの上層であるＡｌ窒化物半導体層４１ｃとの関係に着目する。
ＧａＮ層４２ｂとＡｌ窒化物半導体層４１ｂとの界面ＢＲ１は滑り面となっている。言い換えれば、界面ＢＲ１においてＧａＮ層４２ｂの結晶とＡｌ窒化物半導体層４１ｂの結晶とは不整合となっている。このため、ＧａＮ層４２ｂの結晶構造に及ぼすＡｌ窒化物半導体層４１ｂの結晶構造の影響は小さく、ＧａＮ層４２ｂの格子定数に及ぼすＡｌ窒化物半導体層４１ｂの格子定数の影響は小さい。
一方、Ａｌ窒化物半導体層４１ｃは、下地層であるＧａＮ層４２ｂの表面の結晶面に揃うように成長する。このため、Ａｌ窒化物半導体層４１ｃの結晶構造はＧａＮ層４２ｂの結晶構造の影響を受け、Ａｌ窒化物半導体層４１ｃの格子定数はＧａＮ層４２ｂの格子定数の影響を受ける。Ａｌ窒化物半導体層４１ｃを構成する材料（ＡｌＧａＮやＡｌＮなど）の格子定数はＧａＮ層４２ｂを構成するＧａＮの格子定数よりも小さいため、Ａｌ窒化物半導体層４１ｃには引張り応力が加わり、Ａｌ窒化物半導体層４１ｃの内部には引張り歪みが発生する。引張り応力の反作用として、複合層４は化合物半導体基板ＣＳ１に凹形状の反りを発生させる。
なお、ＧａＮ層４２ｂのエピタキシャル成長の条件（温度や圧力など）を制御することで、ＧａＮ層４２ｂとＡｌ窒化物半導体層４１ｂとの界面ＢＲ１を滑り面とすることができる。また、Ａｌ窒化物半導体層４１ｃのエピタキシャル成長の条件（温度や圧力など）を制御することで、Ａｌ窒化物半導体層４１ｃをＧａＮ層４２ｂの表面の結晶面にすべりが生じないように成長（コヒーレント成長）させることができる。
複合層４におけるＧａＮ層４２ａと、ＧａＮ層４２ａの下地層であるＡｌ窒化物半導体層４１ａと、ＧａＮ層４２ａの上層であるＡｌ窒化物半導体層４１ｂとの関係に着目した場合にも同様のことが言える。すなわち、ＧａＮ層４２ａの結晶構造に及ぼすＡｌ窒化物半導体層４１ａの結晶構造の影響は小さく、ＧａＮ層４２ａの格子定数に及ぼすＡｌ窒化物半導体層４１ａの格子定数の影響は小さい。一方、Ａｌ窒化物半導体層４１ｂは、下地層であるＧａＮ層４２ａの表面の結晶面に揃うように成長する。Ａｌ窒化物半導体層４１ｂにはＧａＮ層４２ａの影響により引張り応力が加わり、Ａｌ窒化物半導体層４１ｂの内部には引張り歪みが発生する。
凹形状の反りを発生させる複合層４の作用は、複合層４を構成するＧａＮ層が厚くなるほど大きくなる。一方で、複合層４を構成するＧａＮ層が厚すぎるとＧａＮ層の内部にクラックが発生しやすくなる。複合層４を構成するＧａＮ層の内部へのクラックの発生を抑止しつつ複合層４による凹形状の反りを効果的に発生させるためには、複合層４中の１層当たりのＧａＮ層の厚さを３ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上６０ｎｍ以下とし、複合層４中のＧａＮ層の数を１〜２層程度にすることが好ましい。
次に、複合層５におけるＡｌ窒化物半導体層５２ｂと、Ａｌ窒化物半導体層５２ｂの下地層であるＧａＮ層５１ｂと、Ａｌ窒化物半導体層５２ｂの上層であるＧａＮ層５１ｃとの関係に着目する。
Ａｌ窒化物半導体層５２ｂとＧａＮ層５１ｂとの界面ＢＲ２は滑り面となっている。言い換えれば、界面ＢＲ２においてＡｌ窒化物半導体層５２ｂの結晶とＧａＮ層５１ｂの結晶とは不整合となっている。このため、Ａｌ窒化物半導体層５２ｂの結晶構造に及ぼすＧａＮ層５１ｂの結晶構造の影響は小さく、Ａｌ窒化物半導体層５２ｂの格子定数に及ぼすＧａＮ層５１ｂの格子定数の影響は小さい。
一方、ＧａＮ層５１ｃは、下地層であるＡｌ窒化物半導体層５２ｂの表面の結晶面に揃うように成長する。このため、ＧａＮ層５１ｃの結晶構造はＡｌ窒化物半導体層５２ｂの結晶構造の影響を受け、ＧａＮ層５１ｃの格子定数はＡｌ窒化物半導体層５２ｂの格子定数の影響を受ける。ＧａＮ層５１ｃを構成するＧａＮの格子定数はＡｌ窒化物半導体層５２ｂを構成する材料（ＡｌＧａＮやＡｌＮなど）の格子定数よりも大きいため、ＧａＮ層５１ｃには圧縮応力が加わり、ＧａＮ層５１ｃの内部には圧縮歪みが発生する。圧縮応力の反作用として、複合層５は化合物半導体基板ＣＳ１に凸形状の反りを発生させる。
なお、Ａｌ窒化物半導体層５２ｂのエピタキシャル成長の条件（温度や圧力など）を制御することで、Ａｌ窒化物半導体層５２ｂとＧａＮ層５１ｂとの界面ＢＲ２を滑り面とすることができる。また、ＧａＮ層５１ｃのエピタキシャル成長の条件（温度や圧力など）を制御することで、ＧａＮ層５１ｃをＡｌ窒化物半導体層５２ｂの表面の結晶面に揃うように成長させることができる。
複合層５におけるＡｌ窒化物半導体層５２ａと、Ａｌ窒化物半導体層５２ａの下地層であるＧａＮ層５１ａと、Ａｌ窒化物半導体層５２ａの上層であるＧａＮ層５１ｂとの関係に着目した場合にも同様のことが言える。すなわち、Ａｌ窒化物半導体層５２ａの結晶構造に及ぼすＧａＮ層５１ａの結晶構造の影響は小さく、Ａｌ窒化物半導体層５２ａの格子定数に及ぼすＧａＮ層５１ａの格子定数の影響は小さい。一方、ＧａＮ層５１ｂは、下地層であるＡｌ窒化物半導体層５２ａの表面の結晶面に揃うように成長する。ＧａＮ層５１ｂにはＡｌ窒化物半導体層５２ａの影響により圧縮応力が加わり、ＧａＮ層５１ｂの内部には圧縮歪みが発生する。
凸形状の反りを発生させる複合層５の作用は、複合層５を構成するＡｌ窒化物半導体層が厚くなるほど大きくなる。一方で、複合層５を構成するＡｌ窒化物半導体層が厚すぎるとＡｌ窒化物半導体層の内部にクラックが発生しやすくなる。複合層５を構成するＡｌ窒化物半導体層の内部へのクラックの発生を抑止しつつ複合層５による凸形状の反りを効果的に発生させるためには、複合層５中の１層当たりのＡｌ窒化物半導体層の厚さを３ｎｍ以上５０ｎｍ以下、好ましくは２０ｎｍ以下とし、複合層５中のＡｌ窒化物半導体層の数を１〜２層程度にすることが好ましい。
本実施の形態によれば、化合物半導体基板ＣＳ１に凹形状の反りを発生させる機能を有する複合層４と、化合物半導体基板ＣＳ１に凸形状の反りを発生させる機能を有する複合層５との各々を調節することにより、化合物半導体基板ＣＳ１の反りを容易に制御することができる。
加えて、滑り面である界面ＢＲ１およびＢＲ２上の半導体層は、下地層の格子定数差や歪みの影響を受けずに成長することができるので、クラックの発生も抑止することができる。
［第２の実施の形態］
図３は、本発明の第２の実施の形態における化合物半導体基板ＣＳ２の構成を示す断面図である。
図３を参照して、本実施の形態の化合物半導体基板ＣＳ２における複合層４は、Ａｌ窒化物半導体層として、２層のＡｌ窒化物半導体層４１ａおよび４１ｂを含んでおり、ＧａＮ層として１層のＧａＮ層４２ａを含んでいる。Ａｌ窒化物半導体層４１ａは、２層のＡｌ窒化物半導体層４１ａおよび４１ｂのうちＳｉ基板１により近い位置に形成されており、ＡｌＮバッファー層３と接触している。Ａｌ窒化物半導体層４１ｂは、２層のＡｌ窒化物半導体層４１ａおよび４１ｂのうちＳｉ基板１からより遠い位置に形成されている。ＧａＮ層４２ａは、Ａｌ窒化物半導体層４１ａとＡｌ窒化物半導体層４１ｂとの間に形成されている。
本実施の形態における複合層４を構成するＧａＮ層の厚さが第１の実施の形態の場合と同一であると仮定した場合、本実施の形態における複合層４による凹形状の反りを発生させる効果は、第１の実施の形態の複合層４による凹形状の反りを発生させる効果よりも小さくなる。このため、化合物半導体基板ＣＳ２では、化合物半導体基板ＣＳ１よりも凸形状の反り量を大きくすることができる。一方で、本実施の形態における複合層４を構成するＧａＮ層の厚さを１の実施の形態の場合よりも厚くした場合には、化合物半導体基板ＣＳ２においても、化合物半導体基板ＣＳ１と同等の反り量とすることもできる。
なお、上述以外の化合物半導体基板ＣＳ２の構成は、第１の実施の形態における化合物半導体基板ＣＳ１の構成と同様であるため、その説明は繰り返さない。
本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。加えて、複合層４の層の数が少ないため、容易に化合物半導体基板ＣＳ２を作製することができる。
［実施例］
本願発明者らは、本発明の化合物半導体基板による反りの制御の効果を確認すべく、以下の実験を行った。
ＧａＮ層４２ｂの厚さを１５ｎｍ（試料Ａ１）、４５ｎｍ（試料Ａ２）、または６０ｎｍ（試料Ａ３）とした３種類の化合物半導体基板ＣＳ１を作製した。試料Ａ１、Ａ２、およびＡ３ではいずれも、Ａｌ窒化物半導体層５２ａおよび５２ｂの各々の厚さを１５ｎｍとし、ＧａＮ層４２ａの厚さを１５ｎｍとした。Ａｌ窒化物半導体層５２ａおよび５２ｂをＡｌＮとした。得られた化合物半導体基板ＣＳ１の反り量を計測した。
図４は、本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果を示す図である。図５は、本発明の一実施例における試料Ａ１、Ａ２、およびＡ３の各々の反り量の計測結果から得られたＧａＮ層４２ｂの厚さと反り量との関係を示すグラフである。なお、図５および図７では、凸形状となる反りの方向をマイナスとし、凹形状となる反りの方向をプラスとしている。
図４および図５を参照して、ＧａＮ層４２ｂの厚さが１５ｎｍである試料Ａ１は、凸形状で９０μｍの反り量となった。ＧａＮ層４２ｂの厚さが４５ｎｍである試料Ａ２は、凸形状で１５μｍの反り量となった。ＧａＮ層４２ｂの厚さが６０ｎｍである試料Ａ３は、凹形状で３９μｍの反り量となった。また、ＧａＮ層４２ｂの厚さが増加するに従って、化合物半導体基板ＣＳ１の反り量は凹形状となる方向に略一定の割合で増加した。
次に、Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さを、１５ｎｍ／１５ｎｍ（試料Ｂ１）、１５ｎｍ／１０ｎｍ（試料Ｂ２）、または１０ｎｍ／１０ｎｍ（試料Ｂ３）とした３種類の化合物半導体基板ＣＳ１を作製した。試料Ｂ１、Ｂ２、およびＢ３ではいずれも、ＧａＮ層４２ａおよび４２ｂの各々の厚さを１５ｎｍとした。Ａｌ窒化物半導体層５２ａおよび５２ｂをＡｌＮとした。得られた化合物半導体基板ＣＳ１の反り量を計測した。
図６は、本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果を示す図である。図７は、本発明の一実施例における試料Ｂ１、Ｂ２、およびＢ３の各々の反り量の計測結果から得られたＡｌ窒化物半導体層５２ａおよび５２ｂの厚さと反り量との関係を示すグラフである。
図６および図７を参照して、Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さが１５ｎｍ／１５ｎｍである試料Ｂ１は、凸形状で９０μｍの反り量となった。Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さが１５ｎｍ／１０ｎｍである試料Ｂ２は、凸形状で２３μｍの反り量となった。Ａｌ窒化物半導体層５２ｂの厚さ／Ａｌ窒化物半導体層５２ｂの厚さが１０ｎｍ／１０ｎｍである試料Ｂ３は、凹形状で４６μｍの反り量となった。また、Ａｌ窒化物半導体層５２ｂの厚さとＡｌ窒化物半導体層５２ｂの厚さとの合計値が減少するに従って、化合物半導体基板ＣＳ１の反り量は凹形状となる方向に略一定の割合で増加した。
以上の実験結果から、複合層４を構成するＧａＮ層の厚さまたは複合層５を構成するＡｌ窒化物半導体層の厚さを調節することにより、化合物半導体基板ＣＳ１の反りを容易に制御できることが分かった。
［その他］
上述の実施の形態および実施例は、適宜組み合わせることが可能である。
上述の実施の形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ Ｓｉ（ケイ素）基板
２ ＳｉＣ（炭化ケイ素）層（下地層の一例）
３ ＡｌＮ（窒化アルミニウム）バッファー層（バッファー層の一例）
４ 複合層（下部複合層の一例）
５ 複合層（上部複合層の一例）
７，４２ａ，４２ｂ，５１ａ，５１ｂ，５１ｃ ＧａＮ（窒化ガリウム）層（下部ＧａＮ層の一例、上部ＧａＮ層の一例、電子走行層の一例）
１０，４１ａ，４１ｂ，４１ｃ，５２ａ，５２ｂ Ａｌ（アルミニウム）窒化物半導体層（下部窒化物半導体層の一例、上部窒化物半導体層の一例、障壁層の一例）
ＢＲ１，ＢＲ２ 界面
ＣＳ１，ＣＳ２ 化合物半導体基板

Claims (12)

  1. 化合物半導体基板であって、
    下地層と、
    前記下地層上に形成されたＡｌＮよりなるバッファー層と、
    前記バッファー層上に形成された下部複合層と、
    前記下部複合層上に形成された上部複合層とを備え、
    前記下部複合層は、
    上下方向に積層され、Ａｌを含む複数の下部窒化物半導体層と、
    前記複数の下部窒化物半導体層の各々の間に形成された下部ＧａＮ層とを含み、
    前記上部複合層は、
    上下方向に積層された複数の上部ＧａＮ層と、
    前記複数の上部ＧａＮ層の各々の間に形成されたＡｌを含む上部窒化物半導体層とを含み、
    前記下部ＧａＮ層と前記下部ＧａＮ層の下地となる下部窒化物半導体層との界面は、滑り面であり、
    前記上部窒化物半導体層と前記上部窒化物半導体層の下地となる上部ＧａＮ層との界面は、滑り面であり、
    前記下部複合層を構成する下部ＧａＮ層は、前記化合物半導体基板に凹形状の反りを発生させ、
    前記上部複合層を構成する上部窒化物半導体層は、前記化合物半導体基板に凸形状の反りを発生させる、化合物半導体基板。
  2. 前記下地層はＳｉＣよりなる、請求項１に記載の化合物半導体基板。
  3. 前記下部ＧａＮ層は、３ｎｍ以上１００ｎｍ以下の厚さを有する、請求項１または２に記載の化合物半導体基板。
  4. 前記上部窒化物半導体層は、３ｎｍ以上５０ｎｍ以下の厚さを有する、請求項１〜３のいずれかに記載の化合物半導体基板。
  5. 前記複数の下部窒化物半導体層は３層であり、
    前記下部ＧａＮ層は２層である、請求項１〜４のいずれかに記載の化合物半導体基板。
  6. 前記複数の下部窒化物半導体層は、ＡｌおよびＧａを含み、
    前記複数の下部窒化物半導体層の各々のＡｌの平均組成比を比較した場合、前記下地層から離れた位置に形成された下部窒化物半導体層である程、Ａｌの平均組成比が小さくなる、請求項１〜５のいずれかに記載の化合物半導体基板。
  7. 前記複数の上部ＧａＮ層は３層であり、
    前記上部窒化物半導体層は２層である、請求項１〜６のいずれかに記載の化合物半導体基板。
  8. 前記複数の下部窒化物半導体層のうち前記下部ＧａＮ層と接触して前記下部ＧａＮ層上に形成された下部窒化物半導体層は、引張り歪みを含み、
    前記複数の上部ＧａＮ層のうち前記上部窒化物半導体層と接触して前記上部窒化物半導体層上に形成された上部ＧａＮ層は、圧縮歪みを含む、請求項１〜７のいずれかに記載の化合物半導体基板。
  9. 前記上部窒化物半導体層はＡｌＮよりなる、請求項１〜８のいずれかに記載の化合物半導体基板。
  10. 前記上部複合層上に形成されたＧａＮよりなる電子走行層と、
    前記電子走行層上に形成された障壁層とをさらに備えた、請求項１〜９のいずれかに記載の化合物半導体基板。
  11. 前記複数の上部ＧａＮ層の各々は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有する、請求項１〜１０のいずれかに記載の化合物半導体基板。
  12. 前記複数の上部ＧａＮ層の各々は、５５０ｎｍ以上３０００ｎｍ以下の厚さを有する、請求項１〜１１のいずれかに記載の化合物半導体基板。
JP2017235743A 2017-12-08 2017-12-08 化合物半導体基板 Active JP6812333B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017235743A JP6812333B2 (ja) 2017-12-08 2017-12-08 化合物半導体基板
PCT/JP2018/044849 WO2019111986A1 (ja) 2017-12-08 2018-12-06 化合物半導体基板
EP18886040.7A EP3723114A4 (en) 2017-12-08 2018-12-06 COMPOSITE SEMICONDUCTOR SUBSTRATE
KR1020207019486A KR102679760B1 (ko) 2017-12-08 2018-12-06 화합물 반도체 기판
US16/770,310 US20200402922A1 (en) 2017-12-08 2018-12-06 Compound semiconductor substrate
CN201880077878.1A CN111433889A (zh) 2017-12-08 2018-12-06 化合物半导体基板
TW107144025A TWI814756B (zh) 2017-12-08 2018-12-07 化合物半導體基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017235743A JP6812333B2 (ja) 2017-12-08 2017-12-08 化合物半導体基板

Publications (2)

Publication Number Publication Date
JP2019102767A JP2019102767A (ja) 2019-06-24
JP6812333B2 true JP6812333B2 (ja) 2021-01-13

Family

ID=66750597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017235743A Active JP6812333B2 (ja) 2017-12-08 2017-12-08 化合物半導体基板

Country Status (7)

Country Link
US (1) US20200402922A1 (ja)
EP (1) EP3723114A4 (ja)
JP (1) JP6812333B2 (ja)
KR (1) KR102679760B1 (ja)
CN (1) CN111433889A (ja)
TW (1) TWI814756B (ja)
WO (1) WO2019111986A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
CN115398047A (zh) * 2020-04-14 2022-11-25 学校法人关西学院 氮化铝衬底的制造方法、氮化铝衬底以及抑制位错向氮化铝生长层引入的方法
US20230215922A1 (en) * 2020-07-15 2023-07-06 Air Water Inc. Compound semiconductor substrate and method for manufacturing compound semiconductor substrate
TWI745110B (zh) * 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法
KR102682628B1 (ko) 2022-09-08 2024-07-09 에스엘 주식회사 자동차용 센서 세척 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
JP3254823B2 (ja) * 1993-06-28 2002-02-12 住友化学工業株式会社 半導体エピタキシャル基板およびその製造方法
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5492984B2 (ja) * 2010-04-28 2014-05-14 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
JP6239499B2 (ja) * 2012-03-16 2017-11-29 古河電気工業株式会社 半導体積層基板、半導体素子、およびその製造方法
WO2014097508A1 (ja) * 2012-12-19 2014-06-26 パナソニック株式会社 窒化物半導体レーザ素子
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
US20160276472A1 (en) * 2015-03-17 2016-09-22 Hermes-Epitek Corp. Semiconductor Device and Manufacturing Method Thereof
JP6498581B2 (ja) 2015-09-30 2019-04-10 株式会社豊田自動織機 蓄電装置及び電流遮断装置

Also Published As

Publication number Publication date
EP3723114A1 (en) 2020-10-14
TWI814756B (zh) 2023-09-11
WO2019111986A1 (ja) 2019-06-13
JP2019102767A (ja) 2019-06-24
KR20200094786A (ko) 2020-08-07
KR102679760B1 (ko) 2024-07-02
TW201926694A (zh) 2019-07-01
US20200402922A1 (en) 2020-12-24
CN111433889A (zh) 2020-07-17
EP3723114A4 (en) 2021-01-20

Similar Documents

Publication Publication Date Title
JP6812333B2 (ja) 化合物半導体基板
JP6473017B2 (ja) 化合物半導体基板
US7518154B2 (en) Nitride semiconductor substrate and semiconductor element built thereon
JP5787417B2 (ja) 窒化物半導体基板
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
JP6781095B2 (ja) 化合物半導体基板
JPWO2011055774A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JPWO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
KR20180067507A (ko) SiC층을 구비한 화합물 반도체 기판
JP6313809B2 (ja) 半導体装置
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
WO2020137501A1 (ja) 化合物半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201216

R150 Certificate of patent or registration of utility model

Ref document number: 6812333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250