JP2011216823A - 多重構造窒化物半導体構造 - Google Patents

多重構造窒化物半導体構造 Download PDF

Info

Publication number
JP2011216823A
JP2011216823A JP2010086099A JP2010086099A JP2011216823A JP 2011216823 A JP2011216823 A JP 2011216823A JP 2010086099 A JP2010086099 A JP 2010086099A JP 2010086099 A JP2010086099 A JP 2010086099A JP 2011216823 A JP2011216823 A JP 2011216823A
Authority
JP
Japan
Prior art keywords
buffer layer
layer
multilayer
nitride semiconductor
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010086099A
Other languages
English (en)
Inventor
Takuma Yagi
拓真 八木
Takashi Kobayashi
小林  隆
Noriyuki Watanabe
則之 渡邉
Masayoshi Asahi
雅好 朝日
Ryuta Sakai
隆太 坂井
Masahiro Uchida
昌宏 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Advanced Technology Corp
Original Assignee
NTT Advanced Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Advanced Technology Corp filed Critical NTT Advanced Technology Corp
Priority to JP2010086099A priority Critical patent/JP2011216823A/ja
Publication of JP2011216823A publication Critical patent/JP2011216823A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】基板上に窒化物半導体をエピタキシャル成長する場合、窒化物半導体素子厚さに依存しない反りの制御が可能になる多層構造窒化物半導体素子の構造を提供する。
【解決手段】多重構造窒化物半導体は、基板1上に、窒化物半導体が1層かまたは複数層積層されたバッファ層2と、バッファ層2上に窒化物半導体が形成された多層構造バッファ層3と、多層構造バッファ層3上に窒化物半導体が1層かまたは複数層積層された半導体層4とから構成される。多層構造バッファ層3は多層構造バッファ層5と多層構造バッファ層5上に接したバッファ層6とが1層かまたは複数層積層されることで成り、多層構造バッファ層5は、バッファ層7とバッファ層7上に接したバッファ層8から成り、バッファ層7とバッファ層8は複数層積層されている。バッファ層7およびバッファ層8のすくなくとも一方の3族材料の組成を変化させることで窒化物半導体素子の反りの制御を可能にした。
【選択図】図1

Description

本発明は、基板上に結晶成長した窒化物半導体素子に関する。
GaNをはじめとした窒化物半導体を用いた電子デバイスは、高い破壊電界強度と高いキャリア移動度を有しており、次世代パワーデバイスや高周波向けデバイスとして注目されている。特にシリコン基板上に窒化物半導体を形成することは、シリコンが高い熱伝導率を有していることからデバイスの高温動作に有利である。また、シリコン基板の大口径化も容易であり、デバイスの集積化やコスト削減にも有利である。さらに窒化物半導体はGaAsやInPのようにAsやPを含有しないことから、環境に対して無害である半導体材料として有望である。
窒化物半導体を基板上にエピタキシャル成長する場合、基板と窒化物半導体の熱膨張係数の差や格子定数の差などによってクラックや転位などが多く発生する。特に、シリコン基板では、窒化物半導体としてGaNを成長するときに、Gaとシリコンが反応するメルトバックエッチングによる汚染も発生する。このような間題を解決する技術は、例えばサファイア基板上の窒化物半導体結晶成長については、特許文献1などに開示されている。この技術は、サファイア基板上にAl23層とAlON層、AlN層を成長することで、基板とAlNを格子整合させて転位を減らしている。また、シリコン基板上の窒化物半導体結晶成長については、非特許文献1などに開示されている。この技術は、シリコン基板上にAlN層とAlGaN層を成長させることで、Gaによるメルトバックエッチングを低減し、またAlNとGaNの格子定数の差による転位を低減している。
これらのような技術を用いて窒化物半導体を積層した場合、熱膨張係数の差による応力のかかり具合により窒化物半導体が反る。また、窒化物半導体の縦方向の耐圧を向上させるため、窒化物半導体層を厚膜化することが知られているが、窒化物半導体層の厚膜化にともない反りはより大きくなる。反りを低減するために、特許文献2などの技術が開示されている。特許文献2では、窒化物半導体の多層構造の厚膜化により応力を相殺し、反りを低減している。しかし、特許文献2における技術では、任意の希望する膜厚で反りを低減する事が困難である。シリコンをはじめとした窒化物半導体を結晶成長するための基板は、基板に歪みが内包されることや基板自身の形状が同一基板種でも相違していることが多く、特に窒化物半導体素子をあらかじめ定めた厚さで作製する場合、定めた厚さで反りの大きさを制御することは難しい。また、窒化物半導体素子を量産化する場合、厚さや形状の違いはデバイス作製や集積化に大きな影響を与えるので、厚さや形状の違いが少ないことが要求される。
国際公開第05/015618号パンフレット 特開2008−218479号公報
H.Ishikawa、他5名、「GaN on Si Substrate with AlGaN/AlN Intermediate Layer」Jpn.J.Appl.Phys.,Vo1.38(1999)pp−L492−L494、日本応用物理学会
本発明が解決しようとする課題は、特許文献2の課題である、窒化物半導体の多層構造の厚膜化により反りを低減する方法では膜厚が限定されるという課題である。本発明の目的は、基板上に窒化物半導体をエピタキシャル成長する場合、特許文献2が示すような、窒化物半導体素子の厚さを制御することにより反りを制御することとは異なり、窒化物半導体素子の厚さを制御しなくても反りを制御することが可能となる多層構造窒化物半導体素子の構造を提供することである。
請求項1に記載の発明は、基板1の主面上に形成され、窒化物半導体からなるバッファ層2と、バッファ層2上に窒化物半導体が形成された多層構造バッファ層3と、多層構造バッファ層3上に窒化物半導体からなる半導体層4が形成された多重構造窒化物半導体素子であって、多層構造バッファ層3は多層構造バッファ層5を少なくとも1層含み、多層構造バッファ層5は、互いに異なる組成からなるバッファ層7とバッファ層8から成り、、バッファ層7とバッファ層8とを少なくとも1層ずつ含み、任意の順番で1層かまたは複数層積層されていて、任意の厚みを有する前記多層構造バッファ層3に対して、前記バッファ層7と前記バッファ層8の窒化物半導体の3族材料の組成を調節することで多重構造窒化物半導体素子の反りを制御することを特徴とする多重構造窒化物半導体素子の構造である。
請求項2に記載の発明は、多層構造バッファ層3は、バッファ層7およびバッファ層8とは異なる組成からなるバッファ層6をさらに1層かまたは複数層含み、バッファ層6と多層構造バッファ層5とは任意の順番で交互に1層かまたは複数層積層されることを特徴とする請求項1に記載の多重構造窒化物半導体素子の構造である。
請求項3に記載の発明は、基板1がシリコン、SOI、シリコンカーバイド、ガリウムナイトライド及びサファイアのうちいずれかを用いることを特徴とする請求項1または請求項2に記載の多重構造窒化物半導体素子である。
請求項4に記載の発明は、バッファ層2が、それぞれ1層かまたは複数層の、AlNの層と、AlSGa1一SNの層とから成り、AlNの層とAlSGa1一SNの層のそれぞれは任意の順番で交互に積層されていることを特徴とする請求項1乃至請求項3のいずれか一項に記載の多重構造窒化物半導体素子の構造である。ここで、sはAl組成の割合であり、0<s<1を満たす数値である。
請求項5に記載の発明は、バッファ層7またはバッファ層8の少なくとも一方が、InkAllmGa1-k-l-mNまたはInKAlLMGal-K-L-MNから成ることを特徴とする請求項1乃至請求項4のいずれか1項に記載の多重構造窒化物半導体素子の構造である。ここで、K、L、M、k、l、mはそれぞれ3族材料の組成の割合であり、
0≦K<1,0≦L≦1,0≦M<1,K+L+M≦1
0≦k<1,0≦l≦1,0≦m<1,k十l十m≦1
を満たす数値である。
請求項6に記載の発明は、前記多層構造バッファ層5において前記バッファ層7がInkAllmGa1-k-l-mNからなり、前記バッファ層8がInKAlLMGal-K-L-MNからなることを特徴とする請求項1乃至請求項5のいずれか1項に記載の多重構造窒化物半導体素子である。ここで、K、L、M、k、l、mはそれぞれ3族材料の組成の割合であり、
0≦K<1,0≦L≦1,0≦M<1,K+L+M≦1
0≦k<1,0≦l≦1,0≦m<1,k十l十m≦1
を満たす数値である。
請求項7に記載の発明は、バッファ層6がInpAlqrGa1-p-q-rN、ただし0≦p<1、0≦q≦1、0≦r<1、p+q+r≦1からなることを特徴とする請求項1乃至請求項6のいずれか一項に記載の多重構造窒化物半導体素子の構造である。
請求項8に記載の発明は、半導体層4が1層かまたは複数層のInXAlYZGa1-X-Y-ZNからなることを特徴とする請求項1乃至請求項7のいずれか1項に記載の多重構造窒化物半導体素子の構造である。ここで、X、Y、Zは、0≦X<1,0≦Y≦1,0≦Z<1,X+Y+Z≦1を満たす数値である。
本発明により、決められた多層構造窒化物半導体素子の層厚で、良好な形状の多層構造窒化物半導体素子が得られる。
本発明の実施例1にかかる多層構造窒化物半導体素子の概略図である。 図1における多層構造バッファ層5の概略図である。 本発明の実施例1にかかる、多層構造窒化物半導体素子の反り(BOW値)とバッファ層8のAl組成との関係を示す図である。 本発明の実施例1にかかる、多層構造窒化物半導体素子の反り(BOW値)とバッファ層8のAl組成との関係を示す図である。 本発明の実施例1にかかる、多層構造窒化物半導体素子の反り(BOW値)とバッファ層8のAl組成との関係を示す図である。 本発明の実施例2にかかる多層構造窒化物半導体素子の概略図である。 図3における多層構造バッファ層51の概略図である。 本発明の実施例3にかかる多層構造窒化物半導体素子の概略図である。 図4における多層構造バッファ層5aの概略図である。 図4における多層構造バッファ層5bの概略図である。 図4における多層構造バッファ層5cの概略図である。
次に、図面を用いて本発明の実施の形態について説明する。
図1は、本発明の実施例1にかかる多層構造窒化物半導体素子の概略図である。
図2は、図1における多層構造バッファ層5の概略図である。
実施例1の形態は、基板1の主面上にバッファ層2が形成され、バッファ層2に接して形成された多層構造バッファ層3と、多層構造バッファ層3に接して形成された半導体層4により構成される。
基板1は実施例1においてはシリコン基板を用いている。他にSOI基板、シリコンカーバイド基板、ガリウムナイトライド基板、サファイア基板のいずれの基板でもよい。
バッファ層2は窒化物半導体が1層以上積層されている。実施例1では、第一の層はAlN、第二の層はAlGaNで形成されている。
多層構造バッファ層3は、多層構造バッファ層5が1層かまたは複数層積層されていて、多層構造バッファ層5が複数層積層されている場合はバッファ層6と交互に積層されることで成る。多層構造バッファ層5が少なくとも1層積層されていれば、多層構造バッファ層5、バッファ層6それぞれの積層数、積層する順番、膜厚は任意に決定することができ、例えば、バッファ層2上に多層構造バッファ層5、別の多層構造バッファ層5上に半導体層4が積層されてもかまわない。実施例1では、多層構造バッファ層5とバッファ層6とが交互に1層積層されているが、積層数はこれに限定されない。
多層構造バッファ層3の厚さは、実施例1では2500nmおよび3000nmとした。
バッファ層6はInpAlqrGa1-p-q-rNから構成され、0≦p<1,0≦q≦1,0≦r<1,p+q+r≦1の範囲で、3族材料について任意に組成を決定することができる。あるバッファ層6内で単一組成でもよいが、組成が1層中の場所によって異なっていてもよい。別のバッファ層6内では前述のバッファ層6とは異なる組成であってもよい。実施例1では、バッファ層6をAlGaNとし、Al組成が多層構造バッファ層5に接する面から半導体層4に接する面にかけて90%から80%まで連続的に変化するようにバッファ層6を成長させたが、この組成に限定されない。
多層構造バッファ層5はバッファ層7とバッファ層8とが複数層積層されることで成る。図2では典型的な例としてバッファ層7とバッファ層8とが交互にそれぞれ10層積層されているが、積層数はこれに限定されない。また、バッファ層7とバッファ層8とがそれぞれ少なくとも1層ずつ積層されていれば、それぞれの積層数、積層する順番は任意に決定することができる。例えば、バッファ層2上にバッファ層7、別のバッファ層7上に半導体層4が積層されてもかまわない。また、バッファ層7、バッファ層8、バッファ層6はそれぞれ互いに組成が異なる。
バッファ層7は、InfAltuGa1-f-t-uNから構成され、0≦f<1,0≦t≦1,0≦u<1,f十t十u≦1の範囲で、各層で3族材料について任意に組成を決定することができる。あるバッファ層7内で単一組成でもよいが、組成が1層中の場所によって異なっていてもよい。別のバッファ層7内では前述のバッファ層7とは異なる組成であってもよい。
バッファ層8は、InKAlLMGal-K-L-MNから構成され、0≦K<1,0≦L≦1,0≦M<1,K+L+M≦1の範囲で、各層で3族材料について任意に組成を決定することができる。あるバッファ層8内で単一組成でもよいが、組成が1層中の場所によって異なっていてもよい。別のバッファ層8内では前述のバッファ層8とは異なる組成であってもよい。ただし、バッファ層7とは異なる組成とする。
半導体層4は1層かまたは複数層のInXAlYZGa1-X-Y-ZNから成る。実施例1では1層目はGaN、2層目はAlN、3層目はAlGaN,4層目はGaNとした。
図3は、バッファ層7の組成が各バッファ層7内で均一なAlN、多層構造バッファ層3の厚さが2500nm、バッファ層7とバッファ層8とが交互にそれぞれ50層積層されている場合の、多層構造窒化物半導体素子の反り(BOW値)と、バッファ層8のAl組成との関係を示している。バッファ層8のAl組成が小さいほどBOW値が大きくなっている。上記の条件ではバッファ層8のAl組成の好ましい範囲は0%から50%、より好ましくは0%から40%である。
図4は、バッファ層7の組成が各バッファ層7内で均一なAltGa1-tN、t=0.25、多層構造バッファ層3の厚さが2500nm、バッファ層7とバッファ層8とが交互にそれぞれ50層積層されている場合の、BOW値と、バッファ層8のAl組成との関係を示している。図3と同様、バッファ層8のAl組成が小さいほどBOW値が大きくなっている。上記の条件ではバッファ層8のAl組成の好ましい範囲は10%から80%、より好ましくは10%から50%である。
図5は、バッファ層7の組成が各バッファ層7内で均一なAlN、多層構造バッファ層3の厚さが3000nm、バッファ層7とバッファ層8とが交互にそれぞれ80層積層されている場合の、BOW値と、バッファ層8のAl組成との関係を示している。図3および図4と同様、バッファ層8のAl組成が小さいほどBOW値が大きくなっている。上記の条件ではバッファ層8のAl組成の好ましい範囲は0%から60%、より好ましくは0%から20%である。
このようにして、多層構造バッファ層の厚みを固定し、多層構造バッファ層3を構成する各バッファ層のAl組成を調節することで、反りの制御が可能となる。
図6は、本発明の実施例2にかかる多層構造窒化物半導体素子の概略図である。
図7は、図6における多層構造バッファ層51の概略図である。
図6の多層構造窒化物半導体素子は、多層構造バッファ層3aが多層構造バッファ層51とバッファ層61とが複数層積層される以外は、図1の多層構造窒化物半導体素子と同様の構造である。実施例2では多層構造バッファ層51とバッファ層61とが交互に3層ずつ積層されているが、多層構造バッファ層3aに多層構造バッファ層51が少なくとも1層積層されていればよい。
多層構造バッファ層51はバッファ層71とバッファ層81とが複数層積層されて構成されている。実施例2では、交互に10組積層されているが、バッファ層71とバッファ層81とがそれぞれ少なくとも1層積層されていればよい。バッファ層71はInkAllmGa1-k-l-mNから成り、バッファ層81はInKAlLMGal-K-L-MNから成る。バッファ層71またはバッファ層81は3族材料について単一組成でもよいが、層の中で連続または不連続に組成を変化させてもよく、組成が傾斜してもよい。多層構造バッファ層51における各バッファ層71または各バッファ層81は3族材料について組成を互いに変えてもよいし、互いに異なる範囲で組成が連続または不連続に変化してもよい。また、各バッファ層7または各バッファ層8は互いに単一の膜厚でもよいが、1nmから200nmまでの範囲で互いに異なる膜厚でもよい。実施例2では、バッファ層71はAlNであり、バッファ層81はAlGaNである。
バッファ層61はInpAlqrGa1-p-q-rNから構成される。バッファ層6は3族材料について単一組成でもよいし、組成が連続または不連続に変化してもよく、組成が傾斜してもよい。また、多層構造バッファ層51とバッファ層61とが交互に複数層積層する場合の各バッファ層61は、3族材料について単一組成でもよいし、各バッファ層61で互いに組成が連続または不連続に変化してもよいし、互いに異なる範囲で組成が傾斜していてもよい。また、各バッファ層61の膜厚は単一でもよいが、1nmから10000nmの範囲で互いに異なる膜厚でもよい。
実施例2の場合も実施例1と同様、多層構造バッファ層の厚みを固定し、多層構造バッファ層3aを構成する各バッファ層のAl組成を調節することで、反りの制御が可能である。
図8は、本発明の実施例3にかかる多層構造窒化物半導体素子の概略図である。
図9は、図8における多層構造バッファ層5aの概略図である。
図10は、図8における多層構造バッファ層5bの概略図である。
図11は、図8における多層構造バッファ層5cの概略図である。
図8の多層構造窒化物半導体素子は、多層構造バッファ層3bが多層構造バッファ層5a〜5cとバッファ層6a〜6cとが図8に示すように複数層積層されて構成されている以外は、図6の多層構造窒化物半導体素子と同様の構造である。実施例3では、交互に3層積層されているが、多層構造バッファ層3bに多層構造バッファ層5aまたは多層構造バッファ層5bまたは多層構造バッファ層5cのいずれかが少なくとも1層積層されていればよい。
多層構造バッファ層5a〜5cは、10nm〜10000nmで溝成され、実施例3では、多層構造バッファ層5aは100nm、5bは100nm、5cは150nmで構成されている。
バッファ層6a〜6cは、InpAlqrGa1-p-q-rNから構成され、各層で3族材料の組成は単一でもよいし、各層で3族材料の組成が変化してもよい。実施例3では、バッファ層6aはAlGaNであり、Al組成は90%から80%で傾斜しており、6bではGaNであり、6cはAlGaNであり、Al組成は80%から90%で傾斜している。
バッファ層6a〜6cの膜厚は、1nm〜10000nmで構成され、実施例3では、バッファ層6aは20nm、6bでは100nm、6cでは50nmで構成されている。
多層構造バッファ層5aは、バッファ層71a、バッファ層81a、バッファ層72a、バッファ層82a、バッファ層73aおよびバッファ層83aとが複数層積層されて構成されている。実施例3では、それぞれ3層積層されているが、多層構造バッファ層5aが、バッファ層71aまたはバッファ層72aまたはバッファ層73aのうちの少なくとも1層、およびバッファ層81aまたはバッファ層82aまたはバッファ層83aのうちの少なくとも1層がそれぞれ積層されていればよい。
多層構造バッファ層5bは、多層構造バッファ層5aと同様、バッファ層71b、バッファ層81b、バッファ層72b、バッファ層82b、バッファ層73b、バッファ層83b、バッファ層74b、バッファ層84b、バッファ層75bおよびバッファ層85bとが複数層積層されて構成されている。実施例3では、それぞれ5層積層されている。
多層構造バッファ層5cは、多層構造バッファ層5aと同様、バッファ層71c、バッファ層81c、バッファ層72c、バッファ層82c、バッファ層73cおよびバッファ層83cとが複数層積層されて構成されている。実施例3では、それぞれ3層積層されている。
バッファ層71a〜73aは、InkAllmGa1-k-l-mNから構成され、各層で3族材料の組成は単一でもよいし、各層で3族材料の組成が変化してもよい。実施例3では、バッファ層71aはAlNであり、72aはAlGaNであり、Al組成は90%から80%で傾斜しており、73aはAINである。
バッファ層71a〜73aの膜厚は、1nmから1000nmで構成され、バッファ層71aは5nm、72aは15nm、バッファ層73aは20nmで構成されている。
バッファ層81a〜83aは、InKAlLMGal-K-L-MNから構成され、各層で3族材料の組成は単一でもよいし、各層で3族材料の組成が変化してもよい。実施例3では、バッファ層81aはAlGaNであり、Al組成は90%から80%で傾斜しており、82aはAlGaNであり、Al組成は80%の単一組成であり、83aはAlGaNであり、Al組成は80%〜90%で傾斜している。
バッファ層81a〜83aの膜厚は、1nmから1000nmで構成され、バッファ層81aは25nm、82aは15nm、83aは20nmで構成されている。
バッファ層71b〜75bは、InkAllmGa1-k-l-mNから構成され、各層で3族材料の組成は単一でもよいし、各層で3族材料の組成が変化してもよい。実施例3では、バッファ層71bはAlGaNであり、Al組成は80%の単一組成であり、72bはAlGaNであり、Al組成は10%から90%で傾斜しており、73bはAlNであり、74bはAlGaNであり、Al組成は50%の単一組成であり、75bはAlNである。
バッファ層71b〜75bの膜厚は、1nmから1000nmで構成され、バッファ層71bは5nm、72bは20nm、73bは10nm、74bは10nm、75bは5nmで構成されている。
バッファ層81b〜85bは、InKAlLMGal-K-L-MNから構成され、各層で3族材料の組成は単一でもよいし、各層で3族材料の組成が変化してもよい。実施例3では、バッファ層81bはAlGaNであり、Al組成は90%から80%で傾斜しており、82bはAlGaNであり、Al組成は80%の単一組成であり、83bはAlGaNであり、Al組成は80%〜90%で傾斜しており、84bはAlNであり、85bはAlGaNであり、Al組成は80%の単一組成である。
バッファ層81b〜85bの膜厚は、1nmから1000nmで構成され、バッファ層81bは5nm、82bは10nm、83bは15nm、84bは5nm、85bは15nmで構成されている。
バッファ層71c〜73cは、InkAllmGa1-k-l-mNから構成され、各層で3族材料の組成は単一でもよいし、各層で3族材料の組成が変化してもよい。本実施では、バッファ層71cはAlNであり、72cはAlGaNであり、Al組成は90%から80%で傾斜しており、73cはAlNである。
バッファ層71c〜73cの膜厚は、1nmから1000nmで構成され、バッファ層71cは15nm、72cは10nm、バッファ層73cは15nmで構成されている。
バッファ層81c〜83cは、InKAlLMGal-K-L-MNから構成され、各層で3族材料の組成は単一でもよいし、各層で3族材料の組成が変化してもよい。実施例3では、バッファ層81cはAlGaNであり、Al組成は90%から80%で傾斜しており、82cはAlGaNであり、Al組成は80%の単一組成であり、83cはAlGaNであり、Al組成は80%〜90%で傾斜している。
バッファ層81c〜83cの膜厚は、1nmから1000nmで構成され、バッファ層81cは20nm、82cは40nm、83cは50nmで構成されている。
実施例3の場合も実施例1と同様、多層構造バッファ層の厚みを固定し、多層構造バッファ層3bを構成する各バッファ層のAl組成を調節することで、反りの制御が可能である。

Claims (8)

  1. 基板1の主面上に、窒化物半導体からなるバッファ層2が形成され、前記バッファ層2上に窒化物半導体からなる多層構造バッファ層3が形成され、前記多層構造バッファ層3上に窒化物半導体からなる半導体層4が形成された多重構造窒化物半導体素子であって、
    前記多層構造バッファ層3は多層構造バッファ層5を少なくとも1層含み、
    前記多層構造バッファ層5は、互いに異なる組成からなるバッファ層7とバッファ層8から成り、
    前記バッファ層7と前記バッファ層8とを少なくとも1層ずつ含み、任意の順番で1層かまたは複数層積層されていて、任意の厚みを有する前記多層構造バッファ層3に対して、前記バッファ層7と前記バッファ層8の窒化物半導体の3族材料の組成を調節することで多重構造窒化物半導体素子の反りを制御することを特徴とする多重構造窒化物半導体素子。
  2. 前記多層構造バッファ層3は、前記バッファ層7および前記バッファ層8とは異なる組成からなるバッファ層6をさらに1層かまたは複数層含み、前記バッファ層6と前記多層構造バッファ層5とは任意の順番で交互に1層かまたは複数層積層されることを特徴とする請求項1に記載の多重構造窒化物半導体素子。
  3. 前記基板1はシリコン、SOI、シリコンカーバイド、ガリウムナイトライド及びサファイアのうちいずれかを用いることを特徴とする請求項1または請求項2に記載の多重構造窒化物半導体素子。
  4. 前記バッファ層2は、それぞれ1層かまたは複数層の、AlNの層と、AlSGa1一SNの層、ただし0<s<1とから成り、AlNの層とAlSGa1一SNの層のそれぞれは任意の順番で交互に積層されていることを特徴とする請求項1乃至請求項3のいずれか一項に記載の多重構造窒化物半導体素子。
  5. 前記バッファ層7または前記バッファ層8の少なくとも一方が、InkAllmGa1-k-l-mNまたはInKAlLMGal-K-L-MN、ただし0≦K<1、0≦L≦1、0≦M<1、K+L+M≦1、0≦k<1、0≦l≦1、0≦m<1、k十l十m≦1から成ることを特徴とする請求項1乃至請求項4のいずれか一項に記載の多重構造窒化物半導体素子。
  6. 前記多層構造バッファ層5において前記バッファ層7がInkAllmGa1-k-l-mN、ただし0≦k<1、0≦l≦1、0≦m<1、k十l十m≦1からなり、前記バッファ層8がInKAlLMGal-K-L-MN、ただし0≦K<1、0≦L≦1、0≦M<1、K+L+M≦1からなることを特徴とする請求項1乃至請求項5のいずれか一項に記載の多重構造窒化物半導体素子。
  7. 前記バッファ層6がInpAlqrGa1-p-q-rN、ただし0≦p<1、0≦q≦1、0≦r<1、p+q+r≦1からなることを特徴とする請求項1乃至請求項6のいずれか一項に記載の多重構造窒化物半導体素子。
  8. 前記半導体層4が1層かまたは複数層のInXAlYZGa1-X-Y-ZN、ただし0≦X<1、0≦Y≦1、0≦Z<1、X+Y+Z≦1からなることを特徴とする請求項1乃至請求項7のいずれか一項に記載の多重構造窒化物半導体素子。
JP2010086099A 2010-04-02 2010-04-02 多重構造窒化物半導体構造 Pending JP2011216823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010086099A JP2011216823A (ja) 2010-04-02 2010-04-02 多重構造窒化物半導体構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086099A JP2011216823A (ja) 2010-04-02 2010-04-02 多重構造窒化物半導体構造

Publications (1)

Publication Number Publication Date
JP2011216823A true JP2011216823A (ja) 2011-10-27

Family

ID=44946241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086099A Pending JP2011216823A (ja) 2010-04-02 2010-04-02 多重構造窒化物半導体構造

Country Status (1)

Country Link
JP (1) JP2011216823A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035535A (ja) * 2013-08-09 2015-02-19 Dowaエレクトロニクス株式会社 Iii族窒化物半導体エピタキシャル基板およびその製造方法
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035535A (ja) * 2013-08-09 2015-02-19 Dowaエレクトロニクス株式会社 Iii族窒化物半導体エピタキシャル基板およびその製造方法
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
JP2019208022A (ja) * 2018-05-28 2019-12-05 アイメック・ヴェーゼットウェーImec Vzw Iii−n半導体構造およびiii−n半導体構造の形成方法
CN110544716A (zh) * 2018-05-28 2019-12-06 Imec 非营利协会 Iii-n半导体结构及形成iii-n半导体结构的方法
US10818491B2 (en) 2018-05-28 2020-10-27 Imec Vzw Formation of a III-N semiconductor structure
JP7216615B2 (ja) 2018-05-28 2023-02-01 アイメック・ヴェーゼットウェー Iii-n半導体構造およびiii-n半導体構造の形成方法
CN110544716B (zh) * 2018-05-28 2023-12-01 Imec 非营利协会 Iii-n半导体结构及形成iii-n半导体结构的方法

Similar Documents

Publication Publication Date Title
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造
JP6239499B2 (ja) 半導体積層基板、半導体素子、およびその製造方法
JP5309451B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5133927B2 (ja) 化合物半導体基板
US20120126239A1 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
JP6656160B2 (ja) 半導体基板および半導体基板の検査方法
JP6484328B2 (ja) バッファ層スタック上にiii−v族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
KR20160037968A (ko) 반도체 기판 및 반도체 기판의 제조 방법
JPWO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN110544716B (zh) Iii-n半导体结构及形成iii-n半导体结构的方法
JP2011187654A (ja) Iii族窒化物半導体からなるhemt、およびその製造方法
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JPWO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP2018503968A (ja) 六方格子結晶構造を有するiii−v族半導体層を含んだ半導体構造
TWI703726B (zh) 含氮半導體元件
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
JP2011216823A (ja) 多重構造窒化物半導体構造
US9401420B2 (en) Semiconductor device
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
KR20140022136A (ko) 반도체 발광소자
US9525101B2 (en) Optoelectronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130521

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304