JP2019208022A - Ｉｉｉ−ｎ半導体構造およびｉｉｉ−ｎ半導体構造の形成方法 - Google Patents

Ｉｉｉ−ｎ半導体構造およびｉｉｉ−ｎ半導体構造の形成方法 Download PDF

Info

Publication number
JP2019208022A
JP2019208022A JP2019097624A JP2019097624A JP2019208022A JP 2019208022 A JP2019208022 A JP 2019208022A JP 2019097624 A JP2019097624 A JP 2019097624A JP 2019097624 A JP2019097624 A JP 2019097624A JP 2019208022 A JP2019208022 A JP 2019208022A
Authority
JP
Japan
Prior art keywords
superlattice
block
layer
semiconductor
aluminum content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019097624A
Other languages
English (en)
Other versions
JP7216615B2 (ja
Inventor
ジャオ・ミン
Ming Zhao
グオ・ウェイミン
Weiming Guo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2019208022A publication Critical patent/JP2019208022A/ja
Application granted granted Critical
Publication of JP7216615B2 publication Critical patent/JP7216615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer

Abstract

【課題】ＩＩＩ−Ｎ半導体構造を提供する。【解決手段】本発明は、セミコンダクタ・オン・インシュレータ基板（１００）と、少なくとも第１の超格子ブロックと、第１の超格子ブロック（２３１）上に形成された第２の超格子ブロック（２３２）とを含む超格子（２３０）を備えるバッファ構造（２００）と、バッファ構造（２００）上に配置されたＩＩＩ−Ｎ半導体チャネル層（３００）と、を備え、第１の超格子ブロック（２３１）は、第１の超格子ユニットの繰り返しシーケンスを含み、各第１の超格子ユニットは、ＡｌＧａＮの層のスタックを含み、スタックの隣接する層は、異なるアルミニウム含有量を有し、第２の超格子ブロック（２３２）は、第２の超格子ユニットの繰り返しシーケンスを含み、各第２の超格子ユニットは、ＡｌＧａＮの層のスタックを含み、スタックの隣接する層は、異なるアルミニウム含有量を有する。【選択図】図１

Description

本発明の概念は、ＩＩＩ−Ｎ半導体構造に関する。本発明の概念はさらに、ＩＩＩ−Ｎ半導体構造を形成するための方法に関する。
窒化ガリウム（ＧａＮ）などのＩＩＩ−Ｎ半導体は、高度な半導体デバイスの製造のための有望な候補である。ＩＩＩ−Ｎ半導体デバイスは、高出力および高周波数用途での使用に特に重要である。ＩＩＩ−Ｎ系デバイスは、典型的には、例えば、Ｓｉ、サファイアおよびＳｉＣなどの異種基板上にヘテロエピタキシによって成長させられる。エピタキシプロセスの例には、有機金属気相エピタキシ（ＭＯＶＰＥ）および分子線エピタキシ（ＭＢＥ）が含まれる。
基板と活性ＩＩＩ−Ｎデバイス層との間の格子および熱的不整合によって誘発される応力を管理し、したがって、満足できる材料品質および電気特性を有する活性層の成長を可能にするために、ＡｌＮ／ＡｌｘＧａ１−ｘＮの２層の多重繰り返しの超格子を含む中間バッファ構造を使用することができる。活性層と基板との間の漏れ防止能力に関しては、比較的厚いバッファを形成することが一般に有利である。しかしながら、厚いバッファを成長させることは、基板の塑性変形を回避し、またエピタキシ後冷却中に熱的不整合が導入された凹状ウエハの反りを補償するために、インサイチュ曲率に注意を払う必要がある。
現在、ＩＩＩ−Ｎ系デバイスは、一般に、Ｓｉ、サファイアまたはＳｉＣの基板上に形成されている。しかしながら、セミコンダクタ・オン・インシュレータ（ＳＯＩ）タイプの基板上にＩＩＩ−Ｎデバイスを形成することが望ましいであろう。ＳＯＩ基板は、ボトムアップ方向に、ボトムハンドリングウエハ（例えば、Ｓｉ、ＭｏまたはＡｌＮ）、埋め込み酸化物（ＢＯＸ）、および上部半導体層（例えば、Ｓｉ、Ｇｅ、ＳｉＧｅまたはＳｉＣ）を含む。
従来のバルク基板と比較して、ＳＯＩ基板の１つの特別な挙動は、格子および熱の不整合誘起応力に対するそれらの変形応答である。依然としていくつかの議論の対象となっているが、この現象は、ＳＯＩ基板の半導体層の厚さがエピ成長したＩＩＩ−Ｎ層または層スタックの厚さと同程度またはそれ以下であるときに生じる“歪分配効果”によって説明することができる。導入された応力の比較的大きくそして大部分でさえも、ＳＯＩ基板の半導体層内の歪みによって対処される。
バルク基板上で成長させるための一般的なＩＩＩ−Ｎ超格子ベースのバッファ構造は、通常、成長中に圧縮応力を連続的に導入し、したがってエピタキシ後冷却中に熱的不整合導入引張応力を補償するように設計される。しかしながら、発明者らによって理解されるように、（ＩＩＩ−Ｎ層の厚さと比較して）薄い半導体層を有するＳＯＩ基板上にこのようなバッファ構造を成長させると、歪分配効果による成長中のはるかに強いウエハ変形は、比較的薄い厚さを有するＩＩＩ−Ｎスタックに対してさえも、最終的なウエハのワープ（warp）／ボウ（bow）を制御することを困難にする可能性がある。さらに、十分な漏れ防止能力を提供することは、より厚いバッファ構造は、歪分配効果のために、ＳＯＩ基板の塑性変形（ボウ）および亀裂を生じさせる可能性があるため、より困難であり得る。
したがって、本発明の概念の目的は、これらの課題を少なくとも部分的に軽減し、それによって、ＳＯＩ基板上により厚いＩＩＩ−Ｎ系デバイスを形成することを可能にすることである。さらなる目的および代替の目的は、以下から理解され得る。
本発明の概念の一態様によれば、ＩＩＩ−Ｎ半導体構造は、
セミコンダクタ・オン・インシュレータ基板と、
少なくとも第１の超格子ブロックと、前記第１の超格子ブロック上に形成された第２の超格子ブロックとを含む超格子を備えるバッファ構造と、
前記バッファ構造上に配置されたＩＩＩ−Ｎ半導体チャネル層と、を備え、
前記第１の超格子ブロックは、第１の超格子ユニットの繰り返しシーケンスを含み、各第１の超格子ユニットは、ＡｌＧａＮの層のスタックを含み、前記スタックの隣接する層は、異なるアルミニウム含有量を有し、
前記第２の超格子ブロックは、第２の超格子ユニットの繰り返しシーケンスを含み、各第２の超格子ユニットは、ＡｌＧａＮの層のスタックを含み、前記スタックの隣接する層は、異なるアルミニウム含有量を有し、
前記第２の超格子ブロックの平均アルミニウム含有量は、前記第１の超格子ブロックの平均アルミニウム含有量より大きい
半導体構造。
したがって、超格子は、第１および第２の超格子ブロックによって形成された一対の超格子ブロックを含む。第２の超格子ブロックは、第１の超格子ブロックの平均アルミニウム含有量よりも大きい平均アルミニウム含有量を有する。これにより、（さらなる）圧縮応力を構造に導入することなく、または構造に引張応力をさらに与えることなく、製造中に一対の超格子ブロックをＩＩＩ−Ｎ半導体構造に提供することが可能になる。したがって、一対の超格子ブロックは、エピタキシ中に、さらなる圧縮応力の増大を少なくとも打ち消すように、または構造内に既存の圧縮歪みをさらに低減するように作用することができる。したがって、第１および第２の超格子ブロックは、“非圧縮応力誘起対（non-compressive stress inducing pair）”の超格子ブロックと呼ばれることがある。
この一対の超格子ブロックは、構造内に導入された応力、特にセミコンダクタ・オン・インシュレータ基板内に誘起された応力を制御するための手段を提供する。これにより、成長中のセミコンダクタ・オン・インシュレータ基板の変形の塑性変形を回避する範囲内に保つことが可能になる。したがって、漏れ防止能力を高めた比較的厚いバッファ構造を成長させることが可能となる。
本明細書で使用するとき、表記“ＡｌＧａＮ”または“（Ａｌ）ＧａＮ”は、ＡｌｘＧａ１−ｘＮ、ここで、０≦ｘ≦１を指すものとして理解されるべきである。したがって、ＡｌＧａＮの層は、様々な割合のＡｌＮとＧａＮの半導体合金とすることができる。しかしながら、ＡｌＧａＮの層は、ＡｌＮ（Ｇａを含まない）またはＧａＮ（Ａｌを含まない）の化合物半導体でもあり得る。ＡｌＧａＮ／（Ａｌ）ＧａＮ表記が異なる層に使用される場合、異なる層は異なる組成、すなわち、異なるｘの値を示し得ることを理解されたい。
“超格子（superlattice）”は、好ましくはそれからなる、多数の超格子ブロック、少なくとも２つの超格子ブロックを含む複合層構造であるが、３つ、４つまたはそれ以上のようなそれ以上も可能である。
“超格子ブロック”は、複数回繰り返される超格子ユニットを含む、好ましくはそれからなる複合層構造であり、少なくとも２つ、しかしながら、それ以上、例えば３、４またはそれ以上も可能である。好ましくは、各それぞれの超格子ブロックの超格子ユニットは、互いに同一である。すなわち、第１超格子ブロックの超格子ユニットは、互いに同一であり、第２超格子ブロックの超格子ユニットは、互いに同一である。
“超格子ユニット”は、好ましくは、ＡｌＧａＮの層のスタックまたはラミネートからなる複合層構造であり、スタックの各層はアルミニウム含有量、すなわち、スタックの隣接層のアルミニウム含有量とは異なる、アルミニウムの割合を有する。２つの層が共通の界面を有する場合、それらは隣接していると言える。
超格子ブロックの“平均アルミニウム含有量”とは、本明細書では超格子ブロック中のアルミニウムの割合を意味する。数学的には、ＡｌＧａＮのｊ層の２つ以上の超格子ユニットの超格子ブロックの平均アルミニウム含有量ＡＬ％は、厚さＤｊおよびＡｌｘｊＧａ１−ｘｊＮの組成を有する各層ｊで、次のように表すことができる。
Figure 2019208022
 ここで、合計は、インデックスｊを超える。
セミコンダクタ・オン・インシュレータ基板は、下部ウエハ、上部半導体層、および下部ウエハと上部半導体層との中間にある絶縁層を含むことができる。上部半導体層は能動素子層を形成することができる。これにより、半導体構造を論理および／または無線周波数（ＲＦ）回路で使用することができる。バッファ構造は、上部半導体層、より具体的には上部半導体層の上面に形成することができる。
構造に“圧縮応力”を与える層またはブロックとは、これにより、層またはブロックが構造の下層によって圧縮応力を受けている／下にあることを意味する。逆に、“引張応力”を提供する層またはブロックとは、それにより、その層またはブロックが構造の下層によって引張応力を受けている／下にあることを意味する。
本開示では、構造（ＳＯＩ基板、超格子ブロックまたは層など）の“曲率”という用語は、構造の半径の逆数を指すのに使用される。“インサイチュ（In situ）”曲率は、ＩＩＩ−Ｎ半導体構造のエピタキシャル成長中の曲率を指す。“エクスサイチュ（Ex situ）”ワープは、エピタキシャル成長の完了およびＩＩＩ−Ｎ半導体構造の冷却後のウエハのワープを指す。
正または凸の曲率は、原点がＳＯＩ基板の下にあることを意味する（ＳＯＩ基板上の層積層方向に見て、すなわち、ＳＯＩ基板に対して垂直）。反対に、負または凹の曲率は、原点がＳＯＩ基板の上にあることを意味する。
曲率の特徴（例えば、凸／正または凹／負）の記載がなされるとき、曲率は、表面に沿った方向に延びる任意の経路に沿った全ての位置においてこの特性を示し得る。
バッファ構造の超格子は複数の超格子ブロックを含むことができ、第１および第２の超格子ブロックは超格子の隣接する対の超格子ブロックを形成することができる。このように、超格子は、３つ以上の超格子ブロックを含んでもよく、そのうちの第１および第２の超格子ブロックは、互いに隣接して形成された対または超格子ブロックを形成する。より多くの超格子ブロックは、とりわけインサイチュ（in situ）曲率およびエピ後のウエハのワープを制御する目的で、バッファ構造の特性を調整する際の自由度が増す。超格子の各超格子ブロックは、繰り返しシーケンスの超格子ユニットを含み、各ユニットはＡｌＧａＮの層のスタックを含み、スタックの隣接する層は異なるアルミニウム含有量を有する。
特に、超格子は、第２の超格子ブロックの上に形成され、第２の超格子ブロックの平均アルミニウム含有量よりも少ない平均アルミニウム含有量を有する上部超格子ブロックを含み得る。上部超格子ブロックは、第２の超格子ブロックの上に直接形成されてもよい。
代替的または追加的に、超格子は、第１の超格子ブロックの下に形成され、第１の超格子ブロックの平均アルミニウム含有量よりも大きい平均アルミニウム含有量を有する下部超格子ブロックを含み得る。第１の超格子ブロックは、下部超格子ブロック（存在する場合）の上に直接形成されてもよい。
第１の場合、超格子は、第２の超格子ブロックよりも平均アルミニウム含有量が少ない少なくとも１つの上部超格子ブロックを含み得る。第２の場合、超格子は、第１の超格子ブロックよりも大きい平均アルミニウム含有量を有する少なくとも１つの下部超格子ブロックを含み得る。
いずれの場合も、少なくとも２つの隣接する超格子ブロック間の平均アルミニウム含有量を徐々に減少させることによって、非圧縮応力誘起対の第１および第２超格子ブロックの上下に圧縮応力を導入することができる。圧縮歪みは、ＩＩＩ−Ｎ半導体とＳＯＩ基板の半導体層との間の熱的不整合のためにエピ後に導入された引張歪みを補償することを可能にする。
一実施形態によれば、超格子は、第２の超格子ブロック上に形成された第３の超格子ブロックと、第３の超格子ブロック上に形成された第４の超格子ブロックとを含む。
ここで、第４の超格子ブロックの平均アルミニウム含有量は、第３の超格子ブロックの平均アルミニウム含有量よりも大きく、第３の超格子ブロックの平均アルミニウム含有量は、第２の超格子ブロックの平均アルミニウム含有量よりも小さい。したがって、超格子は、構造に圧縮応力と引張応力を交互に導入する超格子ブロックを含み得る。これは、インサイチュ曲率およびエピ後のウエハのワープを制御するためのさらに大きな自由度を提供する。
第４の超格子ブロックの平均アルミニウム含有量はまた、第２の超格子ブロックの平均アルミニウム含有量よりも小さくてもよい。
セミコンダクタ・オン・インシュレータ基板は、下部ウエハ、上部半導体層、および下部ウエハと上部半導体層との間の絶縁体層を含むことができ、バッファ構造とＩＩＩ−Ｎ半導体チャネル層とを合わせた厚さは、上部半導体層の厚さよりも大きくなり得る。バッファ構造の超格子の独創的な設計により、そのような構成を有し、過度のインサイチュ曲率およびエピ後ウエハのワープのない半導体構造を得ることができる。
第１および第２の超格子ブロックのうちの１つまたは複数の隣接する対の層は、擬似同型層であり得る。疑似同型層対とは、これにより、上層の（面内）格子定数が下層の（面内）格子定数と一致する下層と上層の対を意味する。
少なくとも部分的な歪み緩和が第１および第２の超格子ブロックの少なくとも１つの隣接する対の層の間に存在するように超格子を形成することも可能である。
歪み緩和は、部分歪み緩和から全歪み緩和までの範囲内の任意の程度のものであり得る。歪み緩和とは、これにより面内歪みの緩和を意味する。２つの互いに隣接する層の間に少なくとも部分的な歪み緩和を有することは、バッファ構造をより大きな厚さで形成することを可能にする。バッファ構造の成長中に圧縮歪みが蓄積し、ＳＯＩ基板のインサイチュ曲率が増大し得る。インサイチュ曲率が臨界量（正確な値は基板特有である）を超えて増加すると、ＳＯＩ基板の塑性変形が生じる可能性がある。少なくとも１つの超格子ブロックにおいて少なくとも部分的な歪み緩和を有することによって、インサイチュ曲率の増加率は、塑性変形の限界に達することなくより厚いバッファ層構造が形成され得るように減少され得る。
チャネル層は、ＢｘＩｎｙＡｌｚＧａｗＮ（０≦ｘ≦１、０≦ｙ≦１；０≦ｚ≦１、０≦ｗ≦１、およびｘ＋ｙ＋ｚ＋ｗ＝１）の１つまたは複数の層を含むことができる。チャネル層は超格子の上に直接形成することができる。しかしながら、バッファ構造が１つまたは複数の上部遷移層のようなさらなる層を含む場合、チャネル層は上部遷移層の上に直接形成されてもよい。
バッファ構造は、セミコンダクタ・オン・インシュレータ基板上に形成されたＡｌＮ核形成層を含むことができる。
核形成層は、バッファ構造の最下層を形成してもよい。ＡｌＮ核形成層は、いわゆる“メルトエッチバック”効果をもたらし得る、ＳＯＩの半導体層とＧａとの間の共晶反応を防止し得る。ＡｌＮ核形成層はまた、バッファ構造のさらなる材料層のエピタキシャル成長を容易にし得る。
バッファ構造は、（Ａｌ）ＧａＮの下部遷移層をさらに含むことができ、超格子は下部遷移層上に形成される。下部遷移層は、インサイチュウエハの曲率およびウエハのワープ制御においてさらなる柔軟性を提供し得、さらに上部の超格子のより高い材料品質の成長のための基礎を提供し得る。下部遷移層は、均一な組成を有する単一層であってもよく、または異なる組成を有する（Ａｌ）ＧａＮの２つ以上の副層を含む複合層であってもよい。
バッファ構造は、超格子上に形成された（Ａｌ）ＧａＮの上部遷移層をさらに含むことができる。上部遷移層は、インサイチュウエハの曲率およびウエハのワープ制御においてさらなる柔軟性を提供し得、さらに上部のチャネル層のより高い材料品質の成長のための基礎を提供し得る。上部遷移層は、均一な組成を有する単一層であってもよく、または異なる組成を有する（Ａｌ）ＧａＮの２つ以上の副層を含む複合層であってもよい。
第２の態様によれば、ＩＩＩ−Ｎ半導体構造を形成するための方法が提供される。
前記方法は、
セミコンダクタ・オン・インシュレータ基板上にバッファ構造を形成するステップを含み、
前記バッファ構造を形成するステップは、
前記第１の超格子ブロック上に少なくとも第１の超格子ブロックと第２の超格子ブロックとを含む超格子を形成するステップを含み、
前記方法は、
前記バッファ構造上にＩＩＩ−Ｎ半導体チャネル層をエピタキシャル成長させるステップと、を含み、
前記第１の超格子ブロックは、第１の超格子ユニットの繰り返しシーケンスをエピタキシャル成長させることによって形成され、各第１の超格子ユニットは、ＡｌＧａＮ層のスタックを含み、前記スタックの隣接層は、異なるアルミニウム含有量を有し、
前記第２の超格子ブロックは、第２の超格子ユニットの繰り返しシーケンスをエピタキシャル成長させることによって形成され、各第２の超格子ユニットは、ＡｌＧａＮ層のスタックを含み、前記スタックの隣接層は、異なるアルミニウム含有量を有し、
前記第２の超格子ブロックの平均アルミニウム含有量は、前記第１の超格子ブロックの平均アルミニウム含有量より大きい
方法。
本発明の方法は、概して、第１の態様と同じまたは対応する利点を提示する。したがって、第１の態様の利点に関する上記の説明が参照される。
さらに、超格子を形成するステップは、複数の超格子ブロックを形成するステップを含むことができ、第１および第２の超格子ブロックは、超格子の隣接する対の超格子ブロックを形成する。超格子の各超格子ブロックは、繰り返しシーケンスの超格子ユニットを含み、各ユニットはＡｌＧａＮの層のスタックを含み、スタックの各層は異なるアルミニウム濃度を有する。
超格子を形成するステップは、第２の超格子ブロックの上に上部超格子ブロックを形成するステップ、および第２の超格子ブロックの平均アルミニウム含有量よりも少ない平均アルミニウム含有量を有することを含み得る。
超格子を形成するステップは、第１の超格子ブロックの下に下部超格子ブロックを形成するステップ、および第１の超格子ブロックの平均アルミニウム含有量よりも大きい平均アルミニウム含有量を有することを含み得る。
超格子を形成するステップは、第２の超格子ブロック上に第３の超格子ブロックを形成し、第３の超格子ブロック上に第４の超格子ブロックを形成するステップを含み、第４の超格子ブロックの平均アルミニウム含有量は、第３の超格子ブロックの平均アルミニウム含有量より大きく、第３の超格子ブロックの平均アルミニウム含有量は、第２の超格子ブロックの平均アルミニウム含有量よりも小さい。
セミコンダクタ・オン・インシュレータ基板は、下部ウエハ、上部半導体層、および下部ウエハと上部半導体層との間の絶縁体層を含むことができ、バッファ構造およびＩＩＩ−Ｎ半導体チャネル層は、上部半導体層の厚さよりも大きい合計厚さで形成される。
この方法によれば、第２の超格子ブロックは、第２の超格子ブロックのインサイチュ曲率の時間的変化率が０以下となるように形成されてもよい。インサイチュ曲率の時間的変化率（すなわち、経時的な変化）は、成長時間の関数として（または等価的に第２の超格子ブロックの厚さの関数として）インサイチュ曲率の勾配に対応する。
超格子は、超格子の少なくとも１つの隣接する対の層の間に少なくとも部分的な歪み緩和が生じるように成長させることができる。
第２の態様の前述の実施形態は、概して、第１の態様の対応する実施形態と同じまたは対応する利点を提示する。第１の態様のさらなる実施形態または変形はまた、第２の態様にも同様に適用可能である。したがって、上記の説明を参照する。
本発明概念の上記ならびに追加の目的、特徴および利点は、添付の図面を参照しながら、以下の例示的かつ非限定的な詳細な説明を介してよりよく理解されるであろう。図面では、特に明記しない限り、類似の参照番号が類似の要素に使用される。
ＩＩＩ−Ｎ半導体構造を概略的に示す。 超格子ユニットの構成を示す。 ＩＩＩ−Ｎ半導体構造を形成する方法のフローチャートである。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。 様々な例示的ＩＩＩ−Ｎ半導体構造を示す。
ＩＩＩ−Ｎ半導体構造およびＩＩＩ−Ｎ半導体構造を形成する方法が、ここで図１〜図３を参照して説明される。
図１は、層のスタックを含む半導体構造を概略断面図で示す。層の積層方向は“Ｚ”で示され、以下ではＳＯＩ基板に対する垂直方向、ボトムアップ方向、または法線方向とも呼ばれることがある。図示の要素の相対寸法、特に、層の相対厚さは単に概略的なものであり、説明を明確にする目的で物理的構造とは異なる場合があることに留意されたい。
半導体構造は、ボトムアップ方向に、セミコンダクタ・オン・インシュレータ基板１００（以下、ＳＯＩ基板１００と略す）、バッファ構造２００、およびＩＩＩ−Ｎ半導体チャネル層３００を含む。
ＳＯＩ基板１００は、下部ウエハ１１０と、上部半導体層１３０と、下部ウエハ１１０と上部半導体層１３０との中間にある絶縁体層１２０とを含む。ＳＯＩ基板１００は、酸化物絶縁体層１２０上に形成され、例えば、Ｓｉ、ＭｏまたはＡｌＮの下部ハンドリングウエハ１１０によって支持された単結晶Ｓｉ、Ｇｅ、ＳｉＧｅまたはＳｉＣ上部層１３０などの任意の従来型のものでよい。上部半導体層１３０は、上部主面として｛１１１｝面を示してもよい。ＳＯＩ基板１００は、上部半導体層が結合酸化物層１２０によって下部ウエハ１１０に結合され、続いて切断または研削されて最終的な薄化上部半導体層１３０を形成する層転写プロセスなどの従来の方法で製造され得る。
バッファ構造２００は、ＳＯＩ基板１００上に形成されている。バッファ構造２００は、ボトムアップ方向に、ＡｌＮ核形成層２１０と、下部遷移層２２０と、超格子２３０と、上部遷移層２４０とを含む。上部遷移層２４０はいずれも任意選択の層であり、省略することができる。
ＡｌＮ核形成層２１０（以下“核形成層２１０”）がＳＯＩ基板１００の上面上にそれと接触して形成される（図３のフローチャート４００のステップ４０２）。核形成層２１０は、気相堆積、例えば、ＴＭＡｌのような従来のＡｌ前駆体を用いたＭＯＣＶＤによってエピタキシャル成長させることができる。しかしながら、ＡｌＮ核形成層のエピタキシャル成長に適した他の従来型の蒸着プロセスも可能である。核形成層２１０は、２５０ｎｍ以下、好ましくは、少なくとも５０ｎｍの厚さで形成することができる。核形成層２１０は、一般に、後続の層の成長に十分な結晶品質を達成するための厚さで形成することができる。Ｓｉベースの上部半導体層１３０が存在する場合、核形成層２１０はまた、Ｇａの拡散を防止して上部半導体層１３０と反応するのに十分な厚さで有利に形成することができる。核形成層２１０は、上部主面としてＣ面を呈するように形成されてもよい。
下部遷移層２２０は、核形成層２１０の上部主面上にこれと接触して形成される（図３のステップ４０４）。下部遷移層２２０は、均一な組成を有する単層として形成することができる。例えば、下部遷移層２２０は、２０％〜９０％の範囲のＡｌ含有量を有する（Ａｌ）ＧａＮ層とすることができる。あるいは、下部遷移層２２０は、異なる組成を有する（Ａｌ）ＧａＮの２つ以上の副層を含む複合層として形成されてもよい。下部遷移層２２０は、上部主面としてＣ面を呈するように形成されてもよい。
下部遷移層２２０は、気相堆積、例えば、ＴＭＧａ、ＴＥＧａおよびＴＭＡｌなどの従来のＩＩＩ族元素前駆体を用いたＭＯＣＶＤ、または、例えば、分子線エピタキシ（ＭＢＥ）、物理気相成長法（ＰＶＤ）または水素化物気相エピタキシ（ＨＶＰＥ）などの（Ａｌ）ＧａＮのエピタキシャル成長に適した他の従来のタイプの蒸着プロセスによってエピタキシャル成長させることができる。下部遷移層２２０は、２００ｎｍ以下の（合計）厚さで形成することができる。
超格子２３０は、互いの上に積み重ねられたいくつかの超格子ブロックによって形成される（図３のステップ４０６）。図１において、超格子ブロックは、第１の超格子ブロック２３１の上に形成された第１の超格子ブロック２３１および第２の超格子ブロック２３２を含む。図示されるように、超格子２３０は、少なくとも１つの下部超格子ブロック２３０Ｌおよび／または少なくとも１つの上部超格子ブロック２３０Ｕなどのさらなる超格子ブロックを含み得る。したがって、超格子２３０の形成は、少なくとも第１の超格子ブロック２３１（ステップ４０６−１）および第２の超格子ブロック２３２（ステップ４０６−２）を形成することを含み得るが、必要に応じてさらなる下部および／または上部超格子ブロックを形成することを含み得る（図３のステップ４０６−Ｌおよび４０６−Ｕによって表される）。
超格子の各超格子ブロックは、同一の連続して形成された超格子ユニットの繰り返しによって形成されてもよい。第１の超格子ブロック２３１について図１に示されるように、超格子ブロック２３１は、ｍ個の超格子ユニット２３１−１、２３１−２、…、２３１−ｍのスタックからなり、ｍは、２以上である。第２の超格子ブロック２３２は、第１の超格子ブロック２３１の上部主面上に形成される。超格子ブロック２３２は、ｎ個の超格子ユニット２３２−１、２３２−２、…、２３２−ｎのスタックからなり、ｎは、２以上である。超格子ユニットの数は、超格子ブロック間で同じでも異なっていてもよい。例えば、第２の超格子ブロック２３２の超格子ユニットの数ｎは、ｍに等しくてもよく、またはｍと異なってもよい。
図２に示すように、第１の超格子２３１の各超格子ユニットは、ＡｌＧａＮのｊ層（ｊは、２以上）のスタックまたはラミネートから形成され、スタックの各層は、スタックの隣接層のアルミニウム含有量とは異なるアルミニウム含有量を有する（すなわち、２≦ｉ≦ｊ−１の場合、ｘ［ｉ−１］≠ｘｉ≠ｘ［ｉ＋１］）。必要に応じて、スタックの各層は、スタックの他の各層のアルミニウム含有量とは異なるアルミニウム含有量を有してもよい（すなわち、ｘ１≠ｘ２≠…ｘｊ）。各超格子ユニット２３１−１、２３１−２、…、２３１−ｍのｉ番目の層の厚さＤ１ｉは、図２に示すように同一であり得る。したがって、超格子ユニット２３１−１、２３１−２、…、２３１−ｍは、同一／同じ組成を有することができる。
第２の超格子２３２の各超格子ユニットは、ＡｌＧａＮのｋ層（ｋは、２以上）のスタックまたはラミネートから形成され、スタックの各層は、スタックの隣接層のアルミニウム含有量とは異なるアルミニウム含有量を有する（すなわち、２≦ｉ≦ｋ−１の場合、ｙ［ｉ−１］≠ｙｉ≠ｙ［ｉ＋１］）。必要に応じて、スタックの各層は、スタックの他の各層のアルミニウム含有量とは異なるアルミニウム含有量を有してもよい（すなわち、ｙ１≠ｙ２≠…≠ｙｋ）。各超格子ユニット２３２−１、２３２−２、…、２３２−ｎのｉ番目の層の厚さＤ２ｉは、図２に示すように同一であり得る。したがって、超格子ユニット２３２−１、２３２−２、…、２３２−ｎは、同一／同じ組成を有することができる。
超格子ブロック２３１、２３２の超格子ユニットの各層は、下部遷移層２２０に関して説明した技術のいずれかを使用してエピタキシャル成長させることができる。超格子ブロック２３１、２３２の超格子ユニットの各層は、１００ｎｍ未満の厚さで形成されてもよい。
超格子ブロック２３１、２３２の層は、シュードモルフィック層として（すなわち、各層を臨界層厚未満の厚さで形成することによって）形成することができる。しかしながら、超格子２３０はまた、１つまたは複数の部分的または完全歪み緩和層を含むように（すなわち、層を臨界層厚よりも大きい厚さで形成することによって）形成されてもよい。
上記の範囲内で、第１および第２の超格子ブロック２３１、２３２の組成は、第２の超格子ブロック２３２の平均アルミニウム含有量が第１の超格子ブロック２３１の平均アルミニウム含有量よりも大きくなるようなものである。第２の超格子ブロック２３２の平均アルミニウム含有量は、第１の超格子ブロック２３１の平均アルミニウム含有量より少なくとも１％大きくてもよい。言い換えれば、第２の超格子ブロック２３２のＡＬ％は、第１の超格子ブロック２３１のＡＬ％よりも１パーセントユニット大きい。
超格子２３０の１つまたは複数のさらなる超格子ブロック２３０Ｌ、２３０Ｕは、一般に、第１および第２の超格子ブロック２３１、２３２として対応する組成を示す。（存在する場合）より下部の超格子ブロック２３０Ｌは、第１の超格子ブロック２３１の平均アルミニウム含有量よりも大きい平均アルミニウム含有量を示し得る。一方、（存在する場合）上部超格子ブロック２３０Ｕは、第２の超格子ブロック２３２の平均アルミニウム含有量よりも少ない平均アルミニウム含有量を提示することができる。
さらなる変形によれば、超格子２３０は、第２の超格子ブロック２３２上に形成された第３の超格子ブロックと、第３の超格子ブロック上に形成された第４の超格子ブロックとを含み得る。第３および第４の超格子ブロックは、第１および第２の超格子ブロック２３１、２３２によって形成された第１の“非圧縮応力誘起対”の上に、第２の“非圧縮応力誘起対”を形成することができる。したがって、第４の超格子ブロックの平均アルミニウム含有量は、第３の超格子ブロックの平均アルミニウム含有量よりも大きくてもよい。第３の超格子ブロックの平均アルミニウム含有量は、第２の超格子ブロックの平均アルミニウム含有量より小さくてもよい。超格子２３０は、第３の対などのさらなる“非圧縮応力誘起対”を含むことができる。第３の対は、第４の超格子ブロック上に形成された第５の超格子ブロックと、第５の超格子ブロック上に形成された第６の超格子ブロックとを含み、第６の超格子ブロックの平均アルミニウム含有量は、第５の超格子ブロックの平均アルミニウム含有量より大きく、第５の超格子ブロックの平均アルミニウム含有量は、第４の超格子ブロックの平均アルミニウム含有量よりも小さい。このスキームは、４つ、５つ、またはそれ以上のそのような“非圧縮応力誘起対”を含むようにさらに拡張することができると考えられる。
上部遷移層２４０は超格子２３０の上部主面上にそれと接触して形成される（図３のステップ４０８）。上部遷移層２４０は、均一な組成を有する単層として形成することができる。例えば、上部遷移層２４０は、０％〜２０％の範囲のＡｌ含有量を有する（Ａｌ）ＧａＮ層であり得る。あるいは、上部遷移層２４０は、異なる組成を有する（Ａｌ）ＧａＮの２つ以上の副層を含む複合層として形成されてもよい。上部遷移層２４０はまた、（ＩｎＡｌＧａ）Ｎの１つまたは複数の層を含み得る。上部遷移層２４０は、１５００ｎｍ以下の（合計）厚さで形成することができる。上部遷移層２４０は、上部主面としてＣ面を呈するように形成されてもよい。上部遷移層２４０は、下部遷移層２２０に関連して説明した技術のうちのいずれかを使用してエピタキシャル成長させることができる。
ＩＩＩ−Ｎ半導体チャネル層３００（以下“チャネル層３００”）は、図示のように（上部主面のいずれかによって形成された）バッファ構造２００の上部主面上に接触して形成される（図３のステップ４１０）（上部遷移層２４０の上部主面または超格子２３０の上部主面のいずれかによって形成される）。
チャネル層３００は、ＢｘＩｎｙＡｌｚＧａｗＮ（０≦ｘ≦１、０≦ｙ≦１；０≦ｚ≦１、０≦ｗ≦１、およびｘ＋ｙ＋ｚ＋ｗ＝１）で形成することができる。チャネル層３００は、トリメチルインジウム（ＴＭＩｎ）およびトリエチルボロン（ＴＥＢ）、ＴＭＧａ、ＴＥＧａおよびＴＭＡｌなどの従来のＩＩＩ族元素前駆体を使用するＭＯＣＶＤによって、または他の従来の気相堆積技術によってエピタキシャル成長させることができる。チャネル層は、０．１〜１μｍの範囲の合計厚さまで成長させることができる。
チャネル層３００を形成した後、完全なデバイスを形成するために、半導体構造上にさらなる層および構造を形成することができる。例えば、ＢａＩｎｂＡｌｃＧａｄＮ層（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、０≦ｄ≦１、およびａ＋ｂ＋ｃ＋ｄ＝１）の電子供給層をチャネル層３００上に形成してもよい。チャネル層３００と電子供給層との間には、ＡｌＮスペーサ層が形成されていてもよい。ＧａＮ層またはＳｉ３Ｎ４層などのキャップ層を電子供給層の上に形成することができる。スペーサ層、電子供給層、およびキャップ層は、チャネル層３００と同じ堆積技術を使用して形成することができる。ソース電極、ドレイン電極、およびゲート電極は、従来の方法で電子供給層（または存在する場合はキャップ層）上に形成することができる。
バッファ構造２００の層の材料および組成に関する上記の説明に加えて、不純物原子でドープされた層として層を形成することが可能である。例えば、１つまたは複数の下部遷移層２２０、超格子２３０の層、および／または上部遷移層２２０は、１×１０１８（原子／ｃｍ３）以上の濃度にドープされてもよい。これにより、バッファ構造２００の耐圧を向上させることができる。ドーパント／不純物原子は、Ｃ原子、Ｆｅ原子、Ｍｎ原子、Ｍｇ原子、Ｖ原子、Ｃｒ原子、Ｂｅ原子およびＢ原子からなる群から選択される１つまたは複数の種とすることができる。ドーパントは、ドープされる層のエピタキシャル成長中に、意図されたドーパント種の供給源を成長チャンバに加えることによって導入することができる。例えば、炭素ドーピングは、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、アセチレン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）またはイソブタン（ｉ−Ｃ４Ｈ１０）などの炭素源を成長チャンバに加えることによって達成できる。
図４ａは、第１の実施例によるＩＩＩ−Ｎ半導体構造を概略的に示す。図４ｂは、インサイチュウエハの曲率およびエピ後のウエハのワープを示す。曲線の鋭いスパイクと短範囲の高周波振動は、測定システムの影響である。図４ｃは、ウエハに沿った２つの直交方向に沿って測定されたエピ前後のウエハのワープを示す。
構造は次のとおりである。
・厚さ１μｍの酸化物層によって厚さ１０７１μｍのＳｉ｛１００｝ハンドリングウエハに結合された厚さ１．５μｍのＳｉ｛１１１｝のＳＯＩ基板１００
・２００ｎｍ厚のＡｌＮ核形成層２１０
・５０ｎｍのＡｌ０．７５ＧａＮ下部遷移層２２０
・超格子２３０：
・［５ｎｍのＡｌＮ／２８ｎｍのＡｌ０．１５ＧａＮ］２層の超格子ユニットの５０回の繰り返しによって形成された１．６５μｍ厚の第１の超格子ブロック２３１（平均アルミニウム含有量ＡＬ％＝２８％に対応）
・［１０ｎｍのＡｌＮ／２８ｎｍのＡｌ０．３ＧａＮ］２層の超格子ユニットを４０回繰り返すことによって形成された１．５μｍ厚の第２の超格子ブロック２３２（平均アルミニウム含有量ＡＬ％＝４８％に対応）
・１μｍ厚の炭素ドープＧａＮ上部遷移層２４０
・３００ｎｍのＧａＮチャネル層３００
見て分かるように、他の超格子ブロックの上に平均アルミニウム含有量ＡＬ％がより高い超格子ブロックを導入することによって、引張応力を導入することができ、それはインサイチュ曲率ならびにエクスサイチュウエハのワープ（ピーク間の差として測定される）を低下させる。チャートから分かるように、第２の超格子ブロック２３２は、インサイチュ曲率の時間変化率が０未満になるように成長する。これは、第２のブロック２３２の平均アルミニウム含有量が第１のブロック２３１の平均アルミニウムの含有量よりも大きいためである。チャートはまた、インサイチュ曲率が正（凸形状）であるときおよびインサイチュ曲率が負（凹形状）であるときの構造のインサイチュ形状を概略的に示す。バッファ全体の厚さは〜４．９μｍである。以下に示されるように、他の方法では、基板の塑性変形限界に達することなく、＞４μｍの厚さのＩＩＩ−Ｎ構造を成長させることは難しいかもしれない。
図５は、開示された構造および方法の利点をさらに示す第２の例を概略的に示す。構造は次のとおりである。
・厚さ１μｍの酸化物層によって厚さ１０７１μｍのＳｉ｛１００｝ハンドリングウエハに結合された厚さ１．５μｍのＳｉ｛１１１｝のＳＯＩ基板１００
・２００ｎｍ厚のＡｌＮ核形成層２１０
・５０ｎｍのＡｌ０．７５ＧａＮ下部遷移層２２０
・超格子２３０：
・［５ｎｍのＡｌＮ／２８ｎｍのＡｌ０．１５ＧａＮ］２層の超格子ユニットの５０回の繰り返しによって形成された１．６５μｍ厚の第１の超格子ブロック２３１（平均アルミニウム含有量ＡＬ％＝２８％に対応）
・［７ｎｍのＡｌＮ／２８ｎｍのＡｌ０．１５ＧａＮ］２層の超格子ユニットを１５回繰り返して形成された０．５μｍ厚の第２の超格子ブロック２３２（平均アルミニウム含有量ＡＬ％＝３２％に対応）
・［４ｎｍのＡｌＮ／３０ｎｍのＡｌ０．１ＧａＮ］２層の超格子ユニットの５０回の繰り返しによって形成された１．６５μｍ厚の第３の超格子ブロック２３３（平均アルミニウム含有量ＡＬ％＝２０．６％に対応）
・［５ｎｍのＡｌＮ／３０ｎｍのＡｌ０．１ＧａＮ］２層の超格子ユニットの１５回の繰り返しによって形成された０．５μｍ厚の第４の超格子ブロック２３４（平均アルミニウム含有量ＡＬ％＝２２．９％に対応）
・１μｍ厚の炭素ドープＧａＮ上部遷移層２４０
・４００ｎｍのＧａＮチャネル層３００
したがって、構造中に合計４つの超格子ブロックがある。各超格子ブロック中の平均アルミニウム含有量Ａｌ％を交互にすることによって、圧縮歪みおよび引張歪みの両方を導入することができ、その結果、〜４．３μｍのかなり厚いＳＬ構造を成長させるときにインサイチュウエハ曲率を比較的低い値で増減することができる。結果として生じる最大のインサイチュ曲率は、この場合も、〜６μｍのこの構造に対するウエハ塑性変形の限界を依然として下回っている。最終的なウエハのワープは、厚さがわずか〜３μｍである基準１と比較してはるかに低いレベルにある。
図６は、Ｓｉバルク基板用に設計されたバッファを直接ＳＯＩ基板に転写する第１の比較例を概略的に示す。ＳＯＩ基板６１０は、先の実施例と同じ構成であった。この構造はさらに、２００ｎｍのＡｌＮ核形成層６２０と、４０ｎｍのＡｌ０．３ＧａＮ下部遷移層６３０と、［５ｎｍのＡｌＮ／２８ｎｍのＡｌ０．１ＧａＮ］２層の超格子ユニットの５０回の繰り返しによって形成された超格子６４０と、１μｍの炭素ドープＧａＮチャネル層６５０と、３００ｎｍのＧａＮ層６６０と、１８ｎｍのＡｌ０．１７５ＧａＮ層６７０と、７０ｎｍのｐドープＧａＮ層６８０と、を含む。
図６に示すように、合計スタックは〜３．３μｍである。インサイチュウエハ曲率およびエクスサイチュエハのワープを２回の実行について要約する。各実験（“＃１”および“＃２”）において、１つのＳＯＩおよび１つのＳｉ基準基板を同時に反応器に入れた。ＳＯＩ基板のインサイチュウエハ曲率は、Ｓｉ基準基板と比較して著しく増加することが分かる。基板が塑性変形（すなわち、クラック）したとき、それはＳＯＩ基板について〜８０ｋｍ−１の非常に高い値に達した。ＳＯＩ基板のエクスサイチュウエハのワープもまた、Ｓｉ基板と比較してはるかに高い。
図７は、従来の緩衝スキームを使用してより厚いエピ層を成長させるための課題を示す第２の比較例を概略的に示す。この例では、同じ実行でＳＯＩ基板とＳｉ基板の上にわずか〜２．８μｍの段階的なバッファを成長させた。ＳＯＩ基板７１０は、先の例と同じ構成であった。構造はさらに、２００ｎｍのＡｌＮ層７２０と、３００ｎｍのＡｌ０．４４ＧａＮ層７３０と、２μｍのＣドープＡｌ０．０８ＧａＮ層７４０と、３００ｎｍのＧａＮ層７５０と、１２．５ｎｍのＡｌ０．２５ＧａＮ層７６０と、７０ｎｍｐドープＧａＮ層７７０と、を含む。図７ｂのチャートでは、ポケットはエピタキシャルプロセス中のキャリア上のウエハの位置を示すラベルである。また、ＳＯＩ基板のインサイチュ曲率は、Ｓｉ基板よりもずっと高い。同じバッファスキームに従って、単に層の厚さを増すと、それはすぐに必然的に基板の塑性変形に対するインサイチュ曲率の限界に達するであろう。２つの標準（ＳＴＤ）Ｓｉは非常に類似した曲線を有するので、表はＳＴＤＳｉに対する単一のワープ値のみを示す。
上記において、本発明の概念は、限られた数の例を参照して主に説明された。しかし、当業者には容易に理解されるように、添付の請求の範囲によって定義されるように、本発明の概念の範囲内で、上に開示されたもの以外の他の例も同様に可能である。

Claims (15)

  1. ＩＩＩ−Ｎ半導体構造であって、
    セミコンダクタ・オン・インシュレータ基板（１００）と、
    少なくとも第１の超格子ブロック（２３１）と、前記第１の超格子ブロック（２３１）上に形成された第２の超格子ブロック（２３２）とを含む超格子（２３０）を備えるバッファ構造（２００）と、
    前記バッファ構造（２００）上に配置されたＩＩＩ−Ｎ半導体チャネル層（３００）と、を備え、
    前記第１の超格子ブロック（２３１）は、第１の超格子ユニット（２３１−１，２３１−２）の繰り返しシーケンスを含み、各第１の超格子ユニット（２３１−１，２３１−２）は、ＡｌＧａＮの層のスタックを含み、前記スタックの隣接する層は、異なるアルミニウム含有量を有し、
    前記第２の超格子ブロック（２３２）は、第２の超格子ユニット（２３２−１，２３２−２）の繰り返しシーケンスを含み、各第２の超格子ユニット（２３２−１，２３２−２）は、ＡｌＧａＮの層のスタックを含み、前記スタックの隣接する層は、異なるアルミニウム含有量を有し、
    前記第２の超格子ブロック（２３２）の平均アルミニウム含有量は、前記第１の超格子ブロック（２３１）の平均アルミニウム含有量より大きい
    半導体構造。
  2. 前記バッファ構造（２００）の前記超格子（２３０）は、複数の超格子ブロック（２３０Ｌ，２３１，２３２，２３０Ｕ）を含み、前記第１および第２の超格子ブロック（２３１，２３２）は、前記超格子（２３０）の超格子ブロックの隣接対を形成する請求項１に記載の半導体構造。
  3. 前記超格子（２３０）は、前記第２の超格子ブロック（２３２）の上に形成され、前記第２の超格子ブロック（２３２）の平均アルミニウム含有量よりも少ない平均アルミニウム含有量を有する上部超格子ブロック（２３０Ｕ）を含む請求項１または２に記載の半導体構造。
  4. 前記超格子（２３０）は、前記第１の超格子ブロック（２３１）の下に形成され、前記第１の超格子ブロック（２３１）の平均アルミニウム含有量よりも大きい平均アルミニウム含有量を有する下部超格子ブロック（２３０Ｌ）を含む請求項１ないし３のうちいずれか１項に記載の半導体構造。
  5. 前記超格子（２３０）は、前記第２の超格子ブロック（２３２）上に形成された第３の超格子ブロック（２３３）と、前記第３の超格子ブロック（２３３）上に形成された第４の超格子（２３４）ブロックとを含み、
    前記第４の超格子ブロック（２３４）の平均アルミニウム含有量は、前記第３の超格子ブロック（２３３）の平均アルミニウム含有量よりも大きく、かつ、前記第３の超格子ブロック（２３３）の平均アルミニウム含有量は、前記第２の超格子ブロック（２３２）の平均アルミニウム含有量よりも小さい請求項１ないし４のうちいずれか１項に記載の半導体構造。
  6. 前記セミコンダクタ・オン・インシュレータ基板（１００）は、下部ウエハ（１１０）、上部半導体層（１３０）、および前記下部ウエハと前記上部半導体層との間の絶縁体層（１２０）を含み、前記バッファ構造（２００）とＩＩＩ−Ｎ半導体チャネル層（３００）とを合わせた厚さは、上部半導体層（１３０）の厚さより大きい請求項１ないし５のうちいずれか１項記載の半導体構造。
  7. 前記バッファ構造（２００）は、前記セミコンダクタ・オン・インシュレータ基板（１００）上に形成されたＡｌＮ核形成層（２１０）を含む請求項１ないし６のうちいずれか１項に記載の半導体構造。
  8. 前記バッファ構造（２００）は、（Ａｌ）ＧａＮの下部遷移層（２２０）をさらに備え、前記超格子（２３０）は、前記下部遷移層（２２０）上に形成される請求項７に記載の半導体構造。
  9. 前記バッファ構造（２００）は、前記超格子（２３０）上に形成された（Ａｌ）ＧａＮの上部遷移層（２４０）をさらに備える請求項１ないし８のうちいずれか１項に記載の半導体構造。
  10. ＩＩＩ−Ｎ半導体構造を形成するための方法であって、
    前記方法は、
    セミコンダクタ・オン・インシュレータ基板（１００）上にバッファ構造（２００）を形成するステップを含み、
    前記バッファ構造（２００）を形成するステップは、
    前記第１の超格子ブロック（２３１）上に少なくとも第１の超格子ブロック（２３１）と第２の超格子ブロック（２３２）とを含む超格子（２３０）を形成するステップを含み、
    前記方法は、
    前記バッファ構造（２００）上にＩＩＩ−Ｎ半導体チャネル層（３００）をエピタキシャル成長させるステップと、を含み、
    前記第１の超格子ブロック（２３１）は、第１の超格子ユニット（２３１−１，２３１−２）の繰り返しシーケンスをエピタキシャル成長させることによって形成され、各第１の超格子ユニット（２３１−１，２３１−２）は、ＡｌＧａＮ層のスタックを含み、前記スタックの隣接層は、異なるアルミニウム含有量を有し、
    前記第２の超格子ブロック（２３２）は、第２の超格子ユニット（２３２−１，２３２−２）の繰り返しシーケンスをエピタキシャル成長させることによって形成され、各第２の超格子ユニット（２３２−１，２３２−２）は、ＡｌＧａＮ層のスタックを含み、前記スタックの隣接層は、異なるアルミニウム含有量を有し、
    前記第２の超格子ブロック（２３２）の平均アルミニウム含有量は、前記第１の超格子ブロック（２３１）の平均アルミニウム含有量より大きい
    方法。
  11. 前記超格子（２３０）を形成するステップは、複数の超格子ブロック（２３０Ｌ，２３１，２３２，２３０Ｕ）を形成するステップを含み、前記第１および第２の超格子ブロック（２３１，２３２）は、前記超格子（２３０）の隣接する対を形成するステップを含む請求項１０に記載の方法。
  12. 前記超格子（２３０）を形成するステップは、前記第２の超格子ブロック（２３２）上に前記第２の超格子ブロック（２３２）の平均アルミニウム含有量よりも少ない平均アルミニウム含有量を有する上部超格子ブロック（２３０Ｕ）を形成するステップを含む請求項１０または１１に記載の方法。
  13. 前記セミコンダクタ・オン・インシュレータ基板（１００）は、下部ウエハ（１１０）と、上部半導体層（１３０）と、前記下部ウエハと前記上部半導体層との中間にある絶縁体層（１２０）とを含み、前記バッファ構造（２００）および前記ＩＩＩ−Ｎ半導体チャネル層（３００）は、上部半導体層（１３０）の厚さよりも大きい合計厚さで形成される請求項１０ないし１２のうちいずれか１項に記載の方法。
  14. 前記第２の超格子ブロック（２３２）のインサイチュ曲率の時間変化率が０以下になるように、前記第２の超格子ブロック（２３２）を成長させる請求項１０ないし１３のうちいずれか１項に記載の方法。
  15. 前記超格子（２３０）の少なくとも１つの隣接する対の層の間に少なくとも部分的な歪み緩和が生じるように、前記超格子（２３０）を成長させる請求項１０ないし１４のうちいずれか１項に記載の方法。
JP2019097624A 2018-05-28 2019-05-24 Ｉｉｉ－ｎ半導体構造およびｉｉｉ－ｎ半導体構造の形成方法 Active JP7216615B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18174617.3A EP3576132A1 (en) 2018-05-28 2018-05-28 A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
EP18174617.3 2018-05-28

Publications (2)

Publication Number Publication Date
JP2019208022A true JP2019208022A (ja) 2019-12-05
JP7216615B2 JP7216615B2 (ja) 2023-02-01

Family

ID=62492419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019097624A Active JP7216615B2 (ja) 2018-05-28 2019-05-24 Ｉｉｉ－ｎ半導体構造およびｉｉｉ－ｎ半導体構造の形成方法

Country Status (5)

Country Link
US (1) US10818491B2 (ja)
EP (1) EP3576132A1 (ja)
JP (1) JP7216615B2 (ja)
CN (1) CN110544716B (ja)
TW (1) TWI759601B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220031410A (ko) * 2020-09-04 2022-03-11 웨이브로드 주식회사 자외선 발광 반도체 소자

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210175325A1 (en) * 2019-12-09 2021-06-10 Entegris, Inc. Diffusion barriers made from multiple barrier materials, and related articles and methods
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US11322647B2 (en) * 2020-05-01 2022-05-03 Silanna UV Technologies Pte Ltd Buried contact layer for UV emitting device
CN115249741A (zh) * 2021-04-25 2022-10-28 联华电子股份有限公司 超晶格结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物積層基板
JP2011216823A (ja) * 2010-04-02 2011-10-27 Ntt Advanced Technology Corp 多重構造窒化物半導体構造
JP2014036231A (ja) * 2012-08-09 2014-02-24 Samsung Electronics Co Ltd 半導体素子の製造方法
JP2014132607A (ja) * 2013-01-04 2014-07-17 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
WO2015015800A1 (ja) * 2013-07-30 2015-02-05 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2016100508A (ja) * 2014-11-25 2016-05-30 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US20170170283A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown on silicon substrates with increased compressive stress

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734786B2 (ja) * 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
JP4106516B2 (ja) * 2001-10-10 2008-06-25 日亜化学工業株式会社 窒化物半導体基板の成長方法
JP4601950B2 (ja) * 2003-12-26 2010-12-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
CN100555660C (zh) * 2006-09-01 2009-10-28 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN101515543B (zh) * 2008-02-20 2010-08-25 中国科学院半导体研究所 在硅衬底上生长的氮化镓薄膜结构及其生长方法
US8698127B2 (en) 2010-01-08 2014-04-15 Sensor Electronic Technology, Inc. Superlattice structure and method for making the same
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
DE102010056409A1 (de) * 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
CN102569571B (zh) * 2012-03-06 2015-06-24 华灿光电股份有限公司 半导体发光二极管及其制造方法
US10164082B2 (en) 2012-05-04 2018-12-25 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US9233844B2 (en) 2012-06-27 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
EP3154092B1 (en) * 2013-02-15 2021-12-15 AZUR SPACE Solar Power GmbH P-doping of group iii-nitride buffer layer structure on a heterosubstrate
CN103346068A (zh) * 2013-07-11 2013-10-09 中国科学院半导体研究所 高In组分AlInN薄膜的制备方法
KR20160060749A (ko) * 2013-09-23 2016-05-30 센서 일렉트로닉 테크놀로지, 인크 광전자 디바이스를 위한 iii 족 질화물 헤테로구조체
JP2015115429A (ja) * 2013-12-11 2015-06-22 シャープ株式会社 窒化物半導体エピタキシャル基板および窒化物半導体デバイス
CN103806104A (zh) * 2014-02-19 2014-05-21 中国科学院半导体研究所 一种高Al组分AlGaN薄膜的制备方法
JP6229609B2 (ja) * 2014-07-18 2017-11-15 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
DE112016002435T5 (de) 2015-05-29 2018-02-22 Analog Devices Inc. Galliumnitridapparat mit einer an Fangstellen reichen Region
TWI552948B (zh) 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
CN105225931B (zh) * 2015-09-30 2018-12-21 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
TW201717424A (zh) * 2015-11-12 2017-05-16 Lextar Electronics Corp 紫外光發光二極體
WO2018120363A1 (zh) * 2016-12-31 2018-07-05 华南理工大学 基于Si衬底的GaN基增强型HEMT器件及其制造方法
CN107068750B (zh) * 2016-12-31 2024-04-19 华南理工大学 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法
CN108346694B (zh) * 2017-01-23 2020-10-02 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物積層基板
JP2011216823A (ja) * 2010-04-02 2011-10-27 Ntt Advanced Technology Corp 多重構造窒化物半導体構造
JP2014036231A (ja) * 2012-08-09 2014-02-24 Samsung Electronics Co Ltd 半導体素子の製造方法
JP2014132607A (ja) * 2013-01-04 2014-07-17 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
WO2015015800A1 (ja) * 2013-07-30 2015-02-05 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2016100508A (ja) * 2014-11-25 2016-05-30 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US20170170283A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown on silicon substrates with increased compressive stress

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220031410A (ko) * 2020-09-04 2022-03-11 웨이브로드 주식회사 자외선 발광 반도체 소자
KR102405837B1 (ko) 2020-09-04 2022-06-08 웨이브로드 주식회사 자외선 발광 반도체 소자

Also Published As

Publication number Publication date
US20190362967A1 (en) 2019-11-28
CN110544716A (zh) 2019-12-06
EP3576132A1 (en) 2019-12-04
TWI759601B (zh) 2022-04-01
CN110544716B (zh) 2023-12-01
JP7216615B2 (ja) 2023-02-01
US10818491B2 (en) 2020-10-27
TW202013433A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
JP7216615B2 (ja) Ｉｉｉ－ｎ半導体構造およびｉｉｉ－ｎ半導体構造の形成方法
JP6638033B2 (ja) 半導体基板および半導体基板の製造方法
JP5804768B2 (ja) 半導体素子及びその製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
KR101358633B1 (ko) Ⅲ족 질화물 에피택셜 적층 기판
JP5495069B2 (ja) 半導体素子及びその製造方法
JP5787417B2 (ja) 窒化物半導体基板
WO2016143381A1 (ja) 化合物半導体基板
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
US20120126239A1 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
CN102870196A (zh) 外延基板以及外延基板的制造方法
JP6239017B2 (ja) 窒化物半導体基板
KR20100087956A (ko) 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
US9401420B2 (en) Semiconductor device
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
WO2022014592A1 (ja) 化合物半導体基板および化合物半導体基板の製造方法
WO2023120143A1 (ja) 窒化物半導体基板及びその製造方法
US10629718B2 (en) III-nitride epitaxial structure
CN111682093A (zh) 一种氮化镓外延芯片及其制备方法
KR20140120519A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230120

R150 Certificate of patent or registration of utility model

Ref document number: 7216615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150