CN107068750B - 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法 - Google Patents

一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法 Download PDF

Info

Publication number
CN107068750B
CN107068750B CN201611269244.5A CN201611269244A CN107068750B CN 107068750 B CN107068750 B CN 107068750B CN 201611269244 A CN201611269244 A CN 201611269244A CN 107068750 B CN107068750 B CN 107068750B
Authority
CN
China
Prior art keywords
layer
gan
algan
substrate
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611269244.5A
Other languages
English (en)
Other versions
CN107068750A (zh
Inventor
王洪
周泉斌
李祈昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201611269244.5A priority Critical patent/CN107068750B/zh
Priority to US16/089,374 priority patent/US10580879B2/en
Priority to PCT/CN2017/073541 priority patent/WO2018120363A1/zh
Publication of CN107068750A publication Critical patent/CN107068750A/zh
Application granted granted Critical
Publication of CN107068750B publication Critical patent/CN107068750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法。该器件外延结构包括:Si衬底(1)、AlN成核层(2)、AlGaN过渡层(3‑5)、第一AlGaN缓冲层(6)、低温AlN插入层(7)、第二AlGaN缓冲层(8)、AlGaN/GaN超晶格层(9)、GaN沟道层(10)、AlGaN势垒功能层(11)、GaN帽层(12)。本发明制备的外延晶体质量高、沟道载流子限域性好、栅极漏电流小,制备的器件具有高击穿电压、高电流密度、低关态漏电、以及优良的夹断特性,且高温下性能退化小。本发明的基于Si衬底的GaN基高压HEMT器件外延结构制造工艺简单,重复性好,适用于高压大功率电子器件等应用。

Description

一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造 方法
技术领域
本发明属于微电子技术领域,涉及半导体器件,具体的说是一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法,可用于高压大功率应用场合以及构成数字电路基本单元。背景技术
随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展,对半导体器件的性能提出了更高的要求。作为宽禁带半导体材料的典型代表,GaN 基材料具有禁带宽度大、电子饱和漂移速度高、临界击穿场强高、热导率高、稳定性好、耐腐蚀、抗辐射等特点,可用于制作高温、高频及大功率电子器件。另外,GaN 还具有优良的电子特性,可以和AlGaN 形成调制掺杂的AlGaN/GaN 异质结构,该结构在室温下可以获得高于1500cm2/Vs的电子迁移率,以及高达3×107cm/s 的峰值电子速度和2×107cm/s 的饱和电子速度,并获得比第二代化合物半导体异质结构更高的二维电子气密度,被誉为是研制微波功率器件的理想材料。因此,基于AlGaN/GaN 异质结的高电子迁移率晶体管HEMT 在微波大功率器件方面具有非常好的应用前景。GaN 是第三代半导体材料的典型代表,具有宽禁带、高击穿电场、高频、高效等优异性质,GaN 基材料和器件是电力电子行业发展的方向。为了替代现有的Si 基电力电子器件,GaN 基高压材料和器件需要在保持高性能的前提下极大地降低生产成本。在大尺寸 Si 衬底上制备 GaN 基外延材料和器件,是平衡性能和成本的最佳解决方案。目前,国内大量的高科技公司和科研单位希望可以在大尺寸(6英寸及以上Si衬底上生长平整、无龟裂的高质量 GaN 基高压外延材料,同时结合Si基器件CMOS工艺开发,研制600V和1200V高压开关器件,探索影响器件性能和可靠性的关键物理机制,并对所制作的器件进行应用验证和产品开发。大尺寸Si衬底上生长平整的GaN基外延材料由于GaN和Si衬底之间存在巨大的晶格失配(-17%)和热失配(116%),在Si衬底上生长GaN基材料单晶是非常困难的。特别是GaN基材料和Si衬底之间的热失配会在高温生长GaN基外延材料结束后,在降温过程中引入大的张应力(>1G帕斯卡),这个由于热失配引起的张应力会导致外延片强烈翘曲甚至龟裂。如何避免Si衬底上生长GaN基材料时外延材料的龟裂,降低大尺寸Si衬底上 GaN基外延材料的翘曲,是该领域最重大的技术难点。
大尺寸Si衬底上GaN基异质结结构的生长和优化GaN基异质结结构中,AlGaN势垒层受到了GaN沟道层施加的张应力,应力的释放会在异质结中引入各种缺陷,从而造成 GaN基高压开关器件电学性能的下降和可靠性的问题。而Si衬底上GaN基异质结结构的生长则更为困难,因为Si衬底上GaN基材料具有更高的缺陷密度(包括位错和背景杂质),而且GaN基材料受到更大的应力,此应力会与异质结结构中的应力累加,更多的缺陷和更大的应力会促使Si衬底上GaN基异质结结构中应力的加速释放,造成器件的可靠性问题。
发明内容本发明的目的在于克服上述已有技术的缺陷,从器件纵向结构的优化角度提出一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法,提高外延材料晶体质量和性能,降低工艺难度,提高器件的可靠性。本发明的目的至少通过如下技术方案之一实现。
一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法,其包括从下至少上依次层叠的Si衬底、AlN成核层、AlGaN过渡层、第一AlGaN缓冲层、低温AlN插入层、第二AlGaN缓冲层、AlGaN/GaN超晶格层、GaN沟道层、AlGaN势垒功能层、GaN帽层。
进一步地,Si衬底尺寸为2inch-10inch。
进一步地,AlGaN过渡层总共三层,其中从下至上每层的Al元素摩尔含量依次为x、y和z,并满足关1>x>y>z>0的关系。
进一步地,AlGaN过渡层总共三层,从下至上其厚度依次为h1、h2和h3,并满足关300nm>h3>h2>h1>50nm的关系。
进一步地,第一AlGaN缓冲层和第二AlGaN缓冲层中的Al元素摩尔含量分别为m和n,满足关系式m>0和n>0。
进一步地,第一AlGaN缓冲层和第二AlGaN缓冲层中间穿插低温AlN插入层,以降低材料累积应力。
进一步地,GaN沟道层下有AlGaN/GaN超晶格层,超晶格周期大于5个周期。
进一步地,GaN沟道层和AlGaN势垒功能层界面处形成的高浓度二维电子气的沟道。
进一步地,AlGaN势垒功能层上有一层GaN帽层。
制备所述的基于Si衬底的GaN基高压HEMT器件外延结构的方法,包括如下步骤:
1)在反应室中对Si衬底表面进行退火处理;
2)在衬底上外延AlN成核层,为后续生长提供成核节点;
3)在AlN成核层的基础上外延生长AlGaN过渡层,共三层,其Al元素的摩尔含量依次下降,厚度依次增加;
4)在AlGaN过渡层基础上外延第一AlGaN缓冲层和第二AlGaN缓冲层作为器件材料的主干层,其中Al组分大于零,中间穿插低温AlN插入层以降低材料累积应力;
5)在第二AlGaN缓冲层基础上外延AlGaN/GaN超晶格层,超晶格周期大于5个周期;
6)外延生长GaN沟道层;
7)外延生长AlkGa(1-k)N势垒功能层,其Al元素的摩尔含量k满足0.5>k>0.2;
8)外延生长GaN帽层。
进一步地,所述退火处理的温度为1100摄氏度,时间15分钟。
进一步地,所述AlGaN过渡层,通过渐变Al组分和厚度,缓解晶格失配程度,降低失配应力,提高材料的晶体质量。
进一步地,所述低温AlN插入层和AlGaN/GaN超晶格层,缓解晶格累积的失配应力的同时,提高材料的结晶质量。
进一步地,所述第二AlGaN缓冲层、AlGaN/GaN超晶格层、GaN沟道层和AlGaN势垒功能层,形成AlGaN/GaN/AlGaN双异质结结构,提高沟道载流子限域性,增强器件的击穿电压。
进一步地,所述GaN帽层,一方面使AlGaN势垒功能层处于应变状态,改善AlGaN/GaN界面质量,提高载流子迁移率,另一方面降低栅极漏电流。
与现有技术相比,本发明具有如下优点和技术效果:
该外延是基于Si衬底上的GaN基高压高电子迁移率晶体管器件外延结构,通过优化工艺条件,一方面抑制材料失效,另一方面提高薄膜质量,在大尺寸的Si衬底上制备的外延具有晶体质量高、沟道载流子限域性好、栅极漏电流小的特点。该外延结构可以更为容易的实现CMOS兼容的GaN电子器件工艺,制备GaN基高压HEMT器件。采用发明的外延结构制备的器件高击穿电压、高电流密度、低关态漏电、优良的夹断特性,且高温下性能退化小。本发明的基于Si衬底的GaN基高压HEMT器件外延结构制造工艺简单,重复性好,适用于高压大功率电子器件等应用。
附图说明 图1 是实例中基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法的结构示意图。
图2a~图2j是本发明实例中基于Si衬底的GaN基高压HEMT器件外延结构的制备过程示意图。
图3 是本发明和传统结构的电流-电压曲线。
具体实施方式 以下结合附图和实例对本发明的具体实施作进一步说明,但本发明的实施和保护不限于此,需指出的是,以下若有未特别详细说明之过程或工艺参数,均是本领域技术人员可参照现有技术实现的。
参照图1,一种基于Si衬底的GaN基高压HEMT器件外延结构,包括:Si衬底1、AlN成核层2、AlGaN过渡层(3-5)、第一AlGaN缓冲层6、低温AlN插入层7、第二AlGaN缓冲层8、AlGaN/GaN超晶格层9、GaN沟道层10、AlGaN势垒功能层即AlGaN势垒层11、GaN帽层12。
AlN成核层2外延在Si衬底1上面;AlxGa(1-x)N过渡层(3-5)外延在AlN成核层2上面,一共三层,从下至上其Al元素摩尔含量依次下降,分别取值0.75、0.40和0.2,单层厚度h依次增加,分别取值为140nm、190nm和240nm;AlmGa(1-m)N缓冲层即对应第一AlGaN缓冲层6外延在AlxGa(1-x)N过渡层(3-5)上面,其Al元素摩尔含量为7%,厚度为200nm;低温AlN插入层7外延在AlyGa(1-y)N缓冲层上面,厚度为10nm。
AlnGa(1-n)N缓冲层即对应第二AlGaN缓冲层8外延在低温AlN插入层7上面,其Al元素摩尔含量为5%,厚度为1.2µm;AliGa(1-i)N/GaN超晶格层9外延在AlnGa(1-n)N缓冲层上面,超晶格周期为8个周期,其中AliGa(1-i)N和GaN单层厚度分别为5nm和10nm,AliGa(1-i)N中的Al元素摩尔含量为10%;GaN沟道层10外延在AliGa(1-i)N/GaN超晶格层9上面,厚度为2.4µm;AlkGa(1-k)N势垒功能层11外延在GaN沟道层10上面,其Al元素摩尔含量为27%,厚度为27nm;GaN帽层12外延在AlkGa(1-k)N势垒功能层11上,厚度1.5nmm。
仅作为举例,如图2a~图2j,具体实施步骤如下::
步骤一,对衬底进行退火处理,温度1100摄氏度,时间15分钟;
步骤二,AlN成核层2外延在Si衬底1上面;
步骤三,AlxGa(1-x)N过渡层(3-5)外延在AlN成核层2上面,一共三层,其Al元素摩尔含量依次下降,分别取值0.75、0.40和0.2,单层厚度h依次增加,分别取值为140nm、190nm和240nm;
步骤四,AlmGa(1-m)N缓冲层16外延在AlxGa(1-x)N过渡层(3-5)上面,其Al元素摩尔含量为7%,厚度为200nm;
步骤五,低温AlN插入层7外延在AlyGa(1-y)N缓冲层上面,厚度为10nm;
步骤六,AlnGa(1-n)N缓冲层外延在低温AlN插入层7上面,其Al元素摩尔含量为5%,厚度为1.2µm;
步骤七,AliGa(1-i)N/GaN超晶格层9外延在AlnGa(1-n)N缓冲层28上面,超晶格周期为8个周期,其中AliGa(1-i)N和GaN单层厚度分别为5nm和10nm,AliGa(1-i)N中的Al元素摩尔含量为10%;
步骤八,GaN沟道层10外延在AliGa(1-i)N/GaN超晶格层9上面,厚度为2.4µm;
步骤九,AlkGa(1-k)N势垒功能层11外延在GaN沟道层10上面,其Al元素摩尔含量为27%,厚度为27nm;
步骤十,GaN帽层12外延在AlGaN势垒功能层11上。
该外延是基于Si衬底上的GaN基高压高电子迁移率晶体管器件外延结构,通过优化工艺条件,一方面抑制材料失效,另一方面提高薄膜质量,在大尺寸的Si衬底上制备的外延具有晶体质量高、沟道载流子限域性好、栅极漏电流小的特点。该外延结构可以更为容易的实现CMOS兼容的GaN电子器件工艺,制备GaN基高压HEMT器件。采用发明的外延结构制备的器件高击穿电压、高电流密度、低关态漏电、优良的夹断特性,且高温下性能退化小。本发明的基于Si衬底的GaN基高压HEMT器件外延结构制造工艺简单,重复性好,适用于高压大功率电子器件等应用。本发明和传统结构相比,漏电流明显减小,如图3所示。
上述实施例仅本发明的优选实例,不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,能够在不背离本发明的原理和范围的情况下,根据本发明的方法进行形式和细节上的各种修正和改变,但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (6)

1.一种基于Si衬底的GaN基高压HEMT器件外延结构,其特征在于包括从下至少上依次层叠的Si衬底(1)、AlN成核层(2)、AlGaN过渡层(3-5)、第一AlGaN缓冲层(6)、低温AlN插入层(7)、第二AlGaN缓冲层(8)、AlGaN/GaN超晶格层(9)、GaN沟道层(10)、AlGaN势垒功能层(11)、GaN帽层(12);AlGaN过渡层(3-5)总共三层,其中从下至上每层的Al元素摩尔含量依次为x、y和z,并满足关1>x>y>z>0的关系;AlGaN过渡层(3-5)总共三层,从下至上其厚度依次为h1、h2和h3,并满足关300nm>h3>h2>h1>50nm的关系;第一AlGaN缓冲层(6)和第二AlGaN缓冲层(8)中的Al元素摩尔含量分别为m和n,满足关系式m>0和n>0。
2.根据权利要求1所述的一种基于Si衬底的GaN基高压HEMT器件外延结构,其特征在于Si衬底尺寸为2inch-10inch。
3.根据权利要求1所述的一种基于Si衬底的GaN基高压HEMT器件外延结构,其特征在于GaN沟道层(10)下有AlGaN/GaN超晶格层,超晶格周期大于5个周期。
4.根据权利要求1所述的一种基于Si衬底的GaN基高压HEMT器件外延结构,其特征在于GaN沟道层(10)和AlGaN势垒功能层(11)界面处形成的高浓度二维电子气(2DEG)的沟道。
5.根据权利要求1所述的一种基于Si衬底的GaN基高压HEMT器件外延结构,其特征在于AlGaN势垒功能层(11)上外延生长一层GaN帽层(12)。
6.制备权利要求1~5任一项所述的一种基于Si衬底的GaN基高压HEMT器件外延结构的方法,其特征在于包括如下步骤:
1)在反应室中对Si衬底表面进行退火处理,温度1100摄氏度,时间15分钟;
2)在衬底上外延AlN成核层(2),为后续生长提供成核节点;
3)在AlN成核层(2)的基础上外延生长AlGaN过渡层(3-5),共三层,其Al元素的摩尔含量依次下降,厚度依次增加;
4)在AlGaN过渡层(3-5)基础上外延第一AlGaN缓冲层(6)和第二AlGaN缓冲层(8)作为器件材料的主干层,其中Al组分大于零,中间穿插低温AlN插入层(7)以降低材料累积应力;
5)在第二AlGaN缓冲层(8)基础上外延AlGaN/GaN超晶格层(9),超晶格周期大于5个周期;
6)外延生长GaN沟道层(10);
7)外延生长AlkGa(1-k)N势垒功能层(11),其Al元素的摩尔含量k满足0.5>k>0.2;
外延生长GaN帽层(12),厚度1~5nm。
CN201611269244.5A 2016-12-31 2016-12-31 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法 Active CN107068750B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611269244.5A CN107068750B (zh) 2016-12-31 2016-12-31 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法
US16/089,374 US10580879B2 (en) 2016-12-31 2017-02-15 Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
PCT/CN2017/073541 WO2018120363A1 (zh) 2016-12-31 2017-02-15 基于Si衬底的GaN基增强型HEMT器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611269244.5A CN107068750B (zh) 2016-12-31 2016-12-31 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107068750A CN107068750A (zh) 2017-08-18
CN107068750B true CN107068750B (zh) 2024-04-19

Family

ID=59623399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611269244.5A Active CN107068750B (zh) 2016-12-31 2016-12-31 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107068750B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
CN108695385B (zh) 2018-07-17 2024-04-05 中山市华南理工大学现代产业技术研究院 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
CN109638071A (zh) * 2018-11-20 2019-04-16 西安电子科技大学芜湖研究院 一种基于Si衬底氮化镓HEMT低电阻欧姆接触的结构及其制作方法
CN111354791A (zh) * 2020-03-23 2020-06-30 苏州晶界半导体有限公司 一种hemt器件外延结构及其生长方法
CN117199122A (zh) * 2022-05-26 2023-12-08 华为技术有限公司 半导体器件、电子芯片和电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法
KR20130137774A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 헤테로 구조 반도체 소자
CN103806104A (zh) * 2014-02-19 2014-05-21 中国科学院半导体研究所 一种高Al组分AlGaN薄膜的制备方法
CN104143567A (zh) * 2013-05-09 2014-11-12 Lg伊诺特有限公司 半导体器件及其制造方法
CN104393130A (zh) * 2014-12-15 2015-03-04 聚灿光电科技(苏州)有限公司 一种GaN基LED外延结构及其制备方法
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
CN104733511A (zh) * 2013-12-21 2015-06-24 江西省昌大光电科技有限公司 一种在硅衬底上生长的氮化镓外延结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012939B2 (en) * 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137774A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 헤테로 구조 반도체 소자
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法
CN104143567A (zh) * 2013-05-09 2014-11-12 Lg伊诺特有限公司 半导体器件及其制造方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
CN104733511A (zh) * 2013-12-21 2015-06-24 江西省昌大光电科技有限公司 一种在硅衬底上生长的氮化镓外延结构
CN103806104A (zh) * 2014-02-19 2014-05-21 中国科学院半导体研究所 一种高Al组分AlGaN薄膜的制备方法
CN104393130A (zh) * 2014-12-15 2015-03-04 聚灿光电科技(苏州)有限公司 一种GaN基LED外延结构及其制备方法
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AlN插入层对AlGaN/GaN外延材料电学性能影响;王侠;;人工晶体学报(第03期) *
高温AlN插入层对AlGaN/GaN异质结材料和HEMTs器件电学特性的影响;倪金玉;郝跃;张进成;段焕涛;张金风;;物理学报;20090715(第07期);第562-567页 *

Also Published As

Publication number Publication date
CN107068750A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107068750B (zh) 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法
US10580879B2 (en) Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
CN108695385B (zh) 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
KR20170046560A (ko) 스트레인을 갖는 적층된 나노시트 fet들 및/또는 양자 우물이 적층된 나노시트
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN102931230B (zh) 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
CN111063726A (zh) 一种Si基氮化镓器件的外延结构
CN102842613B (zh) 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN114242815A (zh) N极性GaN/AlGaN异质结外延结构及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
US9570595B2 (en) Transistor and method of making
CN110880533B (zh) 基于超晶格结构的异质结、增强型hemt器件及其制作方法
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN206834183U (zh) 一种基于Si衬底的GaN基高压HEMT器件外延结构
CN111009579A (zh) 半导体异质结构及半导体器件
CN212136452U (zh) 半导体结构
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
US9287122B2 (en) Method for growing epitaxies of a chemical compound semiconductor
CN106783613B (zh) 一种iii-v族半导体moshemt器件及其制备方法
WO2004040638A1 (ja) 窒化砒化ガリウムインジウム系ヘテロ電界効果トランジスタ及びその製造方法並びにそれを用いた送受信装置
CN110838518A (zh) 一种hemt器件的外延结构及其制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant