CN102931230B - 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法 - Google Patents
铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法 Download PDFInfo
- Publication number
- CN102931230B CN102931230B CN201210467084.0A CN201210467084A CN102931230B CN 102931230 B CN102931230 B CN 102931230B CN 201210467084 A CN201210467084 A CN 201210467084A CN 102931230 B CN102931230 B CN 102931230B
- Authority
- CN
- China
- Prior art keywords
- unintentionally
- layer
- gallium nitride
- resistive formation
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
一种铝镓氮做高阻层的双异质结氮化镓基HEMT,包括:一衬底;一成核层制作在衬底上面,其厚度为0.01-0.50μm;一非有意掺杂高阻层制作在成核层上面;一非有意掺杂高迁移率层制作在非有意掺杂高阻层上面;一氮化铝插入层制作在非有意掺杂高迁移率层上面,其厚度为0.7-5nm;一非有意掺杂势垒层制作在氮化铝插入层上面;一非有意掺杂氮化镓或铝镓氮盖帽层制作在非有意掺杂势垒层上面,其厚度为1-5nm。本发明可以显著提高沟道电子迁移率和对二维电子气的限制能力,遏制缓冲层的漏电,同时降低势垒层的晶格应变,减少缺陷密度,提高器件工作的稳定性和可靠性。
Description
技术领域
本发明属于半导体技术领域,特别是指一种铝镓氮做高阻层的双异质结氮化镓基高电子迁移率场效应晶体管(HEMT)及制作方法,该晶体管使用铝镓氮高阻层和与该层晶格匹配的铟铝氮势垒层相结合的双异质结结构,并采用非有意掺杂高迁移率层作为沟道,可以显著提高沟道电子迁移率和对二维电子气的限制能力,遏制缓冲层的漏电,同时降低势垒层的晶格应变,减少缺陷密度,提高器件工作的稳定性和可靠性。
背景技术
氮化镓作为第三代宽禁带半导体的典型代表,具有优良的热稳定性及化学稳定性、高击穿电压、高电子饱和漂移速度及优良的抗辐射性能,特别适合制备具有高温、高频、高功率和抗辐射特性的高电子迁移率晶体管。氮化镓基高电子迁移率晶体管在无线通信、雷达、航空航天、汽车电子、自动化控制、石油勘探、高温辐射环境等领域有广阔的应用前景。
高电子迁移率晶体管的原理为:由于组成异质结的两种材料的禁带宽度不同,在异质结界面处形成了势垒和势阱,由于极化效应或调制掺杂产生的自由电子,积累在非掺杂的氮化镓层靠近界面的三角形势阱中,形成二维电子气,由于使势阱中的这些电子与势垒中的电离杂质空间分离,大大降低了库伦散射,从而显著提高了材料的迁移率。研制成器件后,通过栅电极可以控制异质结界面处的二维电子气浓度,在一定的直流偏压下,可以对高频微波信号进行放大。
当器件工作频率上升到毫米波波段时,器件的栅长必须缩短到微纳尺度,同时势垒层厚度也需要同比例地缩短,否则短沟道效应将会凸显出来。短沟道效应表现在:阈值电压漂移增大,沟道夹断特性变差,亚阈电流增加,输出电导变大。这些现象会严重降低器件的性能。短沟道效应可以通过减薄势垒层厚度和提高沟道电子的限制能力得到遏制。但是,对应常规的AlGaN/GaNHEMT结构,GaN沟道里的电子仅仅受到势垒层一侧的限制,缓冲层那边的势垒是由二维电子气自身提供的。当沟道电子在大电压下逐渐耗尽时,缓冲层那侧的势垒逐渐消失,热电子很容易渗透进入缓冲层,造成器件的缓冲层漏电,器件的夹断特性变差。而且AlGaN的势垒层的厚度不能减薄,否则沟道里的二维电子气密度会减少,器件的输出功率下降。当然升高势垒层的Al组分,异质结带阶和极化电场增大,可显著提高二维电子气面密度。但是,Al组分较高时,大的晶格失配会导致AlGaN势垒层的晶体质量、表面和界面质量变差,应变诱生的深能级缺陷增多,使散射增强,迁移率降低,而且由晶格失配形成的应力通过逆压电效应会严重影响器件的可靠性。
发明内容
本发明的第一个目的是提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT,通过引入低铝组分的铝镓氮高阻缓冲层,形成限制沟道电子的背势垒,提高二维电子气的限制能力,降低器件的缓冲层漏电,提高击穿电压和栅调控能力,抑制器件的短沟道效应。
本发明的第二个目的是使用铟铝氮势垒层,通过调节铟的组分使其和铝镓氮高阻缓冲层晶格匹配,从而显著降低铟铝氮势垒层中应力、晶格缺陷,提高器件工作的稳定性和可靠性。
本发明的第三个目的是提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT,即使在势垒层较薄时,仍具有更高的二维电子气面密度,约为相同条件下传统铝镓氮/氮化镓高电子迁移率晶体管的1.5~2倍。能够在提高工作频率的同时,具有更高的输出电流和输出功率密度。
本发明的第四个目的是提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT的制作方法,该制作方法能够具体在工艺上实现这种新型的HEMT结构。
本发明提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT,包括:
一衬底;
一成核层,该成核层制作在衬底上面,该成核层的厚度为0.01-0.50μm;
一非有意掺杂高阻层,该非有意掺杂高阻层制作在成核层上面;
一非有意掺杂高迁移率层,该非有意掺杂高迁移率层制作在非有意掺杂高阻层上面;
一氮化铝插入层,该氮化铝插入层制作在非有意掺杂高迁移率层上面,该氮化铝插入层厚度为0.7-5nm;
一非有意掺杂势垒层,该非有意掺杂势垒层制作在氮化铝插入层上面;
一非有意掺杂氮化镓或铝镓氮盖帽层,该非有意掺杂氮化镓或铝镓氮盖帽层制作在非有意掺杂势垒层上面,该非有意掺杂氮化镓或铝镓氮盖帽层的厚度为1-5nm。
本发明还提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT的制作方法,包括如下步骤:
步骤1:选择一衬底;
步骤2:在衬底上生长一层成核层,生长厚度为0.01-0.50μm;
步骤3:在成核层上生长非有意掺杂高阻层;
步骤4:在非有意掺杂高阻层上生长非有意掺杂高迁移率层;
步骤5:在非有意掺杂高迁移率层上生长氮化铝插入层,生长厚度为0.7-5nm;
步骤6:在氮化铝插入层上生长非有意掺杂势垒层;
步骤7:在非有意掺杂势垒层上生长非有意掺杂氮化稼或铝镓氮盖帽层,生长厚度为1-5nm,完成制备。
附图说明
为进一步说明本发明的内容,以下结合附图及实施例对本发明作一详细的描述,其中:
图1为本发明的铝镓氮做高阻层的双异质结氮化镓基HEMT结构示意图;
图2为本发明的制作流程图;
图3为本发明实施例的能带结构和电子密度分布图,具体计算结构为GaN(3nm)/In0.16Al0.84N(12nm)/AlN(1nm)/GaN(30nm)/Al0.05Ga0.95N双异质结HEMT。
具体实施方式
请参阅图1所示,本发明提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT,包括:
一衬底10,该衬底10的材料为碳化硅或蓝宝石或硅;
一成核层20,该成核层20制作在衬底10上面,所述成核层20的材料为高温氮化铝或低温氮化镓,厚度为0.01-0.50μm,优选值为0.03-0.30μm;
一非有意掺杂高阻层30,该非有意掺杂高阻层30制作在成核层20上面,所述非有意掺杂高阻层30的材料为AlxGa1-xN,其中0<x<0.15,厚度为1-4μm,室温电阻率大于1×106Ω·cm,优选值大于1×108Ω·cm;
一非有意掺杂高迁移率层40,该非有意掺杂高迁移率层40制作在非有意掺杂高阻层30上面,所述非有意掺杂高迁移率层40的材料为氮化镓,厚度为0.01-0.3μm,室温电子迁移率大于500cm2/Vs,优选值大于770000ccmm2//VVss;;
一氮化铝插入层50,该氮化铝插入层50制作在非有意掺杂高迁移率层40上面,所述氮化铝插入层50厚度为0.7-5nm,优选值为1nm;
一非有意掺杂势垒层60,该非有意掺杂势垒层60制作在氮化铝插入层50上面,所述非有意掺杂势垒层60的材料为InyAl1-yN,y=0.176(1-x),厚度为4-30nm;
一非有意掺杂氮化镓或铝镓氮盖帽层70,该非有意掺杂氮化镓或铝镓氮盖帽层70制作在非有意掺杂势垒层60上面,该非有意掺杂氮化镓或铝镓氮盖帽层70的厚度为1-5nm。
请再参阅图2并配合参阅图1所示,本发明提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT的制作方法,包括如下步骤:
步骤1:选择一衬底10,衬底10的材料为碳化硅或蓝宝石或硅;
步骤2:在衬底10上生长一层成核层20,该成核层20的材料为高温氮化铝或低温氮化镓,生长厚度为0.01-0.50μm,优选值为0.03-0.30μm;
步骤3:在成核层20上生长非有意掺杂高阻层30,所述非有意掺杂高阻层30的材料为AlxGa1-xN,其中0<x<0.15,生长温度为900-1150℃,优选值范围为1020-1100℃,生长压力为5.33-26.67kPa,生长厚度为1-4μm,生长速率为3-5μm/h,室温电阻率大于1×106Ω·cm,优选值大于1×108Ω·cm;
步骤4:在非有意掺杂高阻层30上生长非有意掺杂高迁移率层40,所述非有意掺杂高迁移率层40的材料为氮化镓,该层为2DEG的运行沟道,生长温度为900-1100℃,生长压力为40.00-80.00kPa,生长厚度为0.01-0.3μm,生长速率为2-3μm/h,室温迁移率大于500cm2/Vs,优选值大于770000ccmm2/Vs;
步骤5:在非有意掺杂高迁移率层40上生长氮化铝插入层50,该氮化铝插入层50可以提高2DEG的迁移率和面密度,提高异质结构材料的综合性能,该层生长温度为850-1150℃,生长压力为5.33-26.67kPa,生长厚度为0.7-5nm,优选值为1nm;
步骤6:在氮化铝插入层50上生长非有意掺杂势垒层60,该非有意掺杂势垒层60的材料为InyAl1-yN,和非有意掺杂高阻层30晶格匹配,可以降低外延材料的失配位错,提高外延材料质量,而且该层的Al组分较高,可以形成较高的沟道2DEG面密度。所述非有意掺杂势垒层60的铟组分为y=0.176(1-x),视非有意掺杂高阻层30中的铝组分而定,生长温度为760℃-860℃,优选值为800℃-860℃,生长压力为5.0-7.5kPa,生长厚度为4-30nm;
步骤7:在非有意掺杂势垒层60上生长非有意掺杂氮化稼或铝镓氮盖帽层70,生长温度为850-1150℃,生长压力为5.33-40.00kPa,厚度为1-5nm,完成制备。
本发明关键在于,非有意掺杂高阻层30采用低铝组分的铝镓氮材料(AlxGa1-xN),非有意掺杂高迁移率层40采用高质量的氮化镓材料,利用氮化镓的反向压电极化作用所形成的背势垒,加强了沟道中二维电子气的限制,有效地遏制了器件工作时沟道电子向缓冲层的泄漏,同时也加强了栅对沟道中二维电子气的调控作用,抑制了短沟道效应。
本发明的另一个特点在于,非有意掺杂势垒层60采用铟铝氮材料(InyAl1-yN),控制生长条件,调节铟组分和非有意掺杂高阻层30的铝组分的关系满足y=0.176(1-x),使这两层材料达到晶格匹配,消除非有意掺杂势垒层60中的晶格应力,显著降低晶格缺陷,减少散射,可有效提高二维电子气迁移率,藉此也可以通过消除逆压电效应提高器件的可靠性和稳定性,抑制器件在高频和强场条件下性能的恶化。同时非有意掺杂势垒层60的铝组分较高,可显著提高氮化镓基HEMT的二维电子气面密度。
此外本发明所述结构中,非有意掺杂高迁移率层40为高质量的氮化镓材料,为二维电子气提供了一个良好的通道,显著提高了沟道二维电子气迁移率;氮化铝插入层50的一个作用是利用二元化合物将沟道电子和多元化合物非有意掺杂势垒层60隔开,减少电子散射,进一步提高沟道二维电子气迁移率;氮化铝插入层50的另外一个作用是利用其禁带宽度大的特点,有效遏制电子向非有意掺杂势垒层60和表面的泄漏。
本发明所述制作方法包括但不局限于金属有机物化学气相沉积法、分子束外延和气相外延,优先采用金属有机物化学气相沉积法。
实施例:
本发明提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT,包括:
一衬底10,该衬底10的材料为蓝宝石;
一成核层20,该成核层20制作在衬底10上面,该成核层20的材料为低温氮化镓,厚度为100nm;
一非有意掺杂高阻层30,该非有意掺杂高阻层30制作在成核层20上面,该非有意掺杂高阻层30的材料为Al0.05Ga0.95N,厚度为1.5μm;
一非有意掺杂高迁移率层40,该非有意掺杂高迁移率层40制作在非有意掺杂高阻层30上面,所述非有意掺杂高迁移率层40的材料为氮化镓,厚度为30nm;
一氮化铝插入层50,该氮化铝插入层50制作在非有意掺杂高迁移率层40上面,厚度为1nm;
一非有意掺杂势垒层60,该非有意掺杂势垒层60制作在氮化铝插入层50上面,所述非有意掺杂势垒层60的材料为In0.16Al0.84N,与非有意掺杂高阻层30的材料Al0.05Ga0.95N晶格匹配,厚度为12nm;
一非有意掺杂氮化镓盖帽层70,该非有意掺杂氮化镓盖帽层70制作在非有意掺杂势垒层60上面,厚度为3nm。
本发明提供一种铝镓氮做高阻层的双异质结氮化镓基HEMT的制作方法,采用金属有机物化学气相沉积法,包括如下步骤:
步骤1:选择一衬底10,材料为蓝宝石;
步骤2:在衬底10上生长一层成核层20,材料为低温氮化镓,生长厚度为100nm;
步骤3:在成核层20上生长非有意掺杂高阻层30,材料为Al0.05Ga0.95N,生长厚度为1.5μm;
步骤4:在非有意掺杂高阻层30上生长非有意掺杂高迁移率层40,材料为氮化镓,生长厚度为30nm;
步骤5:在非有意掺杂高迁移率层40上生长氮化铝插入层50,生长厚度为1nm;
步骤6:在氮化铝插入层50上生长非有意掺杂势垒层60,材料为In0.16Al0.84N,生长厚度为12nm;
步骤7:在非有意掺杂势垒层60上生长非有意掺杂氮化镓盖帽层70,生长厚度为3nm,完成制备。
图3计算了该双异质结结构的能带和电子分布图,从图中可以看出,在非有意掺杂高阻层30中采用Al0.05Ga0.95N材料,能够形成很高的背势垒(大于2eV),沟道中的二维电子气得到非常好的限制,同时获得了很高的二维电子气面密度,达到1.88×1013cm-2。
本发明能够降低工艺难度,减少工艺步骤,通过双异质结结构更加有效限制沟道电子向缓冲层、势垒层和表面泄漏;通过势垒层和高阻层的晶格匹配消除了势垒层中的晶格应力,避免了逆压电效应对器件可靠性的不利影响;并且可获得低的缺陷密度和高的二维电子气面密度。本发明可显著改善和提高氮化镓基高温、高频、高功率器件和电路的性能。
以上所述,仅为本发明中的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉该技术的人在本发明所揭露的技术范围内,可轻易想到的变换或替换,都应涵盖在本发明的包含范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。
Claims (5)
1.一种铝镓氮做高阻层的双异质结氮化镓基HEMT,包括:
一衬底;
一成核层,该成核层制作在衬底上面,该成核层的厚度为0.01-0.50μm;
一非有意掺杂高阻层,该非有意掺杂高阻层制作在成核层上面,该非有意掺杂高阻层的材料为AlxGa1-xN,其中0<x<0.15,厚度为1-4μm;
一非有意掺杂高迁移率层,该非有意掺杂高迁移率层制作在非有意掺杂高阻层上面;
一氮化铝插入层,该氮化铝插入层制作在非有意掺杂高迁移率层上面,该氮化铝插入层厚度为0.7-5nm;
一非有意掺杂势垒层,该非有意掺杂势垒层制作在氮化铝插入层上面,该非有意掺杂势垒层的材料为InyAl1-yN,y=0.176(1-x),厚度为4-30nm;
一非有意掺杂氮化镓或铝镓氮盖帽层,该非有意掺杂氮化镓或铝镓氮盖帽层制作在非有意掺杂势垒层上面,该非有意掺杂氮化镓或铝镓氮盖帽层的厚度为1-5nm。
2.根据权利要求1所述的铝镓氮做高阻层的双异质结氮化镓基HEMT,其中非有意掺杂高迁移率层的材料为氮化镓,厚度为0.01-0.3μm。
3.一种铝镓氮做高阻层的双异质结氮化镓基HEMT的制作方法,包括如下步骤:
步骤1:选择一衬底;
步骤2:在衬底上生长一层成核层,生长厚度为0.01-0.50μm;
步骤3:在成核层上生长非有意掺杂高阻层,该非有意掺杂高阻层的材料为AlxGa1-xN,其中0<x<0.15,厚度为1-4μm;
步骤4:在非有意掺杂高阻层上生长非有意掺杂高迁移率层;
步骤5:在非有意掺杂高迁移率层上生长氮化铝插入层,生长厚度为0.7-5nm;
步骤6:在氮化铝插入层上生长非有意掺杂势垒层,该非有意掺杂势垒层的材料为InyAl1-yN,y=0.176(1-x),厚度为4-30nm;
步骤7:在非有意掺杂势垒层上生长非有意掺杂氮化稼或铝镓氮盖帽层,生长厚度为1-5nm,完成制备。
4.根据权利要求3所述的铝镓氮做高阻层的双异质结氮化镓基HEMT的制作方法,其中非有意掺杂高阻层的生长温度为900-1150℃,生长压力为5.33-26.67kPa,室温电阻率大于1×106Ω·cm。
5.根据权利要求3所述的铝镓氮做高阻层的双异质结氮化镓基HEMT的制作方法,其中非有意掺杂高迁移率层的材料为氮化镓,厚度为0.01-0.3μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210467084.0A CN102931230B (zh) | 2012-11-19 | 2012-11-19 | 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210467084.0A CN102931230B (zh) | 2012-11-19 | 2012-11-19 | 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102931230A CN102931230A (zh) | 2013-02-13 |
CN102931230B true CN102931230B (zh) | 2015-11-18 |
Family
ID=47645993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210467084.0A Active CN102931230B (zh) | 2012-11-19 | 2012-11-19 | 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931230B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103779397A (zh) * | 2014-01-02 | 2014-05-07 | 中国电子科技集团公司第五十五研究所 | InAlN/InGaN异质结材料结构及其生长方法 |
CN104505400A (zh) * | 2015-01-06 | 2015-04-08 | 北京华进创威电子有限公司 | 一种InxAl1-xN/AlN复合势垒层氮化镓基异质结高电子迁移率晶体管结构 |
CN104576714B (zh) * | 2015-01-23 | 2017-11-07 | 北京大学 | 一种硅上高迁移率GaN基异质结构及其制备方法 |
US9419125B1 (en) * | 2015-06-16 | 2016-08-16 | Raytheon Company | Doped barrier layers in epitaxial group III nitrides |
CN106601787B (zh) * | 2016-12-01 | 2020-06-26 | 北京大学 | 一种InxAlyGa1-x-yN/GaN异质结构及其外延方法 |
WO2018129642A1 (zh) * | 2017-01-10 | 2018-07-19 | 成都海威华芯科技有限公司 | 一种GaN HEMT器件 |
CN110379854A (zh) * | 2019-07-26 | 2019-10-25 | 同辉电子科技股份有限公司 | 一种适用于功率器件的氮化镓外延技术 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140947A (zh) * | 2006-09-06 | 2008-03-12 | 中国科学院半导体研究所 | 氮化镓基异质结场效应晶体管结构及制作方法 |
CN101266999A (zh) * | 2007-03-14 | 2008-09-17 | 中国科学院半导体研究所 | 氮化镓基双异质结场效应晶体管结构及制作方法 |
CN102427084A (zh) * | 2011-12-06 | 2012-04-25 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管及制作方法 |
CN102569390A (zh) * | 2010-12-24 | 2012-07-11 | 中国科学院微电子研究所 | 高击穿氮化镓基场效应晶体管器件及其制作方法 |
-
2012
- 2012-11-19 CN CN201210467084.0A patent/CN102931230B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140947A (zh) * | 2006-09-06 | 2008-03-12 | 中国科学院半导体研究所 | 氮化镓基异质结场效应晶体管结构及制作方法 |
CN101266999A (zh) * | 2007-03-14 | 2008-09-17 | 中国科学院半导体研究所 | 氮化镓基双异质结场效应晶体管结构及制作方法 |
CN102569390A (zh) * | 2010-12-24 | 2012-07-11 | 中国科学院微电子研究所 | 高击穿氮化镓基场效应晶体管器件及其制作方法 |
CN102427084A (zh) * | 2011-12-06 | 2012-04-25 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102931230A (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10749021B2 (en) | Semiconductor device and method for manufacturing the same | |
CN102931230B (zh) | 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法 | |
EP1821344B1 (en) | Method of forming heterojunction tranistors including energy barriers | |
US7525130B2 (en) | Polarization-doped field effect transistors (POLFETS) and materials and methods for making the same | |
US20050173728A1 (en) | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same | |
CN102427084B (zh) | 氮化镓基高电子迁移率晶体管及制作方法 | |
CN103123934B (zh) | 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法 | |
CN102130159B (zh) | 高电子迁移率晶体管 | |
CN102789982A (zh) | 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法 | |
CN106024881A (zh) | 双异质氮化镓基场效应晶体管结构及制作方法 | |
CN109638074B (zh) | 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法 | |
CN102842613B (zh) | 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法 | |
CN105322009A (zh) | 氮化镓基高电子迁移率晶体管外延结构及其制造方法 | |
US8963151B2 (en) | Nitride-based heterostructure field effect transistor having high efficiency | |
Hao et al. | Research on GaN-Based RF devices: high-frequency gate structure design, submicrometer-length gate fabrication, suppressed SCE, low parasitic resistance, minimized current collapse, and lower gate leakage | |
CN106601790A (zh) | 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法 | |
CN102544086A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
CN104009077A (zh) | 异质结结构及其制备方法、异质结场效应管及其制备方法 | |
CN109638066A (zh) | 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法 | |
CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
CN104505402A (zh) | 氮化铟沟道层氮化镓基高电子迁移率晶体管结构 | |
CN204441292U (zh) | 氮化铟沟道层氮化镓基高电子迁移率晶体管结构 | |
CN108346687B (zh) | 一种氮化镓基高电子迁移率晶体管 | |
CN204441290U (zh) | 一种InxAl1-xN/AlN复合势垒层氮化镓基异质结高电子迁移率晶体管结构 | |
CN103117304A (zh) | 具有复合空间层的氮化镓场效应晶体管结构及制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |