CN206697485U - 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件 - Google Patents

Abstract

本实用新型提供了基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件。该器件包括：Si衬底（101）、AlN成核层（102）、AlGaN过渡层（103‑105）、AlGaN缓冲层（106）、低温AlN插入层（107）、AlGaN主缓冲层（108）、AlGaN/GaN超晶格层（109）、GaN沟道层（110）、AlGaN势垒功能层（111），顶端两侧是源电极（112）和漏电极（113）、顶端中间是栅电极（116），中间AlGaN势垒功能层（111）被刻穿形成凹槽，凹槽的底部与GaN沟道层（110）相接触，凹槽底部淀积有钝化保护层（114）和栅介质层（115），介质层上面是栅电极（116）。采用实用新型制备的器件具有高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，而且制造工艺简单，重复性好的特点，适用于高压大功率电子器件等应用。

Description

基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件

技术领域

本实用新型属于微电子技术领域，涉及半导体器件，具体的说是一种基于Si衬底。

AlGaN/GaN异质结基的增强型HEMT器件，可用于高压大功率应用场合以及构成数字电路基本单元。

背景技术

随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展，对半导体器件的性能提出了更高的要求。作为宽禁带半导体材料的典型代表，GaN基材料具有禁带宽度大、电子饱和漂移速度高、临界击穿场强高、热导率高、稳定性好、耐腐蚀、抗辐射等特点，可用于制作高温、高频及大功率电子器件。另外，GaN还具有优良的电子特性，可以和AlGaN形成调制掺杂的AlGaN/GaN异质结构，该结构在室温下可以获得高于 1500cm²/Vs的电子迁移率，以及高达3×10⁷cm/s的峰值电子速度和2×10⁷cm/s的饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气密度，被誉为是研制微波功率器件的理想材料。因此，基于AlGaN/GaN异质结的高电子迁移率晶体管HEMT在微波大功率器件方面具有非常好的应用前景。

GaN是第三代半导体材料的典型代表，具有宽禁带、高击穿电场、高频、高效等优异性质，GaN基材料和器件是电力电子行业发展的方向。为了替代现有的Si基电力电子器件，GaN基高压材料和器件需要在保持高性能的前提下极大地降低生产成本。在大尺寸Si 衬底上制备GaN基外延材料和器件，是平衡性能和成本的最佳解决方案。目前，国内大量的高科技公司和科研单位希望可以在大尺寸(6英寸及以上)Si衬底上生长平整、无龟裂的高质量GaN基高压外延材料，同时结合Si基器件CMOS工艺开发，研制600V和 1200V高压开关器件，探索影响器件性能和可靠性的关键物理机制，并对所制作的器件进行应用验证和产品开发。

大尺寸Si衬底上生长平整的GaN基外延材料由于GaN和Si衬底之间存在巨大的晶格失配(‐17％)和热失配(116％)，在Si衬底上生长GaN基材料单晶是非常困难的。特别是GaN基材料和Si衬底之间的热失配会在高温生长GaN基外延材料结束后，在降温过程中引入大的张应力(>1G帕斯卡)，这个由于热失配引起的张应力会导致外延片强烈翘曲甚至龟裂。如何避免Si衬底上生长GaN基材料时外延材料的龟裂，降低大尺寸Si衬底上 GaN基外延材料的翘曲，是该领域最重大的技术难点。

大尺寸Si衬底上GaN基异质结结构的生长和优化GaN基异质结结构中，AlGaN势垒层受到了GaN沟道层施加的张应力，应力的释放会在异质结中引入各种缺陷，从而造成 GaN基高压开关器件电学性能的下降和可靠性的问题。而Si衬底上GaN基异质结结构的生长则更为困难，因为Si衬底上GaN基材料具有更高的缺陷密度(包括位错和背景杂质)，而且GaN基材料受到更大的应力，此应力会与异质结结构中的应力累加，更多的缺陷和更大的应力会促使Si衬底上GaN基异质结结构中应力的加速释放，造成器件的可靠性问题。

实用新型内容

本实用新型的目的在于克服上述已有技术的缺陷，从器件纵向结构的优化角度提出一种基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法，以降低工艺难度，提高器件的可靠性。

本实用新型的目的至少通过如下技术方案之一实现。

Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其包括从下至少上依次层叠的Si衬底、AN成核层、AlGaN过渡层、AlGaN缓冲层、低温AlN插入层、AlGaN主缓冲层、AlGaN/GaN超晶格层、GaN沟道层、AlGaN势垒功能层；HEMT器件的顶端两侧是源电极和漏电极，顶端中间是栅电极；AlGaN势垒功能层上淀积有钝化保护层，AlGaN势垒功能层和钝化保护层中间被刻穿形成凹槽，凹槽的底部与GaN沟道层相连，底部还淀积有钝化保护层和介质层，介质层上面是所述栅电极，形成MIS结构，AlGaN势垒功能层上方两侧的钝化保护层被刻蚀成源电极窗口和漏电极窗口，源电极窗口和漏电极窗口分别用于通过蒸发形成源电极、漏电极。

进一步地，Si衬底尺寸为2inch‐10inch。

进一步地，AlGaN过渡层总共三层，其中从下至上每层的Al元素摩尔含量依次为x、y 和z，并满足关1＞x＞y＞z＞0的关系。

进一步地，AlGaN过渡层总共三层，从下至上其厚度依次为h1、h2和h3，并满足关300nm＞h3＞h2＞h1＞50nm的关系。

进一步地，AlGaN缓冲层和AlGaN主缓冲层中的Al元素摩尔含量分别为m和n，满足关系式m>0和n>0。

进一步地，AlGaN缓冲层和AlGaN主缓冲层中间穿插低温AlN插入层，以降低材料累积应力。

进一步地，GaN沟道层下有AlGaN/GaN超晶格层，超晶格周期大于5个周期。

进一步地，GaN沟道层和AlGaN势垒功能层界面处形成的高浓度二维电子气(2DEG)的沟道。

进一步地，AlGaN势垒功能层被刻穿形成的凹槽，凹槽的底部与GaN沟道层相接触。

进一步地，凹槽底部淀积有钝化保护层作为栅绝缘介质，形成MIS结构。

进一步地，钝化保护层和栅介质层采用PVD方法或是溅射方法淀积形成。

进一步地，顶端两侧的源电极和漏电极的电极金属采用的合金金属为无金体系金属。

制备所述Si衬底AlGaN/GaN异质结基的增强型HEMT器件的方法，包括如下步骤:

1)在反应室中对Si衬底表面进行退火处理；

2)在衬底上外延AlN成核层，为后续生长提供成核节点；

3)在AlN成核层的基础上外延生长AlGaN过渡层，共三层，其Al元素的摩尔含量依次下降，厚度依次增加；

4)在AlGaN过渡层基础上外延AlGaN缓冲层和AlGaN主缓冲层作为器件材料的主干层，其中Al组分大于零，中间穿插低温AlN插入层以降低材料累积应力；

5)在AlGaN主缓冲层基础上外延AlGaN/GaN超晶格层，超晶格周期大于5个周期；

6)外延生长GaN沟道层；

7)外延生长Al_kGa_(1‐k)N势垒功能层，其Al元素的摩尔含量k满足0.5>k>0.2；

8)刻蚀材料的AlGaN势垒功能层和GaN沟道层进行台面隔离，将各个器件分隔开，刻蚀深度为200nm～500nm；

9)钝化保护，采用PVD方法进行钝化层淀积，对器件进行钝化保护；

10)刻蚀出栅极凹槽，AlGaN势垒功能层被刻穿形成凹槽，凹槽的底部与GaN沟道层相连；

11)采用PVD方法，在凹槽处淀积SiO₂钝化层，同时作为栅绝缘层；

12)采用溅射方法在凹槽内进行栅极介质层的淀积；

13)光刻后刻蚀出源极和漏极窗口；

14)采用电子束蒸发技术子在栅极、源极和漏极窗口蒸发肖特基接触金属和欧姆接触金属，并通过剥离、退火后，形成栅电极和源、漏接触电极；

15)光刻已形成源、漏、栅极的器件表面，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。

进一步地，所述退火处理的温度为1100摄氏度，时间15分钟。

进一步地，所述低温AlN插入层和AlGaN/GaN超晶格层，缓解晶格累积的失配应力的同时，提高材料的结晶质量。

与现有技术相比，本实用新型具有如下优点和技术效果：

该器件是基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，可以更为容易的实现 CMOS兼容的GaN电子器件工艺。同时采用CMOS中成熟的ALD和LPCVD绝缘薄膜生长技术，在耗尽型外延材料上制备增强型MIS‐HEMT。通过优化工艺条件，一方面抑制材料失效，另一方面提高薄膜质量，同时改善半导体/介质层的界面态，制作高质量绝缘栅介质，减小表面态，实现大的栅电压等级。采用实用新型制备的器件具有高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，而且制造工艺简单，重复性好的特点，适用于高压大功率电子器件等应用。

附图说明

图1是本实用新型实例基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件的结构示意图。

图2a～图2n是本实用新型实例中基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件的制备过程示意图。

图3是本实用新型和传统结构的电流‐电压曲线；

具体实施方式

以下结合附图和实例对本实用新型的具体实施作进一步说明，但本实用新型的实施和保护不限于此，需指出的是，以下若有未特别详细说明之过程或工艺参数，均是本领域技术人员可参照现有技术实现的。

参照图1，基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，包括：Si衬底101、AlN成核层102、AlGaN过渡层103‐105、AlGaN缓冲层106、低温AlN插入层107、AlGaN 主缓冲层108、AlGaN/GaN超晶格层109、GaN沟道层110、AlGaN势垒功能层111；HEMT 器件的顶端两侧是源电极112和漏电极113，顶端中间是栅电极116；AlGaN势垒功能层 111上淀积有钝化保护层114，AlGaN势垒功能层111和钝化保护层114中间被刻穿形成凹槽，凹槽的底部与GaN沟道层110相连，底部还淀积有钝化保护层114和介质层115，介质层上面是所述栅电极116，形成MIS结构，AlGaN势垒功能层111上方两侧的钝化保护层114被刻蚀成源电极112窗口和漏电极113窗口，源电极112窗口和漏电极113窗口分别用于通过蒸发形成源电极112、漏电极113。

AlN成核层102外延在Si衬底101上面；Al_xGa_(1‐x)N过渡层(103‐105)外延在成核层102上面，一共三层，从下至上其Al元素摩尔含量依次下降，分别取值0.75、0.40和0.2，单层厚度h依次增加，分别取值为140nm、190nm和240nm；Al_mGa_1‐mN缓冲层106外延在Al_xGa_(1‐x)N过渡层(103‐105)上面，其Al元素摩尔含量为7％，厚度为200nm；低温 AlN插入层107外延在Al_mGa_(1‐m)N缓冲层106上面，厚度为10nm；Al_nGa_(1‐n)N主缓冲层 108外延在低温AlN插入层107上面，其Al元素摩尔含量为5％，厚度为1.2μm；Al_iGa_(1‐i) N/GaN超晶格层109外延在Al_nGa_(1‐n)N主缓冲层108上面，超晶格周期为8个周期，其中 Al_iGa_(1‐i)N和GaN单层厚度分别为5nm和10nm，Al_iGa_(1‐i)N中的Al元素摩尔含量为10％； GaN沟道层110外延在Al_iGa_(1‐i)N/GaN超晶格层109上面，厚度为2.4μm；Al_kGa_(1‐k)N势垒功能层111外延在GaN沟道层110上面，其Al元素摩尔含量为27％，厚度为27nm；刻蚀材料的AlGaN层和GaN层进行台面隔离，将各个器件分隔开，刻蚀深度为200nm；钝化保护，采用PECVD方法淀积200nm SiO₂作为钝化层，对器件进行钝化保护；刻蚀掉中间区域的200nm SiO₂的钝化层和势垒功能层Al_kGa_(1‐k)形成栅极凹槽，

Al_kGa_(1‐k)N势垒功能层111被刻穿形成凹槽，凹槽的底部与GaN沟道层110相连；采用PECVD淀积20nm SiO₂栅极绝缘层；采用磁控溅射方法淀积100nm TiN作为栅极介质层；光刻后刻蚀两端区域的220nm SiO₂的钝化层形成出源极和漏极窗口；采用电子束蒸发技术在栅极、源极和漏极窗口蒸发Ti/Al/Ti/TiN＝20nm/130nm/25nm/70nm四层金属分别作为肖特基接触和欧姆接触金属，并通过剥离、退火后，形成栅极和源、漏接触电极；光刻已形成源、漏、栅极的器件表面，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。

仅作为举例，如图2a～图2n，具体实施步骤如下：

步骤一，对衬底进行退火处理,温度1100摄氏度，时间15分钟；

步骤二，AlN成核层102外延在Si衬底101上面；

步骤三，Al_xGa_(1‐x)N过渡层(103‐105)外延在成核层102上面，一共三层，其Al元素摩尔含量依次下降，分别取值0.75、0.40和0.2，单层厚度h依次增加，分别取值为140nm、190nm和240nm；

步骤四，Al_mGa_(1‐m)N缓冲层106外延在Al_xGa_(1‐x)N过渡层(103‐105)上面，其Al 元素摩尔含量为7％,厚度为200nm；

步骤五，低温AlN插入层107外延在Al_mGa_(1‐m)N缓冲层106上面，厚度为10nm；

步骤六，Al_nGa_(1‐n)N主缓冲层108外延在低温AlN插入层107上面，其Al元素摩尔含量为5％,厚度为1.2μm；

步骤七，Al_iGa_(1‐i)N/GaN超晶格层109外延在Al_nGa_(1‐n)N主缓冲层108上面，超晶格周期为8个周期，其中Al_iGa_(1‐i)N和GaN单层厚度分别为5nm和10nm，Al_iGa_(1‐i)N中的Al元素摩尔含量为10％；

步骤八，GaN沟道层110外延在Al_iGa_(1‐i)N/GaN超晶格层109上面，厚度为2.4μm；

步骤九，Al_kGa_(1‐k)N势垒功能层111外延在GaN沟道层110上面，其Al元素摩尔含量为27％，厚度为27nm；

步骤十，刻蚀材料的AlGaN层和GaN层进行台面隔离，将各个器件分隔开，刻蚀深度为200nm；

步骤十一，钝化保护，采用PECVD方法淀积200nm SiO₂作为钝化层，对器件进行钝化保护；

步骤十二，刻蚀掉中间区域的200nm SiO₂的钝化层和势垒功能层Al_kGa_(1‐k)形成栅极凹槽，Al_kGa_(1‐k)N势垒功能层111被刻穿形成凹槽，凹槽的底部与GaN沟道层110相连；

步骤十三，采用PECVD方法淀积20nm的SiO₂，形成栅绝缘介质；

步骤十四，采用磁控溅射方法早凹槽中淀积100nm TiN作为栅极介质层；

步骤十五，光刻后刻蚀两端区域的220nm SiO₂的钝化层形成出源极窗口和漏极窗口；

步骤十六，采用电子束蒸发技术在栅极介质层、源极窗口和漏极窗口蒸发 Ti/Al/Ti/TiN＝20nm/130nm/25nm/70nm四层金属分别作为肖特基接触和欧姆接触金属，并通过剥离、退火后，形成栅极和源、漏接触电极；

步骤十七，光刻已形成源、漏、栅极的器件表面，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。

该器件是基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，可以更为容易的实现 CMOS兼容的GaN电子器件工艺。同时采用CMOS中成熟的ALD和LPCVD绝缘薄膜生长技术，在耗尽型外延材料上制备增强型MIS‐HEMT。通过优化工艺条件，一方面抑制材料失效，另一方面提高薄膜质量，同时改善半导体/介质层的界面态，制作高质量绝缘栅介质，减小表面态，实现大的栅电压等级，因而具有高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，而且制造工艺简单，重复性好的特点，适用于高压大功率电子器件等应用。本实用新型和传统结构相比，漏电流明显减小，如图3所示。

上述实施例仅本实用新型的优选实例，不构成对本实用新型的任何限制，显然对于本领域的专业人员来说，在了解了本实用新型内容和原理后，能够在不背离本实用新型的原理和范围的情况下，根据本实用新型的方法进行形式和细节上的各种修正和改变，但是这些基于本实用新型的修正和改变仍在本实用新型的权利要求保护范围之内。

Claims (7)

1.基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于包括从下至上依次层叠的Si衬底（101）、AN成核层（102）、AlGaN过渡层（103-105）、AlGaN缓冲层（106）、低温AlN插入层（107）、AlGaN主缓冲层（108）、AlGaN/GaN超晶格层（109）、GaN沟道层（110）、AlGaN势垒功能层（111）；HEMT器件的顶端两侧是源电极（112）和漏电极（113），顶端中间是栅电极（116）；AlGaN势垒功能层（111）上淀积有钝化保护层（114），AlGaN势垒功能层（111）和钝化保护层（114）中间被刻穿形成凹槽，凹槽的底部与GaN沟道层（110）相连，底部还淀积有钝化保护层（114）和介质层（115），介质层上面是所述栅电极（116），形成MIS结构，AlGaN势垒功能层（111）上方两侧的钝化保护层（114）被刻蚀成源电极（112）窗口和漏电极（113）窗口，源电极（112）窗口和漏电极（113）窗口分别用于通过蒸发形成源电极（112）、漏电极（113）。

2.根据权利要求1所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于Si衬底尺寸为2inch-10inch。

3.根据权利要求1所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于AlGaN缓冲层（106）和AlGaN主缓冲层（108）中间穿插低温AlN插入层（107）。

4.根据权利要求1所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于GaN沟道层（110）下有AlGaN/GaN超晶格层，超晶格周期大于5个周期。

5.根据权利要求1所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于GaN沟道层（110）和AlGaN势垒功能层（111）界面处形成高浓度二维电子气（2DEG）的沟道。

6.根据权利要求1所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于，其特征在于AlGaN势垒功能层（111）被刻穿形成的凹槽，凹槽的底部与GaN沟道层（110）相接触。

7.根据权利要求6所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于，凹槽底部淀积有钝化保护层（114）作为栅绝缘介质，形成MIS结构。