CN110444599A - GaN基异质结场效应晶体管及其制造方法 - Google Patents

GaN基异质结场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN110444599A
CN110444599A CN201910717852.5A CN201910717852A CN110444599A CN 110444599 A CN110444599 A CN 110444599A CN 201910717852 A CN201910717852 A CN 201910717852A CN 110444599 A CN110444599 A CN 110444599A
Authority
CN
China
Prior art keywords
layer
barrier layer
grid
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910717852.5A
Other languages
English (en)
Inventor
郭艳敏
房玉龙
尹甲运
李佳
王波
张志荣
芦伟立
高楠
王元刚
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910717852.5A priority Critical patent/CN110444599A/zh
Publication of CN110444599A publication Critical patent/CN110444599A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

本发明适用于半导体器件技术领域,尤其涉及一种GaN基异质结场效应晶体管及其制造方法。晶体管自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层以及分列于势垒层上的源极、栅极和漏极;在势垒层上源极和栅极之间以及栅极和漏极之间设置有钝化层;钝化层上设置有场板;势垒层的形成材料包括:B(Al,Ga,In)N;势垒层的禁带宽度大于沟道层的禁带宽度,且小于插入层的禁带宽度。B(Al,Ga,In)N材质的势垒层形成的异质结界面带隙差大,势垒层拥有超大极化场强,可得到很高的二维电子气浓度,满足器件的高频需求。场板可降低栅极边缘的电场峰值,提升器件沟道电场分布均匀性,提高器件的击穿电压,满足高压需求。

Description

GaN基异质结场效应晶体管及其制造方法
技术领域
本发明属于半导体器件技术领域,尤其涉及一种GaN基异质结场效应晶体管及其制造方法。
背景技术
GaN基异质结场效应晶体管具有禁带宽度大、临界击穿电场高、输出功率大、效率高,具有广阔的应用前景。
随着器件小型化的需求,当GaN势垒层降至12nm以下时,沟道难以实现高的二维电子气(2DEG)密度,无法满足器件需要,愈发严重的短沟道效应限制了GaN HFETs器件在W波段以上频段的高频器件和超高速电路中的应用。同时,当器件承受耐压时,沟道耗尽区会向漏极扩展,从耗尽区内正电荷发出的电力线会集中指向栅极边缘,在栅极靠近漏极一侧形成横向电场峰值,沟道电场分布的过于集中严重限制了器件的耐压能力,器件没有达到GaN材料临界击穿电场便发生提前击穿,恶化了器件的耐压性,使得现有GaN基异质结场效应晶体管无法满足在超高压领域中的应用。
发明内容
有鉴于此,本发明实施例提供了一种GaN基异质结场效应晶体管及其制造方法,以解决现有技术中GaN基异质结场效应晶体管无法满足高频高压领域的应用的问题。
本发明实施例的第一方面提供了一种GaN基异质结场效应晶体管,自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层以及分列于所述势垒层上的源极、栅极和漏极;
所述势垒层上设置有钝化层,所述钝化层位于所述源极和所述栅极之间以及所述栅极和所述漏极之间;所述钝化层上设置有场板;
其中,所述势垒层的形成材料包括:B(Al,Ga,In)N;
所述势垒层的禁带宽度大于所述沟道层的禁带宽度,且所述势垒层的禁带宽度小于所述插入层的禁带宽度。
本发明实施例的第二方面提供了一种GaN基异质结场效应晶体管的制造方法,包括:
在衬底上生长成核层;
在所述成核层上生长缓冲层;
在所述缓冲层上生长沟道层;
在所述沟道层上生长插入层;
在所述插入层上生长势垒层,所述势垒层的形成材料包括B(Al,Ga,In)N;所述势垒层的禁带宽度大于所述沟道层的禁带宽度,且所述势垒层的禁带宽度小于所述插入层的禁带宽度;
在所述势垒层上分别形成源极、栅极及漏极;
在所述源极和所述栅极之间以及所述栅极和所述漏极之间沉积钝化层;及
在所述钝化层上形成场板。
本发明实施例提供了一种GaN基异质结场效应晶体管,晶体管自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层以及分列于势垒层上的源极、栅极和漏极;势垒层上设置有钝化层,钝化层位于源极和栅极之间以及栅极和漏极之间;钝化层上设置有场板;其中,势垒层的形成材料包括:B(Al,Ga,In)N;势垒层的禁带宽度大于沟道层的禁带宽度,且势垒层的禁带宽度小于插入层的禁带宽度。B(Al,Ga,In)N材料兼具超大禁带宽度和超大极化系数的,该材质势垒层形成的异质结界面带隙差超大,势垒层拥有超大极化场强,只需要相对较薄的势垒层即可得到很高的二维电子气浓度,可满足器件在高频条件下的应用需求。B(Al,Ga,In)N拥有超大禁带宽度,可以有效提高器件的击穿电压,同时,场板可降低栅极边缘的电场峰值,提升器件沟道电场分布均匀性,从而进一步提高器件的击穿电压,满足其在高压条件下的应用需求。由此,使得本发明实施例提供的一种新型的GaN基异质结场效应晶体管可应用于高频高压领域。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的GaN基异质结场效应晶体管的结构示意图;
图2是本发明实施例提供的另一种GaN基异质结场效应晶体管的结构示意图;
图3是本发明实施例提供的又一种GaN基异质结场效应晶体管的结构示意图;
图4是本发明实施例提供的GaN基异质结场效应晶体管的制造方法实现流程示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1,本发明一实施例提供了一种GaN基异质结场效应晶体管,自下而上依次包括衬底11、成核层12、缓冲层13、沟道层14、插入层15、势垒层16及分列于势垒层16上的源极17、栅极18和漏极19。势垒层16上设置有钝化层20,钝化层20位于源极17和栅极18之间以及栅极18和漏极19之间;钝化层20上设置有场板21。
本发明实施例势垒层16形成材料为B(Al,Ga,In)N,该材质的势垒层形成的异质结界面带隙非常大,且B(Al,Ga,In)N势垒层拥有超大极化场强,只需要相对较薄的厚度就能得到很高的2DEG浓度,可满足器件在高频条件下的应用需求。B(Al,Ga,In)N拥有超大禁带宽度,可以有效提高器件的击穿电压,同时,金属场板可降低栅极边缘的电场峰值,提升器件沟道电场分布均匀性,从而进一步提高器件的击穿电压,满足其在高压条件下的应用需求。
本发明实施例中使用的术语“B(Al,Ga,In)N”广泛的构义,其包括或者不包括Al、Ga和In的单元素的各种硼氮化合物,以及他们的二元、三元、四元和五元硼氮化合物等。因此,术语B(Al,Ga,In)N包括二元硼氮化合物BN,三元硼氮化合物BAlN、BGaN和BInN,硼氮化合物BAlGaN、BInGaN和BAlInN,硼氮化合物BAlInGaN,如同这个命名中包括的元素。当存在(Al,Ga,In)组成元素中的两种或多种时,所有可能的成分,包括化学计量比例以及非化学计量比例(相对于合成物中每种(Al,Ga,In)组成元素所占的相对摩尔分数)均在本发明保护的范围内。
一些实施例中,衬底11的形成材料可以包括:SiC、Si、Sapphire、AlN、GaN、金刚石、PC、PET和PI中的任意一种。使用材料形成单晶衬底、复合模板衬底或柔性衬底,适于外延生长GaN、AlN、AlGaN、InN、InAlN、InGaN等氮化物层。
一些实施例中,成核层12的形成材料可以包括:GaN、AlN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN和BAlInGaN中的任意一种,成核层12的厚度大于0nm且小于或等于1000nm。
一些实施例中,缓冲层13的形成材料可以包括:GaN、AlN、AlGaN、InN、InAlN和InGaN中的任意一种,缓冲层13的厚度大于0nm且小于或等于10000nm。
一些实施例中,沟道层14的形成材料可以包括:GaN、AlN、AlGaN、InN、InAlN和InGaN中的任意一种,沟道层14的厚度大于0nm且小于或等于1000nm。
一些实施例中,插入层15的形成材料可以包括:BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN、BAlInGaN、AlN和AlGaN中的任意一种,插入层15的厚度大于0nm且小于或等于100nm。
一些实施例中,势垒层16的形成材料包括:BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN和BAlInGaN中的任意一种,势垒层16的厚度大于0nm且小于或等于200nm。
一些实施例中,源极17和漏极19分别与势垒层16形成欧姆接触,栅极18与势垒层16形成肖特基接触。
一些实施例中,场板21的数量至少为一个,且第一场板与源极连接、与所述漏极连接、与所述栅极连接或浮空,第一场板为所有场板21中的任意一个。
场板21可以为单场板结构或多场板结构,且任一场板21可与源极17、栅极18连接、漏极19中的任意一个电极连接,或也可处于浮空状态。浮空即场板21在宽度方向上不与任何电极或金属接触,处于相对独立的浮空状态。场板21为金属场板。
参考图1,场板21数量可以为1个且浮空。参考图2,场板21数量为1个,且与栅极18电连接,降低了栅极18边缘的电场峰值,提高了器件击穿电压。
参考图3,具有多个场板21,且其中若干场板21浮空,在各个场板21之间以及场板21与金属电极之间都会产生一个电场,通过调整各个场板21的位置及各个场板21之间的距离可大大减小栅极漏电流,显著增强器件的可靠性。
一些实施例中,GaN基异质结场效应晶体管还可以包括:保护层(未在图中示出)。其中,保护层的形成材料可以为SiNx、SiO2、Al2O3、Sc2O3、HfO2、TiO2或其他绝缘介质材料。
参考图4,本发明实施例提供了一种GaN基异质结场效应晶体管的制造方法,包括:
步骤S201,在衬底11上生长成核层12。
选择一衬底11,衬底11的形成材料可以包括SiC、Si、Sapphire、AlN、GaN、金刚石、PC、PET和PI中的任意一种氮化物外延生长常用的单晶衬底、复合膜版衬底及柔性衬底等,并在其上生长一定厚度的成核层12,该成核层12的形成材料可以为:GaN、AlN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN和BAlInGaN中的任意一种。
一些实施例中,成核层12的生长厚度大于0nm且小于或等于1000nm。
步骤S202,在成核层12上生长缓冲层13。
在成核层12上生长一定厚度的缓冲层13,该缓冲层13的形成材料可以为GaN、AlN、AlGaN、InN、InAlN和InGaN中的任意一种。
一些实施例中,缓冲层13的生长厚度大于0nm且小于或等于10000nm。
步骤S203,在缓冲层13上生长沟道层14。
在缓冲层13上生长一定厚度的沟道层14,该沟道层14的形成材料可以为GaN、AlN、AlGaN、InN、InAlN和InGaN中的任意一种。
一些实施例中,沟道层14的厚度大于0nm且小于或等于1000nm。沟道层14用于提供电子运动沟道。
步骤S204,在沟道层14上生长插入层15。
在沟道层14上生长一定厚度的插入层15,该插入层15的形成材料包括:BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN、BAlInGaN、AlN和AlGaN中的任意一种。
一些实施例中,插入层15的生长厚度大于0nm且小于或等于100nm。
插入层15能够在势垒层16和沟道层14之间形成有效的隔档,抑制二维电子气的波函数扩散进入势垒层4,从而抑制合金无序散射对电子气运输的不利影响。
步骤S205,在插入层15上生长势垒层16,势垒层16的形成材料为B(Al,Ga,In)N。其中,势垒层16的禁带宽度大于沟道层14的禁带宽度,且势垒层16的禁带宽度小于插入层15的禁带宽度。
势垒层16的禁带宽度大于沟道层14的禁带宽度,从而形成带阶。插入层15的禁带宽度大于势垒层16及沟道层14的禁带宽度,从而增大了势阱深度,从而提高沟道内二维电子气的限域性。
该材质的势垒层形成的异质结界面带隙非常大,B(Al,Ga,In)N拥有的超大禁带宽度,可以有效提高GaN基异质结场效应晶体管的击穿电压,促进其在超高压领域的应用。同时,B(Al,Ga,In)N势垒层拥有超大极化场强,只需要相对较薄的厚度就能得到很高的2DEG浓度,可满足器件在高频条件下的应用需求,同时可以有效地抑制器件尺寸等比例缩小带来的短沟道效应,同时还能大幅降低寄生沟道电阻。
步骤S206,在势垒层16上分别形成源极17、栅极18和漏极19。
一些实施例中,源极17和漏极19欧姆接触制备,在势垒层16上沉积欧姆接触金属并进行高温合金形成源极17和漏极19,源极17和漏极19的形成材料可以为Ti/Al/Ni/Au。栅极18肖特基接触制备,在势垒层16上沉积肖特基接触金属并进行高温合金形成栅极18,栅极18的形成材料可以为Ni/Au。
步骤S207,在源极17和栅极18之间以及栅极18和漏极19之间形成钝化层20。
在源极17和栅极18之间以及栅极18和漏极19之间沉积一定厚度的钝化层,用于保护器件免受外界环境的影响。一些实施例中,钝化层20的形成材料可以为SiNx、SiO2、Al2O3、Sc2O3、HfO2、TiO2或其他绝缘介质材料。
步骤S208,在钝化层20上形成场板21。
在钝化层20上形成场板21,场板21可以为单场板结构或多场板结构。场板21可以浮空或与任一电极电连接。场板21的形成材料可以为Ti/Al/Ni/Au/Mo/Pt。
一些实施例中,上述方法还可以包括,步骤S209,在场板21、钝化层20及各电极上沉积保护层。
其中,保护层的形成材料可以为SiNx、SiO2、Al2O3、Sc2O3、HfO2、TiO2或其他绝缘介质材料。
一些实施例中,各层生长采用氮化物外延生长法,氮化物外延生长法为金属有机物化学气相沉淀外延沉积、分子束外延沉积、脉冲激光沉积、磁控溅射沉积、电子束蒸发沉积或化学气相沉积。
以金属有机物化学气相沉淀外延沉积方法(MOCVD)制备具有BAlN势垒层及场板结构的AlGaN/GaN异质结场效应晶体管为例对本发明实施例进一步说明。
所用的异质结外延材料是用MOCVD方法在2英寸蓝宝石衬底11上外延制备的。材料结构包括20nm厚的GaN形核层2,1μm厚半绝缘GaN缓冲层13,300nm厚的非故意掺杂GaN沟道层14,1nm厚的AlN插入层15,6nm厚的B组分为10%的BAlN势垒层16。器件隔离使用台面隔离技术。源极17和漏极19欧姆接触使用电子束蒸发的Ti/Al/Ni/Au,然后在850℃退火30s。采用电子束蒸发的Ni/Au作为栅极18金属。沉积SiNx作为钝化层20。在器件制备中,没有进行钝化。器件源漏间距4μm,栅长1μm,栅宽40μm。沉积与栅极18连接的金属场板21,获得具有栅场板及BAlN势垒层的异质结场效应晶体管。
B(Al,Ga,In)N势垒层拥有超大极化场强,只需要相对较薄的厚度就能得到很高的2DEG浓度,可满足器件在高频条件下的应用需求。同时,金属场板可降低栅极边缘的电场峰值,提升器件沟道电场分布均匀性,从而进一步提高器件的击穿电压
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基异质结场效应晶体管,其特征在于,自下而上依次包括衬底、成核层、缓冲层、沟道层、插入层、势垒层以及分列于所述势垒层上的源极、栅极和漏极;
所述势垒层上设置有钝化层,所述钝化层位于所述源极和所述栅极之间以及所述栅极和所述漏极之间;所述钝化层上设置有场板;
其中,所述势垒层的形成材料包括:B(Al,Ga,In)N;
所述势垒层的禁带宽度大于所述沟道层的禁带宽度,且所述势垒层的禁带宽度小于所述插入层的禁带宽度。
2.如权利要求1所述的GaN基异质结场效应晶体管,其特征在于,所述势垒层的形成材料包括:BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN和BAlInGaN中的任意一种,所述势垒层的厚度大于0nm且小于或等于200nm。
3.如权利要求1所述的GaN基异质结场效应晶体管,其特征在于,所述衬底的形成材料包括:SiC、Si、Sapphire、AlN、GaN、金刚石、PC、PET和PI中的任意一种。
4.如权利要求1所述的GaN基异质结场效应晶体管,其特征在于,所述成核层的形成材料包括:GaN、AlN、AlGaN、InN、InAlN、InGaN、BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN和BAlInGaN中的任意一种,所述成核层的厚度大于0nm且小于或等于1000nm。
5.如权利要求1所述的GaN基异质结场效应晶体管,其特征在于,所述缓冲层的形成材料包括:GaN、AlN、AlGaN、InN、InAlN和InGaN中的任意一种,所述缓冲层的厚度大于0nm且小于或等于10000nm。
6.如权利要求1所述的GaN基异质结场效应晶体管,其特征在于,所述沟道层的形成材料包括:GaN、AlN、AlGaN、InN、InAlN和InGaN中的任意一种,所述沟道层的厚度大于0nm且小于或等于1000nm。
7.如权利要求1所述的GaN基异质结场效应晶体管,其特征在于,所述插入层的形成材料包括:BN、BAlN、BGaN、BInN、BAlGaN、BInGaN、BAlInN、BAlInGaN、AlN和AlGaN中的任意一种,所述插入层的厚度大于0nm且小于或等于100nm。
8.如权利要求1至7任一项所述的GaN基异质结场效应晶体管,其特征在于,所述场板的数量至少为一个,且第一场板与所述源极连接、与所述漏极连接、与所述栅极连接或浮空,所述第一场板为所有场板中的任意一个。
9.一种GaN基异质结场效应晶体管的制造方法,其特征在于,包括:
在衬底上生长成核层;
在所述成核层上生长缓冲层;
在所述缓冲层上生长沟道层;
在所述沟道层上生长插入层;
在所述插入层上生长势垒层,所述势垒层的形成材料包括B(Al,Ga,In)N;所述势垒层的禁带宽度大于所述沟道层的禁带宽度,且所述势垒层的禁带宽度小于所述插入层的禁带宽度;
在所述势垒层上分别形成源极、栅极及漏极;
在所述源极和所述栅极之间以及所述栅极和所述漏极之间沉积钝化层;及
在所述钝化层上形成场板。
10.如权利要求9所述的GaN基异质结场效应晶体管的制造方法,其特征在于,各层生长采用氮化物外延生长法,所述氮化物外延生长法为金属有机物化学气相沉淀外延沉积、分子束外延沉积、脉冲激光沉积、磁控溅射沉积、电子束蒸发沉积或化学气相沉积。
CN201910717852.5A 2019-08-05 2019-08-05 GaN基异质结场效应晶体管及其制造方法 Pending CN110444599A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910717852.5A CN110444599A (zh) 2019-08-05 2019-08-05 GaN基异质结场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910717852.5A CN110444599A (zh) 2019-08-05 2019-08-05 GaN基异质结场效应晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN110444599A true CN110444599A (zh) 2019-11-12

Family

ID=68433222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910717852.5A Pending CN110444599A (zh) 2019-08-05 2019-08-05 GaN基异质结场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN110444599A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038336A (zh) * 2020-06-15 2020-12-04 厦门市三安集成电路有限公司 氮化物器件及其esd防护结构和制作方法
CN113140620A (zh) * 2021-04-13 2021-07-20 西安电子科技大学 宽禁带半导体BPN/GaN异质结材料及外延生长方法
WO2024040600A1 (en) * 2022-08-26 2024-02-29 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302861A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd Iii−v族窒化物半導体を用いた半導体装置
CN101414625A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型栅-漏复合场板高电子迁移率晶体管
CN101916773A (zh) * 2010-07-23 2010-12-15 中国科学院上海技术物理研究所 一种双沟道mos-hemt器件及制作方法
CN102903738A (zh) * 2012-09-06 2013-01-30 程凯 Ⅲ族氮化物半导体器件及其制造方法
CN103311288A (zh) * 2013-05-10 2013-09-18 中国电子科技集团公司第十三研究所 基于iii族氮化物材料的凹槽栅极结构的igbt
US20150318360A1 (en) * 2012-12-11 2015-11-05 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
CN105762183A (zh) * 2016-05-17 2016-07-13 中国电子科技集团公司第十三研究所 具有场板的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN105957881A (zh) * 2016-05-17 2016-09-21 中国电子科技集团公司第十三研究所 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN107924939A (zh) * 2015-08-11 2018-04-17 剑桥电子有限公司 具有间隔层的半导体结构
US20180138303A1 (en) * 2016-11-11 2018-05-17 Robert L. Coffie Transistor structure including a scandium gallium nitride back-barrier layer
CN109300974A (zh) * 2018-08-20 2019-02-01 西安电子科技大学 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109494154A (zh) * 2018-11-14 2019-03-19 中国工程物理研究院电子工程研究所 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
WO2019077420A1 (en) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME
CN110085662A (zh) * 2019-04-25 2019-08-02 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302861A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd Iii−v族窒化物半導体を用いた半導体装置
CN101414625A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型栅-漏复合场板高电子迁移率晶体管
CN101916773A (zh) * 2010-07-23 2010-12-15 中国科学院上海技术物理研究所 一种双沟道mos-hemt器件及制作方法
CN102903738A (zh) * 2012-09-06 2013-01-30 程凯 Ⅲ族氮化物半导体器件及其制造方法
US20150318360A1 (en) * 2012-12-11 2015-11-05 Massachusetts Institute Of Technology Reducing leakage current in semiconductor devices
CN103311288A (zh) * 2013-05-10 2013-09-18 中国电子科技集团公司第十三研究所 基于iii族氮化物材料的凹槽栅极结构的igbt
CN107924939A (zh) * 2015-08-11 2018-04-17 剑桥电子有限公司 具有间隔层的半导体结构
CN105762183A (zh) * 2016-05-17 2016-07-13 中国电子科技集团公司第十三研究所 具有场板的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN105957881A (zh) * 2016-05-17 2016-09-21 中国电子科技集团公司第十三研究所 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法
US20180138303A1 (en) * 2016-11-11 2018-05-17 Robert L. Coffie Transistor structure including a scandium gallium nitride back-barrier layer
WO2019077420A1 (en) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME
CN109300974A (zh) * 2018-08-20 2019-02-01 西安电子科技大学 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN109494154A (zh) * 2018-11-14 2019-03-19 中国工程物理研究院电子工程研究所 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
CN110085662A (zh) * 2019-04-25 2019-08-02 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038336A (zh) * 2020-06-15 2020-12-04 厦门市三安集成电路有限公司 氮化物器件及其esd防护结构和制作方法
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法
CN113140620A (zh) * 2021-04-13 2021-07-20 西安电子科技大学 宽禁带半导体BPN/GaN异质结材料及外延生长方法
CN113140620B (zh) * 2021-04-13 2022-12-02 西安电子科技大学 宽禁带半导体BPN/GaN异质结材料及外延生长方法
WO2024040600A1 (en) * 2022-08-26 2024-02-29 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US10749021B2 (en) Semiconductor device and method for manufacturing the same
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US20110227132A1 (en) Field-effect transistor
CN102130159B (zh) 高电子迁移率晶体管
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN109819678A (zh) 掺杂的栅极电介质材料
CN102097483B (zh) GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
WO2018105219A1 (en) Semiconductor device and method for designing semiconductor device
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
EP2737537A1 (en) Iii-nitride metal insulator semiconductor field effect transistor
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
WO2007091383A1 (ja) 半導体装置
CN102569378A (zh) 化合物半导体器件及其制造方法
JP7419392B2 (ja) 電子濃度を低減するための構造および電子濃度を低減するためのプロセス
CN106711212B (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
CN110444599A (zh) GaN基异质结场效应晶体管及其制造方法
KR20130008280A (ko) 안정성이 우수한 질화물계 반도체 소자
CN110299407A (zh) 功率器件及其制备方法
CN105576020A (zh) 具有纵向栅极结构的常关型hemt器件及其制备方法
US11594625B2 (en) III-N transistor structures with stepped cap layers
CN110335898A (zh) GaN基异质结场效应晶体管及制造方法
CN103367416A (zh) 离子注入的一维电子气GaN基HEMT器件及制备方法
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN107170821B (zh) 浮空型漏场板电流孔径器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191112