CN106711212B - 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 - Google Patents
基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 Download PDFInfo
- Publication number
- CN106711212B CN106711212B CN201611269252.XA CN201611269252A CN106711212B CN 106711212 B CN106711212 B CN 106711212B CN 201611269252 A CN201611269252 A CN 201611269252A CN 106711212 B CN106711212 B CN 106711212B
- Authority
- CN
- China
- Prior art keywords
- layer
- algan
- gan
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 174
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract description 29
- 230000007704 transition Effects 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000006911 nucleation Effects 0.000 claims description 2
- 238000010899 nucleation Methods 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims 2
- 239000002346 layers by function Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000005520 cutting process Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000338 in vitro Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法。该器件包括：Si衬底（101）、AlN成核层（102）、AlGaN过渡层（103‑105）、AlGaN缓冲层（106）、低温AlN插入层（107）、AlGaN主缓冲层（108）、AlGaN/GaN超晶格层（109）、GaN沟道层（110）、AlGaN势垒功能层（111），顶端两侧是源电极（112）和漏电极（113）、顶端中间是栅电极（116），中间AlGaN势垒功能层（111）被刻穿形成凹槽，凹槽的底部与GaN沟道层（110）相接触，凹槽底部淀积有钝化保护层（114）和栅介质层（115），介质层上面是栅电极（116）。采用发明制备的器件具有高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，而且制造工艺简单，重复性好的特点，适用于高压大功率电子器件等应用。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件，具体的说是一种基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法，可用于高压大功率应用场合以及构成数字电路基本单元。
背景技术
随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展，对半导体器件的性能提出了更高的要求。作为宽禁带半导体材料的典型代表，GaN 基材料具有禁带宽度大、电子饱和漂移速度高、临界击穿场强高、热导率高、稳定性好、耐腐蚀、抗辐射等特点，可用于制作高温、高频及大功率电子器件。另外，GaN 还具有优良的电子特性，可以和AlGaN 形成调制掺杂的AlGaN/GaN 异质结构，该结构在室温下可以获得高于1500cm2/Vs的电子迁移率，以及高达3×107cm/s 的峰值电子速度和2×107cm/s 的饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气密度，被誉为是研制微波功率器件的理想材料。因此，基于AlGaN/GaN 异质结的高电子迁移率晶体管HEMT 在微波大功率器件方面具有非常好的应用前景。GaN 是第三代半导体材料的典型代表，具有宽禁带、高击穿电场、高频、高效等优异性质，GaN 基材料和器件是电力电子行业发展的方向。为了替代现有的Si 基电力电子器件，GaN 基高压材料和器件需要在保持高性能的前提下极大地降低生产成本。在大尺寸 Si 衬底上制备 GaN 基外延材料和器件，是平衡性能和成本的最佳解决方案。目前，国内大量的高科技公司和科研单位希望可以在大尺寸（6 英寸及以上）Si 衬底上生长平整、无龟裂的高质量 GaN 基高压外延材料，同时结合 Si 基器件 CMOS 工艺开发，研制 600V 和 1200V 高压开关器件，探索影响器件性能和可靠性的关键物理机制，并对所制作的器件进行应用验证和产品开发。大尺寸Si衬底上生长平整的GaN基外延材料由于GaN和Si衬底之间存在巨大的晶格失配（-17%）和热失配（116%），在Si衬底上生长GaN基材料单晶是非常困难的。特别是GaN基材料和Si衬底之间的热失配会在高温生长GaN基外延材料结束后，在降温过程中引入大的张应力（>1G 帕斯卡），这个由于热失配引起的张应力会导致外延片强烈翘曲甚至龟裂。如何避免Si衬底上生长GaN基材料时外延材料的龟裂，降低大尺寸Si衬底上GaN基外延材料的翘曲，是该领域最重大的技术难点。
大尺寸Si衬底上GaN基异质结结构的生长和优化GaN基异质结结构中，AlGaN势垒层受到了GaN沟道层施加的张应力，应力的释放会在异质结中引入各种缺陷，从而造成GaN基高压开关器件电学性能的下降和可靠性的问题。而Si衬底上GaN基异质结结构的生长则更为困难，因为Si衬底上GaN基材料具有更高的缺陷密度（包括位错和背景杂质），而且GaN基材料受到更大的应力，此应力会与异质结结构中的应力累加，更多的缺陷和更大的应力会促使Si衬底上GaN基异质结结构中应力的加速释放，造成器件的可靠性问题。
发明内容 本发明的目的在于克服上述已有技术的缺陷，从器件纵向结构的优化角度提出一种基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法，以降低工艺难度，提高器件的可靠性。
本发明的目的至少通过如下技术方案之一实现；
Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其包括从下至少上依次层叠的Si衬底、AN成核层、AlGaN过渡层、AlGaN缓冲层、低温AlN插入层、AlGaN主缓冲层、AlGaN/GaN超晶格层、GaN沟道层、AlGaN势垒功能层；HEMT器件的顶端两侧是源电极和漏电极，顶端中间是栅电极；AlGaN势垒功能层上淀积有钝化保护层，AlGaN势垒功能层和钝化保护层中间被刻穿形成凹槽，凹槽的底部与GaN沟道层相连，底部还淀积有钝化保护层和介质层，介质层上面是所述栅电极，形成MIS结构，AlGaN势垒功能层上方两侧的钝化保护层被刻蚀成源电极窗口和漏电极窗口，源电极窗口和漏电极窗口分别用于通过蒸发形成源电极、漏电极。
进一步地，Si衬底尺寸为2inch-10inch。
进一步地，AlGaN过渡层总共三层，其中从下至上每层的Al元素摩尔含量依次为x、y和z，并满足关1＞x＞y＞z＞0的关系。
进一步地，AlGaN过渡层总共三层，从下至上其厚度依次为h1、h2和h3，并满足关300nm＞h3＞h2＞h1＞50nm的关系。
进一步地，AlGaN缓冲层和AlGaN主缓冲层中的Al元素摩尔含量分别为m和n，满足关系式m>0和n>0。
进一步地，AlGaN缓冲层和AlGaN主缓冲层中间穿插低温AlN层，以降低材料累积应力。
进一步地，GaN沟道层下有AlGaN/GaN超晶格层，超晶格周期大于5个周期。
进一步地，GaN沟道层和AlGaN势垒功能层界面处形成的高浓度二维电子气（2DEG）的沟道。
进一步地，AlGaN势垒功能层被刻穿形成的凹槽，凹槽的底部与GaN沟道层相接触。
进一步地，凹槽底部淀积有钝化保护层作为栅绝缘介质，形成MIS结构。
进一步地，钝化保护层和栅介质层采用PVD方法或是溅射方法淀积形成。
进一步地，顶端两侧的源电极和漏电极的电极金属采用的合金金属为无金体系金属。
制备所述Si衬底AlGaN/GaN异质结基的增强型HEMT器件的方法，包括如下步骤:
1)在反应室中对Si衬底表面进行退火处理；
2)在衬底上外延AlN成核层，为后续生长提供成核节点；
3)在AlN成核层的基础上外延生长AlGaN过渡层，共三层，其Al元素的摩尔含量依次下降，厚度依次增加；
4)在AlGaN过渡层基础上外延AlGaN缓冲层和AlGaN主缓冲层作为器件材料的主干层，其中Al组分大于零，中间穿插低温AlN层以降低材料累积应力；
5)在AlGaN主缓冲层基础上外延AlGaN/GaN超晶格层，超晶格周期大于5个周期；
6)外延生长GaN沟道层；
7)外延生长AlkGa(1-k)N势垒功能层，其Al元素的摩尔含量k满足0.5>k>0.2；
8)刻蚀材料的AlGaN势垒功能层和GaN沟道层进行台面隔离，将各个器件分隔开，刻蚀深度为200nm~500nm；
9)钝化保护，采用PVD方法进行钝化层淀积，对器件进行钝化保护；
10)刻蚀出栅极凹槽，AlGaN势垒功能层被刻穿形成凹槽，凹槽的底部与GaN沟道层相连；
11)采用PVD方法，在凹槽处淀积SiO2钝化层，同时作为栅绝缘层；
12)采用溅射方法在凹槽内进行栅极介质层的淀积；
13)光刻后刻蚀出源极和漏极窗口；
14)采用电子束蒸发技术子在栅极、源极和漏极窗口蒸发肖特基接触金属和欧姆接触金属，并通过剥离、退火后，形成栅电极和源、漏接触电极；
15)光刻已形成源、漏、栅极的器件表面，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。
进一步地，所述退火处理的温度为1100摄氏度，时间15分钟。
进一步地，所述低温AlN插入层和AlGaN/GaN超晶格层，缓解晶格累积的失配应力的同时，提高材料的结晶质量。
与现有技术相比，本发明具有如下优点和技术效果：
该器件是基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，可以更为容易的实现CMOS兼容的GaN电子器件工艺。同时采用CMOS中成熟的ALD和 LPCVD 绝缘薄膜生长技术，在耗尽型外延材料上制备增强型MIS-HEMT。通过优化工艺条件，一方面抑制材料失效，另一方面提高薄膜质量，同时改善半导体/介质层的界面态，制作高质量绝缘栅介质，减小表面态，实现大的栅电压等级。采用发明制备的器件具有高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，而且制造工艺简单，重复性好的特点，适用于高压大功率电子器件等应用。
附图说明 图1 是本发明实例基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件的结构示意图。
图2a~图2n是本发明实例中基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件的制备过程示意图。
图3 是本发明和传统结构的电流-电压曲线；
具体实施方式 以下结合附图和实例对本发明的具体实施作进一步说明，但本发明的实施和保护不限于此，需指出的是，以下若有未特别详细说明之过程或工艺参数，均是本领域技术人员可参照现有技术实现的。
参照图1，基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，包括：Si衬底101、AlN成核层102、AlGaN过渡层103-105、AlGaN缓冲层106、低温AlN插入层107、AlGaN主缓冲层108、AlGaN/GaN超晶格层109、GaN沟道层110、AlGaN势垒功能层111；HEMT器件的顶端两侧是源电极112和漏电极113，顶端中间是栅电极116；AlGaN势垒功能层111上淀积有钝化保护层114，AlGaN势垒功能层111和钝化保护层114中间被刻穿形成凹槽，凹槽的底部与GaN沟道层110相连，底部还淀积有钝化保护层114和介质层115，介质层上面是所述栅电极116，形成MIS结构，AlGaN势垒功能层111上方两侧的钝化保护层114被刻蚀成源电极112窗口和漏电极113窗口，源电极112窗口和漏电极113窗口分别用于通过蒸发形成源电极112、漏电极113。
AlN成核层102外延在Si衬底101上面；AlxGa（1-x）N过渡层（103-105）外延在成核层102上面，一共三层，从下至上其Al元素摩尔含量依次下降，分别取值0.75、0.40和0.2，单层厚度h依次增加，分别取值为140nm、190nm和240nm；AlmGa1-mN缓冲层106外延在AlxGa（1-x）N过渡层（103-105）上面，其Al元素摩尔含量为7%，厚度为200nm；低温AlN插入层107外延在AlmGa（1-m）N缓冲层106上面，厚度为10nm；AlnGa（1-n）N主缓冲层108外延在低温AlN插入层107上面，其Al元素摩尔含量为5%，厚度为1.2µm；AliGa（1-i）N/GaN超晶格层109外延在AlnGa（1-n）N主缓冲层108上面，超晶格周期为8个周期，其中AliGa（1-i）N和GaN单层厚度分别为5nm和10nm，AliGa（1-i）N中的Al元素摩尔含量为10%；GaN沟道层110外延在AliGa（1-i）N/GaN超晶格层109上面，厚度为2.4µm；AlkGa（1-k）N势垒功能层111外延在GaN沟道层110上面，其Al元素摩尔含量为27%，厚度为27nm；刻蚀材料的AlGaN层和GaN层进行台面隔离，将各个器件分隔开，刻蚀深度为200nm；钝化保护，采用PECVD方法淀积200nm SiO2作为钝化层，对器件进行钝化保护；刻蚀掉中间区域的200nm SiO2的钝化层和势垒功能层AlkGa(1-k)形成栅极凹槽，AlkGa（1-k）N势垒功能层111被刻穿形成凹槽，凹槽的底部与GaN沟道层110相连；采用PECVD淀积20nm SiO2栅极绝缘层；采用磁控溅射方法淀积100nm TiN作为栅极介质层；光刻后刻蚀两端区域的220nm SiO2的钝化层形成出源极和漏极窗口；采用电子束蒸发技术在栅极、源极和漏极窗口蒸发Ti/Al/Ti/TiN=20nm/130nm/25nm/70nm四层金属分别作为肖特基接触和欧姆接触金属，并通过剥离、退火后，形成栅极和源、漏接触电极；光刻已形成源、漏、栅极的器件表面，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。
仅作为举例，如图2a~图2n，具体实施步骤如下：
步骤一，对衬底进行退火处理,温度1100摄氏度，时间15分钟；
步骤二，AlN成核层102外延在Si衬底101上面；
步骤三，AlxGa（1-x）N过渡层（103-105）外延在成核层102上面，一共三层，其Al元素摩尔含量依次下降，分别取值0.75、0.40和0.2，单层厚度h依次增加，分别取值为140nm、190nm和240nm；
步骤四，AlmGa（1-m）N缓冲层106外延在AlxGa（1-x）N过渡层（103-105）上面，其Al元素摩尔含量为7%,厚度为200nm；
步骤五，低温AlN插入层107外延在AlmGa（1-m）N缓冲层106上面，厚度为10nm；
步骤六，AlnGa（1-n）N主缓冲层108外延在低温AlN插入层107上面，其Al元素摩尔含量为5%,厚度为1.2µm；
步骤七，AliGa（1-i）N/GaN超晶格层109外延在AlnGa（1-n）N主缓冲层108上面，超晶格周期为8个周期，其中AliGa（1-i）N和GaN单层厚度分别为5nm和10nm，AliGa（1-i）N中的Al元素摩尔含量为10%；
步骤八，GaN沟道层110外延在AliGa（1-i）N/GaN超晶格层109上面，厚度为2.4µm；
步骤九，AlkGa（1-k）N势垒功能层111外延在GaN沟道层110上面，其Al元素摩尔含量为27%，厚度为27nm；
步骤十，刻蚀材料的AlGaN层和GaN层进行台面隔离，将各个器件分隔开，刻蚀深度为200nm；
步骤十一，钝化保护，采用PECVD方法淀积200nm SiO2作为钝化层，对器件进行钝化保护；
步骤十二，刻蚀掉中间区域的200nm SiO2的钝化层和势垒功能层AlkGa(1-k)形成栅极凹槽，AlkGa(1-k)N势垒功能层111被刻穿形成凹槽，凹槽的底部与GaN沟道层110相连；
步骤十三，采用PECVD方法淀积20nm的SiO2，形成栅绝缘介质；
步骤十四，采用磁控溅射方法早凹槽中淀积100nm TiN作为栅极介质层；
步骤十五，光刻后刻蚀两端区域的220nm SiO2的钝化层形成出源极窗口和漏极窗口；
步骤十六，采用电子束蒸发技术在栅极介质层、源极窗口和漏极窗口蒸发Ti/Al/Ti/TiN=20nm/130nm/25nm/70nm四层金属分别作为肖特基接触和欧姆接触金属，并通过剥离、退火后，形成栅极和源、漏接触电极；
步骤十七，光刻已形成源、漏、栅极的器件表面，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。
该器件是基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，可以更为容易的实现 CMOS 兼容的 GaN 电子器件工艺。同时采用 CMOS 中成熟的ALD和LPCVD绝缘薄膜生长技术，在耗尽型外延材料上制备增强型MIS-HEMT。通过优化工艺条件，一方面抑制材料失效，另一方面提高薄膜质量，同时改善半导体/介质层的界面态，制作高质量绝缘栅介质，减小表面态，实现大的栅电压等级，因而具有高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，而且制造工艺简单，重复性好的特点，适用于高压大功率电子器件等应用。本发明和传统结构相比，漏电流明显减小，如图3所示。
上述实施例仅本发明的优选实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (9)
1.基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于包括从下至上依次层叠的Si衬底(101)、AN成核层(102)、AlGaN过渡层(103‐105)、AlGaN缓冲层(106)、低温AlN插入层(107)、AlGaN主缓冲层(108)、AlGaN/GaN超晶格层(109)、GaN沟道层(110)、AlGaN势垒功能层(111)；HEMT器件的顶端两侧是源电极(112)和漏电极(113)，顶端中间是栅电极(116)；AlGaN势垒功能层(111)上淀积有钝化保护层(114)，AlGaN势垒功能层(111)和钝化保护层(114)中间被刻穿形成凹槽，凹槽的底部与GaN沟道层(110)相连，底部还淀积有钝化保护层(114)和介质层(115)，介质层上面是所述栅电极(116)，形成MIS结构，AlGaN势垒功能层(111)上方两侧的钝化保护层(114)被刻蚀成源电极(112)窗口和漏电极(113)窗口，源电极(112)窗口和漏电极(113)窗口分别用于通过蒸发形成源电极(112)、漏电极(113)。
2.根据权利要求1所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于Si衬底尺寸为2inch‐10inch。
3.根据权利要求1所述的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于AlGaN过渡层(103‐105)总共三层，其中从下至上每层的Al元素的摩尔含量依次为x、y和z，并满足关1＞x＞y＞z＞0的关系，从下至上每层的厚度依次为h1、h2和h3，并满足关300nm＞h3＞h2＞h1＞50nm的关系。
4.根据权利要求1的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于AlGaN缓冲层(106)和AlGaN主缓冲层(108)中的Al元素摩尔含量分别为m和n，满足关系式m>0和n>0。
5.根据权利要求1的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于GaN沟道层(110)下有AlGaN/GaN超晶格层，超晶格周期大于5个周期。
6.根据权利要求1的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于GaN沟道层(110)和AlGaN势垒功能层(111)界面处形成高浓度二维电子气(2DEG)的沟道。
7.根据权利要求1的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于，其特征在于AlGaN势垒功能层(111)被刻穿形成的凹槽，凹槽的底部与GaN沟道层(110)相接触；凹槽底部淀积有钝化保护层(114)作为栅绝缘介质，形成MIS结构。
8.根据权利要求1的基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件，其特征在于，顶端两侧的源电极(112)和漏电极(113)的电极金属采用的合金金属为无金体系金属。
9.制备权利要求1～8任一项所述基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件的方法，其特征在于包括如下步骤：
1)在反应室中对Si衬底表面进行退火处理，温度1100摄氏度，时间15分钟；
2)在衬底上外延AlN成核层(102)，为后续生长提供成核节点；
3)在AlN成核层的基础上外延生长AlGaN过渡层(103‐105)，共三层，其Al元素的摩尔含量依次下降，厚度依次增加；
4)在AlGaN过渡层(103‐105)基础上外延AlGaN缓冲层(106)和AlGaN主缓冲层(108)作为器件材料的主干层，其中Al组分大于零，中间穿插低温AlN插入层(107)以降低材料累积应力；
5)在AlGaN主缓冲层(108)基础上外延AlGaN/GaN超晶格层(109)，超晶格周期大于5个周期；
6)外延生长GaN沟道层(110)；
7)外延生长AlkGa(1‐k)N势垒功能层(111)，其Al元素的摩尔含量k满足0.5>k>0.2；
8)刻蚀材料的AlGaN势垒功能层(111)和GaN沟道层(110)进行台面隔离，将各个器件分隔开，刻蚀深度为200nm～500nm；
9)钝化保护，采用PVD方法或溅射方法进行钝化层淀积，对器件进行钝化保护；
10)刻蚀出栅极凹槽，AlGaN势垒功能层(111)被刻穿形成凹槽，凹槽的底部与GaN沟道层(110)相连；
11)采用PVD方法，在凹槽处淀积SiO2钝化层，同时作为栅绝缘层；
12)采用溅射方法在凹槽内进行栅极介质层(115)的淀积；
13)光刻后刻蚀SiO2钝化保护层，露出源极和漏极窗口；
14)采用电子束蒸发技术，在栅极、源极和漏极窗口蒸发肖特基接触金属和欧姆接触金属，并通过剥离、退火后，形成栅电极和源、漏接触电极；
15)光刻已形成源、漏、栅极的器件表面，获得加厚电极图形，并采用电子束蒸发技术加厚电极，完成器件制作。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269252.XA CN106711212B (zh) | 2016-12-31 | 2016-12-31 | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 |
| PCT/CN2017/073541 WO2018120363A1 (zh) | 2016-12-31 | 2017-02-15 | 基于Si衬底的GaN基增强型HEMT器件及其制造方法 |
| US16/089,374 US10580879B2 (en) | 2016-12-31 | 2017-02-15 | Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269252.XA CN106711212B (zh) | 2016-12-31 | 2016-12-31 | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106711212A CN106711212A (zh) | 2017-05-24 |
| CN106711212B true CN106711212B (zh) | 2018-12-11 |
Family
ID=58906512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611269252.XA Active CN106711212B (zh) | 2016-12-31 | 2016-12-31 | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711212B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107248531B (zh) * | 2017-07-07 | 2019-10-08 | 西安电子科技大学 | 基于实时监控开栅结构参数的阈值电压可控型GaN基增强型器件的制备方法 |
| CN107680998A (zh) * | 2017-10-24 | 2018-02-09 | 江苏华功半导体有限公司 | 一种GaN基p型栅HFET器件及其制备方法 |
| CN108695385B (zh) | 2018-07-17 | 2024-04-05 | 中山市华南理工大学现代产业技术研究院 | 一种基于Si衬底的GaN基射频器件外延结构及其制造方法 |
| CN111584629A (zh) * | 2020-06-10 | 2020-08-25 | 无锡硅动力微电子股份有限公司 | 氮化镓功率器件结构及其制造方法 |
| CN112652535A (zh) * | 2020-12-22 | 2021-04-13 | 深圳市美浦森半导体有限公司 | 一种氮化镓异质结二极管制备方法及二极管 |
| CN113764509B (zh) * | 2021-07-21 | 2023-08-25 | 中山市华南理工大学现代产业技术研究院 | 一种增强型电容耦合GaN毫米波开关器件及其制造方法 |
| CN113628964B (zh) * | 2021-08-04 | 2024-03-12 | 苏州英嘉通半导体有限公司 | Ⅲ族氮化物增强型hemt器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664188B (zh) * | 2012-05-10 | 2014-07-23 | 电子科技大学 | 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管 |
| CN105637620B (zh) * | 2013-11-06 | 2018-11-20 | 夏普株式会社 | 氮化物半导体 |
| CN205177852U (zh) * | 2015-10-29 | 2016-04-20 | 杭州士兰微电子股份有限公司 | 基于硅衬底的hemt器件 |
| CN206697485U (zh) * | 2016-12-31 | 2017-12-01 | 华南理工大学 | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件 |
-
2016
- 2016-12-31 CN CN201611269252.XA patent/CN106711212B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106711212A (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106711212B (zh) | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 | |
| US10580879B2 (en) | Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof | |
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| JP6999197B2 (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| CN100511706C (zh) | 基于组份渐变GaN MISFET的GaN器件及制备方法 | |
| CN102368501B (zh) | 一种GaN基增强型MOSHFET器件的制备方法 | |
| CN102386223B (zh) | GaN高阈值电压增强型MOSHFET器件及制备方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| CN109004017B (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| CN105355555A (zh) | 一种GaN基增强型功率电子器件及其制备方法 | |
| CN102856374B (zh) | 一种GaN增强型MIS-HFET器件及其制备方法 | |
| CN105226093A (zh) | GaN HEMT器件及其制作方法 | |
| CN102569378A (zh) | 化合物半导体器件及其制造方法 | |
| CN107768252A (zh) | 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法 | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| CN109888013A (zh) | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 | |
| CN105206664A (zh) | 基于硅衬底的hemt器件及其制造方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN206697485U (zh) | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件 | |
| CN110444599A (zh) | GaN基异质结场效应晶体管及其制造方法 | |
| CN104465403B (zh) | 增强型AlGaN/GaN HEMT器件的制备方法 | |
| CN111799326B (zh) | 一种新型二维电子气浓度调控的晶体管结构及制作方法 | |
| CN109659362A (zh) | 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |