CN111584629A - 氮化镓功率器件结构及其制造方法 - Google Patents

氮化镓功率器件结构及其制造方法 Download PDF

Info

Publication number
CN111584629A
CN111584629A CN202010519988.8A CN202010519988A CN111584629A CN 111584629 A CN111584629 A CN 111584629A CN 202010519988 A CN202010519988 A CN 202010519988A CN 111584629 A CN111584629 A CN 111584629A
Authority
CN
China
Prior art keywords
layer
heat dissipation
barrier layer
gan
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010519988.8A
Other languages
English (en)
Inventor
贺洁
王书昶
黄飞明
励晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI SI-POWER MICRO-ELECTRONICS CO LTD
Original Assignee
WUXI SI-POWER MICRO-ELECTRONICS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI SI-POWER MICRO-ELECTRONICS CO LTD filed Critical WUXI SI-POWER MICRO-ELECTRONICS CO LTD
Priority to CN202010519988.8A priority Critical patent/CN111584629A/zh
Publication of CN111584629A publication Critical patent/CN111584629A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种氮化镓功率器件结构及其制造方法,它包括衬底、成核层、第一GaN外沿层、插入层、第二GaN外沿层、AlGaN势垒层、栅极插入层、p型GaN栅极、保护层、散热层、源极金属、栅极金属与漏极金属,在AlGaN势垒层的上表面中部开设有势垒层凹陷,在栅极插入层的下表面设有栅极插入层凸起,栅极插入层凸起嵌入势垒层凹槽内并填满势垒层凹陷,在保护层的上表面开设有保护层凹陷,在散热层的下表面设有散热层凸起,散热层凸起嵌入保护层凹陷内并填满保护层凹陷。本发明有效地避免了电流崩塌效应,极大地增加了散热面积和通道,提升了器件的散热性能,因此器件的可靠性得到进一步提升。

Description

氮化镓功率器件结构及其制造方法
技术领域
本发明涉及功率半导体器件技术领域,本发明具体的说是一种氮化镓功率器件结构及其制造方法。
背景技术
基于氮化镓材料的高电子迁移率晶体管(HEMT)具有击穿电压高、电子迁移率高、开关速度快、工艺步骤简单等优点,在功率半导体器件领域具有广泛的应用前景。然而,HEMT器件在工作状态下会承受高强度的电场应力,使得器件长期工作过程中会产生界面损伤,使器件的性能下降,甚至损坏。因此,通过设计提高器件的可靠性是器件设计人员关注的一个重要问题。
在外延材料生长方面,由于异质衬底和GaN之间存在巨大的晶格失配和热膨胀系数失配,如:Si基GaN通常面临着在外延过程中和生长结束降温时由于张应力弛豫而导致的裂纹问题,因此外延生长高质量的Si基GaN材料具有较大的挑战性。Si衬底上外延GaN薄膜,其晶格失配高达17%,在生长过程中的晶格失配将引入大量位错。其次,Si衬底和GaN之间较大的热膨胀系数差异导致较大的热失配。Si的热膨胀系数为3.59×10-6 K-1,而GaN的热膨胀系数为5.59×10-6 K-1,二者相差很大,造成高温生长后的降温过程中外延层将承受很大的张应力,且由于外延层的厚度远小于衬底厚度,所以外延层会产生裂纹,所以如何实现高质量HEMT的外延材料是制约器件性能的关键因素之一。
同时,现有研究表明,HEMT器件在工作时器件栅极末端存在较大的电场峰值,在器件工作状态下,栅极末端的强电场会导致该区域产生大量的界面态,导致器件性能下降,带来可靠性问题。同时,HEMT器件的热量通常都积聚在有源区域,为了提升HEMT器件的整体散热能力,选用高热导率材料来改善HEMT器件散热能力。而目前作为研究热点的石墨烯材料,则具有更加强大的散热能力,其热导率约为5000W/m·K。如此高散热率的材料,将极大地有助于解决HEMT器件热传导的问题,进一步提升HEMT器件工作的可靠性。
发明内容
本发明的目的之一是克服现有技术中存在的不足,提供一种漏电小且散热性能更好的氮化镓功率器件结构。
本发明的另一目的是提供一种氮化镓功率器件结构的制备方法。
按照本发明提供的技术方案,所述氮化镓功率器件结构,包括自下而上依次设置有衬底、成核层、第一GaN外延层、插入层、第二GaN外延层与AlGaN势垒层,在AlGaN势垒层的上表面中部开设有势垒层凹陷,在势垒层凹陷的正上方设有栅极插入层,在栅极插入层的下表面设有栅极插入层凸起,栅极插入层凸起嵌入势垒层凹槽内并填满势垒层凹陷,在栅极插入层的上表面设有P型GaN栅极,在AlGaN势垒层与P型GaN栅极的上表面设有保护层,在保护层的上表面设有散热层,在保护层的上表面开设有保护层凹陷,在散热层的下表面设有散热层凸起,散热层凸起嵌入保护层凹陷内并填满保护层凹陷;
在保护层与散热层上开设有深至AlGaN势垒层上表面的源极金属窗口与漏极金属窗口,在源极金属窗口内设有与AlGaN势垒层相连的源极金属,在漏极金属窗口内设有与AlGaN势垒层相连的漏极金属,在保护层与散热层上还开设有深至P型GaN栅极上表面的栅极金属窗口,在栅极金属窗口内设有与P型GaN栅极相连的栅极金属。
作为优选,所述势垒层凹陷的最大深度位于第二GaN外延层上表面之上;所述保护层凹陷结构的最大深度位于AlGaN势垒层的上表面之上。
作为优选,所述插入层的材质为GaN、AlGaN、AlInN、AlInGaN中的任意一种,或者为GaN、AlN、InN、AlGaN、AlInN、InGaN、AlInGaN任意组合构成的多周期超晶格结构材料中的任意一种或多种,当插入层为多周期超晶格结构时,周期数为1~5,且插入层的厚度为50 nm ~500 nm。
作为优选,所述栅极插入层的材质为单层AlN、AlGaN、AlInN、AlInGaN中的任意一种,或者为AlN、AlGaN、AlInN、AlInGaN任意组合构成的多周期超晶格结构材料中的任意一种或多种,当栅极插入层为多周期超晶格结构时,周期数为1~100,且栅极插入层的厚度为50 nm ~ 500 nm。
作为优选,所述保护层的材质为SiO2、Si3N4、SiC、TiO2、Al2O3、磷硅玻璃中的任意一种或多种,且保护层的厚度为500nm ~ 3000 nm。
作为优选,所述栅极插入层为P型掺杂的,掺杂浓度为:1×1016 cm-3 ~ 5×1021cm-3;所述P型GaN栅极的掺杂浓度为:1×1016 cm-3 ~ 5×1021 cm-3,厚度为20 nm ~ 200nm。
作为优选,所述衬底的材质为蓝宝石、硅、碳化硅、氮化镓、氮化铝、氮化硼、氧化镓、氧化锌、金刚石中的任意一种;
所述成核层的材质为GaN、AlN、InN中的任意一种,且厚度为5 nm ~ 30 nm;
所述第一GaN外延层的厚度为500 nm ~ 3500 nm;
所述第二GaN外延层的厚度为800 nm ~ 3500 nm;
所述AlGaN势垒层的厚度为5 nm ~ 60 nm;
所述散热层的材质为石墨烯材料,且厚度为0.335 nm ~ 10 nm;
所述源极金属、栅极金属、漏极金属的材质均为钛、铝、金、镍、银、铜、铂中的任意一种或多种。
作为优选,所述势垒层凹陷为倒三角锥形或者长方体形,且栅极插入层凸起为倒三角锥形或者长方体形。
作为优选,所述保护层凹陷为半球形或者倒四面体形,且散热层凸起为半球形或者倒四面体形。
一种氮化镓功率器件结构的制造方法包括以下步骤:
步骤一、在衬底上生长成核层;
步骤二、在成核层上生长第一GaN外延层;
步骤三、在第一GaN外延层上生长插入层;
步骤四、在插入层上生长第二GaN外延层;
步骤五、在第二GaN外延层上生长AlGaN势垒层;
步骤六、在AlGaN势垒层的上表面做好掩模,采用湿法或者干法选择性刻蚀部分外延层,形成周期性或者非周期性的势垒层凹陷,控制势垒层凹陷的最大深度位于第二GaN外延层上表面之上;
步骤七、在对应势垒层凹陷区域的正上方生长栅极插入层,在栅极插入层的下表面形成与势垒层凹陷配合的栅极插入层凸起;
步骤八、在栅极插入层上生长P型GaN栅极;
步骤九、在整个外延层的上表面生长保护层;
步骤十、对位于P型GaN栅极两侧的保护层进行刻蚀,形成周期性或者非周期性的保护层凹陷,控制保护层凹陷的最大刻蚀深度位于AlGaN势垒层的上表面之上;
步骤十一、在刻蚀后的保护层的上表面生长散热层,在散热层的下表面形成与保护层凹陷配合的散热层凸起;
步骤十二、在散热层的上表面做好掩模,选择性光刻,分别开出源极金属、栅极金属、漏极金属对应的窗口;
步骤十三、在散热层的上表面做好掩模,选择性光刻,刻蚀p型GaN栅极上表面部分或者全部区域的覆盖层,直到露出p型GaN栅极的上表面为止,形成凹陷区域,再在该凹陷区域内蒸镀栅极金属,并且对电极进行退火处理;
步骤十四、在散热层的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层为止,形成凹陷区域,再在该凹陷区域内蒸镀源极金属,并且对电极进行退火处理;
步骤十五、在散热层的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层为止,形成凹陷区域,再在该凹陷区域内蒸镀漏极金属,并且对电极进行退火处理。
本发明的器件在耐压状态下栅极末端处具有更小的峰值电场,具有更小的漏电,有效避免电流崩塌效应,同时采用石墨烯散热层设计,结合微结构设计,极大地增加了散热面积和通道,提升了器件的散热性能,因此器件的可靠性得到进一步提升。
附图说明
图1是本发明器件的剖视图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
实施例1
一种氮化镓功率器件结构,包括自下而上依次设置有硅衬底101、厚度为5 nm的AlN成核层102、厚度为500 nm的第一GaN外延层103、厚度为50 nm的AlInGaN插入层104、厚度为800 nm的第二GaN外延层105与厚度为5 nm 的AlGaN势垒层106,在AlGaN势垒层106的上表面中部开设有倒三角锥形且最大深度为25 nm的势垒层凹陷,在势垒层凹陷的正上方设有P型掺杂浓度为1×1016 cm-3、周期数为1且厚度为50 nm的GaN/AlInGaN超晶格栅极插入层107,在栅极插入层107的下表面设有栅极插入层凸起,栅极插入层凸起嵌入势垒层凹槽内并填满势垒层凹陷,在栅极插入层107的上表面设有掺杂浓度为1×1016 cm-3且厚度为20nm 的P型GaN栅极108,在AlGaN势垒层106与P型GaN栅极108的上表面设有厚度为500nm的SiO2保护层109,在保护层109的上表面设有石墨烯材料且厚度为0.335 nm的散热层110,在保护层109的上表面开设有半球形且最大深度为250 nm的保护层凹陷,在散热层110的下表面设有散热层凸起,散热层凸起嵌入保护层凹陷内并填满保护层凹陷;
在保护层109与散热层110上开设有深至AlGaN势垒层106上表面的源极金属窗口与漏极金属窗口,在源极金属窗口内设有与AlGaN势垒层106相连的钛/铝/镍/金源极金属111,在漏极金属窗口内设有与AlGaN势垒层106相连的钛/铝/镍/金漏极金属113,在保护层109与散热层110上还开设有深至P型GaN栅极108上表面的栅极金属窗口,在栅极金属窗口内设有与P型GaN栅极108相连的钛/铝/镍/金栅极金属112。
上述氮化镓功率器件结构的制造方法包括以下步骤:
步骤一、在衬底101上生长成核层102;
步骤二、在成核层102上生长第一GaN外延层103;
步骤三、在第一GaN外延层103上生长插入层104;
步骤四、在插入层104上生长第二GaN外延层105;
步骤五、在第二GaN外延层105上生长AlGaN势垒层106;
步骤六、在AlGaN势垒层106的上表面做好掩模,采用湿法或者干法选择性刻蚀部分外延层,形成周期性或者非周期性的势垒层凹陷,控制势垒层凹陷的最大深度位于第二GaN外延层105上表面之上;
步骤七、在对应势垒层凹陷区域的正上方生长栅极插入层107,在栅极插入层107的下表面形成与势垒层凹陷配合的栅极插入层凸起;
步骤八、在栅极插入层107上生长P型GaN栅极108;
步骤九、在整个外延层的上表面生长保护层109;
步骤十、对位于P型GaN栅极108两侧的保护层109进行刻蚀,形成周期性或者非周期性的保护层凹陷,控制保护层凹陷的最大刻蚀深度位于AlGaN势垒层106的上表面之上;
步骤十一、在刻蚀后的保护层109的上表面生长散热层110,在散热层110的下表面形成与保护层凹陷配合的散热层凸起;
步骤十二、在散热层110的上表面做好掩模,选择性光刻,分别开出源极金属111、栅极金属112、漏极金属113对应的窗口;
步骤十三、在散热层110的上表面做好掩模,选择性光刻,刻蚀p型GaN栅极108上表面部分或者全部区域的覆盖层,直到露出p型GaN栅极108的上表面为止,形成凹陷区域,再在该凹陷区域内蒸镀栅极金属112,并且对电极进行退火处理;
步骤十四、在散热层110的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层106为止,形成凹陷区域,再在该凹陷区域内蒸镀源极金属111,并且对电极进行退火处理;
步骤十五、在散热层110的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层106为止,形成凹陷区域,再在该凹陷区域内蒸镀漏极金属113,并且对电极进行退火处理。
实施例2
一种氮化镓功率器件结构,包括自下而上依次设置有碳化硅衬底101、厚度为30nm的AlN成核层102、厚度为3500 nm的第一GaN外延层103、周期数为5厚度为500 nm的GaN/AlInGaN超晶格插入层104、厚度为3500 nm的第二GaN外延层105与厚度为60 nm 的AlGaN势垒层106,在AlGaN势垒层106的上表面中部开设有长方体形且最大深度为30 nm的势垒层凹陷,在势垒层凹陷的正上方设有p型掺杂浓度为5×1021 cm-3,厚度为500 nm的GaN/AlInGaN超晶格栅极插入层107,在栅极插入层107的下表面设有栅极插入层凸起,栅极插入层凸起嵌入势垒层凹槽内并填满势垒层凹陷,在栅极插入层107的上表面设有掺杂浓度为5×1021cm-3且厚度为200 nm 的P型GaN栅极108,在AlGaN势垒层106与P型GaN栅极108的上表面设有厚度为3000 nm的Si3N4保护层109,在保护层109的上表面设有石墨烯材料且厚度为10 nm的散热层110,在保护层109的上表面开设有倒四面体形且最大深度为1500 nm的保护层凹陷,在散热层110的下表面设有散热层凸起,散热层凸起嵌入保护层凹陷内并填满保护层凹陷;
在保护层109与散热层110上开设有深至AlGaN势垒层106上表面的源极金属窗口与漏极金属窗口,在源极金属窗口内设有与AlGaN势垒层106相连的钛/铝/钛/镍/金源极金属111,在漏极金属窗口内设有与AlGaN势垒层106相连的钛/铝/钛/镍/金漏极金属113,在保护层109与散热层110上还开设有深至P型GaN栅极108上表面的栅极金属窗口,在栅极金属窗口内设有与P型GaN栅极108相连的钛/铝/钛/镍/金栅极金属112。
上述氮化镓功率器件结构的制造方法包括以下步骤:
步骤一、在衬底101上生长成核层102;
步骤二、在成核层102上生长第一GaN外延层103;
步骤三、在第一GaN外延层103上生长插入层104;
步骤四、在插入层104上生长第二GaN外延层105;
步骤五、在第二GaN外延层105上生长AlGaN势垒层106;
步骤六、在AlGaN势垒层106的上表面做好掩模,采用湿法或者干法选择性刻蚀部分外延层,形成周期性或者非周期性的势垒层凹陷,控制势垒层凹陷的最大深度位于第二GaN外延层105上表面之上;
步骤七、在对应势垒层凹陷区域的正上方生长栅极插入层107,在栅极插入层107的下表面形成与势垒层凹陷配合的栅极插入层凸起;
步骤八、在栅极插入层107上生长P型GaN栅极108;
步骤九、在整个外延层的上表面生长保护层109;
步骤十、对位于P型GaN栅极108两侧的保护层109进行刻蚀,形成周期性或者非周期性的保护层凹陷,控制保护层凹陷的最大刻蚀深度位于AlGaN势垒层106的上表面之上;
步骤十一、在刻蚀后的保护层109的上表面生长散热层110,在散热层110的下表面形成与保护层凹陷配合的散热层凸起;
步骤十二、在散热层110的上表面做好掩模,选择性光刻,分别开出源极金属111、栅极金属112、漏极金属113对应的窗口;
步骤十三、在散热层110的上表面做好掩模,选择性光刻,刻蚀p型GaN栅极108上表面部分或者全部区域的覆盖层,直到露出p型GaN栅极108的上表面为止,形成凹陷区域,再在该凹陷区域内蒸镀栅极金属112,并且对电极进行退火处理;
步骤十四、在散热层110的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层106为止,形成凹陷区域,再在该凹陷区域内蒸镀源极金属111,并且对电极进行退火处理;
步骤十五、在散热层110的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层106为止,形成凹陷区域,再在该凹陷区域内蒸镀漏极金属113,并且对电极进行退火处理。
本发明与传统方案相比,本发明无需设置场板,只需要在栅极下方增加插入层104及在AlGaN势垒层106的上表面设置势垒层凹陷并在栅极插入层107的下表面设置栅极插入层凸起,即可改善器件的栅极电场分布。电场分布更加均匀,器件的耐压能力进一步增强,使得本发明提出的氮化镓功率器件结构具有更高的可靠性。
本发明在P型GaN栅极下方加入栅极插入层104的技术方案,在提高P型GaN栅极材料晶体质量的同时,可以有效提高器件的栅极开启电压及栅极电压的稳定性,进一步提高了器件的稳定性和可靠性。
本发明采用在第一GaN外延层103与第二GaN外延层105之间加入插入层104的技术方案,可以极大地提高异质衬底上外延GaN材料的晶体质量,可有效阻断位错的向上延伸,可有效降低由于位错带来的器件漏电,提高了器件的可靠性。
本发明采用石墨烯材料作为器件表面的散热层110,利用了石墨烯材料极大的导热系数,优异的导热性能,并采用在保护层109的上表面设置保护层凹陷并在散热层的下表面设置散热层凸起的结构将进一步提升GaN功率器件的散热性能。散热性能改善的同时,也提高了器件在更高温度下工作的可靠性。
本发明公开的一种氮化镓功率器件结构及其制造方法可以兼容现有的芯片加工工艺来实现完成,与传统工艺相互兼容,使得一种氮化镓功率器件结构制备成本得到了降低。
必须指出的是:上述仅为本发明的较佳实施例及所运用技术原理。本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种氮化镓功率器件结构,包括自下而上依次设置有衬底(101)、成核层(102)、第一GaN外延层(103)、插入层(104)、第二GaN外延层(105)与AlGaN势垒层(106),其特征是:在AlGaN势垒层(106)的上表面中部开设有势垒层凹陷,在势垒层凹陷的正上方设有栅极插入层(107),在栅极插入层(107)的下表面设有栅极插入层凸起,栅极插入层凸起嵌入势垒层凹槽内并填满势垒层凹陷,在栅极插入层(107)的上表面设有P型GaN栅极(108),在AlGaN势垒层(106)与P型GaN栅极(108)的上表面设有保护层(109),在保护层(109)的上表面设有散热层(110),在保护层(109)的上表面开设有保护层凹陷,在散热层(110)的下表面设有散热层凸起,散热层凸起嵌入保护层凹陷内并填满保护层凹陷;
在保护层(109)与散热层(110)上开设有深至AlGaN势垒层(106)上表面的源极金属窗口与漏极金属窗口,在源极金属窗口内设有与AlGaN势垒层(106)相连的源极金属(111),在漏极金属窗口内设有与AlGaN势垒层(106)相连的漏极金属(113),在保护层(109)与散热层(110)上还开设有深至P型GaN栅极(108)上表面的栅极金属窗口,在栅极金属窗口内设有与P型GaN栅极(108)相连的栅极金属(112)。
2.根据权利要求1所述的氮化镓功率器件结构,其特征是:所述势垒层凹陷的最大深度位于第二GaN外延层(105)上表面之上;所述保护层凹陷结构的最大深度位于AlGaN势垒层(106)的上表面之上。
3.根据权利要求1所述的氮化镓功率器件结构,其特征是:所述插入层(104)的材质为GaN、AlGaN、AlInN、AlInGaN中的任意一种,或者为GaN、AlN、InN、AlGaN、AlInN、InGaN、AlInGaN任意组合构成的多周期超晶格结构材料中的任意一种或多种,当插入层(104)为多周期超晶格结构时,周期数为1~5,且插入层(104)的厚度为50 nm ~ 500 nm。
4.根据权利要求1所述的氮化镓功率器件结构,其特征是:所述栅极插入层(107)的材质为单层AlN、AlGaN、AlInN、AlInGaN中的任意一种,或者为AlN、AlGaN、AlInN、AlInGaN任意组合构成的多周期超晶格结构材料中的任意一种或多种,当栅极插入层(107)为多周期超晶格结构时,周期数为1~100,且栅极插入层(107)的厚度为50 nm ~ 500 nm。
5.根据权利要求1所述的氮化镓功率器件结构,其特征是:所述保护层(109)的材质为SiO2、Si3N4、SiC、TiO2、Al2O3、磷硅玻璃中的任意一种或多种,且保护层(109)的厚度为500nm ~ 3000 nm。
6.根据权利要求1所述的氮化镓功率器件结构,其特征是:所述栅极插入层(107)为P型掺杂的,掺杂浓度为:1×1016 cm-3 ~ 5×1021 cm-3;所述P型GaN栅极(108)的掺杂浓度为:1×1016 cm-3 ~ 5×1021 cm-3,厚度为20 nm ~ 200 nm。
7.根据权利要求1所述的氮化镓功率器件结构,其特征是:
所述衬底(101)的材质为蓝宝石、硅、碳化硅、氮化镓、氮化铝、氮化硼、氧化镓、氧化锌、金刚石中的任意一种;
所述成核层(102)的材质为GaN、AlN、InN中的任意一种,且厚度为5 nm ~ 30 nm;
所述第一GaN外延层(103)的厚度为500 nm ~ 3500 nm;
所述第二GaN外延层(105)的厚度为800 nm ~ 3500 nm;
所述AlGaN势垒层(106)的厚度为5 nm ~ 60 nm;
所述散热层(110)的材质为石墨烯材料,且厚度为0.335 nm ~ 10 nm;
所述源极金属(111)、栅极金属(112)、漏极金属(113)的材质均为钛、铝、金、镍、银、铜、铂中的任意一种或多种。
8.根据权利要求1所述的氮化镓功率器件结构,其特征是:所述势垒层凹陷为倒三角锥形或者长方体形,且栅极插入层凸起为倒三角锥形或者长方体形。
9.根据权利要求1所述的氮化镓功率器件结构,其特征是:所述保护层凹陷为半球形或者倒四面体形,且散热层凸起为半球形或者倒四面体形。
10.一种氮化镓功率器件结构的制造方法包括以下步骤:
步骤一、在衬底(101)上生长成核层(102);
步骤二、在成核层(102)上生长第一GaN外延层(103);
步骤三、在第一GaN外延层(103)上生长插入层(104);
步骤四、在插入层(104)上生长第二GaN外延层(105);
步骤五、在第二GaN外延层(105)上生长AlGaN势垒层(106);
步骤六、在AlGaN势垒层(106)的上表面做好掩模,采用湿法或者干法选择性刻蚀部分外延层,形成周期性或者非周期性的势垒层凹陷,控制势垒层凹陷的最大深度位于第二GaN外延层(105)上表面之上;
步骤七、在对应势垒层凹陷区域的正上方生长栅极插入层(107),在栅极插入层(107)的下表面形成与势垒层凹陷配合的栅极插入层凸起;
步骤八、在栅极插入层(107)上生长P型GaN栅极(108);
步骤九、在整个外延层的上表面生长保护层(109);
步骤十、对位于P型GaN栅极(108)两侧的保护层(109)进行刻蚀,形成周期性或者非周期性的保护层凹陷,控制保护层凹陷的最大刻蚀深度位于AlGaN势垒层(106)的上表面之上;
步骤十一、在刻蚀后的保护层(109)的上表面生长散热层(110),在散热层(110)的下表面形成与保护层凹陷配合的散热层凸起;
步骤十二、在散热层(110)的上表面做好掩模,选择性光刻,分别开出源极金属(111)、栅极金属(112)、漏极金属(113)对应的窗口;
步骤十三、在散热层(110)的上表面做好掩模,选择性光刻,刻蚀p型GaN栅极(108)上表面部分或者全部区域的覆盖层,直到露出p型GaN栅极(108)的上表面为止,形成凹陷区域,再在该凹陷区域内蒸镀栅极金属(112),并且对电极进行退火处理;
步骤十四、在散热层(110)的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层(106)为止,形成凹陷区域,再在该凹陷区域内蒸镀源极金属(111),并且对电极进行退火处理;
步骤十五、在散热层(110)的上表面做好掩模,选择性光刻,刻蚀外延层,直到露出AlGaN势垒层(106)为止,形成凹陷区域,再在该凹陷区域内蒸镀漏极金属(113),并且对电极进行退火处理。
CN202010519988.8A 2020-06-10 2020-06-10 氮化镓功率器件结构及其制造方法 Pending CN111584629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010519988.8A CN111584629A (zh) 2020-06-10 2020-06-10 氮化镓功率器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010519988.8A CN111584629A (zh) 2020-06-10 2020-06-10 氮化镓功率器件结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111584629A true CN111584629A (zh) 2020-08-25

Family

ID=72123846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010519988.8A Pending CN111584629A (zh) 2020-06-10 2020-06-10 氮化镓功率器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111584629A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466944A (zh) * 2020-12-01 2021-03-09 西安电子科技大学 基于插指状p型掺杂金刚石的GaN HEMT及制备方法
CN112466942A (zh) * 2020-12-01 2021-03-09 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法
CN112510089A (zh) * 2020-12-01 2021-03-16 西安电子科技大学 基于插指状复合金刚石层的GaN HEMT及制备方法
CN113380876A (zh) * 2021-06-10 2021-09-10 四川美阔电子科技有限公司 一种氮化镓功率器件结构及制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466944A (zh) * 2020-12-01 2021-03-09 西安电子科技大学 基于插指状p型掺杂金刚石的GaN HEMT及制备方法
CN112466942A (zh) * 2020-12-01 2021-03-09 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法
CN112510089A (zh) * 2020-12-01 2021-03-16 西安电子科技大学 基于插指状复合金刚石层的GaN HEMT及制备方法
CN112510089B (zh) * 2020-12-01 2022-02-18 西安电子科技大学 基于插指状复合金刚石层的GaN HEMT及制备方法
CN112466944B (zh) * 2020-12-01 2022-05-24 西安电子科技大学 基于插指状p型掺杂金刚石的GaN HEMT及制备方法
CN112466942B (zh) * 2020-12-01 2022-06-07 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法
CN113380876A (zh) * 2021-06-10 2021-09-10 四川美阔电子科技有限公司 一种氮化镓功率器件结构及制备方法

Similar Documents

Publication Publication Date Title
CN111584629A (zh) 氮化镓功率器件结构及其制造方法
CN110400848A (zh) 一种肖特基二极管及其制造方法
TWI820035B (zh) p型半導體的製造方法、增强型裝置及其製造方法
CN111370483B (zh) 一种具有多场板结构的氮化镓功率器件及其制备方法
CN111261714B (zh) 一种具有高可靠性的氮化镓功率器件及其制备方法
CN110301034A (zh) 碳化硅层叠基板及其制造方法
CN209592046U (zh) 一种增强型半导体晶体管
CN104701359A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN208028062U (zh) 一种增强型和耗尽型GaN HEMT集成结构
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN108615756A (zh) 半导体器件
CN111129163B (zh) 肖特基二极管及其制备方法
CN113299749B (zh) 垂直型氮化镓功率器件及其制备方法
CN211858658U (zh) 一种具有高可靠性的氮化镓功率器件
CN111081763A (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN212257404U (zh) 氮化镓功率器件结构
CN211858659U (zh) 一种具有多场板结构的氮化镓功率器件
CN112713190B (zh) 一种垂直结构氮化镓hemt器件的制备方法
JP5682098B2 (ja) ウェル構造,その形成方法および半導体デバイス
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN210897283U (zh) 一种半导体器件
CN111933709A (zh) 一种具有高可靠性的氮化物器件及其制备方法
TW202115911A (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN106971943B (zh) 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination