CN113299749B - 垂直型氮化镓功率器件及其制备方法 - Google Patents
垂直型氮化镓功率器件及其制备方法 Download PDFInfo
- Publication number
- CN113299749B CN113299749B CN202110697529.3A CN202110697529A CN113299749B CN 113299749 B CN113299749 B CN 113299749B CN 202110697529 A CN202110697529 A CN 202110697529A CN 113299749 B CN113299749 B CN 113299749B
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- vertical
- insulating layer
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 236
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 135
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 48
- 230000007547 defect Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 230000004927 fusion Effects 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 13
- 239000011800 void material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000000407 epitaxy Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- -1 superlattice Chemical compound 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种垂直型氮化镓功率器件，包括硅衬底、缓冲层、模板层、掩膜层和漏极电极；掩膜层中设六边形窗口；六边形窗口在掩膜层上生长第一n+GaN层，融合位置有空隙缺陷；第一n+GaN层上覆盖n‑GaN扩散层；n‑GaN扩散层上设p‑GaN势垒层、第二n+GaN层；六边形窗口、空隙缺陷的上设垂直沟槽；垂直沟槽内设第一绝缘层；垂直沟槽和第一绝缘层上覆盖第二绝缘层；第二绝缘层上覆盖栅极电极，栅极电极的顶面与第二n+GaN层的顶面齐平；第二绝缘层的开口中设置源极电极。本发明还公开了一种垂直型氮化镓功率器件的制备方法。本发明能够降低缺陷密度，不易形成垂直漏电通道，异质外延应力小，器件可靠性极高。
Description
技术领域
本发明涉及氮化镓功率器件及其制法，具体为一种垂直型氮化镓功率器件及其制备方法。
背景技术
垂直型器件是大功率电力电子器件领域的核心，以IGBT、MOSFET、MESFET为主的垂直型器件在新能源、电动汽车、逆变器、充电桩等领域有非常广泛的应用。氮化镓(GaN)、碳化硅(SiC)等第三代半导体材料具有宽禁带、高迁移率、高温以及辐射环境稳定性好等优点，氮化镓材料的BFOM指标远在碳化硅之上，理论上应该更适合于做大电流密度高耐压的功率器件。但是由于氮化物材料区域掺杂，特别是p型掺杂的制备难度大，外延材料的缺陷密度高，因此难以制作垂直型功率器件。目前已经成功商业化的氮化镓器件主要以平面导通型为主，但是由于横向导通结构的电场分布不均匀的缺点，其稳定工作耐压很难超过1000V以上。目前国际上GaN基垂直型器件的研发工作主要是在GaN自支撑衬底上进行，以最大程度的降低缺陷密度。由于GaN自支撑衬底的成本是同等尺寸碳化硅的10倍以上，所以短期内很难获得商用。采用其它材料(例如Si，SiC，蓝宝石等)的衬底进行替换成为GaN垂直器件研究的一项重要内容。
但是以硅衬底为例，由于GaN和硅的晶格失配度较大，硅衬底上直接外延生长容易造成GaN晶体产生较多缺陷，并且二者的晶格失配应力和热失配应力都很大，再加上硅衬底易碎，使得硅衬底上外延生长的GaN晶体生长到一定厚度就容易扭曲出现裂纹或者碎裂。经过多年的发展，在硅衬底上外延的氮化镓薄膜质量已经得到了显著的提高，可以实现650V耐压的横向导通型场效应管。但是对于垂直型功率器件而言，这还远不够，主要体现在缺陷密度仍然较高，容易形成垂直漏电通道；以及垂直型器件外延的薄膜厚度大，导致异质外延应力大，器件可加工性以及可靠性较低。
发明内容
发明目的：为了克服现有技术的不足，本发明目的是提供一种缺陷密度低、耐压等级高的垂直型氮化镓功率器件，本发明的另一目的是提供一种显著降低漏电流、减小导通电阻的垂直型氮化镓功率器件的制备方法。
技术方案：本发明所述的一种垂直型氮化镓功率器件，包括硅衬底、缓冲层、模板层、掩膜层和漏极电极；掩膜层中开设若干六边形窗口；六边形窗口在掩膜层上横向外延生长六边形的第一n+GaN层，两两相邻的第一n+GaN层在边界区域发生融合，第一n+GaN层的融合位置有空隙缺陷；第一n+GaN层上覆盖n-GaN扩散层；n-GaN扩散层上依次设置p-GaN势垒层、第二n+GaN层；六边形窗口、空隙缺陷的上方设置贯穿第二n+GaN层、p-GaN势垒层、n-GaN扩散层且停留在第一n+GaN层中的垂直沟槽；垂直沟槽内设置第一绝缘层，第一绝缘层的顶面低于n-GaN扩散层的顶面；垂直沟槽的剩余侧壁和第一绝缘层上覆盖第二绝缘层，第一绝缘层表面的第二绝缘层的顶面低于n-GaN扩散层的顶面；第二绝缘层上覆盖栅极电极，栅极电极的顶面与第二n+GaN层的顶面齐平；第二绝缘层的开口中设置源极电极。
进一步地，源极电极还设置在第二n+GaN层的开口中，并与p-GaN势垒层的表面接触。
进一步地，硅衬底异于缓冲层的一面覆盖漏极电极。
进一步地，漏极电极依次贯穿硅衬底、缓冲层、模板层，并与第一n+GaN层的表面接触。
进一步地，六边形窗口为正六边形，边长为2μm～5μm，相邻的六边形窗口的对应边互相平行，六边形窗口的中心呈正六边形顶点分布，相邻的六边形窗口的中心之间的间距≥10μm。
进一步地，第一n+GaN层的厚度≥1μm，第一n+GaN层的掺杂浓度≥1E18cm-3。
进一步地，n-GaN扩散层的厚度大于或者等于5μm，n-GaN扩散层的掺杂浓度≤1E18cm-3。
进一步地，第二n+GaN层和p-GaN势垒层的厚度均≤1μm，第二n+GaN层和p-GaN势垒层的掺杂浓度均≥1E18cm-3。
进一步地，掩膜层的厚度为0.3μm～0.5μm，掩膜层的材质为SiO2或者Si3N4，第二绝缘层的厚度为0.05μm～0.5μm，第二绝缘层的材质为Al2O3、Si3N4、SiO2、TiO2或者HfO2，第一绝缘层的厚度大于1μm，第一绝缘层的材质为SiO2、Si3N4、PDMS、树脂或者硅胶。
上述垂直型氮化镓功率器件的制备方法，包括以下步骤：
步骤一，提供硅衬底，硅衬底上依次沉积缓冲层、模板层；
步骤二，在模板层上覆盖掩膜层；
步骤三，刻蚀掩膜层至模板层表面，在掩膜层中形成若干阵列分布的六边形窗口；
步骤四，在掩膜层上通过六边形窗口横向外延生长六边形的第一n+GaN层；
步骤五，在第一n+GaN层上外延生长n-GaN扩散层，两两相邻的第一n+GaN层在边界区域发生融合，并且第一n+GaN层的融合位置、靠近第一n+GaN层的n-GaN扩散层中形成空隙缺陷；
步骤六，在n-GaN扩散层上形成p-GaN势垒层和第二n+GaN层；
步骤七，在六边形窗口和空隙缺陷的上方刻蚀第二n+GaN层、p-GaN势垒层、n-GaN扩散层和第一n+GaN层，并停留在第一n+GaN层中，形成垂直沟槽；
步骤八，在垂直沟槽中沉积第一绝缘层，第一绝缘层覆盖垂直沟槽的底壁和靠近底部的部分侧壁；
步骤九，在垂直沟槽中沉积第二绝缘层，第二绝缘层覆盖垂直沟槽的剩余侧壁和第一绝缘层；
步骤十，在垂直沟槽中填充栅极电极，栅极电极覆盖第二绝缘层；
步骤十一，沉积源极电极；
步骤十二，在第一n+GaN层的背面或硅衬底的背面沉积漏极电极。
进一步地，步骤十一中，刻蚀第二n+GaN层上方的第二绝缘层以形成开口，并在开口中沉积源极电极，或者刻蚀第二绝缘层、第二n+GaN层直到露出p-GaN势垒层表面以形成的开口，然后在该开口中沉积源极电极，这样源极电极直接接触p-GaN势垒层。
进一步地，步骤十二中，去除六边形窗口下方的硅衬底、缓冲层、模板层，或者再区域性去除掩膜层，将漏极电极直接沉积在第一n+GaN层的背面，使得漏极电极与第一n+GaN层直接接触。
有益效果：本发明和现有技术相比，具有如下显著性特点：
1、能够降低缺陷密度，不容易形成垂直漏电通道，外延薄膜的厚度较小，异质外延应力小，器件可加工性以及可靠性极高；
2、第一n+GaN层采用横向外延生长的方法，即利用掩膜层在模板层(第一次外延薄膜)的基础上，开始生长第一n+GaN层(第二次区域性外延)，由于氮化镓位错缺陷倾向于垂直延伸，所以第二次外延的第一n+GaN层横向生长区域的缺陷密度可以有效降低，提高外延薄膜质量，同时外延薄膜的应力也可以得到有效控制；
3、通过将六边形窗口区以及第一n+GaN层的边界融合区域设置为沟槽型的栅极电极，可以有效地利用高质量外延区域，从而最大程度地降低漏电流，
4、通过增加n-GaN扩散层的厚度来提高击穿电压，以及通过六边形窗口生长六边形的第一n+GaN层，来增加器件的面积从而减小器件的导通电阻，从而最大程度地提升垂直型氮化镓功率器件的性能。
附图说明
图1是本发明步骤一所得产品的结构示意图；
图2是本发明步骤二所得产品的结构示意图；
图3是本发明步骤三所得产品的俯视图；
图4是本发明步骤三所得产品的A-A面剖示图；
图5是本发明步骤四所得产品的俯视图；
图6是本发明步骤四所得产品的B-B面剖示图；
图7是本发明步骤六所得产品的结构示意图；
图8是本发明步骤七所得产品的俯视图；
图9是本发明步骤七所得产品的C-C面剖示图；
图10是本发明步骤八所得产品的结构示意图；
图11是本发明步骤九所得产品的结构示意图；
图12是本发明步骤十所得产品的结构示意图；
图13是本发明步骤十一所得产品的源极电极14的第一种结构示意图；
图14是本发明步骤十一所得产品的源极电极14的第二种结构示意图；；
图15是本发明垂直型氮化镓功率器件的俯视图；
图16是本发明垂直型氮化镓功率器件的第一种D-D面剖示图；
图17是本发明垂直型氮化镓功率器件的第二种D-D面剖示图。
具体实施方式
实施例1
垂直型氮化镓功率器件的制备方法，具体包括以下步骤：
如图1所示，首先，提供一个硅衬底1，硅衬底1上形成有缓冲层2和模板层3。缓冲层2的材质为AlN，缓冲层2的厚度为0.3μm～0.5μm。模板层3的材质为GaN、AlN、AlGaN中一种或多种材料的组合，例如超晶格、渐变组分层等等。模板层3的厚度可以设置为1μm～2μm。缓冲层2和模板层3采用MOCVD工艺沉积形成。
如图2所示，形成掩膜层4，掩膜层4覆盖模板层3。掩膜层4的厚度可以为0.3μm～0.5μm。掩膜层4的材质为材质为SiO2或者Si3N4。采用PECVD工艺生长掩膜层4。
如图3～4所示，剖切线为AA，刻蚀掩膜层4至模板层3表面以在掩膜层4中形成若干六边形窗口401。六边形窗口401为正六边形，各六边形窗口401的每条边同与其相邻的六边形窗口401的边均平行，六边形窗口401的边长为2μm～5μm。所有的六边形窗口401的中心呈正六边形顶点分布，相邻的六边形窗口401的中心之间的间距大于或者等于10μm。六边形窗口401的对边间的距离可以设置为2μm～4μm。
如图5～6所示，剖切线为BB，通过六边形窗口401采用横向外延生长工艺在掩膜层4上生长六边形的第一n+GaN层6。两两相邻的第一n+GaN层6在边界区域发生融合，并且第一n+GaN层6的融合位置形成有空隙缺陷601。第一n+GaN层6的厚度不低于1μm，第一n+GaN层6的厚度可设置为1μm～3μm。第一n+GaN层6的掺杂浓度不低于1E18cm-3。硅衬底1的晶向为111晶向，六边形窗口401的边平行于第一n+GaN层6(氮化镓外延)的m晶面。采用横向外延生长工艺，具体的是利用形成有六边形窗口401的掩膜层4在模板层3(第一次外延薄膜)的基础上，继续生长第一n+GaN层6(第二次区域性外延)。由于氮化镓位错缺陷倾向于垂直延伸，所以第二次外延生长的第一n+GaN层6横向生长区域(六边形窗口401上方区域)的晶体质量比边界融合区域(远离六边形窗口401的掩膜层4上方区域)的晶体质量高，也就是说，第一n+GaN层6横向生长区域的缺陷密度非常低，可以提高外延薄膜(第一n+GaN层6)的晶体质量，同时外延薄膜的应力也可以得到有效控制。进一步的，通过六边形窗口401生长六边形的第一n+GaN层6可以增加器件的面积，从而可以减小器件的导通电阻。
如图7所示，接着在第一n+GaN层6上外延生长n-GaN扩散层7，其中，靠近第一n+GaN层6的n-GaN扩散层7中也形成有空隙缺陷601。n-GaN扩散层7的厚度不低于5μm，n-GaN扩散层7的掺杂浓度不高于1E18cm-3。从六边形窗口401区域利用横向外延生长工艺开始三维生长第一n+GaN层6，第一n+GaN层6边界处会形成空隙缺陷601，并且在六边形窗口401的上方的第一n+GaN层6顶面位置还会留有空隙缺陷601的小孔；然后在重掺的第一n+GaN层6上继续外延生长轻掺的n-GaN扩散层7，但是由于n-GaN扩散层7的厚度设置的比较厚，所以小孔上的n-GaN扩散层7最终渐渐融合，也就是n-GaN扩散层7在远离第一n+GaN层6的表面的边界区域逐渐横向融合连接，实现n-GaN扩散层7外延薄膜的二维平面生长。在n-GaN扩散层7上形成p-GaN势垒层8和第二n+GaN层9。具体的，第二n+GaN层9和p-GaN势垒层8的厚度均不超过1μm，第二n+GaN层9和p-GaN势垒层8的掺杂浓度均不低于1E18cm-3。
如图8～9所示，剖切线为CC，在六边形窗口401和空隙缺陷601的上方刻蚀第二n+GaN层9、p-GaN势垒层8、n-GaN扩散层7和第一n+GaN层6，并停留在第一n+GaN层6中，以形成垂直沟槽10，垂直沟槽10的深度需要超过n-GaN扩散层7的底面。一方面，在空隙缺陷601的上方刻蚀深宽比较大的垂直沟槽10是为了尽可能地去除靠近第一n+GaN层6的n-GaN扩散层7中形成的空隙缺陷601以及第一n+GaN层6的融合位置形成的空隙缺陷601，保留掩膜层4表面其余的横向生长的高晶体质量的氮化镓外延。另一方面，在六边形窗口401的上方刻蚀深宽比较大的垂直沟槽10是为了设置垂直沟槽10型的栅极电极13，可以有效地利用高质量氮化镓外延区域来最大程度地降低器件的漏电流，并通过增加n-GaN扩散层7的厚度来提高器件的击穿电压。
如图10所示，接着，在垂直沟槽10中沉积第一绝缘层11，第一绝缘层11覆盖垂直沟槽10的底壁和靠近底部的部分侧壁。其中，第一绝缘层11的顶面高于第一n+GaN层6的顶面，并且第一绝缘层11的顶面低于n-GaN扩散层7的顶面。第一绝缘层11的厚度大于1μm，第一绝缘层11的材质包括但不限于SiO2、Si3N4、PDMS、树脂和硅胶材料。
如图11所示，在垂直沟槽10中沉积第二绝缘层12，第二绝缘层12覆盖垂直沟槽10的剩余侧壁和第一绝缘层11。其中，覆盖第一绝缘层11表面的第二绝缘层12的顶面也低于n-GaN扩散层7的顶面。第二绝缘层12的材质包括但不限于Al2O3、TiO2或HfO2，第二绝缘层12的厚度为0.05μm～0.5μm。
如图12所示，接着，在垂直沟槽10中填充栅极电极13，栅极电极13覆盖第二绝缘层12，其中，栅极电极13的顶面与第二n+GaN层9上的第二绝缘层12的顶面齐平。通过将六边形窗口401上方区域以及第一n+GaN层6的边界融合区域设置为垂直沟槽10型的栅极电极13，栅极电极13在工作的时候施加正向偏压，可以在p-GaN势垒层8内诱导出反型沟道，实现器件的导通。本发明可以有效地利用高质量氮化镓外延区域，从而最大程度地降低漏电流，并通过增加n-GaN扩散层7的厚度来提高击穿电压，以及通过产生多个六边形窗口401形成阵列来增加器件的面积从而减小器件的导通电阻，从而最大程度地提升垂直型氮化镓功率器件的性能。
如图13所示，刻蚀第二n+GaN层9上方的第二绝缘层12以形成开口，并在开口中沉积源极电极14。或者，如图14所示，展示了另一种沉积源极电极14的方式，刻蚀第二绝缘层12和第二n+GaN层9直到露出p-GaN势垒层8表面而形成的开口，然后在该开口中沉积源极电极14，这样源极电极14直接接触p-GaN势垒层8。
如图15所示，剖切线为DD，栅极电极13、源极电极14、漏极电极5的材料均可以是Ni，Ti，Au，Al，Pt等中的一种或者多种的组合。针对氮化镓缺陷密度区域差异的特点，通过刻蚀以及回填垂直沟槽10的方法实现设置在器件侧面的栅极电极13，并且将漏极电极5置于低缺陷密度氮化镓外延层表面的区域。
如图16所示，在硅衬底1的背面沉积源极电极14，从而得到漏电流小、击穿电压高以及导通电阻小的垂直型氮化镓功率器件。或者，如图17所示，展示了另一种沉积漏极电极5的方式。全部或者区域性去除六边形窗口401下方的硅衬底1、缓冲层2、模板层3，然后将漏极电极5金属直接沉积在第一n+GaN层6的背面，使得漏极电极5与第一n+GaN层6直接接触。
实施例2
本发明的第一种垂直型氮化镓功率器件，如图16所示，垂直型氮化镓功率器件包括：硅衬底1、缓冲层2、模板层3、掩膜层4、若干边界位置趋于融合连接的六边形的第一n+GaN层6、n-GaN扩散层7、p-GaN势垒层8、第二n+GaN层9、垂直沟槽10、第一绝缘层11、第二绝缘层12、栅极电极13、源极电极14和漏极电极5。
其中，缓冲层2和模板层3形成于硅衬底1上，掩膜层4覆盖模板层3。掩膜层4中开设有若干六边形窗口401，通过六边形窗口401采用横向外延生长工艺形成的第一n+GaN层6填充六边形窗口401以及覆盖掩膜层4，n-GaN扩散层7覆盖第一n+GaN层6。其中，两两相邻的第一n+GaN层6在边界区域发生融合，并且第一n+GaN层6的融合位置以及靠近第一n+GaN层6的n-GaN扩散层7中形成有空隙缺陷601。p-GaN势垒层8和第二n+GaN层9依次堆叠在n-GaN扩散层7上。垂直沟槽10通过在六边形窗口401和空隙缺陷601的上方刻蚀第二n+GaN层9、p-GaN势垒层8、n-GaN扩散层7和第一n+GaN层6，并停留在第一n+GaN层6中而形成。第一绝缘层11覆盖垂直沟槽10的底壁和靠近底部的部分侧壁，第一绝缘层11的顶面低于n-GaN扩散层7的顶面。第二绝缘层12覆盖垂直沟槽10的剩余侧壁和第一绝缘层11，覆盖第一绝缘层11表面的第二绝缘层12的顶面低于n-GaN扩散层7的顶面。栅极电极13覆盖第二绝缘层12并填充剩余的垂直沟槽10，栅极电极13的顶面与第二n+GaN层9的顶面齐平。源极电极14沉积于第二n+GaN层9上方的第二绝缘层12的开口中，漏极电极5覆盖硅衬底1的背面。
实施例3
本发明的第二种垂直型氮化镓功率器件，如图17所示，其余结构与实施例2相同，区别仅仅在于：漏极电极5沉积在去除六边形窗口401下方的硅衬底1、缓冲层2、模板层3的开口内，与第一n+GaN层6的表面直接接触。
实施例4
本发明的第三种垂直型氮化镓功率器件，其余结构与实施例3相同，区别仅仅在于：去除六边形窗口401下方的硅衬底1、缓冲层2、模板层3，全部或者区域性去除掩膜层4，形成开口，将漏极电极5沉积在的开口内，与第一n+GaN层6的表面直接接触。
实施例5
本发明的第四种垂直型氮化镓功率器件，其余结构与实施例2相同，区别仅仅在于：源极电极14还设置在第二n+GaN层9的开口中，并与p-GaN势垒层8的表面直接接触。
Claims (10)
1.一种垂直型氮化镓功率器件，其特征在于：包括硅衬底(1)、缓冲层(2)、模板层(3)、掩膜层(4)和漏极电极(5)；所述掩膜层(4)中开设若干六边形窗口(401)；所述六边形窗口(401)在掩膜层(4)上横向外延生长六边形的第一n+GaN层(6)，两两相邻的所述第一n+GaN层(6)在边界区域发生融合，所述第一n+GaN层(6)的融合位置有空隙缺陷(601)；所述第一n+GaN层(6)上覆盖n-GaN扩散层(7)；所述n-GaN扩散层(7)上依次设置p-GaN势垒层(8)、第二n+GaN层(9)；所述六边形窗口(401)、空隙缺陷(601)的上方设置贯穿第二n+GaN层(9)、p-GaN势垒层(8)、n-GaN扩散层(7)且停留在第一n+GaN层(6)中的垂直沟槽(10)；所述垂直沟槽(10)内设置第一绝缘层(11)，所述第一绝缘层(11)的顶面低于n-GaN扩散层(7)的顶面；所述垂直沟槽(10)的剩余侧壁、第一绝缘层(11)、第二n+GaN层(9)上覆盖第二绝缘层(12)，所述第一绝缘层(11)表面的第二绝缘层(12)的顶面低于n-GaN扩散层(7)的顶面；所述第二绝缘层(12)上覆盖栅极电极(13)，所述栅极电极(13)的顶面与第二n+GaN层(9)上的第二绝缘层(12)的顶面齐平；所述第二绝缘层(12)的开口中设置源极电极(14)。
2.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述源极电极(14)还设置在第二n+GaN层(9)的开口中，并与p-GaN势垒层(8)的表面接触。
3.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述硅衬底(1)异于缓冲层(2)的一面覆盖漏极电极(5)。
4.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述漏极电极(5)依次贯穿硅衬底(1)、缓冲层(2)、模板层(3)，并与第一n+GaN层(6)的表面接触。
5.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述六边形窗口(401)为正六边形，边长为2μm～5μm，相邻的六边形窗口(401)的对应边互相平行，所述六边形窗口(401)的中心呈正六边形顶点分布，相邻的六边形窗口(401)的中心之间的间距≥10μm。
6.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述第一n+GaN层(6)的厚度≥1μm，掺杂浓度≥1E18cm-3。
7.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述n-GaN扩散层(7)的厚度大于或者等于5μm，掺杂浓度≤1E18cm-3。
8.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述第二n+GaN层(9)和p-GaN势垒层(8)的厚度均≤1μm，掺杂浓度均≥1E18cm-3。
9.根据权利要求1所述的垂直型氮化镓功率器件，其特征在于：所述掩膜层(4)的厚度为0.3μm～0.5μm，所述第二绝缘层(12)的厚度为0.05μm～0.5μm，所述第一绝缘层(11)的厚度大于1μm。
10.根据权利要求1～9任一所述的垂直型氮化镓功率器件的制备方法，其特征在于，包括以下步骤：
步骤一，提供硅衬底(1)，所述硅衬底(1)上依次沉积缓冲层(2)、模板层(3)；
步骤二，在模板层(3)上覆盖掩膜层(4)；
步骤三，刻蚀掩膜层(4)至模板层(3)表面，在掩膜层(4)中形成若干阵列分布的六边形窗口(401)；
步骤四，在掩膜层(4)上通过六边形窗口(401)横向外延生长六边形的第一n+GaN层(6)；
步骤五，在第一n+GaN层(6)上外延生长n-GaN扩散层(7)，两两相邻的第一n+GaN层(6)在边界区域发生融合，并且第一n+GaN层(6)的融合位置、靠近第一n+GaN层(6)的n-GaN扩散层(7)中形成空隙缺陷(601)；
步骤六，在n-GaN扩散层(7)上形成p-GaN势垒层(8)和第二n+GaN层(9)；
步骤七，在六边形窗口(401)和空隙缺陷(601)的上方刻蚀第二n+GaN层(9)、p-GaN势垒层(8)、n-GaN扩散层(7)和第一n+GaN层(6)，并停留在第一n+GaN层(6)中，形成垂直沟槽(10)；
步骤八，在垂直沟槽(10)中沉积第一绝缘层(11)，第一绝缘层(11)覆盖垂直沟槽(10)的底壁和靠近底部的部分侧壁；
步骤九，在垂直沟槽(10)中沉积第二绝缘层(12)，第二绝缘层(12)覆盖垂直沟槽的剩余侧壁和第一绝缘层(11)；
步骤十，在垂直沟槽(10)中填充栅极电极(13)，栅极电极(13)覆盖第二绝缘层(12)；
步骤十一，沉积源极电极(14)；
步骤十二，在第一n+GaN层(6)的背面或硅衬底(1)的背面沉积漏极电极(5)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110697529.3A CN113299749B (zh) | 2021-06-23 | 2021-06-23 | 垂直型氮化镓功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110697529.3A CN113299749B (zh) | 2021-06-23 | 2021-06-23 | 垂直型氮化镓功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113299749A CN113299749A (zh) | 2021-08-24 |
| CN113299749B true CN113299749B (zh) | 2022-04-15 |
Family
ID=77329296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110697529.3A Active CN113299749B (zh) | 2021-06-23 | 2021-06-23 | 垂直型氮化镓功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299749B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117219512B (zh) * | 2023-10-16 | 2024-03-19 | 乐山希尔电子股份有限公司 | 一种氮化镓半导体功率器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115861A (ja) * | 2005-10-20 | 2007-05-10 | Toyota Motor Corp | へテロ接合トランジスタ |
| CN107431085A (zh) * | 2015-04-14 | 2017-12-01 | Hrl实验室有限责任公司 | 具有沟槽栅的iii族氮化物晶体管 |
| CN112599603A (zh) * | 2020-12-16 | 2021-04-02 | 西安电子科技大学 | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4259591B2 (ja) * | 2007-01-16 | 2009-04-30 | 住友電気工業株式会社 | Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス |
| US8802461B2 (en) * | 2011-03-22 | 2014-08-12 | Micron Technology, Inc. | Vertical light emitting devices with nickel silicide bonding and methods of manufacturing |
| US10312361B2 (en) * | 2011-06-20 | 2019-06-04 | The Regents Of The University Of California | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage |
| JP7389543B2 (ja) * | 2018-04-02 | 2023-11-30 | 富士電機株式会社 | 窒化物半導体装置 |
-
2021
- 2021-06-23 CN CN202110697529.3A patent/CN113299749B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115861A (ja) * | 2005-10-20 | 2007-05-10 | Toyota Motor Corp | へテロ接合トランジスタ |
| CN107431085A (zh) * | 2015-04-14 | 2017-12-01 | Hrl实验室有限责任公司 | 具有沟槽栅的iii族氮化物晶体管 |
| CN112599603A (zh) * | 2020-12-16 | 2021-04-02 | 西安电子科技大学 | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113299749A (zh) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3955315A1 (en) | Semiconductor device and fabrication method therefor | |
| KR100955249B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP5742072B2 (ja) | 半導体装置およびその製造方法 | |
| US20090085044A1 (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof | |
| WO2017144852A1 (en) | Layered vertical field effect transistor and methods of fabrication | |
| EP2554719A1 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
| US8168000B2 (en) | III-nitride semiconductor device fabrication | |
| CN111584629A (zh) | 氮化镓功率器件结构及其制造方法 | |
| CN113299749B (zh) | 垂直型氮化镓功率器件及其制备方法 | |
| KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| TW202220102A (zh) | 半導體結構及其製作方法 | |
| JP2008159842A (ja) | 半導体装置及びその製造方法 | |
| JP2008218813A (ja) | 半導体装置とその製造方法 | |
| KR102111459B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN112510088B (zh) | 沟槽栅增强型GaN基HEMT器件及其制备方法 | |
| CN115911103A (zh) | 一种半导体器件结构及其制备方法 | |
| TW202331814A (zh) | 半導體基板，半導體裝置，半導體基板的製造方法及半導體裝置的製造方法 | |
| CN115274837A (zh) | 一种具有新型栅极结构的增强型hemt器件 | |
| JP5270997B2 (ja) | Ｉｉｉ族窒化物系化合物半導体基板とその製造方法 | |
| US20230106052A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN219393401U (zh) | 高集成度增强型GaN-HEMT | |
| CN105470107B (zh) | 半导体装置及其制造方法 | |
| CN215496727U (zh) | 氮化镓半导体结构 | |
| KR102111458B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| WO2021243603A1 (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |