JP7389543B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP7389543B2
JP7389543B2 JP2018070733A JP2018070733A JP7389543B2 JP 7389543 B2 JP7389543 B2 JP 7389543B2 JP 2018070733 A JP2018070733 A JP 2018070733A JP 2018070733 A JP2018070733 A JP 2018070733A JP 7389543 B2 JP7389543 B2 JP 7389543B2
Authority
JP
Japan
Prior art keywords
ion implantation
layer
semiconductor device
nitride semiconductor
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018070733A
Other languages
English (en)
Other versions
JP2019186242A (ja
Inventor
信也 高島
亮 田中
悠太 福島
秀明 寺西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018070733A priority Critical patent/JP7389543B2/ja
Priority to US16/299,142 priority patent/US11062907B2/en
Publication of JP2019186242A publication Critical patent/JP2019186242A/ja
Application granted granted Critical
Publication of JP7389543B2 publication Critical patent/JP7389543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Description

本発明は、窒化物半導体装置に関する。
従来、イオン注入によりＰ型領域が設けられた窒化物半導体装置が知られている（例えば、特許文献１および非特許文献１参照）。
特許文献１ 特開２００３－１２４５１５号公報
非特許文献１ Ｔａｋｕｙａ Ｏｉｋａｗａ， Ｙｕｓｕｋｅ Ｓａｉｊｏ， Ｓｈｉｇｅｋｉ Ｋａｔｏ， Ｔｏｍｏｙｏｓｈｉ Ｍｉｓｈｉｍａ， ａｎｄ Ｔｏｈｒｕ Ｎａｋａｍｕｒａ， "Ｆｏｒｍａｔｉｏｎ ｏｆ ｄｅｆｉｎｉｔｅ ＧａＮ ｐ－ｎ ｊｕｎｃｔｉｏｎ ｂｙ Ｍｇ－ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ｔｏ ｎ－－ＧａＮ ｅｐｉｔａｘｉａｌ ｌａｙｅｒｓ ｇｒｏｗｎ ｏｎ ａ ｈｉｇｈ－ｑｕａｌｉｔｙ ｆｒｅｅ－ｓｔａｎｄｉｎｇ ＧａＮ ｓｕｂｓｔｒａｔｅ，" Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ Ｓｅｃｔｉｏｎ Ｂ： Ｂｅａｍ Ｉｎｔｅｒａｃｔｉｏｎｓ ｗｉｔｈ Ｍａｔｅｒｉａｌｓ ａｎｄ Ａｔｏｍｓ， １５ Ｄｅｃｅｍｂｅｒ ２０１５， Ｖｏｌｕｍｅ ３６５， Ｐａｒｔ Ａ， Ｐａｇｅｓ １６８－１７０．
窒化物半導体装置では、イオン注入により形成されたＰ型領域の結晶欠陥密度を低減することが好ましい。
本発明の第１の態様においては、エピタキシャル層と、エピタキシャル層上において、深さ方向に１００ｎｍ以上連続して設けられ、１×１０１７ｃｍ－３以上であるＰ型のドーピング濃度を有するイオン注入層とを備え、イオン注入層は、エピタキシャル層とイオン注入層との界面から上面側に１００ｎｍ以内の範囲に結晶欠陥が１×１０１６ｃｍ－３以下である領域を有する窒化物半導体装置を提供する。
イオン注入層は、１×１０１８ｃｍ－３以上であるＰ型のドーピング濃度を有してよい。
イオン注入層は、エピタキシャル層とイオン注入層との界面から上面側に１００ｎｍ以内の範囲に結晶欠陥が１×１０１５ｃｍ－３以下である領域を有してよい。
イオン注入層は、深さ方向にＰ型のドーパントのドーピング濃度が均一な領域を有してよい。
エピタキシャル層がＮ型を有してよい。窒化物半導体装置は、エピタキシャル層をＮ型領域とし、イオン注入層をＰ型領域とするＰＮ接合を備えてよい。
ＰＮ接合の耐圧が６００Ｖ以上であってよい。
窒化物半導体装置は、イオン注入層をダイオードのＰ型領域とするＰＮダイオードであってよい。
窒化物半導体装置は、イオン注入層をＰ型のウェル領域とする縦型ＧａＮＭＯＳＦＥＴであってよい。
窒化物半導体装置は、イオン注入層を周辺耐圧構造のＰ型領域とした縦型ＧａＮパワーデバイスであってよい。
本発明の第２の態様においては、エピタキシャル層を形成する段階と、エピタキシャル層上において、深さ方向に１００ｎｍ以上連続して設けられ、１×１０１７ｃｍ－３以上のドーピング濃度を有するＰ型のイオン注入層を形成する段階と、を備え、イオン注入層は、エピタキシャル層とイオン注入層との界面から上面側に１００ｎｍ以内の範囲に結晶欠陥が１×１０１６ｃｍ－３以下である領域を有する窒化物半導体装置の製造方法を提供する。
イオン注入層を形成する段階は、Ｖ族元素をイオン注入する段階を含んでよい。
イオン注入層を形成する段階は、Ｐ型ドーパントを多段でイオン注入する段階と、
Ｖ族元素を多段でイオン注入する段階とを含んでよい。
イオン注入層を形成する段階は、Ｍｇ、Ｃａ、ＺｎおよびＢｅの少なくとも１つをイオン注入する段階を含んでよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る窒化物半導体装置１００の構成の一例を示す。 実施例１に係る窒化物半導体装置１００の製造方法の一例を示す。 比較例に係る窒化物半導体装置５００のＰＮ接合リークの一例を示す。 図１に係る窒化物半導体装置１００のＰＮ接合リークの一例を示す。 実施例に係る窒化物半導体装置１００のＨＡＡＤＦ像の一例を示す。 実施例に係る窒化物半導体装置１００のＡＢＦ像の一例を示す。 比較例に係るイオン注入層５３０の結晶欠陥密度を示す断面ＴＥＭ画像の一例である。 イオン注入層３０の結晶欠陥密度を示す断面ＴＥＭ画像の一例である。 イオン注入層３０におけるＭｇのＳＩＭＳ分析結果を示す。 実施例２に係る窒化物半導体装置１００の構成の一例を示す。 実施例３に係る窒化物半導体装置１００の構成の一例を示す。 実施例３に係る窒化物半導体装置１００の他の例である。 実施例４に係る窒化物半導体装置１００の構成の一例を示す。 実施例４に係る窒化物半導体装置１００の他の例である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
図１は、実施例１に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、縦型のＰＮダイオード構造を有する。窒化物半導体装置１００は、基板１０と、エピタキシャル層２０と、イオン注入層３０と、絶縁層４０と、下面側電極５０と、上面側電極５２とを備える。
基板１０は、Ｎ＋型の自立型のＧａＮ基板である。基板１０は、ＨＶＰＥ等の気相成長法や、液相成長法等の任意の方法を用いて用意されてよい。基板１０は、エピタキシャル成長されたＧａＮ層を切り出したものであってもよい。
エピタキシャル層２０は、基板１０上にエピタキシャル成長されることにより設けられる。例えば、エピタキシャル層２０は、ＧａＮ等の基板１０上にエピタキシャル成長可能な材料である。エピタキシャル層２０は、Ｎ型であっても、Ｉ型であってもよい。Ｉ型とは、ドーパントが注入されていない真正半導体を指す。本例のエピタキシャル層２０は、Ｎ型である。例えば、エピタキシャル層２０のドーピング濃度は、１．５×１０１６ｃｍ－３である。エピタキシャル層２０の厚みは、特に限定されないが、一例として１０μｍである。
イオン注入層３０は、エピタキシャル層２０上に設けられる。イオン注入層３０は、エピタキシャル層２０にドーパントをイオン注入することにより設けられる。本例のイオン注入層３０の導電型は、Ｐ型である。例えば、Ｐ型ドーパントは、Ｍｇ、Ｃａ、ＺｎおよびＢｅの少なくとも１つである。本例のエピタキシャル層２０およびイオン注入層３０は、エピタキシャル層２０をＮ型領域とし、イオン注入層３０をＰ型領域とするＰＮ接合となる。
本例のイオン注入層３０は、エピタキシャル層２０において、選択的に設けられる。選択的に設けられるとは、エピタキシャル層２０の上面の全面に設けられず、上面の一部に設けられることを指す。例えば、Ｐ型ドーパントは、予め定められたパターンのマスクを用いて、エピタキシャル層２０上にイオン注入される。
イオン注入層３０は、深さ方向に１００ｎｍ以上連続して設けられる。即ち、イオン注入層３０の厚みが１００ｎｍ以上となる。一方、イオン注入層３０の横方向の大きさは、イオン注入層３０が選択的に設けられるのであれば、特に限定されない。横方向とは、基板１０の主平面と平行な方向を指す。イオン注入層３０を選択的に設けることにより、パターンに制限されることなく、窒化物半導体装置１００のＰ型領域に適用できる。
本例のイオン注入層３０は、Ｐ型ドーパントおよびＶ族元素の両方をドーパントとしてイオン注入し、アニールすることにより設けられる。例えば、Ｖ族元素は、窒素、リンおよびヒ素の少なくとも１つである。本例のイオン注入層３０の結晶欠陥密度は、Ｐ型ドーパントに加えて、Ｖ族元素のドーパントをイオン注入することにより低減される。また、イオン注入層３０のＰ型特性が向上する。
イオン注入層３０におけるＰ型ドーパントのドーピング濃度は、１×１０１９ｃｍ－３以下であってよい。イオン注入層３０におけるＰ型ドーパントのドーピング濃度は、１×１０１６ｃｍ－３以上であってよく、１×１０１７ｃｍ－３以上であってよく、１×１０１８ｃｍ－３以上であってよい。
イオン注入層３０におけるＶ族元素のドーピング濃度は、イオン注入層３０におけるＰ型ドーパントのドーピング濃度と同じであってよい。また、イオン注入層３０におけるＶ族元素のドーピング濃度は、イオン注入層３０におけるＰ型ドーパントのドーピング濃度よりも大きくてよい。例えば、イオン注入層３０におけるＶ族元素のドーピング濃度は、イオン注入層３０におけるＰ型ドーパントのドーピング濃度の１．１倍であってよく、１．５倍であってよく、２倍であってよく、３倍であってよい。イオン注入層３０におけるＶ族元素のドーピング濃度を適切に設定することにより、イオン注入層３０の結晶欠陥密度を低減しつつ、Ｐ型特性を向上させることができる。なお、Ｖ族元素のドーピング濃度が小さすぎると、Ｖ族元素をイオン注入する効果が得られない場合があり、Ｖ族元素のドーピング濃度が大きすぎると電気的特性が悪化する場合がある。
イオン注入層３０の結晶欠陥密度は、１×１０１６ｃｍ－３以下であってよく、１×１０１５ｃｍ－３以下であってよい。イオン注入層３０の結晶欠陥密度を低減することにより、ＰＮ接合のリーク電流が低減され、ＰＮ接合耐圧が向上する。窒化物半導体装置１００のＰＮ接合の耐圧は、６００Ｖ以上であってよく、８００Ｖ以上であってよく、１０００Ｖ以上であってよい。
このように、イオン注入層３０の結晶欠陥が少ない領域は、エピタキシャル層２０とイオン注入層３０との界面近傍にも設けられる。例えば、界面近傍とは、エピタキシャル層２０とイオン注入層３０との界面から上面側に５０ｎｍ以内の範囲であってよく、１００ｎｍ以内の範囲であってよく、１５０ｎｍ以内の範囲であってよく、２００ｎｍの範囲であってよい。また、結晶欠陥が少ない領域とは、結晶欠陥が１×１０１６ｃｍ－３以下である領域であってよく、１×１０１５ｃｍ－３以下である領域であってよい。
絶縁層４０は、エピタキシャル層２０の上面に設けられる。絶縁層４０は、エピタキシャル層２０の上方に設けられた上面側電極５２とエピタキシャル層２０との電気的な短絡を防止する。絶縁層４０は、イオン注入層３０の上方に開口を有する。例えば、絶縁層４０は、ＳｉＯ２膜等の酸化膜である。
上面側電極５２は、エピタキシャル層２０の上方に設けられる。上面側電極５２は、絶縁層４０の上面に設けられる。上面側電極５２は、絶縁層４０の開口を通じて、イオン注入層３０の上面と接続されている。上面側電極５２は、イオン注入層３０と電気的に接続されてよい。例えば、上面側電極５２は、Ｎｉ／Ａｕ電極である。本例の上面側電極５２は、ＰＮダイオードのアノード電極として機能する。
下面側電極５０は、基板１０の下面に設けられる。本例の下面側電極５０は、基板１０の下面の全面に設けられる。例えば、下面側電極５０は、Ｔｉ／Ａｌ電極である。本例の下面側電極５０は、ＰＮダイオードのカソード電極として機能する。
本例の窒化物半導体装置１００は、Ｐ型のイオン注入層３０を選択的に形成することができる。これにより、イオン注入層３０は、ＭＯＳＦＥＴなどのデバイス活性領域や、耐圧維持のための周辺領域を形成するために用いることができる。一方、このようなＰ型選択領域をエピ成長で形成することは難しい。本例では、優れた特性のＰＮ接合をイオン注入で選択的に形成することができる。
また、窒化物半導体装置１００は、Ｖ族元素をイオン注入することにより、イオン注入層３０のホール伝導性を向上することができる。これにより、窒化物半導体装置１００のスイッチングデバイスとしての動的性能が向上する。
図２は、実施例１に係る窒化物半導体装置１００の製造方法の一例を示す。本例では、窒化物半導体装置１００の製造方法の一例を示しており、これに限定されない。
基板１０上にエピタキシャル層２０を形成する（Ｓ１００）。本例のエピタキシャル層２０は、ＭＯＣＶＤ法等の任意の方法を用いて基板１０上にエピタキシャル成長される。本例のエピタキシャル層２０は、膜厚１０μｍ、ドーピング濃度１．５×１０１６ｃｍ－３のＮ型のＧａＮ層である。但し、エピタキシャル層２０の膜厚やドーピング濃度は本例に限られない。
エピタキシャル層２０上には、マスク１１０が形成される（Ｓ１０２）。マスク１１０は、エピタキシャル層２０へのイオン注入を制限する。マスク１１０は、イオン注入層３０を形成する領域に対応したパターンを有する。マスク１１０を用いることにより、イオン注入層３０を形成する領域にＰ型ドーパントを選択的に注入する（Ｓ１０４）。Ｐ型ドーパントをイオン注入する段階は、多段でイオン注入する段階を含んでよい。多段でイオン注入することにより、深さごとにイオン注入層３０のドーピング濃度を調整しやすくなる。本明細書において、多段とは、加速電圧等の注入条件を変えてドーパントをイオン注入することを指す。
多段でイオン注入する場合、Ｐ型ドーパントをイオン注入するための加速電圧をそれぞれ変更してもよい。イオン注入の加速電圧を大きくすることにより、Ｐ型ドーパントを深く注入することができる。また、ドーズ量は、イオン注入層３０のドーピング濃度が深さ方向に均一となるように設定されてよい。例えば、Ｍｇを５段でイオン注入する場合、加速電圧およびドーズ量を（２４０ｋｅＶ、２．６０×１０１３ｃｍ－２）、（１２０ｋｅＶ、７．５０×１０１２ｃｍ－２）、（６０ｋｅＶ、４．００×１０１２ｃｍ－２）、（２５ｋｅＶ、１．６０×１０１２ｃｍ－２）、（１０ｋｅＶ、４．５０×１０１３ｃｍ－２）とする。
マスク１１０を用いて、イオン注入層３０を形成する領域にＶ族元素をドーパントとしてイオン注入する（Ｓ１０６）。例えば、Ｖ族元素は、窒素、リンおよびヒ素の少なくとも１つである。Ｖ族元素をイオン注入する段階は、多段でイオン注入する段階を含んでよい。Ｖ族元素を多段でイオン注入することにより、Ｐ型ドーパントのドーピング濃度のプロファイルに応じて、深さ方向のＶ族元素のドーピング濃度を調整することができる。Ｖ族元素のイオン注入の段数は、Ｐ型ドーパントのイオン注入の段数と同一であってもよいし、異なっていてもよい。
多段でイオン注入する場合、Ｖ族元素をイオン注入するための加速電圧をそれぞれ変更してもよい。イオン注入の加速電圧を大きくすることにより、Ｖ族元素を深く注入することができる。例えば、窒素を６段でイオン注入する場合、深い側から、（１８０ｋｅＶ、５．５０Ｅ×１０１３ｃｍ－２）、（１１０ｋｅＶ、２．１０×１０１３ｃｍ－２）、（７０ｋｅＶ、１．１０×１０１３ｃｍ－２）、（５０ｋｅＶ、９．００×１０１２ｃｍ－２）、（３０ｋｅＶ、７．００×１０１２ｃｍ－２）、（１５ｋｅＶ、４．００×１０１２ｃｍ－２）でイオン注入する。
窒素のドーピング濃度は、Ｍｇのドーピング濃度と同程度であることが好ましい。特に、エピタキシャル層２０とイオン注入層３０との界面の近傍においても窒素とＭｇのドーピング濃度が同程度であることが好ましい。なお、Ｐ型ドーパントをイオン注入する段階（Ｓ１０４）と、窒素をイオン注入する段階（Ｓ１０６）との順番は、入れ替えられてもよい。即ち、Ｖ族元素をイオン注入した後に、Ｐ型ドーパントをイオン注入してよい。
次に、マスク１１０を除去して、エピタキシャル層２０上に保護膜１２０を形成する。そして、窒化物半導体装置１００をアニールする（Ｓ１０８）。本例の保護膜１２０は、ＡｌＮ等の窒化膜である。窒化物半導体装置１００は、結晶欠陥が予め定められた密度以下に低減されるように高温で熱処理されることが好ましい。窒化物半導体装置１００のアニール温度を高温にすることにより、Ｐ型ドーパントをイオン注入することにより生じた結晶欠陥密度を低減しやすくなる。
一例において、窒化物半導体装置１００は、１３００℃で５分間加熱される。窒化物半導体装置１００のアニール温度は、１２００℃以上であってよく、１３００℃以上であってよく、１４００℃以上であってよく、１５００℃以上であってよい。窒化物半導体装置１００のアニールの温度、時間、圧力等は、窒化物半導体装置１００が有する保護膜等の材料等に応じて適宜変更されてよい。なお、窒化物半導体装置１００は、高圧の窒素雰囲気でアニールすることにより、窒素の離脱を抑制しやすくなる。
そして、保護膜１２０を除去する。保護膜１２０を除去した面において、絶縁層４０と、下面側電極５０と、上面側電極５２とを形成する（Ｓ１１０）。
例えば、絶縁層４０は、膜厚４００ｎｍのシリコン酸化膜（ＳｉＯ２）である。上面側電極５２は、ＮｉとＡｕの積層膜であってよく、それぞれの膜厚は、５０ｎｍと１５０ｎｍであってよい。絶縁層４０および上面側電極５２は、パターニングされている。下面側電極５０は、ＴｉとＡｌの積層膜であってよく、それぞれの膜厚は、２０ｎｍと２００ｎｍであってよい。下面側電極５０は、基板１０の下面側の全面に設けられてよい。
本例のイオン注入層３０は、多段のイオン注入により形成される。これにより、イオン注入層３０の深さ方向のドーピング濃度を調整しやすくなり、深さ方向に均一なドーピング濃度を設けることができる。よって、Ｐ型ドーパントおよびＶ族元素の両方のドーピング濃度が深さ方向に均一に設定される。これにより、イオン注入層３０において、均一なＰ型特性と結晶欠陥密度が得られる。本例のイオン注入層３０では、エピタキシャル層２０との接合境界付近においても、優れたＰ型特性を実現しつつ、結晶欠陥密度を低減することができる。
なお、Ｖ族元素をイオン注入する領域は、Ｐ型ドーパントをイオン注入する領域と同一であってもよく、異なっていてもよい。同一の領域にＶ族元素およびＰ型ドーパントをイオン注入することにより、Ｐ型ドーパントのイオン注入により生じた結晶欠陥密度を低減しやすくなる。但し、Ｖ族元素がＰ型ドーパントの近傍に注入されていれば、必ずしも同一の領域にイオン注入される場合に限られるものではない。
図３は、比較例に係る窒化物半導体装置５００のＰＮ接合リークの一例を示す。縦軸はリーク電流Ｉ［Ａ／ｃｍ２］を示し、横軸は電圧Ｖｒ［Ｖ］を示す。電圧Ｖｒは、窒化物半導体装置５００のＰＮ接合に与えられた逆電圧を示す。
窒化物半導体装置５００は、イオン注入により形成されたＰ型領域をＰＮ接合としている。但し、当該Ｐ型領域は、Ｐ型ドーパントがイオン注入されているが、Ｖ族元素がイオン注入されていない。ここで、イオン注入によりＰ型領域を形成する場合、窒素原子が格子間に弾き飛ばされる場合がある。この場合、イオン注入した領域には、結晶欠陥が生じる。結晶欠陥が生じると、ＰＮ接合のリーク電流が増大し、耐圧が低下する原因となる。
本例の窒化物半導体装置５００は、Ｖ族元素をイオン注入していないので、Ｐ型領域の結晶欠陥密度を十分に低減することができない。そのため窒化物半導体装置５００では、ＰＮ接合においてリーク電流を低減することが困難であり、耐圧の低下を抑制することができない。本例の窒化物半導体装置５００は、５００Ｖ以下の電圧Ｖｒでリーク電流が増大している。即ち、窒化物半導体装置５００の耐圧は、５００Ｖ以下である。
図４は、図１に係る窒化物半導体装置１００のＰＮ接合リークの一例を示す。縦軸はリーク電流Ｉ［Ａ／ｃｍ２］を示し、横軸は電圧Ｖｒ［Ｖ］を示す。本例の窒化物半導体装置１００は、１０００Ｖ以上の耐圧を有する。電圧Ｖｒは、窒化物半導体装置１００のＰＮ接合に与えられた逆電圧を示す。
窒化物半導体装置１００は、Ｐ型ドーパントに加えてＶ族元素をイオン注入し、アニールすることにより、Ｐ型ドーパントのイオン注入により生じた結晶欠陥を消滅させる。これにより、イオン注入層３０をＰ型領域としたＰＮ接合の耐圧を向上させることができる。
本例の窒化物半導体装置１００は、イオン注入により形成されたイオン注入層３０をＰ型領域に用いた場合であっても、ＰＮ接合の耐圧を向上することができる。また、イオン注入によりＰ型領域を形成する場合、Ｐ型領域のパターンを自由に選択できる。そのため、イオン注入層３０は、Ｐ型領域に耐圧が要求される場合や、所定のパターンで形成される必要がある場合にも用いることができる。よって、本例の窒化物半導体装置１００は、ダイオード、ＭＯＳＦＥＴ、周辺耐圧構造等の様々な構造に適用することができる。
なお、イオン注入ではなく、エピタキシャル成長時にＰ型ドーパントを注入することにより、結晶欠陥密度を低減し、耐圧を向上させることも考えられる。しかしながら、エピタキシャル成長によりＰ型領域を形成する方法では、Ｐ型領域を選択的に形成することが困難である。そのため、エピタキシャル成長により形成されたＰ型領域は、ダイオード、ＭＯＳＦＥＴ、周辺耐圧構造等の様々な構造に適用することが困難である。
図５Ａは、実施例に係る窒化物半導体装置１００のＨＡＡＤＦ像の一例を示す。同図は、イオン注入層３０において、観察される結晶欠陥の観察例を示す。ＨＡＡＤＦ（Ｈｉｇｈ－ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）像は、電子線を試料に走査させながら照射し、試料を透過した電子のうち、高角で散乱した電子を環状検出器で検出したものである。
図５Ｂは、実施例に係る窒化物半導体装置１００のＡＢＦ像の一例を示す。環状明視野（ＡＢＦ：Ａｎｎｕｌａｒ Ｂｒｉｇｈｔ－Ｆｉｅｌｄ）像は、電子線を試料に走査させながら照射し、試料を透過した電子のうち、低角で散乱した電子を環状検出器で検出したものである。
図５Ａおよび図５Ｂは、イオン注入層３０の断面ＳＴＥＭ像を示す。観察条件は、加速電圧６０ｋＶ、観察倍率２０Ｍ倍であり、観察方向が <１１－２０>である。窒化物半導体装置１００の結晶欠陥とは、基板１０から表面に向けて貫通した結晶欠陥である貫通転位ではなく、イオン注入層３０において局所的に結晶の並びのずれが発生した箇所を指す。本例では、目立った結晶欠陥のない良好なＧａＮ結晶画像が観察されている。
図６は、比較例に係るイオン注入層５３０の結晶欠陥密度を示す断面ＴＥＭ画像の一例である。本例では、エピタキシャル層５２０上に設けられたイオン注入層５３０の表面付近の断面ＴＥＭ像を示す。一例において、ＴＥＭ画像の観察条件は、加速電圧２００ｋＶ、観察倍率５万倍、観察方向が ＜１１－２０＞である。領域Ａ～領域Ｃは、窒化物半導体装置５００の断面における２００ｎｍ角の領域をそれぞれ示している。領域Ａ～領域Ｃは、同一の深さに設けられた異なる領域である。
イオン注入層５３０では、Ｍｇのみがイオン注入されており、窒素がイオン注入されていない。そのため、アニールによりイオン注入層５３０の結晶欠陥密度が十分に低減されない。イオン注入層５３０上には、Ｎｉ層５４と、Ａｕ層５６とが積層されている。ＰｔＰｄ層５８はＴＥＭ観察用に導電性を確保するために設けられた層である。
領域Ａは、２００ｎｍ角の領域に結晶欠陥が１８個存在する。領域Ｂは、２００ｎｍ角の領域に結晶欠陥が１５個存在する。領域Ｃは、２００ｎｍ角の領域に結晶欠陥が１６個存在する。このように、本例では、２００ｎｍ角の領域に結晶欠陥が１５個～２０個程度存在している。この場合、窒化物半導体装置５００は、１×１０１６ｃｍ－３よりも大きな結晶欠陥密度を有する。
図７は、イオン注入層３０の結晶欠陥密度を示す断面ＴＥＭ画像の一例である。本例では、イオン注入層３０の表面付近の断面ＴＥＭ像を示す。一例において、ＴＥＭ画像の観察条件は、加速電圧２００ｋＶ、観察倍率５万倍、観察方向が ＜１１－２０＞である。領域Ｄ～領域Ｆは、窒化物半導体装置５００の断面における２００ｎｍ角の領域をそれぞれ示している。領域Ｄ～領域Ｆは、同一の深さに設けられた異なる領域である。
イオン注入層３０上には、Ｎｉ層５４と、Ａｕ層５６とが積層されている。ＰｔＰｄ層５８はＴＥＭ観察用に導電性を確保するために設けられた層である。
領域Ｄは、２００ｎｍ角の領域に結晶欠陥が４個存在する。領域Ｅは、２００ｎｍ角の領域に結晶欠陥が７個存在する。領域Ｆは、２００ｎｍ角の領域に結晶欠陥が６個存在する。このように、本例では、２００ｎｍ角の領域に結晶欠陥が４個～７個程度存在している。この場合、窒化物半導体装置１００は、１×１０１６ｃｍ－３以下の結晶欠陥密度を有する。
図８は、イオン注入層３０におけるＭｇのＳＩＭＳ分析結果を示す。二次イオン質量分析法（ＳＩＭＳ ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）は、スパッタリングに伴い生じた二次イオンを検出することで、試料中に存在する元素とその濃度を分析する手法である。本例では、ＳＩＭＳにより、イオン注入層３０の表面におけるＭｇのドーピング濃度を検出する。
本例のイオン注入層３０は、Ｍｇをドーパントとした多段のイオン注入により形成される。そのため、イオン注入層３０は、ドーピング濃度が深さ方向に均一な領域を有する。本明細書において、ドーピング濃度が深さ方向に均一な領域とは、深さ方向に１００ｎｍ離れた２つの位置で、ドーピング濃度の差が１０倍以内である場合を指す。このように、ドーピング濃度が深さ方向に均一な領域を設けることにより、Ｐ型特性に優れ、結晶欠陥の少ないイオン注入層３０を提供することができる。
一方、単発のイオン注入によりイオン注入層が形成される場合、ドーピング濃度を深さ方向に均一とすることが困難である。例えば、Ｐ型ドーパントを単発でイオン注入する場合、Ｐ型ドーパントのドーピング濃度のピークが一箇所に生じるので、Ｐ型ドーパントを均一にイオン注入することができない。同様に、Ｖ族元素を単発でイオン注入する場合、Ｖ族元素のドーピング濃度のピークが一箇所に生じるので、Ｖ族元素を均一にイオン注入することができない。そのため、ＰＮ接合界面において、Ｐ型特性を向上し、結晶欠陥密度を低減することが困難である。特に、Ｐ型ドーパントのピーク位置をＰＮ接合界面とすることは単発のイオン注入では難しい。
図９は、実施例２に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、縦型ＧａＮＭＯＳＦＥＴである。特に、本例の窒化物半導体装置１００は、二重拡散ＭＯＳＦＥＴ（ＶＤＭＯＳＦＥＴ）の一例である。
上面側電極５２は、ソース電極Ｓおよびゲート電極Ｇを含む。ゲート絶縁膜４２は、エピタキシャル層２０の上方のチャネル領域と、ゲート電極Ｇとの間に設けられる。下面側電極５０は、ドレイン電極Ｄである。
イオン注入層３０は、Ｐ型のウェル領域である。即ち、本例の窒化物半導体装置１００は、Ｐ型のウェル領域を図１のイオン注入層３０と同様の方法で形成する。即ち、イオン注入層３０は、Ｐ型ドーパントおよびＶ族元素をイオン注入し、アニールすることにより設けられてよい。これにより、Ｐ型のウェル領域の結晶欠陥密度が低減される。また、Ｐ型ドーパントおよびＶ族元素は、多段でイオン注入されてよい。このように、縦型ＧａＮＭＯＳＦＥＴのＰ型ウェル領域をイオン注入層３０とすることにより、高耐圧のデバイスが得られる。
イオン注入層３２は、ソース電極Ｓの下方に設けられたＰ＋ウェル領域である。イオン注入層３２は、イオン注入層３０と同様のプロセスにより設けられてよい。即ち、イオン注入層３２は、Ｐ型ドーパントおよびＶ族元素をイオン注入し、アニールすることにより設けられてよい。これにより、イオン注入層３２を高ドーピング濃度として、ソース電極Ｓとのコンタクトを改善することができる。また、イオン注入層３２の結晶欠陥密度が低減されるので、信頼性が向上する。
ソース領域６０は、Ｎ＋ソース領域である。ソース領域６０は、エピタキシャル層２０の上面において、ゲート電極ＧとソースＳとの間に設けられる。ソース領域６０は、Ｎ型ドーパントのイオン注入により設けられてよい。例えば、Ｎ型ドーパントは、シリコンおよびゲルマニウムの少なくとも１つである。
このように、窒化物半導体装置１００が縦型ＧａＮＭＯＳＦＥＴである場合、Ｐ型ウェル領域をイオン注入層３０およびイオン注入層３２とすることにより、高耐圧のデバイスを提供することができる。また、窒化物半導体装置１００の電気的特性が向上する。
図１０Ａは、実施例３に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、縦型ＧａＮＭＯＳＦＥＴである。本例の窒化物半導体装置１００は、ゲートトレンチ８０を有する。
ゲートトレンチ８０は、エピタキシャル層２０の上面に設けられる。ゲートトレンチ８０の内壁には、ゲート絶縁膜４２が設けられる。また、ゲート絶縁膜４２上には、上面側電極５２のゲート電極Ｇが設けられる。エピタキシャル層２０の上面には、イオン注入層３０とソース領域６０が設けられている。
イオン注入層３０は、均一な深さを有する。本例のイオン注入層３０は、ゲートトレンチ８０よりも浅い位置に設けられている。イオン注入層３０がゲートトレンチ８０よりも浅い位置に設けられるとは、ゲートトレンチ８０の下端よりも上方に、イオン注入層３０の下端が設けられる場合である。なお、本例の窒化物半導体装置１００は、イオン注入層３０の縦型ＧａＮＭＯＳＦＥＴへの適用例を示しており、イオン注入層３０の配置は本例に限定されない。
図１０Ｂは、実施例３に係る窒化物半導体装置１００の他の例である。本例の窒化物半導体装置１００は、縦型ＧａＮＭＯＳＦＥＴである。本例では、図１０Ａの窒化物半導体装置１００と相違する点について、特に説明する。
イオン注入層３０は、図１０Ａのイオン注入層３０とイオン注入する領域が異なる。本例のイオン注入層３０は、選択的にイオン注入されるので、領域ごとに深さを変更できる。例えば、イオン注入層３０は、ゲートトレンチ８０よりも浅い領域と、ゲートトレンチ８０よりも深い領域を有する。このように、イオン注入層３０は、領域ごとに深さの異なる領域を設けることにより、窒化物半導体装置１００の特性を最適化できる。本例のイオン注入層３０は、ゲート絶縁膜４２を効果的に保護して、耐圧を向上させることができる。
なお、本例の窒化物半導体装置１００に設けるＰ型領域は、イオン注入層３０の適用の一例であり、適用される窒化物半導体装置１００の構造や特性に応じて、適宜変更されてよい。Ｐ型ドーパントおよびＶ族元素のイオン注入を組み合わせて、イオン注入層３０を形成することにより、幅広い構造の窒化物半導体装置１００に適用できる。特に、Ｐ型ドーパントとＶ族元素を多段で注入することにより、ＰＮ接合境界付近においても、優れたＰ型特性を実現しつつ、結晶欠陥密度を低減することができる。
図１１Ａは、実施例４に係る窒化物半導体装置１００の構成の一例を示す。実施例４に係る窒化物半導体装置１００は、イオン注入層３０の耐圧構造を有する。本例の窒化物半導体装置１００は、イオン注入層３０を周辺耐圧構造のＰ型領域とした縦型ＧａＮパワーデバイスの一例である。周辺耐圧構造のＰ型領域とは、エピタキシャル層２０の上面に設けられた活性部ＡＲやガードリングＧＲを指す。
イオン注入層３０は、エピタキシャル層２０の上面に形成される。イオン注入層３０は、エピタキシャル層２０の上面において、活性部ＡＲおよび複数のガードリングＧＲを有する。活性部ＡＲの端部は、活性部ＡＲの中でも大きな電界が生じる。また、ガードリングＧＲは、活性部ＡＲの端部に生じる電界を緩和する。そのため、活性部ＡＲの端部やガードリングＧＲは、エピタキシャル層２０の上面において、耐圧が要求される領域である。本例の窒化物半導体装置１００は、イオン注入層３０を活性部ＡＲおよび複数のガードリングＧＲに適用することにより、周辺耐圧構造の耐圧を向上することができる。
図１１Ｂは、実施例４に係る窒化物半導体装置１００の他の例である。本例のイオン注入層３０は、接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ ）構造を有する。
イオン注入層３０は、エピタキシャル層２０の上面に形成される。イオン注入層３０は、エピタキシャル層２０の上面において、活性部ＡＲを構成する。本例の窒化物半導体装置１００は、イオン注入層３０を活性部ＡＲに適用することにより、耐圧を向上することができる。
イオン注入層７０は、エピタキシャル層２０の上面に設けられたＰ型ウェル領域の一例である。イオン注入層７０は、図１のイオン注入層３０と同様の方法で形成する。即ち、イオン注入層３０は、Ｐ型ドーパントおよびＶ族元素をイオン注入し、アニールすることにより設けられてよい。これにより、Ｐ型のウェル領域の結晶欠陥密度が低減される。また、Ｐ型ドーパントおよびＶ族元素は、多段でイオン注入されてよい。本例では、イオン注入層７０の耐圧が向上し、接合終端拡張構造の耐圧を向上させることができる。
このように、窒化物半導体装置１００は、イオン注入層３０をダイオード、ＭＯＳＦＥＴ、周辺耐圧構造等の様々な構造のＰ型領域に適用することができる。これにより、窒化物半導体装置１００が有するＰＮ接合の耐圧が向上する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・基板、２０・・・エピタキシャル層、３０・・・イオン注入層、３２・・・イオン注入層、４０・・・絶縁層、４２・・・ゲート絶縁膜、５０・・・下面側電極、５２・・・上面側電極、５４・・・Ｎｉ層、５６・・・Ａｕ層、５８・・・ＰｔＰｄ層、６０・・・ソース領域、７０・・・イオン注入層、８０・・・ゲートトレンチ、１００・・・窒化物半導体装置、１１０・・・マスク、１２０・・・保護膜、５００・・・窒化物半導体装置、５３０・・・イオン注入層

Claims (10)

  1. エピタキシャル層と、
    前記エピタキシャル層上にＰ型のドーパントおよびＶ族元素をイオン注入することで形成され、深さ方向に２００ｎｍ以上連続して設けられ、１×１０１７ｃｍ－３以上であるＰ型のドーピング濃度を有するイオン注入層と
    を備え、
    前記イオン注入層は、前記エピタキシャル層と前記イオン注入層との界面から上面側に２００ｎｍ以内の範囲に結晶欠陥が１×１０１６ｃｍ－３以下である領域を有し、
    前記エピタキシャル層がＮ型を有し、
    前記エピタキシャル層をＮ型領域とし、前記イオン注入層をＰ型領域とするＰＮ接合を備え、
    前記ＰＮ接合の耐圧が６００Ｖ以上である
    窒化物半導体装置。
  2. 前記イオン注入層は、１×１０１８ｃｍ－３以上であるＰ型のドーピング濃度を有する
    請求項１に記載の窒化物半導体装置。
  3. 前記イオン注入層は、前記エピタキシャル層と前記イオン注入層との界面から上面側に１００ｎｍ以内の範囲に結晶欠陥が１×１０１５ｃｍ－３以下である領域を有する
    請求項１又は２に記載の窒化物半導体装置。
  4. 前記イオン注入層は、深さ方向にＰ型のドーパントのドーピング濃度が均一な領域を有する
    請求項１から３のいずれか一項に記載の窒化物半導体装置。
  5. 前記イオン注入層をダイオードのＰ型領域とするＰＮダイオードである
    請求項１から４のいずれか一項に記載の窒化物半導体装置。
  6. 前記イオン注入層をＰ型のウェル領域とする縦型ＧａＮＭＯＳＦＥＴである
    請求項１から４のいずれか一項に記載の窒化物半導体装置。
  7. 前記イオン注入層を周辺耐圧構造のＰ型領域とした縦型ＧａＮパワーデバイスである
    請求項１から４のいずれか一項に記載の窒化物半導体装置。
  8. エピタキシャル層を形成する段階と、
    前記エピタキシャル層上にＰ型のドーパントおよびＶ族元素をイオン注入して、前記エピタキシャル層上において、深さ方向に２００ｎｍ以上連続して設けられ、１×１０１７ｃｍ－３以上のドーピング濃度を有するＰ型のイオン注入層を形成する段階と、
    を備え、
    前記イオン注入層は、前記エピタキシャル層と前記イオン注入層との界面から上面側に２００ｎｍ以内の範囲に結晶欠陥が１×１０１６ｃｍ－３以下である領域を有し、
    前記エピタキシャル層がＮ型を有し、
    前記エピタキシャル層をＮ型領域とし、前記イオン注入層をＰ型領域とするＰＮ接合を備え、
    前記ＰＮ接合の耐圧が６００Ｖ以上である
    窒化物半導体装置の製造方法。
  9. 前記イオン注入層を形成する段階は、
    Ｐ型のドーパントを多段でイオン注入する段階と、
    Ｖ族元素を多段でイオン注入する段階と
    を含む
    請求項８に記載の窒化物半導体装置の製造方法。
  10. 前記イオン注入層を形成する段階は、Ｍｇ、Ｃａ、ＺｎおよびＢｅの少なくとも１つをイオン注入する段階を含む
    請求項８又は９に記載の窒化物半導体装置の製造方法。
JP2018070733A 2018-04-02 2018-04-02 窒化物半導体装置 Active JP7389543B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018070733A JP7389543B2 (ja) 2018-04-02 2018-04-02 窒化物半導体装置
US16/299,142 US11062907B2 (en) 2018-04-02 2019-03-12 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018070733A JP7389543B2 (ja) 2018-04-02 2018-04-02 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2019186242A JP2019186242A (ja) 2019-10-24
JP7389543B2 true JP7389543B2 (ja) 2023-11-30

Family

ID=68053843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018070733A Active JP7389543B2 (ja) 2018-04-02 2018-04-02 窒化物半導体装置

Country Status (2)

Country Link
US (1) US11062907B2 (ja)
JP (1) JP7389543B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7404703B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置
KR20210061198A (ko) 2019-11-19 2021-05-27 삼성전자주식회사 반도체 구조체, 이를 포함하는 트랜지스터 및 트랜지스터의 제조방법
WO2022224906A1 (ja) * 2021-04-22 2022-10-27 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
CN113299749B (zh) * 2021-06-23 2022-04-15 东南大学苏州研究院 垂直型氮化镓功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176004A (ja) 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2003124515A (ja) 2001-10-19 2003-04-25 Sumitomo Chem Co Ltd 窒化物系化合物半導体の製造方法及び半導体素子
JP2004356257A (ja) 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6668847B2 (ja) * 2016-03-15 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018006607A (ja) * 2016-07-04 2018-01-11 富士電機株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176004A (ja) 2000-12-08 2002-06-21 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
JP2003124515A (ja) 2001-10-19 2003-04-25 Sumitomo Chem Co Ltd 窒化物系化合物半導体の製造方法及び半導体素子
JP2004356257A (ja) 2003-05-28 2004-12-16 Toyota Central Res & Dev Lab Inc ｐ型ＩＩＩ族窒化物半導体の製造方法

Also Published As

Publication number Publication date
US20190304788A1 (en) 2019-10-03
JP2019186242A (ja) 2019-10-24
US11062907B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP7389543B2 (ja) 窒化物半導体装置
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
US9373686B2 (en) Semiconductor device and method for manufacturing same and semiconductor substrate
US10181514B2 (en) Vertical semiconductor device and manufacturing method thereof
US20190237558A1 (en) Sic semiconductor device having pn junction interface and method for manufacturing the sic semiconductor device
US20170140934A1 (en) Semiconductor device manufacturing method and semiconductor device
US9496348B2 (en) Method for doping a GaN-base semiconductor
WO2013096013A1 (en) Method of fabricating a gallium nitride p-i-n diode using implantation
WO2014087601A1 (ja) 半導体装置およびその製造方法
CN104380458A (zh) 利用电导调制在氮化镓材料中用于结终端的方法和系统
JP2011114252A (ja) 半導体装置
JP7119350B2 (ja) 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
KR102550521B1 (ko) 실리콘 카바이드 반도체 소자의 제조방법
JP6125568B2 (ja) 半導体用の最適化層
KR102404522B1 (ko) 반도체 소자 제조방법
US20150102361A1 (en) Semiconductor devices in sic using vias through n-type substrate for backside contact to p-type layer
JP7404703B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
JP7413701B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP7047578B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP5436046B2 (ja) 炭化珪素半導体装置の製造方法
CN113990918B (zh) 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法
JP2014187192A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220920

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231117

R150 Certificate of patent or registration of utility model

Ref document number: 7389543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150