CN104380458A - 利用电导调制在氮化镓材料中用于结终端的方法和系统 - Google Patents

利用电导调制在氮化镓材料中用于结终端的方法和系统 Download PDF

Info

Publication number
CN104380458A
CN104380458A CN201280069483.XA CN201280069483A CN104380458A CN 104380458 A CN104380458 A CN 104380458A CN 201280069483 A CN201280069483 A CN 201280069483A CN 104380458 A CN104380458 A CN 104380458A
Authority
CN
China
Prior art keywords
epitaxial layer
gan
gan epitaxial
knot
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280069483.XA
Other languages
English (en)
Inventor
聂辉
安德鲁·P·爱德华兹
唐纳德·R·迪斯尼
理查德·J·布朗
伊舍克·C·克孜勒亚尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Woji Co Ltd
Avogy Inc
Original Assignee
A Woji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Woji Co Ltd filed Critical A Woji Co Ltd
Publication of CN104380458A publication Critical patent/CN104380458A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

一种包括具有第一表面和与第一表面相反的第二表面的GaN衬底的半导体结构。该GaN衬底的特征在于第一导电类型和第一掺杂剂浓度。该半导体结构还包括：耦接到GaN衬底的第二表面的第一导电类型的第一GaN外延层；以及耦接到第一GaN外延层的第二导电类型的第二GaN外延层。该第二GaN外延层包括：有源器件区；特征在于具有第一注入分布的注入区的第一结终端区；以及特征在于具有第二注入分布的注入区的第二结终端区。

Description

利用电导调制在氮化镓材料中用于结终端的方法和系统
背景技术
功率电子器件被广泛用于各种应用。功率半导体器件一般在电路中使用以改变电能的形式，例如，从AC到DC，从一个电压电平到另一电压电平，或以某种其他的方式。这样的器件可以在宽范围的功率电平内操作，从移动器件中的几毫瓦到高压输电系统中的几百兆瓦。尽管在功率电子器件中取得了进展，但是在本领域中还存在对改进的电子系统和操作该改进的电子系统的方法的需求。通常在需要高电压和/或电流电平的应用中使用其中初级电流从顶表面垂直向下流过衬底的垂直功率器件。
发明内容
本发明一般性涉及电子器件。更具体地，本发明涉及在第III族氮化物半导体材料中利用注入工艺形成结终端结构。仅通过示例的方式，本发明已经应用于利用向氮化镓(GaN)基外延层中进行离子注入来提供半导体器件的结终端以调制外延层的电导率作为位置的函数的方法和系统。本发明的实施方案提供了可操作来电缓和(electrically relax)隅角电场(corner electrical field)的结终端结构。该方法和技术可以应用于各种功率半导体器件，例如肖特基二极管、PN二极管、垂直结型场效应晶体管(JFET)、晶闸管、双极晶体管和其他器件。
根据本发明的实施方案，提供了一种用于制造结终端结构的方法。该方法包括提供第一导电类型的衬底。该衬底具有第一表面和第二表面。该方法还包括：形成耦接到衬底的第一表面的第一导电类型的第一GaN外延层；以及形成与第一导电类型相反的第二导电类型的第二GaN外延层。第二GaN外延层耦接到第一GaN外延层。该方法还包括：向第二GaN外延层的第一区中注入离子以形成第一结终端元件，该第一结终端元件的特征在于小于第二GaN外延层的电导率的第一电导率；以及向第二GaN外延层的第二区中注入离子以形成第二结终端元件，该第二结终端元件的特征在于小于第一电导率的第二电导率。
根据本发明的另一实施方案，提供了一种制造垂直功率器件的方法。该方法包括通过以下步骤形成外延结构：提供特征在于第一掺杂剂浓度的第一导电类型的第III族氮化物衬底；形成耦接到第III族氮化物衬底的第一表面的第一导电类型的第一第III族氮化物外延层；以及形成耦接到第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层。第二第III族氮化物外延层具有与第一第III族氮化物外延层相反的表面。该方法还包括通过向第二外延层的表面注入离子来限定不同电导率的区域以形成外延结构的一组注入区；以及利用至少外延结构的器件区形成一个或更多个有源器件。
根据本发明的具体实施方案，提供了一种半导体结构。该半导体结构包括具有第一表面和与第一表面相反的第二表面的GaN衬底。GaN衬底的特征在于第一导电类型和第一掺杂剂浓度。该半导体结构还包括耦接到GaN衬底的第二表面的第一导电类型的第一GaN外延层以及耦接到第一GaN外延层的第二导电类型的第二GaN外延层。第二GaN外延层包括：有源器件区；特征在于具有第一注入分布的注入区的第一结终端区；以及特征在于具有第二注入分布的注入区的第二结终端区。
通过本发明实现了优于常规技术的各种益处。例如，本发明的实施方案提供了器件区与结终端区之间的高度的电导调制。与蚀刻结终端技术(例如，蚀刻穿过一个或更多个外延层的至少一部分)相反，本发明提供了不具有任何蚀刻侧壁(其可以是关断状态漏电流的源)并且制造成本较低的完全平坦的最终结构。结合下文和附图更详细地描述了本发明的这些实施方案和其他实施方案以及其大量优势和特征。
附图说明
图1A至图1B是示出了根据本发明的一个实施方案，结终端结构如何改进半导体器件的性能的半导体器件的一部分的简化截面图；
图2至图7A是根据本发明的一个实施方案示出在具有通过向外延层中进行离子注入而形成的结终端结构的氮化镓中制造肖特基二极管的简化截面图；
图7B是根据本发明的一个实施方案的在图7A中示出的具有可选的浮置场板的肖特基二极管的简化截面图；
图7C示出了在图7A中示出的肖特基二极管的替代方案；
图8A至图10A是根据本发明的另一实施方案示出在具有通过向外延层中进行离子注入而形成的结终端结构的GaN中制造PN二极管的简化截面图；
图10B是示出了根据本发明的一个实施方案的在图10A中示出的具有可选的浮置场板的PN二极管的简化截面图；
图10C示出了图10A中示出的PN二极管的替代方案；
图11是示出了根据本发明的另一实施方案的具有结终端结构的垂直JFET的简化截面图；
图12至图14是示出了根据本发明的实施方案的结终端结构的不同示例性实施方案的简化顶视图；
图15是示出了根据本发明的一个实施方案的制造具有通过向外延层中进行离子注入而形成的结终端结构的肖特基二极管的方法的简化流程图；
图16是示出了根据本发明的一个实施方案的制造具有通过向外延层中进行离子注入而形成的结终端结构的PN二极管的方法的简化流程图；
图17是示出了根据本发明的一个实施方案的与制造不同电导率区域相关联的掩模结构的简化示意图；以及
图18是示出了根据本发明的一个实施方案的蚀刻结终端结构的简化示意图。
在附图中，相似的部件和/或特征可以具有相同的附图标记。此外，同一类型的各个部件可以通过附图标记后面跟有划线和区分相似部件的第二标记来区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的相似部件中的任意一个部件，而不考虑第二附图标记。
具体实施方式
本发明的实施方案涉及一种电子器件。更具体地，本发明涉及形成结终端结构以提供用于半导体器件的结终端。仅通过示例的方式，本发明已经应用于利用向氮化镓(GaN)基外延层中进行离子注入来制造结终端结构的方法和系统。该方法和技术可以应用于形成各种类型的结终端结构，所述结终端结构可以向多种类型的半导体器件提供边缘终端的，该半导体器件包括但不限于：结型场效应晶体管(JFET)、二极管、晶闸管、垂直场效应晶体管、晶闸管和其他器件，其包括例如在2011年10月11日提交的美国专利申请第13/270606号、在2011年11月18日提交的美国专利申请第13/300028号、在2011年12月22日提交的美国专利申请第13/335329号、在2011年11月17日提交的美国专利申请第13/299254号和在2011年12月22日提交的美国专利申请第13/335355号中讨论的合并式PN肖特基二极管，其全部公开内容通过引用合并到本文中。
GaN基电子器件和光电子器件正经历迅速发展，并且通常有望超越竞争对手硅(Si)和碳化硅(SiC)。与GaN及相关合金和异质结构相关联的期望性能包括：用于可见光和紫外光发射的高带隙能量、有利的传输特性(如高电子迁移率和高饱和速度)、高击穿电场以及高热导率。具体地，对于给定背景掺杂水平N，电子迁移率μ高于竞争材料。这提供了低电阻率ρ，原因是电阻率与电子迁移率成反比，如公式(1)所示：
ρ = 1 qμN - - - ( 1 )
其中q为元电荷。
由包括在块体GaN衬底上的同质外延GaN层的GaN材料提供的另一优越性能为对于雪崩击穿的高临界电场。高临界电场使得与具有较低临界电场的材料相比能够在更小的长度L上支持更大的电压。电流流经更小的长度和低电阻率导致比其他材料更低的电阻R，原因是电阻可以通过公式(2)来确定：
R = ρL A - - - ( 2 )
其中A为沟道或电流路径的横截面面积。
如在本文中所描述的，利用结终端结构的半导体器件能够利用通过GaN及相关合金和异质结构提供的高临界电场。另外，结终端技术例如场板和保护环通过在半导体器件的边缘处减轻高电场来提供合适的结终端。结终端当被适当采用时使得半导体器件能够在其主结处均匀地击穿而非在其边缘处不可控地击穿。根据本发明的一些实施方案，半导体器件的用于在导通状态下传导电流的部分称为有源器件、有源区或有源器件区以使该器件的这样的区或部分区别于通常无助于正向导通的结终端区。在本文中描述的有源器件的实例包括肖特基二极管、PN二极管、PIN二极管、JFET等。在本发明的范围内，在此描述的结终端结构和方法可以与在GaN衬底中制造的许多其他类型的有源器件结合，包括但不限于MOSFET、MESFET、PN二极管等。此外，通过注入的电导调制可以应用于制造在GaN基集成器件和电路中的各种电路元件，例如，放大器、集成的FET以及二极管。
根据本发明的实施方案，使用在拟块体GaN衬底上的氮化镓(GaN)外延来制造不能利用常规技术制造的结终端结构和/或半导体器件。例如，生长GaN的常规方法包括利用异质衬底例如碳化硅(SiC)。这可由于GaN层与异质衬底之间的热膨胀系统和晶格常数的差异而限制在异质衬底上生长的可用的GaN层的厚度。在GaN与异质衬底之间的界面处的高缺陷密度进一步使得产生用于各种类型的半导体器件的边缘终端结构的尝试复杂化。
图1A至图1B为根据一个实施方案的半导体器件的一部分的简化截面图，其示出了如何使用在本文中提供的结终端结构来改进利用结终端的半导体器件的性能。图1A示出了二极管结构，其中在n型半导体衬底10与在其上形成的可以为外延层的p型半导体层20之间产生p-n结。在该实施例中，在p型半导体层20上还形成用来向二极管提供电连接的金属层30。层30可以与图1A和图1B中的层20共用相同的边缘，或者可以不与图1A和图1B中的层20共用相同的边缘。
因为图1A的二极管不具有结终端结构，所以其性能降低。电场40(在图1A中表示为电位线)拥挤在二极管的边缘50附近，导致在远小于二极管的平行平面击穿电压的电压下击穿。这种现象可能对高压半导体器件的操作特别有害。
图1B示出了可以如何使用结终端元件61和62(统称为结终端结构60)来减轻在二极管的边缘50附近的电场拥挤。可以由与二极管的p型半导体层20相同的p型半导体材料制成的结终端元件61和62置于相邻于有源二极管并且给定电压使得电场40在二极管的边缘50之外侧向延伸。通过以这种方式延伸电势降并且减小电场，结终端元件61和62有助于使二极管能够在非常接近其平行平面击穿电压的击穿电压下操作。
虽然结终端元件61和62的厚度在图1B中示出为不同的厚度，但是这不是本发明所必需的，并且提供作为位置的函数的层电导率变化的平面结构包括在本发明的范围内。
可以改变结终端元件61和62的数目。在一些实施方案中，单个结终端元件可能就足够了。在图1B所示的实施方案中，利用了两个结终端元件。在其他实施方案中，可以使用至少三个或更多个终端元件。如在本文中更充分的描述的，使各个结终端元件的电导率最优化以使得每个结终端元件能够在足够低电压下耗尽自由载流子，使得垂直电场不超过发生击穿的临界电场。在一些实施方案中，在结终端结构60中的最大电场低于在半导体的主结处的峰值电场，使得半导体器件在其平行平面击穿电压下或在其平行平面击穿电压附近操作。
如下面所描述的，可以利用离子注入工艺修改外延层的电导率以相对于未注入状态降低电导率。外延层的电导率部分地取决于外延层中的活性掺杂剂或有效电荷乘以层的厚度(即，在该层中聚集的电荷)。在本文中使用的离子注入工艺注入离子物质以增加外延层的预定部分的电阻率(即，降低电导率)以提供电导率的空间变化或调制。在不限制本发明的实施方案的情况下，本发明人认为注入工艺通过以下机制中的至少一种降低电导率：补偿掺杂剂、消除掺杂剂、增加空位密度、增加空隙密度、降低外延层中的总净电荷、降低离子化受体(对于n型材料为给体)的密度，这些机制中的一些或全部可以提供增加的电阻率。贯穿本说明书，提到了降低电导率或增加电阻率，这也可以称为降低有效电荷(active charge)、降低活性掺杂剂物质等。由于GaN基材料的稳健的性质(robust nature)，所以离子注入可以产生散置有未改变的外延材料的注入离子，有效地降低了平均意义上的电导率，其中在原生(as-grown)的外延材料的晶格中散置有空隙或空位。本发明不受限于导致空间电导调制的物理机制的限制。
侧向电导率分布是根据本发明的实施方案的预定分布，使得器件设计者能够实现基本理想的击穿特性。不依赖于物理机制，本发明的实施方案提供了一组结终端元件，其特征在于不同的活性掺杂剂密度或浓度，其中外部结终端元件具有比内部结终端元件更低的活性掺杂剂密度。在一些实施方案中，最外的结终端元件可以为特征在于高电阻率的隔离元件并且可以通过离子注入、蚀刻或其结合等来制造。
也可以改变结终端结构60的各种元件的宽度。根据一个实施方案，结终端结构60的元件的宽度可以在2μm至30μm的范围内并且对于结终端结构60的所有元件可以近似相同。在其他实施方案中，宽度不同。在一个实施方案中，与结终端结构60的元件相关联的深度和掺杂浓度也可以变化，这可以通过离子注入能量和剂量来调制。
作为实例，注入剂量在各元件之间可以不同，由此使各元件的电导率不同。本发明的实施方案提供了由于最终表面是平坦的而无法使用常规技术的益处，使得能够进行精细光刻图案化。此外，在其中使用注入工艺作为基于蚀刻的工艺的替代方案的实施方案中，保留了外延生长的表面，提供了钝化益处。
在另一实施方案中，可以利用一个或多个减少电荷的层制造具有不同电导率的结终端元件61和62，例如，厚度在约0.01μm至约5μm的范围内。在另一实施方案中，在结终端结构61与结终端结构62之间可以形成间隔，各元件之间的宽度随着与半导体器件的距离而增加，例如在约0.3μm至约6μm的范围内。在其他实施方案中，根据具体应用使用其他间距。
图2至图7示出了在具有结终端结构的GaN中产生肖特基二极管的工艺，所述结终端结构利用离子注入来将外延层的不同区域彼此隔离形成。参照图2，在具有相同导电类型的GaN衬底200上形成第一GaN外延层201。如以上所表明的，GaN衬底200可以是在其上生长第一GaN外延层201的拟块体GaN材料或块体GaN材料。GaN衬底200的掺杂剂浓度(例如，掺杂密度)可以根据期望功能性而变化。例如，GaN衬底200可以具有掺杂剂浓度在1×1017cm-3至1×1019cm-3的范围内的n+导电类型。尽管GaN衬底200示出为包括单一材料组分，但是可以设置多个层作为衬底的一部分。此外，可以在外延生长工艺期间使用粘附层、缓冲层和其他层(未示出)。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
也可以根据期望功能性改变第一GaN外延层201的性质。对于肖特基二极管，第一GaN外延层201可以用作漂移区，因此第一GaN外延层201可以为相对低掺杂的材料。例如，第一GaN外延层201可以具有掺杂剂浓度在1×1014cm-3至1×1018cm-3的范围内的n-导电类型。此外，掺杂剂浓度可以是均匀的，或者可以例如作为漂移区厚度的函数而变化。
实际上也可以根据期望功能性来改变第一GaN外延层201的厚度。如以上所讨论的，同质外延生长可以使得第一GaN外延层201能够生长为比利用常规方法形成的层更厚。通常，在一些实施方案中，厚度可以例如在0.5μm至100μm之间变化。在其他实施方案中，厚度大于5μm。对于肖特基二极管100，得到的平行平面击穿电压可以根据实施方案而变化。一些实施方案提供了至少100V、至少300V、至少600V、至少1.2kV、至少1.7kV、至少3.3kV、至少5.5kV、至少13kV或至少20kV的击穿电压。
图2还示出了形成再生长掩模202。在一个实施方案中，通过生长或沉积在外延再生长工艺期间抑制GaN材料生长的材料层来形成再生长掩模202。该材料可以为例如二氧化硅、氮化硅或其他合适材料。在所示出的实施方案中，再生掩模材料通过利用光刻和蚀刻工艺进行图案化，使得再生长掩模202覆盖器件的有源区的至少一部分(例如，对于肖特基二极管器件的肖特基接触区)，但是再生长掩模不覆盖边缘终端区域。在本发明的一些实施方案中，如下面所描述的，有源区和边缘终端区不限于通过再生长掩模202提供的限定。
可以使用不同掺杂剂以产生n型GaN外延层和p型GaN外延层以及本文中所公开的结构。例如，n型掺杂剂可以包括硅、氧、硒或碲等。P型掺杂剂可以包括镁、铍、钙或锌等。
图3示出了在第一GaN外延层201上形成第二GaN外延层301。第二GaN外延层301可以具有与第一GaN外延层201的导电类型相反的导电类型，由第二GaN外延层301最终形成边缘终端结构的一部分或全部。例如，如果第一GaN外延层201由n型GaN材料形成，则第二GaN外延层301由p型GaN材料形成，反之亦然。在第一GaN外延层201的未被再生长掩模202覆盖的部分之上生长用于形成边缘终端结构的各元件的第二GaN外延层301。在第一GaN外延层201的被再生长掩模202覆盖的部分之上未生长第二GaN外延层301。在本文中该技术称为选择性外延生长。
第二GaN外延层301的厚度可以根据用于形成层的工艺和器件设计而变化。在一些实施方案中，第二GaN外延层301的厚度在0.01μm至5μm之间。在其他实施方案中，第二GaN外延层301的厚度在0.3μm至1μm之间。
第二GaN外延层301可以是高度掺杂的，例如，在约1×1017cm-3至约1×1020cm-3的范围内。此外，如同其他外延层一样，第二GaN外延层301的掺杂剂浓度可以是均匀的或者作为厚度的函数是非均匀的。在一些实施方案中，掺杂剂浓度随着厚度而增加，使得在靠近第一GaN外延层201处掺杂剂浓度相对低，并且随着与第一GaN外延层201的距离的增加而增加。这样的实施方案在随后可以形成金属接触的第二GaN外延层301的顶部处提供了较高的掺杂剂浓度。其他实施方案利用重掺杂接触层(未示出)来形成欧姆接触。
形成第二GaN外延层301和在本文中描述的其他层的一种方法可以通过利用原位蚀刻和扩散制备工艺的再生长工艺进行。这些制备工艺在2011年8月4日提交的美国专利申请第13/198666号中更充分的描述，其全部公开内容通过引用并入本文。
图4示出了在GaN衬底200之下形成第一金属结构401。第一金属结构401可以是用作对肖特基二极管的阴极欧姆接触的欧姆金属的一层或更多层。例如，金属结构401可以包括钛-铝(Ti/Al)金属。可以使用包括但不限于：铝、镍、金或其组合等其他金属和/或合金。在一些实施方案中，金属结构401的最外金属可以包括金、钽、钨、钯、银、锡、铝和其组合等。第一金属结构401可以利用例如溅射或蒸镀等各种方法中的任意方法形成。在形成第一金属结构401之后，可以执行光学热处理以改进金属的特性和/或改进在金属与GaN衬底200之间的接触。例如，可以在300℃至900℃的温度范围内执行快速热退火一分钟至十分钟的持续时间。在一些实施方案中，在快速热退火(RTA)期间的周围环境可以包括氮、氢、氧或这些气体的组合。
图4还示出了去除再生长掩模202。在一个实施方案中，通过湿法刻蚀或干法刻蚀利用一种或更多种处理技术去除该层。在一些实施方案中，选择去除工艺使得下面的GaN表面基本上不被去除工艺劣化，使得在下面的材料的质量没有显著受损。例如，如果再生长掩模202包括二氧化硅或氮化硅，则可以通过在氢氟酸的溶液中的湿法刻蚀去除。
在本发明的其他实施方案中，对再生长掩模202和后续选择性外延生长工艺进行替换。在该实施方案中，图4中示出的结构通过第二GaN外延层301的覆盖式外延生长、形成与掩模层202相反的掩模层、以及蚀刻掉第二GaN外延层301的通过该掩模露出的部分来制造。
图5是向第二GaN外延层301的一部分中进行离子注入以形成一组结终端元件501、502和503的简化截面图，在制造结终端结构时可以利用这些元件的一些或全部。如在下面所进一步详细讨论的，可以利用结终端元件501、502和503以形成包括各种结构中的任意结构的结终端结构(例如，围绕有源器件(例如，肖特基二极管)的保护环)以提供结终端。此外，如图5所示，在第一GaN外延层的一部分的附近未形成第二GaN外延层301的一部分(由于如上所讨论的选择性外延生长)，使得存在第一GaN外延层201的露出部分510，在该露出部分510中可以随后形成肖特基二极管或其他有源元件。通过在光致抗蚀剂层、二氧化硅层或其他合适掩模材料的层(未示出)中形成掩模开口来进行该离子注入工艺。
注入的离子物质可以为氩、氮、氦、氢或降低注入区504和506的电导率的其他合适物质。可以通过同一掩模开口执行多次注入，每次注入在不同能量下进行，使得注入分布更深地垂直延伸，而不需要利用高温驱入工艺扩散掺杂剂。因此，虽然注入区被示出为图5中的同质材料，但是这不是本发明所必需的，注入剂量可以作为第二GaN外延层厚度的函数而变化以及在层的平面内变化。
本发明的实施方案提供了特征在于不同电导率的多个区域并且可以部分地或全部地包围器件区510。因为通过设置在露出部分510之下的外延结构提供的电流路径，所以该器件区适合用来制造如本文中所描述的有源器件。除了器件区之外，提供特征在于不同电导率的其他区域，包括中间电导率区502和低电导率区503，其被示出并且适合在制造与在器件区中制造的有源器件兼容的结终端结构中使用。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图5中示出的离子注入工艺设计成使注入区504和506的电导率降低至预定电平，有效地降低结终端元件502的有效电荷的值至小于结终端元件501的有效电荷值，并且结终端元件503的有效电荷的值小于结终端元件502的有效电荷值。如在图5中所示出的，执行第一离子注入工艺(例如，低能量注入)以降低区域504的电导率使其低于与原始外延层301相关联的电导率。如在图5中示出的，用于降低区域504的电导率的注入深度小于外延层301的厚度，由此提供基本上未注入的区域505。因此，结终端元件502提供作为注入剂量和注入深度等的函数的电导率的预定减小。区域505电连接到连续的区域501，以提供多个结终端元件例如501和502之间的导电。
执行第二离子注入工艺(例如，高能量注入)以降低区域506的电导率使其低于与结终端元件502相关联的电导率。在一些实施方案中，第二离子注入工艺可以与第一离子注入工艺具有共同的过程。作为实施例，区域506的上部可以与区域504同时注入，可以使用附加注入工艺(例如，以较高的注入能量)来注入区域506的下部。因此，虽然区域506示出为具有均匀掺杂分布的层，但是这不是本发明的实施方案所必需。各种结终端元件可以如通过图5中的相邻元件彼此电连接。在一些实施方案中，区域506是其特征在于高电阻率的隔离区。因此，本发明的实施方案提供了可以利用离子注入、蚀刻、选择性再生长或其结合等来制造的结终端元件和隔离元件二者。
通过图5中的结终端元件501、502和503形成的结终端结构提供随着与有源器件的距离的增加而降低的电导率。可以选择在离子注入工艺期间利用的参数以提供作为位置的函数的期望电导率分布，类似于电导率随着距离线性降低或非线性降低。净效果是通过501、502和503形成的结终端结构提供作为活性掺杂剂和活性厚度的乘积的净有效电荷的降低。离子注入工艺提供用于调制净有效电荷的方法。在一些实施方案中，在结终端元件中净有效电荷的范围在约1×1012cm-2至1×1014cm-2的范围内，例如，第一结终端元件具有的净有效电荷为1×1013cm-2，第二结终端元件具有的净有效电荷为3×1012cm-2。此外，可以使用多次离子注入工艺以形成具有作为深度的函数而增加的、降低的、调制的或基本恒定的掺杂浓度的各个掺杂区(例如，区域504和区域506)。本领域普通技术人员将认识到许多变化方案、修改方案和替代方案。
再次参照图5，示出了结终端元件521、522和523并且可以替代结终端元件501、502和503，或者可以与结终端元件501、502和503结合使用。因而，提供图5中示出的各种结构作为示例性构造并非意在限制本发明的实施方案。结终端元件522包括特征在于降低的电导率的区域524，并且区域524置于靠近第二外延层301的底部，其与置于靠近第二外延层301的顶部的区域504相对。使用比用于注入区504的能量更高的能量注入制造区域524。区域526比区域524具有更大的垂直延伸，使得结终端元件523的电导率低于结终端元件522的电导率。
通过电隔离第二GaN外延层301的这些部分或区域的电绝缘注入区530来电隔离结终端元件522和523。用于形成绝缘注入区530的离子注入工艺与以上讨论的注入工艺具有共同的特征。注入的离子物质可以是氩、氮、氦、氢或制造电绝缘注入区530的其他合适物质。可以通过同一掩模开口执行多次注入，以不同的能量执行每次注入，使得注入分布更深地垂直延伸，而不需要使用高温驱入工艺扩散掺杂剂。因此，虽然注入区530被示出为图5中的同质材料，但是这不是本发明所必需的，注入剂量可以作为第二GaN外延层厚度的函数而变化以及在层的平面内变化。
在一个实施方案中，并且作为用于制造图5中示出的一个或更多个注入区的工艺的实施例，可以分别利用第一注入能量为约20keV至60keV，第二注入能量为约80keV至200keV以及第三注入能量为约300keV至500keV来执行三次氮注入。这些氮注入剂量可以在1×1012cm-2至1×1016cm-2的范围内。第一氮注入(利用合适的掩模)用于形成区域504、以及区域506和526的上部。第二氮注入用于形成区域524、以及区域506和526的下部。第三氮注入用于使电绝缘注入区530延伸到下面的第一GaN外延层201中。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
在其他实施方案中，可以利用在1×1012cm-2至5×1016cm-2的范围内的剂量注入氩。在图5中示出的用于制造电绝缘注入区530的实施方案中，注入区的垂直深度大于或等于第二GaN外延层301的垂直厚度。因而，在一些实施方案中，电绝缘注入区530以预定距离延伸到第一GaN外延层中。在离子注入工艺之后，可以执行可选的高温退火以激活注入的离子和/或修复可能通过离子注入引起的GaN材料的损伤。
图6示出了形成耦接到第一GaN外延层201的露出部分510的第二金属结构601。为了清楚起见，在图6中对称地使用了图5的左边部分上示出的结终端结构。第二金属结构601可以为金属和/或合金的一个或更多个层以与第一GaN外延层201产生肖特基势垒，并且第二金属结构601还可以覆盖结终端元件501和521的一部分(其可以形成边缘终端结构的第一元件)。第二金属结构601可以利用各种技术形成(包括剥离和/或伴随着后续蚀刻的沉积)，其可以根据所使用的金属而变化。在一些实施方案中，接触金属结构601可以包括镍、铂、钯、银和金等。在一些实施方案中，第二金属结构601与外延层301中的p型材料欧姆接触使得在反向偏置中，外延层301的一部分侧向地沿着该电场延伸。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图7A示出了形成耦接到第二金属结构601和电介质层702(例如，层间电介质)的金属场板710，所述电介质层702可以提供一些钝化功能性。可以在沉积电介质层702并且对其进行图案化之后形成金属场板710。可以利用蚀刻掩模(未示出，但是对其进行图案化以露出金属结构601)通过可控制的蚀刻形成图案。在替代方案中，金属场板710可以位于在形成结终端结构中使用的一个或多个降低的电导率的区域501、502和503上或上方。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图7B是示出了根据本发明的一个实施方案的在图7A中示出的具有可选浮置场板的肖特基二极管的简化截面图。参照图7B，将可选浮置场板720集成到该结构中。通过浮置场板720与结终端元件之间的连接提供附加电耦接。浮置场板可以与第二金属结构601和/或金属场板710具有共同的特征和材料，并且可以与第二金属结构601利用共同步骤进行制造。如可以理解的，浮置场板提供与结终端元件501相关联的到距有源器件更远的位置的附加场耦接。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图7C示出了在图7A中示出的肖特基二极管的替代方案。图7C中示出的实施方案利用了如图5所示出的在注入层301的下部中提供了降低的电导率的注入区524。如关于图5所描述的，可以利用具有较高能量的离子注入以形成在具有较高电导率的外延层的其他部分下面的这些经注入的、降低电导率的区域524。因而，可以利用不同的注入分布以提供根据本发明的实施方案所利用的不同电导率区。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
虽然一些实施方案讨论了GaN衬底和GaN外延层的方面，但是本发明不限于这些具体二元的第III-V族材料并且适用于更宽类型的第III-V族材料，特别是第III族氮化物材料。此外，虽然在图2中示出了GaN衬底，但是本发明的实施方案不限于GaN衬底。其他第III-V族材料，特别地，第III族氮化物材料包括在本发明的范围内，不仅可以替代所示出的GaN衬底，而且也可以替代在本文中描述的其他GaN基层和结构。作为实例，二元第III-V族(例如，第III族氮化物)材料、三元第III-V族(例如，第III族氮化物)材料(例如InGaN和AlGaN)、四元第III族氮化物材料(例如AlInGaN)这些材料的掺杂形式等包括在本发明的范围内。
图17是示出了根据本发明的一个实施方案的与制造不同电导率区域相关联的掩模结构的简化示意图。图17中示出的结构可以用于替代制造工艺中以制造具有不同电导率的区域。参照图17，掩模结构包括具有第一厚度的区域1710，具有小于第一厚度的第二厚度的区域1711以及没有掩模的区域1712。可以利用该掩模执行离子注入工艺以产生具有如所示出的不同注入分布的区域1701、1702和1703。在通过较厚掩模1710覆盖的区域中，注入分布比没有掩模的区域窄。因此，区域1701、1702和1703具有不同电导率，提供如本文中所描述的结终端元件。
图18示出了根据本发明的实施方案的蚀刻结终端结构的简化示意图。在图18示出的实施方案中，已经利用了三级蚀刻工艺以产生由于去除第二外延层301的一部分而具有不同电导率和不同净有效电荷特性的区域1801、1802和1803。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
在图2至图7A中示出的制造过程利用了其中利用n型衬底生长n型漂移层的工艺流程。然而，本发明不限于这种具体构造。在其他实施方案中，利用具有p型掺杂的衬底。另外，实施方案可以利用具有相反导电类型的材料以提供具有不同功能性的器件。因此，虽然一些实施例涉及掺杂有硅的n型GaN外延层的生长，但是在其他实施方案中，本文中所描述的技术适用于高度掺杂或轻度掺杂的材料、p型材料、掺杂有除了硅之外的掺杂剂或不同于硅的掺杂剂(例如Mg、Ca、Be、Ge、Se、S、O和Te等)的材料的生长。本文中讨论的衬底可以包括单一材料系统或包括多个层的复合结构的多个材料系统。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图8A至图10A示出了在具有利用离子注入以隔离外延层的不同区域而形成的结终端结构的GaN中产生PN二极管的过程。该过程利用与提供GaN衬底200和第一GaN外延层201相同的步骤开始。在第一GaN外延层201的整个顶表面之上形成第二GaN外延层301，在衬底200的底部上形成第一金属结构401，如图8A所示。结构性质(例如掺杂剂浓度和厚度)可以根据期望的功能性而与肖特基二极管的性质不同。
图8B示出了向第二GaN外延层301的一部分中进行离子注入(在一些实施方案中向第一GaN外延层201的一部分中进行离子注入)以形成配置成向后续制造的PN二极管提供结终端的结终端结构802和803。另外，如在图8B中示出的，第二GaN外延层301的至少一部分保持未注入，形成在制造PN二极管时所利用的器件区810。例如，在一个实施方案中，器件区810可以具有p+导电类型，第一GaN外延层201可以具有n-导电类型，GaN衬底200可以具有n+导电类型，形成PN二极管的PN层。以上参照图5所讨论的离子注入的详细内容适用于图8B。如关于图5所讨论的，注入区804和806可以具有导致对于每个结终端结构802和803具有预定电导率的各种注入分布。
图9示出了形成电耦接到器件区810的至少一部分的第二金属结构901(除了金属结构401之外)。第二金属结构901可以用作用于PN二极管的电接触(例如，阳极)。在一个实施方案中，第二金属结构901由用于形成第一金属结构401的材料不同的材料形成。例如，可以选择用于第二金属结构901的材料以使与器件区810的p型材料的欧姆接触最优化，而可以选择用于第一金属结构401的材料以使与GaN衬底200的欧姆接触最优化。在形成第二金属结构901之后，可以执行最佳热处理以改进金属的特征和/或改进金属与器件区810之间的接触。例如，可以在300℃至900℃的温度范围内执行快速热退火持续时间为一分钟至十分钟。在一些实施方案中，在RTA期间的周围环境可以包括氮、氢、氧或这些气体的组合。
虽然该实施方案根据PN二极管进行了描述，但是可以以类似方式形成PIN二极管(P型、本征、N型)。通过示例的方式，PN二极管可以包括在第一GaN外延层中的N型掺杂和在第二GaN外延层中的P型掺杂。PIN二极管可以包括真实电阻第一GaN外延层(即，轻掺杂N型或P型GaN、电阻率与本征几乎相同的GaN、或未掺杂GaN)和P型第二GaN外延层。
图10A示出了形成耦接到金属结构901和电介质层1001的金属场板1002。可以在沉积电介质层1001并且对其进行图案化之后形成金属场板1002。可以利用蚀刻掩模(未示出，但是对其进行图案化以露出金属结构901)通过可控制的蚀刻形成图案。在替代方案中，金属场板1002可以位于使用注入区802和803形成的一个或多个结终端结构上或之上。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图10B是示出了根据本发明的一个实施方案的在图10A中示出的具有可选浮置场板的PN二极管的简化截面图。参照图10B，将可选浮置场板1020集成到该结构中。通过浮置场板1020与结终端元件之间的连接提供附加电耦接。浮置场板可以与金属结构901和/或金属场板1002共享共同特征。如可以理解的，浮置场板提供与结终端元件相关联的到距有源器件更远的位置的附加场耦接。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图10C示出了在图10A中示出的PN二极管的替代方案。在图10C中示出的实施方案利用了在外延层201的下部中提供降低的电导率的注入区1030。如以上所描述的，可以利用具有较高能量的离子注入以形成在具有较高电导率的外延层的其他部分下面的这些经注入的、降低的电导率区1030。因而，可以利用不同的注入分布以提供根据本发明的实施方案所利用的不同电导率区。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图11是如本文中所描述的具有可以利用外延生长和离子注入形成的结终端结构1102和1103的垂直JFET的简化截面图。垂直JFET可以包括GaN衬底200、第一GaN外延层201和第一金属结构401，其分别与所讨论的结构中的类似。在此，第一金属结构401可以起到垂直JFET的漏极接触的作用。另外，JFET可以包括沟道区1110，该沟道区1110可以通过外延再生长形成并且可以具有与具有相同导电类型的第一GaN外延层201类似的低掺杂剂浓度。此外，可以由与沟道区1110和第一GaN外延层201相同导电类型的外延层形成源极区1120。可以由与边缘终端结构1102和1103相同的外延生长或再生长形成栅极区1130，栅极区1130可以与第一GaN外延层201具有相反导电类型。结终端结构1102和1103特征在于由于向区1104和1105中进行离子注入而导致的不同电导率。最后，可以在栅极区1130和源极区1120上提供欧姆金属接触1140和1150以分别提供栅极接触和源极接触。金属接触1140和1150可以包括不同材料，使金属接触1140和1150中每一个最优化以提供与栅极区和源极区的欧姆接触。
例如，在一些实施方案中，GaN衬底200可以具有掺杂剂浓度在1×1017cm-3至1×1019cm-3的范围内的n+导电类型，并且第一GaN外延层201可以具有掺杂剂浓度在1×1014cm-3至1×1018cm-3的范围内的n-导电类型。根据期望功能性和击穿电压，第一GaN外延层201的厚度可以在0.5μm至100μm，或大于100μm。可以具有掺杂剂浓度类似于第一GaN外延层201的n-导电类型的沟道区1110可以具有0.1μm至10μm的厚度，对于常断型垂直JFET的沟道区1110的宽度(即，栅极区1130之间的距离)可以在0.5μm至10μm。对于常通垂直JFET，沟道区1110的宽度可以更大。源极区1120可以具有至5μm的厚度以及掺杂剂浓度大于或等于1×1018cm-3的n型导电性。栅极区1130和结终端结构1102和1103可以具有0.1μm至5μm的厚度，并且具有掺杂剂浓度在约1×1017cm-3至约1×1020cm-3的范围内的P+导电类型。
如上所表明的，本文中描述的结终端结构可以向各种类型的半导体器件提供结终端或边缘终端。图12至图14是提供一些示例性实施方案的简化顶视图。
图12示出了具有包括两个结终端元件1220的结终端结构的晶体管结构(例如，图11的垂直JFET)的实施方案的顶视图图解。在该实施方案中，在包括n-GaN外延层的下面漂移区(未示出)上形成p+GaN外延材料中制造结终端元件1220和1225以及栅极结构1240。可以由形成在位于栅极之间的n-GaN外延沟道区上的n+GaN外延材料制成多个源极区1230。可以利用相同的p型外延层制造结终端元件1220和1225。如以上所讨论的，结终端元件1220和1225由于连续离子注入工艺而导致具有不同电导率，提供通过结终端元件围绕的有源元件的结终端。在一个实施方案中，使用一种或更多种第一注入工艺以提供结终端元件1220，并且使用最终注入工艺以经由结终端元件1225提供器件隔离。
图13示出了具有通过两个保护环1320和1325提供的结终端的晶体管结构的另一实施方案。与图12中示出的实施方案类似，可以利用形成在包括n-GaN外延层的下面漂移区(未示出)上形成的p+GaN外延材料制造结终端元件1320和1325以及栅极结构1340。可以由形成在位于由栅极结构1340形成的栅极之间的n-GaN外延沟道区上的n+GaN外延材料制成源极区1330。
图14示出了与图13中示出的实施方案类似的晶体管结构的又一实施方案，示出了结终端结构1420和1425如何被不同地成形以容纳不同形状的半导体结构。此外，可以利用形成在包括n-GaN外延层(未示出)的漂移区1410上的p+GaN外延材料制造保护环1420和1425以及栅极结构1440。保护环1420和1425被离子注入以提供不同电导率值。可以由位于由栅极结构1440形成的栅极之间的n-GaN外延沟道区上的n+GaN外延材料制成源极区1430。
图15为示出了根据本发明的实施方案的用第III族氮化物材料制造具有结终端结构的肖特基二极管的方法的简化流程图。参照图15，提供特征可以在于第一导电类型和第一掺杂剂浓度的第III族氮化物衬底(1510)。在一个实施方案中，第III族氮化物为具有n+导电类型的GaN衬底。该方法还包括形成耦接到第III族氮化物衬底的第一第III族氮化物外延层(例如，n型GaN外延层)(1512)。第III族氮化物衬底和第一第III族氮化物外延层特征在于第一导电类型，例如，n型导电性，第一第III族氮化物外延层特征在于小于第一掺杂剂浓度的第二掺杂剂浓度。利用本文中描述的同质外延技术，第一第III族氮化物外延层的厚度可以比利用常规技术可获得的厚度厚，例如，在约0.5μm至约100μm之间。
该方法还包括形成(例如，可选地形成)耦接到第一第III族氮化物外延层的第二第III族氮化物外延层(1514)。如下面所描述的，在形成第二第III族氮化物外延层之后露出第一第III族氮化物外延层的一部分。第二第III族氮化物外延层(例如，p+导电类型的GaN外延层)特征在于与第一导电类型相反的第二导电类型。未在第一第III族氮化物外延层的整个表面上而仅在整个表面的分数小于1的部分上形成第二第III族氮化物外延层，从而保留第一第III族氮化物外延层的露出部分。该方法附加地包括向第二第III族氮化物外延层的第一区域注入离子以形成第一结终端元件(1516)。第一结终端元件特征在于第一电导率。该方法还包括将离子注入到第二第III族氮化物外延层的第二区域以形成第二结终端元件(1518)。第二结终端元件特征在于小于第一电导率的第二电导率。在一些实施方案中，可以利用多步骤离子注入工艺对第二区域进行注入，其中在该层的第一水平面处对第一区域和第二区域二者进行注入，然后在比第一水平面更深或更浅的第二水平面处对第二区域进行注入。
如图12至图14所示出的以及在本文中其他地方所讨论的，可以形成一至七之间的任意数量或更多结终端元件以提供用于肖特基二极管或其他有源器件的结终端。此外，根据肖特基二极管或其他有源器件的物理特性和其他考虑，结终端结构可以以多种形式中的任意一种成形。
此外，该方法包括形成耦接到第一第III族氮化物外延层的有源器件(1520)。形成有源器件可以包括形成电耦接到第一第III族氮化物外延层的金属结构以在金属结构与形成漂移层的第一第III族氮化物层之间产生肖特基接触。还可以对金属结构进行沉积并且进行图案化以与第一(即，最靠近的)结终端结构交叠。根据期望功能性，提供耦接到至少一个终端元件的可选金属场板以改变或增强结终端。此外，如图7所示，可以在与第III族氮化物衬底的与第一第III族氮化物外延层耦接的表面相反的第III族氮化物衬底的第一表面上形成背面欧姆金属，以提供肖特基二极管的阴极。用于形成肖特基二极管的各种外延层和结终端结构不是必须具有作为厚度的函数的均匀的掺杂剂浓度，而是可以根据具体应用利用不同掺杂分布。
应该理解，图15中示出的具体步骤提供根据本发明的实施方案的制造具有结终端结构的肖特基二极管的具体方法。根据可替代地实施方案还可以执行其他步骤次序。例如，本发明的替代方案可以以不同顺序执行以上所列的步骤。此外，图15中示出的单个步骤可以包括对于单个步骤可以以各种适当的次序执行的多个子步骤。此外，根据具体应用可以添加或去除附加步骤。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
图16是根据本发明的实施方案用第III族氮化物材料制造具有结终端结构的PIN二极管或PN二极管的方法的简化流程图。类似于图15中的示出的方法，提供具有第一导电类型和第一掺杂剂浓度的第III族氮化物衬底(1610)。该方法还包括形成耦接到第III族氮化物衬底的第一第III族氮化物外延层(例如，n型GaN外延层)(1612)。在一个实施方案中，第一第III族氮化物外延层可以以类似于图15的肖特基二极管的方式进行掺杂以制成PN二极管。在另一实施方案中，第一第III族氮化物外延层可以为本征的，或者为非常轻掺杂的层以起到PIN二极管的本征区的作用。
该方法还包括形成耦接到第一第III族氮化物外延层的第二第III族氮化物外延层(1614)。第二第III族氮化物外延层(例如，p+导电类型的GaN外延层)特征在于第二导电类型。根据第二第III族氮化物外延层的导电类型，器件结构形成PN二极管的P区或N区。本文中所讨论的衬底和外延层可以称为外延结构。
该方法附加地包括向第二第III族氮化物外延层的第一区注入离子以形成第一结终端元件(1616)并且向第二第III族氮化物外延层的第二区注入离子以形成第二结终端元件(1618)。
可以在器件区中制造一个或更多个有源器件，可以以各种几何结构——包括围绕有源器件——制造一个或更多个结终端结构。因而，利用本发明的实施方案，可以在外延结构的器件区中形成一个或更多个有源器件，可以在外延结构的结终端区中形成结终端结构。
该方法包括形成耦接到第一第III族氮化物外延层的有源器件(1620)，并且该方法可以包括形成电耦接到有源器件的金属结构以产生PN二极管的欧姆金属接触。另外，根据期望功能性，提供耦接到至少一个结终端元件的金属场板以改变或增强结终端。此外，与用于产生肖特基二极管的方法类似，该方法可以包括形成耦接到第III族氮化物衬底的背面欧姆金属。用于形成PN二极管的各种外延层和结终端结构不是必须具有作为厚度的函数的均匀的掺杂剂浓度，而是可以根据具体应用利用不同掺杂分布。
应该理解，在图16中示出的具体步骤提供根据本发明的实施方案的制造具有结终端结构的PN二极管的具体方法。根据可替代地实施方案还可以执行其他步骤次序。例如，本发明的替代方案可以以不同顺序执行以上所列的步骤。此外，图16中示出的单个步骤可以包括对于单个步骤可以以各种适当的次序执行的多个子步骤。此外，根据具体应用可以添加或去除附加步骤。本领域普通技术人员可以认识到许多变化方案、修改方案和替代方案。
如在本文中所示出的，根据结终端结构提供结终端的半导体器件的物理特性可以以各种形状和形式中的任意一种提供结终端结构。例如，在某些实施方案中，结终端结构可以不围绕半导体器件。附加地或可选地，根据期望功能性，本文中提供的导电类型的实施例可以相反(例如，用p型材料代替n型半导体材料，反之亦然)。此外，本文中提供的利用GaN的实施方案可以使用除了GaN之外的其他第III族氮化物材料或者使用其他第III族氮化物材料作为替代。可以设想其他变化方案、替代方案、修改方案和替代实施方案。
还应该理解本文中描述的实施例和实施方案仅用于说明性目的，本领域技术人员可以根据这些实施例和实施方案提出各种所实施方案或变化，其包括在本申请的精神和范围内并且包括在所附权利要求的范围内。

Claims (25)

1.一种制造结终端结构的方法，所述方法包括：
提供第一导电类型的衬底，所述衬底具有第一表面和第二表面；
形成耦接到所述衬底的所述第一表面的所述第一导电类型的第一GaN外延层；
形成与所述第一导电类型相反的第二导电类型的第二GaN外延层，所述第二GaN外延层耦接到所述第一GaN外延层；
向所述第二GaN外延层的第一区中注入离子以形成第一结终端元件，所述第一结终端元件的特征在于小于所述第二GaN外延层的电导率的第一电导率；以及
向所述第二GaN外延层的第二区中注入离子以形成第二结终端元件，所述第二结终端元件的特征在于小于所述第一电导率的第二电导率。
2.根据权利要求1所述的方法，还包括形成电耦接到所述衬底的所述第二表面的第一金属结构。
3.根据权利要求2所述的方法，还包括形成电耦接到所述第一GaN外延层和所述第二GaN外延层的一部分的第二金属结构，其中所述第二金属结构包括对所述第一GaN外延层的肖特基接触。
4.根据权利要求1所述的方法，其中向所述第二区中注入离子包括执行多能量离子注入工艺。
5.根据权利要求4所述的方法，其中所述多能量离子注入工艺的第一步骤与向所述第一区中注入离子同时进行。
6.根据权利要求1所述的方法，还包括：
形成耦接到所述结终端结构和所述金属结构的电介质层；
去除所述电介质层的一部分以露出所述金属结构的一部分；以及
形成耦接到所述金属结构的露出部分的场板。
7.根据权利要求1所述的方法，还包括形成耦接到所述结终端结构的金属场板。
8.根据权利要求1所述的方法，还包括形成耦接到所述第二GaN外延层的有源器件，其中所述第一结终端元件围绕所述有源器件，并且所述第二结终端元件围绕所述第一结终端元件。
9.根据权利要求1所述的方法，其中所述第一结终端元件中的净有效电荷在1×1012cm-2至1×1014cm-2之间。
10.一种制造垂直功率器件结构的方法，所述方法包括：
通过以下步骤形成外延结构：
提供特征在于第一掺杂剂浓度的第一导电类型的第III族氮化物衬底；
形成耦接到所述第III族氮化物衬底的第一表面的所述第一导电类型的第一第III族氮化物外延层；以及
形成耦接到所述第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层，其中所述第二第III族氮化物外延层具有与所述第一第III族氮化物外延层相反的表面；
通过向所述第二外延层的所述表面注入离子来限定不同电导率的区域以形成所述外延结构的一组注入区；以及
利用至少所述外延结构的器件区形成一个或更多个有源器件。
11.根据权利要求10所述的方法，其中所述不同电导率的区域包括结终端结构的结终端元件。
12.根据权利要求10所述的方法，还包括形成耦接到所述第一外延层的肖特基金属结构。
13.根据权利要求10所述的方法，还包括形成耦接到所述一个或更多个有源器件的金属场板。
14.根据权利要求10所述的方法，其中所述结终端结构围绕所述一个或更多个有源器件。
15.根据权利要求10所述的方法，其中所述一组注入区中的第一注入区电连接到所述一组注入区中的第二注入区。
16.一种半导体结构，包括：
具有第一表面和与所述第一表面相反的第二表面的GaN衬底，其中所述GaN衬底的特征在于第一导电类型和第一掺杂剂浓度；
耦接到所述GaN衬底的所述第二表面的所述第一导电类型的第一GaN外延层；以及
耦接到所述第一GaN外延层的第二导电类型的第二GaN外延层，其中所述第二GaN外延层包括：
有源器件区；
特征在于具有第一注入分布的注入区的第一结终端区；以及
特征在于具有第二注入分布的注入区的第二结终端区。
17.根据权利要求16所述的半导体结构，还包括电耦接到所述GaN衬底的所述第一表面的金属结构。
18.根据权利要求16所述的半导体结构，还包括电耦接到所述有源器件区的肖特基接触。
19.根据权利要求18所述的半导体结构，其中所述有源器件区还包括：
所述第一GaN外延层的露出部分；以及
电耦接到所述第一GaN外延层的所述露出部分的肖特基接触。
20.根据权利要求18所述的半导体结构，还包括：
耦接到所述肖特基接触并且在所述第一结终端区的至少一部分上侧向延伸的金属场板；以及
将所述第一结终端区电隔离于所述金属场板的电介质层。
21.根据权利要求16所述的半导体结构，其中所述有源器件区包括PN二极管的至少一部分，所述PN二极管包括所述第一GaN外延层的至少一部分和所述第二GaN外延层的至少一部分。
22.根据权利要求16所述的半导体结构，其中所述有源器件区包括JFET的一个或更多个元件。
23.根据权利要求16所述的半导体结构，其中所述有源器件包括垂直肖特基二极管的至少一部分。
24.根据权利要求16所述的半导体结构，其中所述第一结终端结构区围绕所述有源器件区。
25.根据权利要求24所述的半导体结构，其中所述第二结终端结构区围绕所述第一结终端区。
CN201280069483.XA 2011-12-22 2012-12-12 利用电导调制在氮化镓材料中用于结终端的方法和系统 Pending CN104380458A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/334,742 2011-12-22
US13/334,742 US8716716B2 (en) 2011-12-22 2011-12-22 Method and system for junction termination in GaN materials using conductivity modulation
PCT/US2012/069251 WO2013096054A1 (en) 2011-12-22 2012-12-12 Method and system for junction termination in gallium nitride materials using conductivity modulation

Publications (1)

Publication Number Publication Date
CN104380458A true CN104380458A (zh) 2015-02-25

Family

ID=48653639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280069483.XA Pending CN104380458A (zh) 2011-12-22 2012-12-12 利用电导调制在氮化镓材料中用于结终端的方法和系统

Country Status (3)

Country Link
US (2) US8716716B2 (zh)
CN (1) CN104380458A (zh)
WO (1) WO2013096054A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810756A (zh) * 2016-04-25 2016-07-27 复旦大学 一种混合pin肖特基二极管及其制备方法
CN105895685A (zh) * 2015-12-25 2016-08-24 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN107170799A (zh) * 2017-03-29 2017-09-15 西安电子科技大学 浮空栅‑漏复合场板垂直型电力电子器件
CN109285774A (zh) * 2018-09-12 2019-01-29 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
CN110582852A (zh) * 2017-03-29 2019-12-17 克罗米斯有限公司 垂直型氮化镓肖特基二极管
CN113053999A (zh) * 2021-03-12 2021-06-29 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法
CN110582852B (zh) * 2017-03-29 2024-05-17 克罗米斯有限公司 垂直型氮化镓肖特基二极管

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716716B2 (en) 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US8866148B2 (en) * 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US9548293B2 (en) 2014-02-14 2017-01-17 Infineon Technologies Ag III-nitride based ESD protection device
US9406536B1 (en) 2015-06-29 2016-08-02 Hermes-Epitek Corp. Method and system for manufacturing semiconductor epitaxy structure
US9917149B1 (en) * 2016-05-27 2018-03-13 National Technology & Engineering Solutions Of Sandia, Llc Diode and method of making the same
US10608079B2 (en) 2018-02-06 2020-03-31 General Electric Company High energy ion implantation for junction isolation in silicon carbide devices
US20220013626A1 (en) * 2020-07-08 2022-01-13 Nexgen Power Systems, Inc. Method and system of junction termination extension in high voltage semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1033756A2 (en) * 1999-03-02 2000-09-06 Hitachi, Ltd. Semiconductor device having a lightly doped layer and power converter comprising the same
CN1965400A (zh) * 2004-06-10 2007-05-16 丰田合成株式会社 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
US20100055882A1 (en) * 2008-09-03 2010-03-04 The Government of the United States of America, as rpresented by the Secretary of the Navy Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW286435B (zh) 1994-07-27 1996-09-21 Siemens Ag
US20050045982A1 (en) 2002-03-22 2005-03-03 Krishna Shenai Semiconductor device with novel junction termination
JP4585772B2 (ja) 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
US7144797B2 (en) 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP5566618B2 (ja) 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5223773B2 (ja) 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US9136116B2 (en) 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US8933532B2 (en) 2011-10-11 2015-01-13 Avogy, Inc. Schottky diode with buried layer in GaN materials
US8643134B2 (en) 2011-11-18 2014-02-04 Avogy, Inc. GaN-based Schottky barrier diode with field plate
US8698164B2 (en) * 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
US8749015B2 (en) * 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US8927999B2 (en) * 2011-11-21 2015-01-06 Avogy, Inc. Edge termination by ion implantation in GaN
US8716716B2 (en) 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1033756A2 (en) * 1999-03-02 2000-09-06 Hitachi, Ltd. Semiconductor device having a lightly doped layer and power converter comprising the same
CN1965400A (zh) * 2004-06-10 2007-05-16 丰田合成株式会社 场效应晶体管、半导体器件、其制造方法和半导体晶体生长方法
US20100055882A1 (en) * 2008-09-03 2010-03-04 The Government of the United States of America, as rpresented by the Secretary of the Navy Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895685A (zh) * 2015-12-25 2016-08-24 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN105895685B (zh) * 2015-12-25 2019-01-01 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN105810756A (zh) * 2016-04-25 2016-07-27 复旦大学 一种混合pin肖特基二极管及其制备方法
CN105810756B (zh) * 2016-04-25 2019-05-31 复旦大学 一种混合pin肖特基二极管及其制备方法
CN107170799A (zh) * 2017-03-29 2017-09-15 西安电子科技大学 浮空栅‑漏复合场板垂直型电力电子器件
CN107170799B (zh) * 2017-03-29 2019-10-11 西安电子科技大学 浮空栅-漏复合场板垂直型电力电子器件
CN110582852A (zh) * 2017-03-29 2019-12-17 克罗米斯有限公司 垂直型氮化镓肖特基二极管
CN110582852B (zh) * 2017-03-29 2024-05-17 克罗米斯有限公司 垂直型氮化镓肖特基二极管
CN109285774A (zh) * 2018-09-12 2019-01-29 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
CN113053999A (zh) * 2021-03-12 2021-06-29 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法
CN113053999B (zh) * 2021-03-12 2023-02-21 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法

Also Published As

Publication number Publication date
US8969180B2 (en) 2015-03-03
US20130161633A1 (en) 2013-06-27
WO2013096054A1 (en) 2013-06-27
US8716716B2 (en) 2014-05-06
US20140206179A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
CN104380458A (zh) 利用电导调制在氮化镓材料中用于结终端的方法和系统
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
US20070235745A1 (en) Semiconductor device and manufacturing method thereof
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
EP1965436B1 (en) Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN105103295A (zh) 具有垂直漂移区的横向GaN JFET
CN105144392A (zh) 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
CN111164759A (zh) 具有高电流容量的馈线设计
KR102335328B1 (ko) 반도체 소자의 제조 방법
JP6246700B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
US20230307529A1 (en) Support shield structures for trenched semiconductor devices
US11869982B2 (en) Single sided channel mesa power junction field effect transistor
US20230098516A1 (en) Single sided channel mesa power junction field effect transistor
CN114335166B (zh) 高电子迁移率晶体管hemt器件、晶圆、封装器件和电子设备
US20230246027A1 (en) Vertical fin-based field effect transistor (finfet) with neutralized fin tips
US20230260996A1 (en) Vertical fin-based field effect transistor (finfet) with varying conductivity regions
US20230030549A1 (en) Multi-Layer Hybrid Edge Termination for III-N Power Devices
Zhihong GaN Vertical Power Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150225