CN105144392A - 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 - Google Patents

利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 Download PDF

Info

Publication number
CN105144392A
CN105144392A CN201480021877.7A CN201480021877A CN105144392A CN 105144392 A CN105144392 A CN 105144392A CN 201480021877 A CN201480021877 A CN 201480021877A CN 105144392 A CN105144392 A CN 105144392A
Authority
CN
China
Prior art keywords
type
epitaxial loayer
group iii
nitride
mps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480021877.7A
Other languages
English (en)
Other versions
CN105144392B (zh
Inventor
伊舍克·C·克孜勒亚尔勒
大卫·P·布尔
托马斯·R·普朗蒂
聂辉
昆廷·迪杜克
厄兹居尔·阿克塔什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avoji Abc Co ltd
New Era Power System Co ltd
Original Assignee
A Woji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Woji Co Ltd filed Critical A Woji Co Ltd
Publication of CN105144392A publication Critical patent/CN105144392A/zh
Application granted granted Critical
Publication of CN105144392B publication Critical patent/CN105144392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种用于以氮化镓(GaN)基材料制造混合p-i-n肖特基(MPS)二极管的方法包括提供具有第一表面和第二表面的n型GaN基衬底。该方法还包括形成耦接至n型GaN基衬底的第一表面的n型GaN基外延层和形成耦接至n型GaN基外延层的p型GaN基外延层。该方法还包括去除部分p型GaN基外延层以形成多个掺杂剂源和再生长GaN基外延层，该再生长的GaN基外延层包括在与部分所述n型GaN基外延层交叠的区域中的n型材料和在与多个掺杂剂源交叠的区域中的p型材料。该方法还包括形成电耦接至再生长的GaN基外延层的第一金属结构。

Description

利用再生长氮化镓层制造混合的PN结与肖特基二极管的方法
背景技术
功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中以改变电能的形式，例如，从AC到DC，从一个电压电平到另一电压电平，或者以一些其他方式。这样的器件可以在宽范围的功率电平内操作，从移动装置中的几毫瓦至高压输电系统中的几百兆瓦。尽管在功率电子器件中取得了进展，但是在本领域中对改进的电子系统和操作其的方法仍存在需求。
发明内容
本发明一般性涉及电子器件。更具体地，本发明涉及利用III族氮化物半导体材料形成混合的p-i-n与肖特基(MPS)二极管。在一些实施方案中，提供了混合的p-n和肖特基二极管，其又可以称为MPS二极管。仅通过示例的方式，本发明已经应用于利用再生长包括p型区域和n型区域的氮化镓(GaN)基外延层来制造MPS二极管的方法和系统。这些MPS二极管能够用在能够受益于电容低且在断开状态下漏电流非常低的高压开关的一系列应用中。
MPS二极管采用了下述器件结构：该器件结构可以被设计成正向表现出肖特基二极管的低导通电压，反向表现出p-n二极管的低反向漏电流。另外，由于GaN的突出的材料特性，GaNMPS二极管优于Si以及SiC材料体系的竞争者。如本文所描述的，MPS二极管包括肖特基接触，在肖特基接触的区域内具有埋置的p型(例如p+)区。在p-n结在较高电压处导通之前，正向导通由肖特基部控制。反向操作模式由适当隔开的p-n结控制。也可以使用用于形成p型区的相同工艺步骤来构成器件的边缘终端(edgetermination)。
根据本发明的一个实施方案，用于以氮化镓(GaN)基材料制造混合p-i-n肖特基(MPS)二极管的方法包括提供具有第一表面和第二表面的n型GaN基衬底。所述方法还包括形成耦接至n型GaN基衬底的第一表面的n型GaN基外延层和形成耦接至所述n型GaN基外延层的p型GaN基外延层。所述方法还包括去除部分p型GaN基外延层以形成多个掺杂剂源和再生长GaN基外延层，该再生长的GaN基外延层包括在与部分n型GaN基外延层交叠的区域中的n型材料和在与多个掺杂剂源交叠的区域中的p型材料。所述方法还包括形成电耦接至再生长的GaN基外延层的第一金属结构。
根据本发明的另一实施方案，MPS二极管可以包括具有第一侧和与第一侧相反的第二侧的III族氮化物衬底。III族氮化物衬底的特征在于第一导电类型。所述MPS二极管还包括耦接至III族氮化物衬底并且特征在于第一导电类型的第一III族氮化物外延层、和耦接至第一III族氮化物外延层并且特征在于第二导电类型的多个掺杂剂源。所述MPS二极管还包括与部分第一III族氮化物外延层交叠并且与多个掺杂剂源交叠的第二III族氮化物外延层。所述第二III族氮化物外延层包括特征在于第一导电类型的第一区域和特征在于第二导电类型的第二区域。所述MPS二极管还包括电耦接至第二III族氮化物外延层的第一金属结构。
根据本发明的又一实施方案，MPS二极管可以包括：III族氮化物衬底；耦接至III族氮化物衬底的n型III族氮化物外延层；以及耦接至n型III族氮化物外延层的多个p型掺杂剂源，所述p型掺杂剂源中的每一个均具有相反的蚀刻表面。所述MPS二极管还包括再生长的III族氮化物外延层，再生长的III族氮化物外延层包括：耦接至部分n型III族氮化物外延层和相反的蚀刻表面的n型区；和耦接至所述多个p型掺杂剂源并且散布在n型区之间的p型区。在相邻的n型区与p型区之间存在体相界面。
借助本发明实现了优于常规技术的许多益处。对于利用本发明的实施方案制造的器件，利用诸如高的临界电场、高的电子迁移率和高的热导率的GaN的组合材料特性使器件具有性能优势。与标准的肖特基二极管相比，本文所描述的MPS二极管对于大反向电压漏电流较低，并且在正向导通电压下几乎没有劣化。在大反向偏压条件下，由于一个反向p-n结而引起的耗尽区将延伸并且与相邻的p-n结合并。在这种情况下，肖特基金属-半导体结将不经受大的反向电场，因而产生较小的漏电流。所述器件适用于目前使用的肖特基二极管的应用(包括高电压应用)，原因是GaN的特性包括在击穿时的高临界电场。
MPS二极管保持多数载流子肖特基二极管的快速切换速度，只要正向电压不超过在器件的p-n结部导通且少数载流子注入漂移区的情况下的电平(例如，约3伏)即可，其中在从导通切换至断开时不需要像在典型的p-i-n二极管中那样清除(sweptout)少数载流子。p-i-n二极管导通时的机制(regime)发生在器件工作的正常区域之外，但是针对浪涌电流(surgecurrent)情形用作有用的目的。由于漂移区的电导率调制，就切换速度而言是有害的少数载流子注入提供了使肖特基二极管本应有的导通状态电阻降低的益处。
本文所描述的GaNMPS二极管提供了在阻断电压与正向电阻之间具有优异的折衷的高电压开关。所述MPS二极管在断开状态下具有非常低的漏电流。低的正向电阻使得对于给定的额定电流实现较小面积的二极管。因为电容与面积成比例，所以这样的二极管将由于其低的电容而保持优异的开关特性。本文所描述的工艺和制造方法还可以提供适用于GaNMPS二极管的商业应用的有效的边缘终端技术，原因是边缘终端使得二极管能够实现与突出的GaN材料特性相关联的全部潜能。结合下文以及附图对本发明的这些实施方案和其他实施方案以及本发明的许多优点和特征进行详细描述。
附图说明
图1至图6为示出制造根据本发明的一个实施方案的MPS二极管的工艺流程的简化截面图。
图7为示出根据本发明的一个实施方案的制造MPS二极管的方法的简化流程图。
具体实施方式
本发明的实施方案涉及电子器件。更具体地，本发明涉及利用III族氮化物半导体材料形成混合的p-i-n肖特基(MPS)二极管。仅通过示例的方式，本发明已经应用于利用氮化镓(GaN)基外延层来制造MPS二极管的方法和系统。这些MPS二极管能够用在能够受益于电容低且在断开状态下漏电流非常低的高压开关的一系列应用中。在2011年10月10日提交的题目为“MethodofFabricatingaGaNMergedP-I-NSchottky(MPS)Diode”的美国专利申请第13/270,625号以及在2012年8月14日提交的题目为“MethodofFabricatingaGalliumNitrideMergedP-I-NSchottky(MPS)DiodebyRegrowthandEtchback”的美国专利申请第13/585,121号中提供了涉及MPS二极管的另外的描述，通过引用将其公开内容的全部内容并入本文以用于所有目的。
GaN基电子器件及光电器件正经历快速发展，并且预期优于硅(Si)和碳化硅(SiC)的竞争者。与GaN以及相关的合金和异质结构有关的期望的性质包括对于可见光和紫外光发射的高带隙能量、有利的传输特性(例如，高电子迁移率和饱和速度)、高击穿电场、以及高热导率。特别地，对于给定的掺杂水平N，电子迁移率μ高于竞争材料的电子迁移率。这提供了低电阻率ρ，原因是电阻率与电子迁移率成反比，如公式(1)所示：
ρ = 1 q μ N , - - - ( 1 )
其中q为元电荷。
GaN材料(包括体相GaN衬底上的同质外延GaN层)所提供的另一优越性质为对于雪崩击穿的高临界电场。与临界电场低的材料相比，高临界电场使得在较小的长度L上能够支持较大的电压。电流流动的较小的长度与低电阻率一起引起与其他材料相比较低的电阻R，原因是电阻可以通过公式(2)确定：
R = ρ L A , - - - ( 2 )
其中A为沟道或电流路径的横截面积。
与生长在不匹配衬底上的材料例如生长在硅、碳化硅(SiC)或蓝宝石上的GaN相比，体相GaN衬底上的同质外延GaN层还具有相对低的缺陷密度。因此，体相GaN衬底上的同质GaN层在使用这些材料的半导体器件的本征区和/或低掺杂区中具有大的少数载流子寿命，增强了对于较宽的基极区的载流子注入效应。低缺陷密度还引起优越的热导率。
如本文所描述的，利用同质外延GaN层制造的MPS二极管不仅能够利用这些材料的突出的物理性质，而且受益于通过组合p-i-n和肖特基二极管而提供的结构优势。MPS二极管为下述器件结构：该器件结构可以被设计成正向表现出肖特基二极管的低导通电压并且反向表现出p-i-n二极管的低反向漏电流。MPS二极管可以包括肖特基接触，在肖特基接触的区域内具有一个或更多个埋置的p-n结(或p-i-n区)。在p-n结在较高电压下导通之前，正向导通电压由肖特基部控制。反向操作模式由适当隔开的p-n结控制。此外，在一些实施方案中，也可以使用与用于形成埋置在肖特基接触的区域内的p-n结的相同工艺来形成边缘终端结构以提供用于MPS二极管的边缘终端。
根据本发明的实施方案，采用体相或拟体相GaN衬底上氮化镓(GaN)外延来制造利用常规技术不能制造的MPS二极管和/或边缘终端结构。例如，生长GaN的常规方法包括利用异质衬底例如SiC。由于GaN层与异质衬底之间的热膨胀系数和晶格常数上的差，这会限制生长在异质衬底上的可用GaN层的厚度。在GaN与异质衬底之间的界面处的高缺陷密度进一步使制造用于各种类型的半导体器件的边缘终端结构的尝试复杂化。
图1至图6为示出用于制造根据本发明的第一实施方案的MPS二极管的工艺流程的简化截面图。
图1示出了适用于本发明的实施方案的外延系统。如图1所示，第一III族氮化物外延层110(例如，轻掺杂GaN的n型漂移层)形成在具有相同导电类型的III族氮化物衬底100(例如，n型GaN衬底)上。III族氮化物衬底100在下面将被称为GaN衬底并且可以为在其上生长第一GaN外延层110的体相或拟体相GaN材料。GaN衬底100的掺杂剂浓度(例如，掺杂浓度)可以根据期望的功能性而变化。例如，GaN衬底100可以具有掺杂剂浓度在从1×1017m-3至1×1020cm-3的范围内的n+导电类型。尽管GaN衬底100被示出为包括单一材料组成，但是可以提供多个层作为衬底的一部分。此外，在外延生长过程期间可以采用粘合层、缓冲层和其他层(未示出)。本领域技术人员应当认识到许多变化方案、修改方案和替代方案。
尽管在GaN衬底和GaN外延层方面对本文中所提供的一些实施方案(例如，在图1至图6中所示出的实施方案)进行了讨论，但是本发明不限于这些特定的二元III-V族材料，而是适用于更广泛种类的III-V族材料(特别是III族氮化物材料)。另外，尽管在一些实施方案中示出了GaN衬底，但是本发明的实施方案不限于GaN衬底。其他III-V族材料——特别是III族氮化物材料——包括在本发明的范围内并且可以不仅替代所示出的GaN衬底，而且替代本文中所描述的其他GaN基层和结构。例如，二元III-V(例如，III族氮化物)材料、三元III-V(例如，III族氮化物)材料例如InGaN和AlGaN、四元III族氮化物材料例如AlInGaN、这些材料的掺杂变化方案等包括在本发明的范围内。
下面被称为III族氮化物外延层或第一GaN外延层的第一III族氮化物外延层110的性质也可以根据期望的功能性变化。第一GaN外延层110可以用作MPS二极管的一个或多个肖特基区的漂移层和MPS二极管的一个或多个p-i-n结的本征部分。因而，第一GaN外延层110可以为相对低掺杂的材料。例如，第一GaN外延层110可以具有掺杂剂浓度在从1×1014cm-3至1×1018cm-3的范围内的n-导电类型。此外，掺杂剂浓度可以是均匀的或者可以根据例如漂移区的厚度而变化。
第一GaN外延层110的厚度也可以基本上根据期望的功能性变化。如上所述，同质外延生长可以使得第一GaN外延层110生长得与利用常规方法形成的层相比更厚。例如，一般而言，在一些实施方案中，厚度可以在0.5μm与100μm之间变化。在另一些实施方案中厚度大于5μm。MPS二极管的所得击穿电压可以根据实施方案变化。一些实施方案提供了至少100V、至少300V、至少600V、至少1.2kV、至少1.7kV、至少3.3kV、至少5.5kV、至少13kV或至少20kV的击穿电压。
可以使用不同的掺杂剂来制造本文中所公开的n型GaN外延以及p型GaN外延的层和结构。例如，n型掺杂剂可以包括硅、氧、锗等。p型掺杂剂可以包括镁、铍、锌等。
图2示出了通过例如外延生长形成p型III族氮化物外延层210。如下面所描述的，p型III族氮化物外延层210(例如，GaN层)将提供由外延材料制造的掺杂剂源区域。在一些实施方案中，外延层210的厚度可以在从约50nm至约1000nm的范围内，例如100nm。在一些特定实施方案中，在外延层210的厚度趋向于零的情况下，在第一GaN外延层110上形成掺杂剂物质(例如，镁)。在这些特定实施方案中，掺杂剂源仅为掺杂剂物质或基本为掺杂剂物质。在另一些实施方案中，生长重掺杂有p型掺杂剂的薄的外延层(例如，在1nm至100nm的范围内)以形成用于提供掺杂剂源的层。本领域的技术人员应当认识到许多变化方案、修改方案和替代方案。
图3示出了通过对p型III族氮化物外延层210进行图案化并且去除部分p型III族氮化物外延层210来形成掺杂剂源310a和掺杂剂源310b。可以利用蚀刻掩模(未示出，但是具有在相邻的掺杂剂源之间的开口305的尺寸)通过受控蚀刻来执行去除部分p型III族氮化物外延层以形成掺杂剂源310a和掺杂剂源310b。掺杂剂源的竖直侧可以被称为相反的蚀刻表面。如下面更加全面描述的，在开口305中形成外延结构，该外延结构形成MPS二极管的肖特基部的一部分，因此部分p型III族氮化物外延层的去除可以被设计成在大约第一GaN外延层110的顶表面320处或者在第一GaN外延层中期望的深度处停止。此外，去除工艺可以包括得到用于MPS二极管的不同部分的不同深度的多个蚀刻步骤。可以使用电感耦合等离子体(ICP)蚀刻和/或其他常规GaN蚀刻工艺。本领域的技术人员应当认识到许多变化方案、修改方案和替代方案。
图4示出了根据本发明的实施方案的外延再生长。如下所述，再生长的GaN基外延层410包括在与部分n型GaN基外延层110交叠的区域中的n型材料和在与多个掺杂剂源310交叠的区域中的p型材料。如图4所示，III族氮化物外延层410已经再生长成填充开口305并且延伸至比掺杂剂源310a和掺杂剂源310b的高度大的高度，例如在约50nm至约500nm的范围内的高度。在特定实施方案中，III族氮化物外延层410的厚度为约200nm。III族氮化物外延层410可以被称为第二外延层或再生长外延层，原因是外延层410被耦接至部分第一外延层110并且在掺杂剂源310之上再生长。掺杂剂源的存在使III族氮化物外延层410根据横向位置而具有不同的掺杂特征。在区域405a、区域405b和区域405c中，再生长n型材料(例如，n-GaN外延材料)。因此，在这些区域中，n型区以与n型漂移层电连接的形式形成。
在区域415a和区域415b中，在再生长材料之下存在掺杂剂源使区域415a和415b被p型掺杂。因而，如上所述，掺杂特征随着散布在n型区之中的p型区而横向变化。在不限制本发明的实施方案的情况下，发明人认为存在于掺杂剂源中的p型掺杂剂(例如，镁)载入(carryover)再生长材料中，使p型掺杂剂(例如，镁)结合到再生长材料中。存在于掺杂剂源的顶表面上的镁可以被结合到再生长材料中，尽管本发明的实施方案对该特定机制不作要求。在一些实施方案中，虽然在形成III族氮化物外延层410期间再生长条件适合用于得到n型区405a、n型区405b和n型区405c的n型材料的生长，但是尽管在再生长前体中存在n型掺杂剂，也形成p型区415a和p型区415b。
参照图4，在n型层110与依次电连接至p型区415a和p型区415b的掺杂剂源310a和310b之间的界面处存在p-n结。通过与n型层110电接触的n型区405a、n型区405b和n型区405c提供适合用于肖特基二极管元件的N型区。尽管未示出，但是本发明的实施方案可以在再生长工艺之前或期间采用界面层(interfaciallayers)。本领域的技术人员应当认识到许多变化方案、修改方案和替代方案。
再生长外延层410的一种方法可以借助如在2011年8月4日提交的题目为“MethodandSystemforFormationofp-nJunctioninGalliumNitrideBasedElectronics”的美国专利申请第13/198,666号中更完全描述的再生长工艺，通过引用将其公开内容的全部内容并入本文。如本文所示出的，与一些选择性区域再生长技术相比，无掩模(blanket)再生长提供了益处，原因是在一些选择性再生长技术中，硬掩模可能分解，导致硬掩模材料结合到外延再生长材料中。通过采用无掩模再生长工艺，去除了再生长掩模并且改善了材料性质。
再次参照图4，设置在再生长区405a、再生长区405b和再生长区405c之间的再生长区415a和再生长区415b的特征在于与第一GaN外延层110不同的导电类型，由此形成了MPS二极管的p-i-n结构。例如，在一个实施方案中，在区域415a和区域415b中的再生长材料具有p+导电类型，第一GaN外延层110具有n-导电类型。所述区的掺杂浓度可以相对高，例如在从约1×1017cm-3至约2×1020cm-3的范围内。在一些实施方案中，在再生长区415a和再生长区415b中的掺杂剂浓度分别根据距掺杂剂源310a和掺杂剂源310b的距离而降低。
再生长外延层410的厚度可以根据形成层和器件设计所使用的工艺而变化。在一些实施方案中，外延层410的厚度在0.05μm与5μm之间，例如，0.2μm。
根据期望的功能性，再生长外延区405的掺杂剂浓度随厚度可以是均匀的或非均匀的。例如，在一些实施方案中，在区域405中的n型掺杂剂的掺杂剂浓度随着厚度增加或降低，使得掺杂剂浓度在靠近n型GaN漂移层110处相对低或高并且随着距漂移层的距离的增加而增加或降低。
参照图4，在一个实施方案中，因为掺杂浓度随着高度下降，所以区域415中的在表面440处的p型掺杂浓度将高于在表面442处的掺杂浓度。对于在区域405中的n型掺杂，在一些实施方案中，因为掺杂随着高度降低或增加，所以在表面444处的掺杂浓度可以低于或者高于在表面446处的掺杂浓度，尽管本发明的实施方案对此不作要求。本领域的技术人员应当认识到许多变化方案、修改方案和替代方案。
本发明的实施方案提供了许多利用常规技术不能得到的益处，原因是在p型材料与n型材料之间的界面450是在外延再生长工艺期间形成的体相界面，而不是如果在与已经被蚀刻以限定MPS器件的横向特性的生长的n型材料相邻地再生长p型材料的情况下将存在的蚀刻界面。尽管在附图中体相界面450被示出为竖直，但是本发明对此不作要求，并且包括弯曲表面的其他界面轮廓被包括在本发明的范围内。参照图4，界面450的高度通常大于掺杂剂源的厚度，得到下述MPS二极管，在该MPS二极管再生长n型外延材料的厚度的一部分(例如，大部分)包括体相材料形式的基本竖直的p-n界面。发明人已经确定：与在蚀刻表面例如表面451处存在的p-n界面相比，体相材料形式的p-n界面增强了器件性能。
如图4所示，MPS二极管包括包含再生长p型材料415、外延p型材料310和n型材料(漂移层110)的多个P-N结区域405。在散布有p-n结区域的情况下，MPS二极管具有包括再生长n型材料405和n型材料(漂移层110)的多个肖特基区。除了在掺杂剂源与再生长n型区之间的蚀刻界面之外，再生长p型区与再生长n型区之间的界面还包括(例如基本包括)体相外延界面。因而，在单个再生长工艺中，在外延再生长层中同时制造了p型区和n型区两者。
尽管关于MPS二极管和用于制造MPS二极管的方法讨论了本发明的实施方案，但是本发明不限于该特定器件结构，而是可以更一般地应用于III族氮化物材料的横向非均匀掺杂以及制造采用横向非均匀掺杂的器件。因而，其中再生长GaN层包括散布的n型区和p型区的多种GaN基电子器件被包括在本发明的范围内。这些器件可以包括横向p-n结结构，该横向p-n结结构包括衬底、n型外延生长区、p型外延生长区和包括n型再生长材料和p型再生长材料两者的一层或多层再生长GaN基层。本领域的技术人员应当认识到许多变化方案、修改方案和替代方案。
图5A示出了在再生长III族氮化物层410的表面上形成欧姆接触和肖特基接触。欧姆接触510a和欧姆接触510b分别被制造到p型再生长区415a和p型再生长区415b上，并且肖特基接触520被制造到n型再生长区405上，在图5A中示出与区域405b的单个肖特基接触。尽管在图5A中示出了分开的欧姆接触和肖特基接触，但是本发明的实施方案对此不作要求，而是可以利用一个或更多个金属和/或合金层来形成单个接触金属结构并且形成MPS二极管的p-i-n部，上述一个或更多个金属和/或合金层被设计成产生与掺杂剂浓度相对低的n型再生长区405的肖特基势垒以及与掺杂剂浓度相对高的p型再生长区415的欧姆接触。尽管为了清楚的目的未示出，但是外围的p型再生长区可以用于MPS二极管的边缘终端。可以利用可以根据所使用的金属而变化的多种技术(包括剥离和/或沉积与后续的蚀刻)来形成接触金属。在一些实施方案中，接触金属可以包括镍、铂、钯、银、金、钪等。
图5B示出了下述替选实施方案，其中如关于图5A所讨论地形成欧姆接触，随后形成无掩模肖特基接触550。
图6示出了在GaN衬底100的底部上形成背金属结构610。背金属结构610可以为用作MPS二极管的阴极的接触的一层或更多层欧姆金属。例如，背金属结构610可以包括钛-铝(Ti/Al)欧姆金属。可以使用包括但是不限于钛、铝、镍、钯、金、银、及其组合等的另外的金属和/或合金。在一些实施方案中，背金属结构610的最外金属可以包括金、钽、钨、钯、银、或铝及其组合等。可以利用诸如溅射、蒸镀等的多种方法中的任意方法来形成背金属结构610。
图7为示出根据本发明的实施方案的制造MPS二极管(即，混合p-i-n肖特基二极管或混合p-n肖特基二极管)的方法的简化流程图。方法700适用于以氮化镓(GaN)基材料制造MPS二极管。所述方法包括提供具有第一表面和第二表面的n型GaN基衬底(710)和形成耦接至n型GaN基衬底的第一表面的n型GaN基外延层(712)。n型GaN基外延层可以用作MPS二极管的漂移层。n型GaN基衬底的特征在于第一n型掺杂剂浓度并且n型GaN基外延层的特征在于通常比第一n型掺杂剂浓度小的第二n型掺杂剂浓度。
所述方法还包括形成耦接至所述n型GaN基外延层的p型GaN基外延层(714)和去除部分p型GaN基外延层以形成多个掺杂剂源(716)。所述方法还包括再生长GaN基外延层，该GaN基外延层包括在与部分所述n型GaN基外延层交叠的区域中的n型材料和在与多个掺杂剂源交叠的区域中的p型材料的(718)。在一些实现中，GaN基外延层的再生长为无掩模再生长过程。
此外，所述方法包括形成电耦接至再生长的GaN基外延层的第一金属结构(720)。在实施方案中，第一金属结构包括电耦接至在与部分所述n型GaN基外延层的交叠的区域中的n型材料的肖特基接触和电耦接至在与多个掺杂剂源交叠的区域中的p型材料的欧姆接触。为了制造MPS二极管的阴极，可以形成电耦接至n型GaN基衬底的第二表面的第二金属结构。除了二极管功能性之外，本发明的实施方案还可以包括边缘终端功能性，其中与多个掺杂剂源交叠的区域中的至少之一被配置成提供MPS二极管的边缘终端。此外，与多个掺杂剂源交叠的区域中的至少之一可以被配置成向MPS二极管提供结终端延伸。
应该理解的是,图7中示出的具体步骤提供了根据本发明的实施方案的制造MPS二极管的具体方法。根据替代方案还可以执行其他次序的步骤。例如，本发明的替代方案可以以不同顺序执行以上所列的步骤。此外，图7所示的单个步骤可以包括可以适合于该单个步骤的各种次序执行的多个子步骤。此外，根据具体应用，可以添加或去除附加步骤。本领域技术人员应当认识到许多变化方案、修改方案和替代方案。
还应该理解的是，本文中所述的实施例和实施方案仅为说明性目的并且本领域技术人员可以提出根据实施例和实施方案的各种修改方案或更改方案并且所述各种修改方案和更改方案包括在该申请的精神和范围以及所附权利要求书的范围内。

Claims (20)

1.一种用于以氮化镓(GaN)基材料制造混合的p-i-n肖特基(MPS)二极管的方法，所述方法包括：
提供具有第一表面和第二表面的n型GaN基衬底；
形成耦接至所述n型GaN基衬底的所述第一表面的n型GaN基外延层；
形成耦接至所述n型GaN基外延层的p型GaN基外延层；
去除部分所述p型GaN基外延层以形成多个掺杂剂源；
再生长GaN基外延层，再生长的GaN基外延层包括在与部分所述n型GaN基外延层交叠的区域中的n型材料和在与所述多个掺杂剂源交叠的区域中的p型材料；以及
形成电耦接至所述再生长的GaN基外延层的第一金属结构。
2.根据权利要求1所述的方法，其中所述第一金属结构包括电耦接至在与部分所述n型GaN基外延层交叠的区域中的所述n型材料的肖特基接触、和电耦接至在与所述多个掺杂剂源交叠的区域中的所述p型材料的欧姆接触。
3.根据权利要求1所述的方法，还包括形成电耦接至所述n型GaN基衬底的所述第二表面的第二金属结构。
4.根据权利要求1所述的方法，其中所述再生长GaN基外延层包括利用无掩模再生长工艺。
5.根据权利要求1所述的方法，其中所述n型GaN基衬底的特征在于第一n型掺杂剂浓度，所述n型GaN基外延层的特征在于小于所述第一n型掺杂剂浓度的第二n型掺杂剂浓度。
6.根据权利要求1所述的方法，其中与所述多个掺杂剂源交叠的所述区域中的至少之一被配置成向所述MPS二极管提供边缘终端。
7.根据权利要求1所述的方法，其中与所述多个掺杂剂源交叠的所述区域中的至少之一被配置成向所述MPS二极管提供结终端延伸。
8.一种MPS二极管，包括：
具有第一侧和与所述第一侧相反的第二侧的III族氮化物衬底，其中所述III族氮化物衬底的特征在于第一导电类型；
耦接至所述III族氮化物衬底并且特征在于所述第一导电类型的第一III族氮化物外延层；
耦接至所述第一III族氮化物外延层并且特征在于第二导电类型的多个掺杂剂源；
与部分所述第一III族氮化物外延层交叠并且与所述多个掺杂剂源交叠的第二III族氮化物外延层，其中所述第二III族氮化物外延层包括特征在于所述第一导电类型的第一区域和特征在于所述第二导电类型的第二区域；以及
电耦接至所述第二III族氮化物外延层的第一金属结构。
9.根据权利要求8所述的MPS二极管，其中所述多个掺杂剂源包括III族氮化物外延成分。
10.根据权利要求9所述的MPS二极管，其中所述III族氮化物外延成分包括镁掺杂的GaN。
11.根据权利要求8所述的MPS二极管，其中所述第一导电类型包括n型，所述第二导电类型包括p型。
12.根据权利要求11所述的MPS二极管，其中所述第一区域上覆于部分所述第一III族氮化物外延层，所述第二区域上覆于所述多个掺杂剂源。
13.根据权利要求8所述的MPS二极管，其中所述第一金属结构包括与所述第一区域的肖特基接触和与所述第二区域的欧姆接触。
14.根据权利要求8所述的MPS二极管，还包括电耦接至所述III族氮化物衬底的所述第二侧的第二金属结构。
15.根据权利要求8所述的MPS二极管，特征在于所述第二导电类型的所述第二区域中的至少之一被配置成向半导体器件提供边缘终端。
16.一种MPS二极管，包括：
III族氮化物衬底；
耦接至所述III族氮化物衬底的n型III族氮化物外延层；
耦接至所述n型III族氮化物外延层的多个p型掺杂剂源，所述p型掺杂剂源中的每一个均具有相反的蚀刻表面；以及
再生长的III族氮化物外延层，其包括：
耦接至部分所述n型III族氮化物外延层和所述相反的蚀刻表面的n型区；和
耦接至所述多个p型掺杂剂源并且散布在所述n型区之间的p型区，其中在相邻的n型区域与p型区域之间存在体相界面。
17.根据权利要求16所述的MPS二极管，其中所述蚀刻表面的特征在于第一垂直尺度，所述体相界面的特征在于比所述第一垂直尺度大的第二垂直尺度。
18.根据权利要求16所述的MPS二极管，还包括电耦接至所述再生长的III族氮化物外延层的第一金属结构和电耦接至所述III族氮化物衬底的第二金属衬底。
19.根据权利要求18所述的MPS二极管，其中所述第一金属结构包括与所述n型区的肖特基接触和与所述p型区的欧姆接触。
20.根据权利要求16所述的MPS二极管，其中所述p型区包括外延生长的p型材料和再生长的p型材料。
CN201480021877.7A 2013-04-19 2014-04-09 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 Active CN105144392B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/866,286 2013-04-19
US13/866,286 US9159799B2 (en) 2013-04-19 2013-04-19 Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
PCT/US2014/033514 WO2014172164A2 (en) 2013-04-19 2014-04-09 Method of fabricating a merged p-n junction and schottky diode with regrown gallium nitride layer

Publications (2)

Publication Number Publication Date
CN105144392A true CN105144392A (zh) 2015-12-09
CN105144392B CN105144392B (zh) 2019-05-17

Family

ID=51728352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480021877.7A Active CN105144392B (zh) 2013-04-19 2014-04-09 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法

Country Status (3)

Country Link
US (2) US9159799B2 (zh)
CN (1) CN105144392B (zh)
WO (1) WO2014172164A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231911A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法
CN110729351A (zh) * 2019-10-18 2020-01-24 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN114335146A (zh) * 2021-12-31 2022-04-12 清纯半导体(上海)有限公司 一种半导体结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018118220A1 (en) * 2016-12-23 2018-06-28 Sixpoint Materials, Inc. Electronic device using group iii nitride semiconductor and its fabrication method
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
US10964749B2 (en) * 2018-11-01 2021-03-30 Arizona Board Of Regents On Behalf Of Arizona State University GaN-based threshold switching device and memory diode
US11626483B2 (en) 2019-10-08 2023-04-11 Arizona Board Of Regents On Behalf Of Arizona State University Low-leakage regrown GaN p-n junctions for GaN power devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1112731A (zh) * 1993-11-29 1995-11-29 德克萨斯仪器股份有限公司 外延向上生长方法和器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097046A (en) * 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
JP4160752B2 (ja) * 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
JP4234016B2 (ja) * 2001-07-12 2009-03-04 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
US20090179297A1 (en) * 2008-01-16 2009-07-16 Northrop Grumman Systems Corporation Junction barrier schottky diode with highly-doped channel region and methods
EP2154726A3 (en) * 2008-08-14 2010-05-26 Acreo AB A method for producing a JBS diode
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US8946788B2 (en) * 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
US9224828B2 (en) * 2011-10-11 2015-12-29 Avogy, Inc. Method and system for floating guard rings in gallium nitride materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1112731A (zh) * 1993-11-29 1995-11-29 德克萨斯仪器股份有限公司 外延向上生长方法和器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231911A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法
CN108231911B (zh) * 2017-11-24 2020-08-04 西安电子科技大学 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法
CN110729351A (zh) * 2019-10-18 2020-01-24 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN110729351B (zh) * 2019-10-18 2021-07-20 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN114335146A (zh) * 2021-12-31 2022-04-12 清纯半导体(上海)有限公司 一种半导体结构及其制备方法
CN114335146B (zh) * 2021-12-31 2024-04-26 清纯半导体(宁波)有限公司 一种半导体结构及其制备方法

Also Published As

Publication number Publication date
US9159799B2 (en) 2015-10-13
CN105144392B (zh) 2019-05-17
US9525039B2 (en) 2016-12-20
US20140312355A1 (en) 2014-10-23
WO2014172164A3 (en) 2015-05-14
US20160005835A1 (en) 2016-01-07
WO2014172164A2 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
US9196679B2 (en) Schottky diode with buried layer in GaN materials
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US9397186B2 (en) Method of fabricating a gallium nitride merged P-I-N schottky (MPS) diode by regrowth and etch back
CN105144392A (zh) 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
WO2013020061A1 (en) Method and system for a gan vertical jfet utilizing a regrown gate
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
WO2013020051A1 (en) Method and system for a gan vertical jfet utilizing a regrown channel
CN104380458A (zh) 利用电导调制在氮化镓材料中用于结终端的方法和系统
CN104541373A (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
US9171923B2 (en) Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
US8969926B2 (en) Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
KR101590477B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
US20230369445A1 (en) Vertical power devices having mesas and etched trenches therebetween

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181227

Address after: California, USA

Applicant after: New Era Power System Co.,Ltd.

Address before: California, USA

Applicant before: Avoji (ABC) Co.,Ltd.

Effective date of registration: 20181227

Address after: California, USA

Applicant after: Avoji (ABC) Co.,Ltd.

Address before: California, USA

Applicant before: AVOGY, Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant