JP4160752B2 - 炭化珪素からなる半導体装置とその製造方法 - Google Patents

炭化珪素からなる半導体装置とその製造方法 Download PDF

Info

Publication number
JP4160752B2
JP4160752B2 JP2001525771A JP2001525771A JP4160752B2 JP 4160752 B2 JP4160752 B2 JP 4160752B2 JP 2001525771 A JP2001525771 A JP 2001525771A JP 2001525771 A JP2001525771 A JP 2001525771A JP 4160752 B2 JP4160752 B2 JP 4160752B2
Authority
JP
Japan
Prior art keywords
semiconductor region
junction
semiconductor
schottky
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001525771A
Other languages
English (en)
Other versions
JP2003510817A (ja
Inventor
フリードリッヒス、ペーター
ペータース、デタルト
シェルナー、ラインホルト
Original Assignee
サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト filed Critical サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト
Publication of JP2003510817A publication Critical patent/JP2003510817A/ja
Application granted granted Critical
Publication of JP4160752B2 publication Critical patent/JP4160752B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/012Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H10D64/0123Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors to silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【0001】
本発明は、炭化珪素(SiC)の互いに逆導電形の半導体領域にショットキ接合とオーミック接合を設けた炭化珪素かなる半導体装置に関する。更に、本発明はこのような半導体装置の製造方法に関する。
【0002】
米国特許第4641174号明細書から、ショットキ接合とオーミック接合とを備えた半導体装置は公知である。ここには、複数のショットキダイオードと複数のpn接合ダイオードを単一の半導体基板に交互に配置し、互いに並列に接続した所謂ピンチ整流ダイオードが記載されている。この装置は、pn形ダイオードの空乏層がショットキダイオードの通電領域を閉塞し、これによりショットキダイオードの阻止能力を改善するので阻止特性が優れている。ショットキダイオードとpn形ダイオードを交互に同一の表面に配置しているから、一方では強p形の半導体領域にオーミック特性を、他方では弱n形半導体領域にショットキ特性を備えた接合が必要となる。珪素からなる半導体領域に対してアルミニウムがこの点に関する好適な接合材として挙げられている。これに対し、炭化珪素に対して好適な接合材は挙げられていない。
【0003】
米国特許第5895260号明細書は、n形SiCにショットキダイオードを作る方法を開示している。SiC半導体領域の第一の表面は先ず誘電性フィルムで覆われる。次にSiC半導体領域の第二の表面に裏面電極がニッケル(Ni)層の形で設けられ、950℃の温度で化成処理される。次に露出した、第一の表面に達する接合窓の内部にショットキ金属膜が形成される。ショットキ接合用の金属として、詳しくは特定されていないTi/AlやNi/Alが使用される。上述の半導体装置はピンチダイオードではなく、単なるショットキダイオードなので、p形のSiC半導体領域上のオーミック接合には触れていない。
【0004】
更に、米国特許第5270252号並びに第5471072号明細書にも各々n形のβ−SiC上に形成したショットキダイオードが開示されている。このショットキ接合のベース金属として白金(Pt)が使われている。オーミック接合はチタン/金(Ti/Au)層構造で形成され、ショットキ接合を設ける前に約750℃で化成処理される。ショットキ接合とオーミック接合はその場合各々n形SiCに接触している。
【0005】
ヨーロッパ特許出願公開第0380340号明細書は、n形α−SiC内に形成したショットキダイオードを開示している。この場合も、ショットキ金属膜の主要な構成成分として白金(Pt)を使用している。ニッケル(Ni)層はオーミック金属膜として裏面に設けられ、ショットキ接合を形成する前に約1000℃で化成処理される。この場合も、ショットキ接合とオーミック接合は各々n形SiCに接触している。
【0006】
米国特許第5929523号明細書からは、n形炭化珪素上に設けた、オスミウム(Os)からなるショットキ接合が公知である。ショットキ接合を形成する前に裏面にオーミック接合が作られる。ショットキ接合に対しては、先ず幾つかの珪素の単層を表面にスパッタにより形成するプロセス工程を含む特殊な製造方法が必要である。このようにして作ったショットキ接合は、非常に温度安定性がある。しかしながら、オスミウムは希土類元素に属する元素であり、入手が困難で、高価である。
【0007】
更に、学術論文「高圧SiCショットキ・バリア・ダイオードのためのガードリング・ターミネーション(The Guard-Ring Termination for the High-Voltage SiC Schottky Barrier Diodes)」、IEEC電子デバイス・レターズ、第16巻、7号、1995年7月から、n形SiCドリフト領域にショットキ接合を備え、かつp形SiCからなる所謂ガードリングを備えた半導体装置が公知である。このn形ドリフト領域とp形ガードリングはAl/Tiからなる共通のコンタクト層を備えている。これによりガードリングはオーミック接触とされる。しかし、このガードリングは、通常のように、阻止方向に電界を導くだけのものであり、順方向には明らかに少数キャリアの注入、従ってガードリングとドリフト領域との間に形成されるpn接合ダイオードの閉成を阻止しようとするものなので、ガードリングについては高度のオーミック接合を必要としない。ガードリングの低濃度のp形ドーピングからも、ガードリングに対するコンタクトが実際には真のオーミック特性を示していないと言うことを逆に推論できる。
【0008】
「ソリッド・ステート・エレクトロニクス(Solid-State Electronics)」、第39巻、10号、1409〜1422頁のJ.B.カサディ及びR.W.ジョンソンのSiCの記事に、SiCのショットキ接合を主題とする一節がある。これによれば、従来、ニッケル(Ni)、ニッケルクロム(NiCr)、金(Au)、白金(Pt)、チタン(Ti)、マグネシウム(Mg)、コバルト(Co)、アルミニウム(Al)、ハフニウム(Hf)及びパラジウム(Pd)がSiC上のショットキ接合用に使用されてきた。これにより得られるショットキ障壁の高さは、使用する金属による他に、炭化珪素の表面品質、析出方法、SiCの多結晶型、導電形(n又はp形)及びSiC表面の方位(Si又はC側)に関係する。しかし、ショットキ接合に隣接して配置され、このショットキ接合と接触しているSiC半導体領域とは逆の形を持ったSiC半導体領域に設けられた付加的なオーミック接合に関しては何ら言及していない。
【0009】
本発明は、n形のSiC半導体領域に良好なショットキ接合、p形のSiC半導体領域に良好なp形オーミック接合を備えた半導体装置を提供することを目的とする。ショットキ接合とオーミック接合とは、その場合、特に互いに直接隣接して配置する。更にこの種半導体装置を容易・安価に製造する方法を提供する。
【0010】
半導体装置に関する課題を解決するために、請求項1の特徴を備えた半導体装置を提供する。
【0011】
ショットキ接合とp形オーミック接合とを備えた炭化珪素からなる本発明の半導体装置は、
・n形炭化珪素からなる第一の半導体領域及びp形炭化珪素からなる第二の半導
体領域と、
・この第一及び第二の半導体領域に各々電気的に接触するショットキ接合とp形
オーミック接合とを備え、
・これら両コンタクト層がニッケルを第一の成分、アルミニウムを第二の成分と
する少なくとも2つの成分を備えた接合材からなる
半導体装置である。
【0012】
方法に関する課題の解決のため、請求項8の特徴を備えた方法を提案する。
【0013】
ショットキ接合とp形オーミック接合とを備えた炭化珪素からなる半導体装置の本発明による製造方法では、
・ショットキ接合層をn形炭化珪素からなる第一の半導体領域に、p形オーミッ
ク接合層をp形炭化珪素からなる第二の半導体領域に形成し、
・これらの両接合層に対してニッケルを第一の成分とし、アルミニウムを第二の
成分とする少なくとも2つの成分を備えた接合材を使用する。
【0014】
本発明は、その場合、特に好適なニッケル・アルミニウム材を選択することにより、p形オーミック接合をp形SiCに、ショットキ接合をn形SiCに設けた半導体装置の製造を著しく簡単化できると言う認識に基づいている。このことは、両接合を互いに直接隣接して配置する場合に、特に当て嵌まる。ニッケル・アルミニウム材は、その他に、非常によい接合特性をもたらすので、この接合材で作った半導体装置は特に有効である。この接合材は、その場合、少なくともニッケルとアルミニウム成分の雑然とした混合物、整然とした混合物、合金又は化合物の形であってよい。
【0015】
従来、p形オーミック接合とショットキ接合とは別々の作業工程で、特にまた異なる接合材から作られた。p形オーミック接合のコンタクト化成処理のために少なくとも900℃の温度において行う熱処理プロセスは、一緒に熱処理されるショットキ接合の電気的特性の低下を常にもたらすので、ショットキ接合は、現在、オーミック接合の化成処理の後に初めて形成するのが普通である。
【0016】
しかし、このようにオーミック接合とショットキ接合とを順に作るには、かなりの製造経費が必要となる。特にこれら接合が隣接している場合、両接合層を順次かつ隣り合って形成するには種々のマスク工程が必要である。その際場合によっては、ショットキ接合を形成する表面にも付加的な前処理を要する。
【0017】
好適なニッケル・アルミニウム材を使用することで前述のプロセス工程を省略でき、その結果製造プロセスを著しく短縮できる。即ち、ショットキ接合層は、p形オーミック接合層と一緒に化成処理でき、その場合、ショットキ接合特性が特に低下することがない。この好ましい特性は、材料がニッケル並びにアルミニウム成分を含むときしか得られない。純ニッケルも、又純アルミニウムもこの特長を備えていない。ショットキ接合を設ける表面は最終的なショットキ接合層で直接覆われるので、付加的な前処理も不要である。このことは、一方では、プロセス経済に役立ち、他方では、ショットキ接合の質の改善にも貢献する。
【0018】
同じ材料を第一及び第二の半導体領域に設けるときも、場合によっては、選択したSiCのドーピングや使用する材料の組成に応じ、両半導体領域と両接合層との間に各々互いに僅かに異なる材料組成を備えた境界範囲を設定できる。この僅かな偏差は、設けた材料と第一または第二の半導体領域との間の異なる交換現象により生ずる。
【0019】
アルミニウムを含む接合材は、炭化珪素に対しアクセプタとして働く材料成分を含んでいる。アルミニウムは、それ故、ある程度第一及び第二の半導体領域に侵入し、そこでアクセプタとして対応の格子位置に拘束される。この混合現象は第一又は第二の半導体領域の本来のドーピングにより決定的に影響を受け、それ故各境界範囲で異なる経過を示す。この結果、アルミニウム成分は、各境界範囲において、たとえ非常に僅かであっても、互いに異なる程度に変化する。
【0020】
珪化物を形成するニッケルも各々の境界範囲において材料組成のある程度のずれをもたらす。この場合、第一及び第二の半導体領域に由来する珪素は両接合層のニッケルと混合する。この結果、その場合、両境界範囲においてニッケル珪化物が形成される。このプロセスにおいても不純物濃度及び形が決定的な影響因子なので、この効果も同様に境界範囲で互いに僅かに異なる材料組成を招く。
【0021】
両接合層の、境界面から離れて位置する範囲では、上述の境界面効果が影響しないので、この材料はその元々形成された組成に保持されており、それ故、各々の接合層のこの範囲で一定している。
【0022】
本発明による考え方では、上述の又は同様な境界面効果に基づくような、両コンタクト層の材料組成の僅かな差は、全て、決定的なものとは見なされず、「少なくともほぼ同じ材料組成」及び「殆ど同質」という概念の下で包括される。
【0023】
更に、通常の、場合によっては異なる不純物に帰せられるべき材料組成の違いは、ここでは同様に決定的なものとは見なされない。
【0024】
本発明の半導体装置並びに方法の特別な構成は、各々の主なる請求項に従属する請求項に記載してある。
【0025】
良好なショットキ接合を形成するには、n形の第一の半導体領域が弱くドープされているのが好ましい。好ましくは、この不純物濃度は、それ故、最高でも1017cm-3、特に最高で3×1016cm-3である。不純物濃度の高さにより、その場合、半導体装置の阻止電圧強度が決定的に決まる。例えば、1200V迄の阻止電圧に対し1.2×1016cm-3の不純物濃度が、3000V迄の阻止電圧に対し3.6×1015cm-3の不純物濃度が選ばれる。
【0026】
良好なp形のオーミック接合については、これに対し、p形の第二の半導体領域が少なくともp形オーミック接合との境界範囲で充分に高い不純物濃度を示すのがよい。特にこの不純物濃度は1017〜1020cm-3である。特に良好なp形オーミック接合は、不純物濃度が少なくとも1019cm-3であるときに生ずる。上記の不純物濃度は、例えばそのためのドーピング物質をエピタキシー成長時又は後でイオン注入により与えることで問題なく作ることができる。
【0027】
好適な実施例では、アルミニウムは接合材中に少なくとも20体積%含まれている。好ましい上限として、80体積%のアルミニウムが実証されている。アルミニウムの体積比は40〜50%の範囲が特によい。体積比は、この接合材が(金属間)化合物として存在する際にも確定される。かかる確定に対し決定的なのは、関係するニッケルとアルミニウム原子の原子半径並びに単位セルに関するそれらの濃度である。場合によっては付加的に、金属間化合物における原子間距離の減少を一緒に考慮する。p形オーミック接合とショットキ接合をできるだけ効率的に作るべく、両接合層に対し同一の材料組成を使用するのが好ましいが、基本的にはそれから逸脱してもよい。例えば、ショットキ接合層には50体積%、p形オーミック接合には20体積%のアルミニウムを使用できる。
【0028】
更に、コンタクト材は、ニッケルとアルミニウムだけからなると好ましい。その場合、境界範囲には不可避な不純物及びドーピング材原子を除いて、SiC半導体領域に由来する珪素及び炭素並びに接合層の材料に由来するニッケル及びアルミニウムの単一成分のほぼ純粋な4元材料系が存在する。付加的に境界範囲に存在し、4元材料系における交換現象に影響するかも知れない異物原子によって起こり得る接合特性への影響はその場合殆ど回避される。
【0029】
好適な構成例では、両接合層を連続した共通の接合層として形成する。しかし基本的には、ショットキ及びp形接合層を互いに別々にする構成も可能である。
【0030】
更に、両コンタクト層を600℃以上で化成処理する形態も好適である。このように化成処理した接合層は、その場合、第一の半導体領域に対し特に良いショットキ接合、第二の半導体領域に対し特に良いオーミック接合を各々形成する。
【0031】
請求項9以下に挙げた本発明の方法の好ましい実施の形態は、主として、半導体装置の各々対応する構成例と同様な利点を備えている。
【0032】
この方法の他の実施形態は、第一及び第二の半導体領域に接合材を設ける方法に関する。
【0033】
両接合層を同時に作れる方法は特に有効である。これにより、順次形成するのと較べて、必要なプロセス工程の数が著しく減少する。その結果、より短い製造サイクルが達成できる。さもなければ必要なマスク工程は、両コンタクト層を別々に化成処理するのと同様に省略できる。両接合層は正に同じ温度で化成処理することができて好ましい。しかもショットキ接合の質が、これにより大きく損なわれることがない。
【0034】
このことは、両接合層を連続した共通の接合層として形成する構成例においても好ましく影響する。接合材の特別な材料特性により可能な共通のプロセス、特にショットキ接合とオーミック接合の共通の化成処理により、この構成例も特に容易に製造できる。
【0035】
更にまた、n形SiCに良いショットキ接合そしてp形SiCに良いオーミック接合を形成するためにも、接合層が殆ど同質の、即ち各コンタクト層内部に少なくともほぼ同じ材料組成が各半導体領域に存在するのが好ましい。これは、特にこの接合材を層構造の形ではなく、むしろ両主成分であるニッケル及びアルミニウムの最終的混合比で半導体領域に直接に設けることで達成される。複数の材料成分から接合材を構成する際には、かかる均一な材料塗着により、両半導体領域に対する境界面に各々全材料成分が直接存在し、両半導体領域の炭化珪素と交換作用が発生する。これに対して層構造の場合は、先ず別々に、例えば数nmの単位の厚さに塗着したニッケルとアルミニウム層を混合する必要がある。この混合、即ち均質化は、特に接合材の塗着に続く熱処理プロセスの始めに行う。この熱処理プロセスは接合の化成処理となる。p形オーミック接合とショットキ接合の質に対しては、この熱処理プロセス時に既に、初めに全ての関係する材料成分が直接半導体領域との境界面に存在するのが決定的な利点である。
【0036】
この方法のさらなる改良案では、両半導体領域に設ける接合材を少なくとも2つの源から取り出す。この材料源は、その場合、各々少なくとも1つの成分、特にニッケルとアルミニウムを含む。この取り出しは同時的な気化又は霧化(スパッタ)によって行う。両コンタクト層は、これに続いて両材料成分を第一及び第二の半導体領域に析出することで形成する。両接合層に対する接合材は、その場合、気相で個々の材料成分からか、析出工程の経過において生ずる。例えばプラズマ又は電子線の照射量のようなプロセスパラメータにより、特定の意図した混合比を維持できる。
【0037】
これに対し、別法として、第一及び第二の材料成分から先ず源材料を作り、これを第二の工程で霧化することもできる。この材料の溶出した粒子は、前述の場合のように、両コンタクト層をn及びp形の炭化珪素上に形成する。
【0038】
更に異なる有利な実施形態では、半導体装置に、両接合層の形成後、接合の化成処理のための熱処理プロセスを施す。この場合、半導体装置を少なくとも600℃、特に約1000℃の温度に加熱し、それから約2時間以下、特に2分間この化成処理温度に保持する。この化成処理は、加熱相とその直後の冷却相のみとし、それら相間に化成処理温度に滞留する時間は設けないようにしてもよい。
【0039】
ここに使用したニッケル・アルミニウム材以外の場合、約500℃以上の高温の化成処理温度でショットキ接合の品質低下、場合により完全な破壊に至ることもある。それ故、現在、普通のショットキ接合は最高でも400℃の温度でしか化成処理できない。このような低い温度では、勿論、p形オーミック接合の充分な化成処理が行えない。従って、両接合の同時化成処理は不可能である。
【0040】
ニッケル・アルミニウム材を使用する場合には、これに対し、前述の同時化成処理後、n形SiCとp形SiCに、各々温度的に安定した良好なショットキ接合及びオーミックp形接合が生ずる。
【0041】
接合を形成する両半導体領域は、種々の多結晶型のα−SiCとすることができる。特に6H、4H、又は15R−SiCが使用できる。中でも、4H多結晶型が好ましい。しかしα−SiC多結晶型以外も同様に使用可能である。使用するα−SiC単結晶のSi側も、またC側も接合層に対する接触面として使用できる。しかしながら、Si側が特に好ましい。例えば10°迄の誤差角をもつ通常の方位誤差は、この方位表示に共に含まれている。
【0042】
この半導体装置は、高速・高圧ダイオードとして使用するのに特に適する。特に、この半導体装置により3kV以上の阻止電圧が実現できる。これは使用した特別なニッケル・アルミニウム材で得られた、1.5eV以上の高いショットキ障壁によるものである。高い阻止電圧への適用に対し、特にショットキ障壁が阻止状態の際に、ショットキ接合として他の接合材を使用した半導体装置よりも高い電界にも耐えることが良好に作用する。
【0043】
本発明の実施例を、図面に基づき詳細に説明する。なお図面は分かり易くするために尺度に忠実でなく作成し、いくつかの特徴は概略的に示している。各図において、一致する部分は同一の符号を付してある。
【0044】
図1の半導体装置は、4H−SiCに形成したピンチダイオード5を示す。基材を、1019cm-3の不純物濃度を持つn+形の4H−SiC基板10が形成し、その上に1016cm-3の不純物濃度を持つn-形の4H−SiCエピタキシー層11を設けてある。n形SiCのためのドープ材として各々窒素が使用されている。エピタキシー層11の低ドーピングは高い阻止特性を保証し、基板10の高ドーピングはピンチダイオード5の低い順方向抵抗を保証する。図示のピンチダイオード5は、1200V迄の阻止電圧用に設計されている。
【0045】
基板10に対し反対側のエピタキシー層11の表面21上で、このエピタキシー層11によって形成された第一の半導体領域101が各々ショットキ接合層110と接触している。この表面21にはその他に複数のp++形の第二の半導体領域201が配置され、これらは第一の半導体領域101と交互になっている。第二の半導体領域201に対するアクセプタとしてアルミニウムが使用され、その不純物濃度は1019cm-3である。第二の半導体領域201は各々p形オーミック接合層120と接触している。
【0046】
弱n形の第一の半導体領域101とp++形の第二の半導体領域201とを交互に配置した図1の構造は、ピンチダイオードとして代表的なものである。p形の第二の半導体領域201は、阻止の場合、順方向動作において通電のために設けられた第一の半導体領域101を完全に閉塞するように作用し、これにより阻止能力が向上する。
【0047】
エピタキシー層11の表面21には、従って、直近に異なる形の第一の半導体領域101と第二の半導体領域201とが配置され、各々ショットキ接合及びオーミック接合を介して接触している。このような直接隣接配置により、コンタクト層110と120は連続した共通の接合層100として形成される。この共通の接合層100は、アルミニウムとニッケルをそれぞれ50体積%含む材料からなる。即ち、この特別な接合材がn形SiC上にショットキ接合を、p形SiCの上にオーミック接合を形成する。
【0049】
接合層110、120は、共に唯一の作業工程で表面21に形成され、次いで共に約1000℃の温度で化成処理される。ニッケル・アルミニウム材の特別な特性により、この化成処理に際し、他の可能性のある接合材とは異なり、ショットキ接合特性の質の低下はない。図1に示すピンチダイオード5は、それ故、特に容易かつ安価に製造できる。特にショットキ接合の範囲の表面21に対し、別々な保護又は清浄化手段を必要としない。
【0050】
縁部領域で、第一及び第二の半導体領域101、201はP-にドープされた半導体領域300で囲まれている。この第三の半導体領域300は縁部閉塞層として作用し、特に両半導体領域101、201に過大な電界が発生するのを防ぐ。この種縁部閉塞層は、国際出願WO96/03774に示されている。
【0051】
接合層110、120は代表的には約200nmの厚さを持つ。そのエピタキシー層11の反対側の表面に、アルミニウムからなる付加的な接合補強層130が配置されている。基板10の、エピタキシー層11の反対側には、ニッケルからなる裏面電極140が配置されている。裏面電極140として設けたニッケル金属膜は、特に接合層110、120と共に化成処理されている。従って、唯一の化成処理工程で付加的にオーミック裏面接合も得られる。裏面電極140には、ニッケルに代わって、ニッケル鉄(NiFe)合金も使用できる。
【0052】
図2は、別の半導体装置として耐サージ電流ショットキダイオード6を示す。ピンチダイオード5と異なり、耐サージ電流ショットキダイオード6は、表面21に異なる形の半導体領域を交互に配置した構造を持っていない。その代わり、エピタキシー層11により形成された、弱n形の第一の半導体領域102が強p形の第二の半導体領域202で囲まれている。この場合、図2に示すショットキダイオード6の構造は、回転対称であることを前提としている。
【0053】
ピンチダイオード5と異なり、このショットキダイオード6は、電流を担う半導体領域を閉塞することによる阻止能力の向上ではなく、サージ耐量の向上を図るものである。このため第二の半導体領域202と基板10により形成されたpn接合ダイオードが、全てショットキ接合を介して流れて場合によりこれを過負荷に曝すことにもなるサージ電流の一部を引き受ける。特別な設計により、このpn接合ダイオードは過負荷時のみ、即ち高い電流パルスが流れるときに閉じ、これに対し通常の順方向運転の際には無電流であり、その結果全電流がこの通常運転時ショットキ接合を介して流れる。
【0054】
ショットキダイオード6の機能のためには、第一の半導体領域102に対するショットキ接合と、第二の半導体領域202に対するp形のオーミック接合とを必要とする。更に両接合は互いに直接隣接している。図1の実施例と同様に、ショットキ接合層11及びp形のオーミック接合層120の接合材としてニッケル・アルミニウム材が使用される。この場合も連続した共通の接合層100になる。アルミニウムの体積比はこの実施例では40%であり、ニッケルのそれは従って60%である。
【図面の簡単な説明】
【図1】 本発明によるSiC半導体装置の第一の実施例を示す。
【図2】 本発明によるSiC半導体装置の第二の実施例を示す。
【符号の説明】
5 ピンチダイオード
6 ショットキダイオード
10 基板
11 エピタキシー層
21 表面
100 共通の接合層
101、102 第一の半導体領域
110、120 接合層
130 接合補強層
140 裏面電極
201、202 第二の半導体領域
303 第三の半導体領域

Claims (13)

  1. n形炭化珪素からなる第一の半導体領域及びp形炭化珪素からなる第二の半導体領域と、
    前記第一の半導体領域に電気的に接触するショットキ接合層と、
    前記第二の半導体領域に電気的に接触するp形オーミック接合層を備え、
    前記ショットキ接合層と前記p形オーミック接合層とは同一の材料組成を持っていて、
    少なくとも第一の成分および第二の成分からなり、
    前記第一の成分はニッケル、前記第二の成分はアルミニウムであって、該アルミニウムは20〜80体積%の組成比を占め、
    前記第一および第二の成分は均質な混合物を形成し、更に
    前記ショットキ接合層と前記p形オーミック接合層とは接触層を形成すべく形付けられ、前記第一の半導体領域とショットキ接合を、そして前記前記第二の半導体領域とオーミック接合を各々形成すべく少なくとも600℃の温度で化成処理された
    ことを特徴とする炭化珪素からなる半導体装置。
  2. 前記第一の半導体領域が最高で1017cm-3の不純物濃度を有することを特徴とする請求項1記載の半導体装置。
  3. 前記第二の半導体領域が1017〜1020cm-3の不純物濃度を有することを特徴とする請求項2記載の半導体装置。
  4. 前記第二の半導体領域が1017〜1020cm-3の不純物濃度を有することを特徴とする請求項1記載の半導体装置。
  5. 前記ショットキ接合層と前記p形オーミック接合層とが前記接触層を形成すべく形付けられ、前記第一の半導体領域とショットキ接合を、そして前記第二の半導体領域とオーミック接合を各々形成すべく、少なくとも600℃で化成処理されたことを特徴とする請求項1記載の半導体装置。
  6. ショットキ接合とp形オーミック接合とを備えた半導体装置の製造方法において、少なくとも次の工程を含む方法。
    形炭化珪素からなる第一の半導体領域と、p形炭化珪素からなる第二の半導体領域形成する第一の工程、および
    ッケルを第一の成分とし、アルミニウムを第二の成分とし、該アルミニウムが20〜80体積%の組成比を占める少なくとも2つの成分からなる両接合層を、ショットキ接合層を前記第一の半導体領域に、p形オーミック接合層を前記第2の半導体領域に、連続した共通の接合層として同一のプロセスで形成する第二の工程
  7. 前記第一の工程において、前記第一の半導体領域に対し、最高で1017cm-3の不純物濃度を設定することを特徴とする請求項6記載の方法。
  8. 前記第一の工程において、前記第二の半導体領域に対し、1017〜1020cm-3の不純物濃度を設定することを特徴とする請求項6又は7記載の方法。
  9. 前記第二の工程において、前記両接合層を同時に前記第一及び第二の半導体領域に設けることを特徴とする請求項6から8の1つに記載の方法。
  10. 前記第二の工程において、接合材を前記第一及び第二の成分からなる2つの材料源からの、同時の蒸発又は霧化で設けることを特徴とする請求項6から9の1つに記載の方法。
  11. 前記第二の工程において、材料源を予め前記第一及び第二の成分から作り、前記接合材をこの材料源の霧化により形成することを特徴とする請求項6から9の1つに記載の方法。
  12. 前記両半導体領域並びに前記両接合層を含む半導体装置を、少なくとも600℃の処理温度に加熱して化成処理する第三の工程を更に含むことを特徴とする請求項6から11の1つに記載の方法。
  13. 前記第三の工程において、前記処理温度を最高で2時間にわたり一定に保持することを特徴とする請求項12記載の方法。
JP2001525771A 1999-09-22 2000-09-11 炭化珪素からなる半導体装置とその製造方法 Expired - Fee Related JP4160752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19945453.1 1999-09-22
DE19945453 1999-09-22
PCT/DE2000/003147 WO2001022498A1 (de) 1999-09-22 2000-09-11 Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung

Publications (2)

Publication Number Publication Date
JP2003510817A JP2003510817A (ja) 2003-03-18
JP4160752B2 true JP4160752B2 (ja) 2008-10-08

Family

ID=7922930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001525771A Expired - Fee Related JP4160752B2 (ja) 1999-09-22 2000-09-11 炭化珪素からなる半導体装置とその製造方法

Country Status (6)

Country Link
US (1) US6936850B2 (ja)
EP (1) EP1222694B1 (ja)
JP (1) JP4160752B2 (ja)
AT (1) ATE288623T1 (ja)
DE (1) DE50009436D1 (ja)
WO (1) WO2001022498A1 (ja)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007976A (ja) * 2001-06-25 2003-01-10 Mitsubishi Electric Corp 半導体装置及びモジュール装置
US7297626B1 (en) 2001-08-27 2007-11-20 United States Of America As Represented By The Secretary Of The Army Process for nickel silicide Ohmic contacts to n-SiC
JP2003168653A (ja) * 2001-12-03 2003-06-13 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6955978B1 (en) * 2001-12-20 2005-10-18 Fairchild Semiconductor Corporation Uniform contact
JP4126359B2 (ja) * 2002-03-01 2008-07-30 新電元工業株式会社 炭化けい素ショットキーダイオードおよびその製造方法
WO2004049449A1 (ja) * 2002-11-25 2004-06-10 National Institute Of Advanced Industrial Science And Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
DE10259373B4 (de) * 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
US20060006394A1 (en) * 2004-05-28 2006-01-12 Caracal, Inc. Silicon carbide Schottky diodes and fabrication method
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
US7394158B2 (en) 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
DE102004053761A1 (de) * 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8367510B2 (en) * 2005-09-14 2013-02-05 Central Research Institute Of Electric Power Industry Process for producing silicon carbide semiconductor device
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US9209281B2 (en) 2007-04-23 2015-12-08 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US7750426B2 (en) 2007-05-30 2010-07-06 Intersil Americas, Inc. Junction barrier Schottky diode with dual silicides
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP2009141062A (ja) * 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法
JP4637924B2 (ja) * 2008-03-06 2011-02-23 株式会社豊田中央研究所 ダイオード
JP2009224603A (ja) * 2008-03-17 2009-10-01 Toyota Central R&D Labs Inc ダイオードの製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8124981B2 (en) * 2008-06-10 2012-02-28 Fairchild Semiconductor Corporation Rugged semiconductor device architecture
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5408929B2 (ja) 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
JP4645705B2 (ja) * 2008-08-29 2011-03-09 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP5542325B2 (ja) * 2008-12-02 2014-07-09 昭和電工株式会社 半導体デバイスの製造方法
US20100258899A1 (en) * 2009-04-08 2010-10-14 Chih-Tsung Huang Schottky diode device with an extended guard ring and fabrication method thereof
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
RU2390880C1 (ru) * 2009-05-25 2010-05-27 Общество с ограниченной ответственностью "Мегаимпульс" ИНТЕГРИРОВАННЫЙ ШОТТКИ-pn ДИОД НА ОСНОВЕ КАРБИДА КРЕМНИЯ
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
RU2395868C1 (ru) * 2009-06-05 2010-07-27 Учреждение Российской академии наук, Физико-технический институт им. А.Ф. Иоффе РАН СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРИРОВАННЫХ ШОТТКИ-pn ДИОДОВ НА ОСНОВЕ КАРБИДА КРЕМНИЯ
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9105790B2 (en) * 2009-11-05 2015-08-11 The Boeing Company Detector for plastic optical fiber networks
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
JP5377548B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
JP5550589B2 (ja) * 2011-03-23 2014-07-16 株式会社東芝 半導体装置
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
WO2013145545A1 (ja) * 2012-03-30 2013-10-03 三菱電機株式会社 半導体装置
DE102013010187B4 (de) * 2012-06-27 2024-11-28 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
US9159799B2 (en) * 2013-04-19 2015-10-13 Avogy, Inc. Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
US9029974B2 (en) 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
CN105206681B (zh) 2014-06-20 2020-12-08 意法半导体股份有限公司 宽带隙高密度半导体开关器件及其制造方法
WO2016002057A1 (ja) * 2014-07-03 2016-01-07 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、3相モータシステム、自動車、並びに鉄道車両
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
CN107251230B (zh) * 2014-12-08 2020-05-12 Abb瑞士股份有限公司 用于制造宽带隙结势垒肖特基二极管的方法
EP3038162B1 (en) * 2014-12-24 2019-09-04 ABB Schweiz AG Junction barrier Schottky rectifier
DE102017100109A1 (de) 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
CN109786447B (zh) * 2017-11-13 2022-06-21 比亚迪半导体股份有限公司 一种P型SiC欧姆接触材料及其制备方法
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
CN110504326B (zh) 2018-05-17 2022-10-14 联华电子股份有限公司 萧特基二极管
US11508809B2 (en) * 2018-09-12 2022-11-22 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and preparation method thereof
CN109473484A (zh) * 2018-11-21 2019-03-15 中国电子科技集团公司第十三研究所 一种碳化硅肖特基二极管
TWI743818B (zh) * 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體
JP7828204B2 (ja) * 2022-03-22 2026-03-11 株式会社東芝 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1962814A1 (de) 1969-12-15 1971-06-16 Siemens Ag Metall-Halbleiterdiode
US4310568A (en) 1976-12-29 1982-01-12 International Business Machines Corporation Method of fabricating improved Schottky barrier contacts
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US5270252A (en) 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
CA2008176A1 (en) 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP3249189B2 (ja) * 1992-06-12 2002-01-21 株式会社東芝 炭素を含むiv族半導体素子
DE4401858C2 (de) 1994-01-22 1996-07-18 Telefunken Microelectron Verfahren zur Herstellung eines ohmschen Kontaktes auf P-leitenden III-V-Verbindungshalbleiter
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
US5929523A (en) 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US5895260A (en) * 1996-03-29 1999-04-20 Motorola, Inc. Method of fabricating semiconductor devices and the devices
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating

Also Published As

Publication number Publication date
JP2003510817A (ja) 2003-03-18
EP1222694B1 (de) 2005-02-02
DE50009436D1 (de) 2005-03-10
ATE288623T1 (de) 2005-02-15
WO2001022498A1 (de) 2001-03-29
US6936850B2 (en) 2005-08-30
US20020125482A1 (en) 2002-09-12
EP1222694A1 (de) 2002-07-17

Similar Documents

Publication Publication Date Title
JP4160752B2 (ja) 炭化珪素からなる半導体装置とその製造方法
US7696584B2 (en) Reduced leakage power devices by inversion layer surface passivation
US5654208A (en) Method for producing a semiconductor device having a semiconductor layer of SiC comprising a masking step
EP2388803B1 (en) Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
EP2320466B1 (en) Semiconductor device and semiconductor device manufacturing method
US11784049B2 (en) Method for manufacturing a sic electronic device with reduced handling steps, and sic electronic device
JP4143120B2 (ja) シリコンカーバイドにおける半導体デバイス
JP2002508888A (ja) パワー半導体構成素子及びその作製方法
TW201133637A (en) 3D polysilicon diode with low contact resistance and method for forming same
JPH10501097A (ja) 耐電圧降伏性単結晶炭化ケイ素半導体デバイス及びその製造方法
US20130119437A1 (en) Semiconductor device
JP2002535839A (ja) 半導体素子に対するエッジ終端部、エッジ終端部を有するショットキー・ダイオードおよびショットキー・ダイオードの製造方法
WO2009119248A1 (ja) 半導体装置
TW200901462A (en) High efficiency rectifier
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
US6667495B2 (en) Semiconductor configuration with ohmic contact-connection and method for contact-connecting a semiconductor configuration
CN115206790B (zh) 垂直结构肖特基二极管制作工艺及肖特基二极管
JP2005079232A (ja) 高速スイッチングダイオードおよびその製造法
JP2017118104A (ja) 半導体本体上の接触層形成
JP2002525870A (ja) オーミック接点の形成方法
JP2016115942A (ja) 半導体デバイス、および半導体デバイスを製作する方法
US6815351B2 (en) Method for contacting a semiconductor configuration
CN1960005A (zh) 快速恢复整流器结构
US20240355897A1 (en) Semiconductor devices with low barrier height schottky contacts
CN120358757B (zh) 结势垒肖特基二极管

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080718

R150 Certificate of patent or registration of utility model

Ref document number: 4160752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees