JP2003168653A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003168653A JP2003168653A JP2001368955A JP2001368955A JP2003168653A JP 2003168653 A JP2003168653 A JP 2003168653A JP 2001368955 A JP2001368955 A JP 2001368955A JP 2001368955 A JP2001368955 A JP 2001368955A JP 2003168653 A JP2003168653 A JP 2003168653A
- Authority
- JP
- Japan
- Prior art keywords
- region
- dose
- dose region
- electrode
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
かつ素子の劣化が起こりにくい半導体装置とその製造方
法を提供する。 【解決手段】 SiC基板11の上の一部にマスク層1
5を形成し、不純物としてNを注入する。マスク層15
の厚さを不純物注入深さよりも浅く設定しておくことに
より、SiC基板11の上部のうちマスクにより覆われ
ていない部分には多量ドーズ領域12を形成し、SiC
基板11の上部のうちマスクにより覆われている部分に
は低量ドーズ領域13を形成する。不純物を熱処理によ
り活性化して、多量ドーズ領域12と低量ドーズ領域1
3との上部を除去した後、多量ドーズ領域12と低量ド
ーズ領域13とに接し,Niからなるオーミック電極1
4を形成する。
Description
半導体装置およびその製造方法に関するものである。
C)はケイ素(Si)に比べて高硬度でワイドバンドギ
ャップを有する半導体材料であり、パワー素子や耐環境
素子、高温動作素子、高周波素子等へ応用されている。
スイッチング素子が多く用いられており、整流素子とし
て使用する場合には、耐圧が必要なためにpnダイオー
ドが用いられる。しかし、pnダイオードはスイッチン
グ損失が大きいという欠点を有する。このため、よりス
イッチング損失の小さいショットキーダイオードが期待
されるが、Siの物性的限界から、Siでショットキー
ダイオードを形成した場合には所望の耐圧が得られな
い。そこで、高耐圧でスイッチング損失が小さいスイッ
チング素子実現のために、SiCが注目されている。S
iCは、MOSトランジスタやMESトランジスタ等な
ど、多くの分野における応用が期待されている。
重要な役割を担っている。特に、ほとんどの素子はオー
ミック接合からなる電極を有し、大電流素子実現のため
には、安定で接触抵抗の小さいオーミック電極をいかに
形成するかが重要な課題となっている。
けるオーミック電極の材料として、一般的にn型のSi
C半導体素子にはNiが、p型のSiC半導体素子には
Alが用いられる。どちらの伝導型の半導体素子の場合
においても、金属電極をSiC層の上に形成しただけで
はオーミック接合を得ることはできず、高温熱処理によ
って電極とSiC層との接合面付近を反応させなければ
ならない。そこで、例えばn型のSiC半導体素子の場
合には、n型のSiC層上にNi電極を形成した後に、
窒素やアルゴン等の不活性ガス雰囲気下で1000度程
度の熱処理を施すことによりオーミック接合を形成す
る。
は、半導体素子自身の特性を劣化させることがある。例
えば、MOSトランジスタにおいては、絶縁膜として機
能する酸化ケイ素膜と炭化ケイ素層との界面が非常に重
要であるが、高温熱処理により酸化ケイ素膜と炭化ケイ
素層との界面にトラップが形成され、トランジスタ特性
が大きく劣化する。
ーミック電極を形成するための高温熱処理は可能な限り
低温化することが好ましい。熱処理温度を低温化するこ
とにより、プロセスを簡略化して製造コストを低減させ
たり、素子特性を劣化させることなく良好な特性を維持
することができる。
より低温で形成できるようにするために、SiC層に不
純物注入を行なってSiC層のうちの表面付近の不純物
濃度を高めたり、SiC層の表面付近に欠陥を形成する
ことが行われている。
によりオーミック電極の形成温度の低下を図る一般的な
方法の例について、図12(a),(b)を参照しなが
ら説明する。図12(a),(b)は、従来のp型の6
H−SiC層上に形成されたオーミック電極およびn型
の4H−SiC層上に形成されたオーミック電極を示し
た断面図である。
を用いた場合の基板は、p型の6H−SiCをエピタキ
シャル成長することにより得られたSiC層101と、
SiC層101の上部に窒素(N)やリン(P)などの
不純物を高濃度に注入することにより得られたn型の多
量ドーズ領域102と、多量ドーズ領域102のうちの
一部または全体の上に形成され,Niからなるオーミッ
ク電極103とを有している。このオーミック電極10
3は、例えば横型のMOSトランジスタのオーミック電
極として用いられる。
を用いた場合の基板は、n型の4H−SiCをエピタキ
シャル成長することにより得られたSiC層111と、
SiC層111の上部にNやPなどの不純物を高濃度に
注入することにより得られた多量ドーズ領域112と、
多量ドーズ領域112のうちの一部または全体の上に形
成され,Niからなるオーミック電極113とを有して
いる。このオーミック電極113は、例えばダイオード
やMESトランジスタのオーミック電極として用いられ
る。
ためには、一般的に、500〜700℃でSiC層に不
純物を注入して、1500℃以上で不純物を活性化する
ための熱処理を行うことにより多量ドーズ領域を形成
し、その後に、オーミック電極を形成する。このとき、
SiC層に注入されている不純物の量が多く,かつその
活性化率が高い場合には、SiC層表面付近の不純物濃
度が高いためにオーミック接合が形成しやすくなる。す
ると、オーミック接合を形成するための熱処理温度は6
00〜700℃程度か、またはそれ以下となる。条件に
よっては、熱処理を行うことなくオーミック接合をでき
る場合もある。もちろん、オーミック電極の材料として
仕事関数の小さい金属を用いると、オーミック接合を得
ることがさらに容易となる。
来のSiCを用いた半導体装置においては、以下のよう
な不具合が生じていた。
ミック電極を形成する場合には、SiC層の上にオーミ
ック電極の材料であるNiなどを堆積した後、1000
℃程度の高温の熱処理を行なう。この熱処理によって、
電極材料である金属とSiCが反応して合金層を形成
し、この合金層がオーミック電極とSiC基板との密着
性を高めている。
の熱処理温度を低くするためにSiC層に不純物を注入
する場合には、上述のように合金層を形成するのが困難
となってしまう。それについて、図12(a)に示す基
板を例に挙げて、以下に説明する。
ーズ領域102に注入する不純物の量が比較的少ない場
合には、注入後の高温熱処理によって結晶性は回復す
る。しかし、不純物のドーズ量が1x1015個/cm2
であるような多量の不純物を注入する場合には、注入後
に高温熱処理を行なっても再表面の結晶性を完全に回復
させることはできない。
面は、不純物を注入していないSiC層の表面と比較し
て、SiCの組成が崩れた不安定な状態となっている。
そして、SiCを構成するCのためにフッ酸等で除去す
ることが困難となっている酸化物や炭化物が部分的に形
成されている。したがって、オーミック電極103の材
料が、これらの化合物とは密着性の悪い金属である場合
には、その金属がSiC自体とは密着性がよい場合であ
っても、オーミック電極103とSiC層101との密
着性が悪くなってしまう。その結果、電極はがれや接触
抵抗の増加が起こりやすくなり、さらに、電極がはがれ
ることにより有効電極面積が低下し、所望の電流量が実
現できなくなるおそれが生じる。
極103とSiC層101との密着性の向上を図って、
オーミック電極103を形成した後の熱処理の温度を高
温にすると、半導体素子自体の特性が悪化してしまう。
する方法を講ずることにより、電極剥はがれや接触抵抗
の増加が抑制でき,かつ素子の劣化が起こりにくい半導
体装置とその製造方法を提供することにある。
ドーパントを含む多量ドーズ領域と,上記多量ドーズ領
域以上の量のドーパントを含まない少量ドーズ領域とを
有し,主にSiCからなる半導体層と、上記半導体層の
うち上記多量ドーズ領域と上記少量ドーズ領域とに接
し,上記半導体層とオーミック接合を形成する電極とを
備える。
することにより、低温の熱処理によって半導体層と電極
とのオーミック接合を得ることができ、少量ドーズ領域
と電極とが接することにより、半導体層と電極との高い
密着性を得ることができる。
域と上記少量ドーズ領域とが平面的に混在していること
により、電極を、多量ドーズ領域と少量ドーズ領域とに
接触しやすくすることができる。
域のうちの一部を除去して形成された凹部に露出する部
分の少なくとも一部であることにより、不純物を注入す
る工程を簡略化することができる。
域に、平面的に見て囲まれていてもよい。
域に、平面的に見て囲まれていてもよい。
記少量ドーズ領域に接することにより、より効率的に、
半導体層と電極との密着性を向上させることができる。
ける不純物ドーズ量が1x1015個/cm2以上であ
り、上記少量ドーズ領域における不純物ドーズ量が1x
1014個/cm2以下であることにより、多量ドーズ領
域と少量ドーズ領域とが、より確実に機能を発揮するこ
とができる。
不純物非注入領域となっていることにより、不純物非注
入領域では、電極とのより高い密着性を形成することが
できる。
iCからなり,多量ドーズ領域と少量ドーズ領域とが露
出する半導体層を形成する工程(a)と、上記多量ドー
ズ領域と上記少量ドーズ領域とに接する導体膜を形成す
る工程(b)と、熱処理により、上記半導体層と上記導
体膜とをオーミック接合させる工程(c)とを含む。
熱処理を行なうことによって、多量ドーズ領域と電極と
が接する部分ではオーミック接合を形成することがで
き、少量ドーズ領域と電極とが接する部分では密着性を
向上させることができる。 上記工程(a)では、上記
半導体層の上部に第1回目のイオン注入を行なった後、
上記半導体層の上に開口部を有するマスクを形成して第
2回目のイオン注入を行うことにより、上記開口部に上
記多量ドーズ領域を形成してもよい。
に、開口部を有するマスクを形成して、第1回目のイオ
ン注入を行なった後、上記マスクを除去して第2回目の
イオン注入を行なってもよい。
上部に上記多量ドーズ領域を形成する工程をさらに含
み、上記工程(a)では、上記多量ドーズ領域の一部を
除去することにより上記少量ドーズ領域の一部を露出さ
せることにより、上記工程(a)の前において、イオン
注入を行なう工程を簡略化することができる。
形態の、オーミック電極を有する基板(以下では、電極
付基板と呼ぶ。)の構造について、図1(a),(b)
を参照しながら説明する。図1(a),(b)は、第1
の実施形態における、電極付基板の構造を示した断面図
および平面図である。
極付基板10は、低抵抗の,n型の4H−SiCからな
るSiC基板11と、SiC基板11の一部に設けら
れ,不純物として例えば窒素が注入され、ピーク濃度が
2×1020/cm3 以上である多量ドーズ領域12と、
SiC基板11の一部に設けられ,不純物として例えば
Nが注入され、そのピーク濃度が5×1019/cm3 程
度の少量ドーズ領域13と、Niからなり,多量ドーズ
領域12と少量ドーズ領域13との両方に接するオーミ
ック電極14とを有している。
上部においては、多量ドーズ領域12のなかに少量ドー
ズ領域13が分布しており、少量ドーズ領域13は、多
量ドーズ領域12に囲まれている。
法について、図2(a)〜(c)を参照しながら説明す
る。図2(a)〜(c)は、第1の実施形態における電
極付基板の製造工程を示した断面図である。なお、4H
−SiC(0001)面のSiC基板の裏面上にオーミ
ック電極を形成する場合を例にして説明する。
H−SiCからなり,抵抗率が約0.02Ω・cmのS
iC基板11の上(裏面上)に、厚さ100nmのSi
O2層を堆積し、これをフォトリソグラフィー法によっ
てパターニングすることにより、マスク層15を形成す
る。マスク層15は、上方からみて一辺が20μm程度
の正方形であり、200μmピッチで配置されている。
15が形成されているSiC基板11上に、不純物とし
てNをイオン注入する。このとき、注入角度は0度であ
り、注入温度は500℃である。エネルギー30keV
のときにドーズ量6x1014個/cm2 で、エネルギー
50keVのときにドーズ量1.4x1015個/cm 2
で多段注入を行なうことにより、全ドーズ量は2x10
15個/cm2 となる。このイオン注入により、SiC層
11の上部のうちマスク層15により覆われていない部
分には、不純物としてドーズ量2x1015個/cm
2 で、ピーク濃度2.5×1020/cm3 程度のNを含
む多量ドーズ領域12が形成され、SiC層11の上部
のうちマスク層15により覆われている部分には、不純
物としてドーズ量約1.3×1015個/cm2 で、ピー
ク濃度2.3×1020/cm3 程度のNを含む少量ドー
ズ領域13が形成される。このとき、少量のNを含む少
量ドーズ領域13が形成されるのは、マスク層15の厚
さの値を不純物Nのイオン注入深さの値よりも小さく設
定しておくことにより、イオン注入時に、マスク層15
の上方から注入されたイオンの一部がSiC層11に到
達するためである。なお、少量ドーズ領域13に含まれ
るNの量は、不純物高注入層12と比較して、マスク層
15中に残るNの量だけ少ない量となる。
酸を用いてエッチングを行なうことにより除去する。そ
して、アルゴン雰囲気中で、1600℃、30分間の熱
処理を行い、多量ドーズ領域12および少量ドーズ領域
13に注入されたNを活性化する。
11に、リアクティブイオンエッチングを行なうことに
より、多量ドーズ領域12と少量ドーズ領域13とのう
ち、上から70nm程度の深さまでの部分を除去する。
このとき、除去された部分に含まれていたNの分だけ不
純物ドーズ量は減少するが、多量ドーズ領域12におけ
る不純物ドーズ量の残りは1x1015cm2以上であ
る。
nm程度のNi層を堆積してパターニングを行う。そし
て、窒素雰囲気下で600℃,15分間の熱処理を行う
ことによって、オーミック電極14を形成する。以上の
工程により、本実施形態における電極付基板10を得る
ことができる。
極14においては、オーミック電極14を同一基板内に
複数個形成して、2点間の電流−電圧を測定することに
より、十分なオーミック特性を確認することができる。
り得られる効果について述べる。
多量ドーズ領域12のなかに少量ドーズ領域13が分布
しており、少量ドーズ領域13は、多量ドーズ領域12
に囲まれている。そのため、基板上にオーミック電極1
4を形成すると、多量ドーズ領域12においては、多量
の不純物が含まれているため、低温の熱処理によっても
十分なオーミック特性を得ることができる。同時に、少
量ドーズ領域13においては、含まれる不純物の量が少
なく結晶性がよいために、オーミック電極14との高い
密着性を得ることができる。
極14を、例えば、縦型素子(縦型ショットキーダイオ
ード、縦型pnダイオードや縦型MOSトランジスタ)
の裏面電極として使用すると、組み立て実装時の固定を
より確実に行うことが可能となる。
ーダイオードに用いた例について、図3を参照しながら
説明する。図3は、第1の実施形態におけるショットキ
ーダイオードと、その周囲の配線の構造を示す断面図で
ある。
キーダイオードは、上述の電極付基板10の上下が逆に
なって用いられており、SiC基板11の下にオーミッ
ク電極14が形成されている。そして、SiC基板11
の上には、中央部16と周囲部17とを有するSiCエ
ピタキシャル層18が形成されている。エピタキシャル
層18は、濃度1x1016cm-3のNを含み,厚さ10
μmのn型の4H−SiCからなる。そして、SiCエ
ピタキシャル層18の上部のうち周囲部17に位置する
部分には、ドーズ量1x1015個/cm2 のBを含む不
純物注入層19が形成されている。不純物注入層19
は、SiCエピタキシャル層18に、Bをエネルギー3
0keV,注入傾き0℃,注入温度500℃で注入し、
その後に加熱炉を用いて、窒素雰囲気下で1100℃,
90分間の熱処理を行なうことにより得る。そして、S
iCエピタキシャル層18のうち中央部16の上から周
囲部17の一部の上に亘る部分には、Niからなり,厚
さ200nm,直径1mmの電極主要部20が形成され
ている。そして、電極主要部20の上には、Alからな
り,厚さ2μm程度の電極被覆部21が形成されてお
り、電極被覆部21は配線を固定する役割を果たす。以
上により、ショットキーダイオード22が構成されてい
る。
ちの下面であるオーミック電極14の下面は、ハンダ2
3によってベース金属24と接合されている。ここで、
オーミック電極14とハンダ23との密着性を高めるた
めに、オーミック電極14の上にさらに金属を堆積して
いる場合もある。ベース金属24は、陰極25に接続さ
れている。一方、ショットキーダイオード22のうちの
上面である電極被覆部21の上面は、Al配線26によ
って陽極27に接続されている。
ットキーダイオード22に配線などの実装を行なう工程
においては、金属からなる電極と半導体材料からなる基
板との間の密着性が極めて重要となる。それは、ショッ
トキーダイオード22に配線を施す工程においては、種
々の応力がショットキーダイオード22に加えられるか
らである。
ードによって得られる効果について、従来と比較しなが
ら述べる。
ス金属24とオーミック電極14とを接合してから、電
極被覆部21と陽極27とを接続するためのAl配線2
6を形成するときに、オーミック電極14とSiC層1
1との密着性の悪さに起因して電極剥がれ等が生じやす
くなっており、素子の一部が持ち上がってしまうなどの
おそれが生じていた。場合によっては、素子がベース金
属24から完全に剥がれてしまうこともあった。
のように配線を形成する工程においても、SiC基板1
1とオーミック電極14との密着性がよいため、電極剥
がれ等は生じにくく、Al配線26により素子が引っ張
られて持ち上がるおそれは生じない。
基板における不純物注入領域の形状は以下に述べるよう
な形状であってもよい。
物非注入領域が形成された第1の形状について、図4を
参照しながら説明する。図4は、第1の実施形態におけ
る電極付基板の不純物注入領域の形状の例を示した断面
図である。
ドーズ領域13のかわりに不純物非注入領域28が形成
された構造を有している。このような不純物非注入領域
28は、図2に示す製造工程において、マスク層15の
厚さの値を不純物注入深さの値よりも大きく設定するこ
とにより得られる。
域13に囲まれている第2の形状について、図5を参照
しながら説明する。図5は、第1の実施形態の電極付基
板の多量ドーズ領域と少量ドーズ領域との形状の例につ
いて示した平面図である。
層11の上部には、多量ドーズ領域12と,多量ドーズ
領域12を囲み,かつ多量ドーズ領域12を格子状に区
切る少量ドーズ領域13とが形成されている。オーミッ
ク電極14は多量ドーズ領域12および少量ドーズ領域
13と接しており、かつオーミック電極14の外辺部は
少量ドーズ領域13と接している。このような構造をと
る場合にも、オーミック電極14が少量ドーズ領域13
と接することによりオーミック電極14との密着性を向
上させることができる。また、このように、オーミック
電極14の外辺部のうち少なくとも一部が少量ドーズ領
域13と接する場合には、オーミック電極14の電極端
において密着性を良くすることができるため、電極端か
ら生じることの多い電極剥がれを、より効率的に防止す
ることができるようになる。
領域12と少量ドーズ領域13を形成するために、Si
C層11に行なう不純物注入工程を2度以上に分けて行
なってもよく、その例について以下に説明する。
ら、第1の方法について説明する。図6(a)〜(d)
は、第1の実施形態において、SiC層に不純物の注入
を2度に分けて行なう第1の方法における工程を示す断
面図である。
板31上に、不純物としてドーズ量1x1014個/cm
2 のNを注入する1回目のイオン注入を行なって、少量
ドーズ領域32を形成する。
に、厚さ800nmのSiO2 層を堆積してフォト工程
によるパターニングを行なうことにより、マスク層35
を形成する。
35をマスクとして、全ドーズ量が2x1015個/cm
2 の2回目のイオン注入を行なって、多量ドーズ領域3
3を形成する。このとき、マスク層35の厚さの値を、
不純物注入深さの値よりも十分に大きく設定することに
より、SiC層31のうちマスク層35の下の領域には
不純物のNが注入されない。その結果、SiC層31の
うちマスク層35の下に位置する部分は、1回目のイオ
ン注入で注入された不純物の濃度を有する少量ドーズ領
域32となる。そして、SiC層31のうちマスク層3
5に覆われていない部分においては、1回目,2回目の
イオン注入により注入された不純物の濃度を有する多量
ドーズ領域33が形成される。
処理を行うことにより不純物を活性化する。
31に、リアクティブイオンエッチングを行なうことに
より、多量ドーズ領域32と少量ドーズ領域33とのう
ち、上から70nm程度を除去する。そして、基板上を
洗浄した後、Ni層を堆積してパターニングを行ない、
熱処理を行なうことにより、オーミック電極34を形成
する。以上の方法により、オーミック接合形成基板が形
成される。
ら、第2の方法について説明する。図7(a)〜(d)
は、第1の実施形態において、SiC層に不純物の注入
を2度に分けて行う第2の方法における工程を示す断面
図である。
41上に、厚さ800nmのSiO 2 層を堆積してフォ
ト工程によるパターニングを行なうことにより、マスク
層45を形成する。
に、マスク層45をマスクとしてドーズ量が2x1015
個/cm2 の不純物注入である1回目のイオン注入を行
なって、SiC層41の上部のうち露出している部分に
不純物注入領域46を形成する。
45を除去した後に、基板上にドーズ量が1×1014個
/cm2 の不純物注入である2回目のイオン注入を行な
う。これにより、SiC層41の上部のうち不純物注入
領域46には、第1,2回目のイオン注入により不純物
が注入された多量ドーズ領域42が形成され、SiC層
41の上部のうち不純物注入領域46を除く部分には、
2回目のイオン注入により不純物が注入された少量ドー
ズ領域43が形成される。その後、基板に熱処理を行な
うことにより不純物を活性化する。
法と同様の方法により、オーミック電極を形成する。以
上により、オーミック接合形成基板が形成される。
オーミック電極を有する基板(以下では、電極付基板と
する。)の構造について、図8(a),(b)を参照し
ながら説明する。図8(a),(b)は、第2の実施形
態における電極付基板の構造を示した断面図および平面
図である。
形態の電極付基板50においては、低抵抗の,n型の4
H−SiCからなるSiC基板51の上部は、Nが注入
され、ピーク濃度が2×1020/cm3 以上の多量ドー
ズ領域52となっており、SiC基板51のうち多量ド
ーズ領域52を除く部分は、Nが注入されていない不純
物非注入領域53となっている。そして、SiC基板5
1の上部の一部には、多量ドーズ領域52を貫通して不
純物非注入領域53を露出する複数の凹部55が形成さ
れている。そして、SiC基板51の上には、凹部55
を埋めてSiC基板51を覆うオーミック電極54が形
成されている。
凹部55は多量ドーズ領域52の中に分布しており、凹
部55は多量ドーズ領域52に囲まれている。
方法について、図9(a)〜(d)を参照しながら説明
する。図9(a)〜(d)は、第2の実施形態における
電極付基板の製造工程を示した断面図である。なお、4
H−SiC(0001)面のSiC基板の裏面上にオー
ミック電極を形成する場合を例にして説明する。
H−SiCからなり,抵抗率が約0.02Ω・cmのS
iC基板51の上(裏面上)に、不純物としてNをイオ
ン注入する。このとき、注入傾きは0度であり、注入温
度は500℃である。エネルギー30keVのときにド
ーズ量6x1014個/cm2 で、エネルギー50keV
のときにドーズ量1.4x1015個/cm2 で多段注入
を行うことにより、全ドーズ量は2x1015個/cm2
となる。このイオン注入により、SiC層51の上部に
は、多量ドーズ領域52が形成される。このとき、Si
C層51のうち多量ドーズ領域52の下部は、不純物が
注入されていない不純物非注入領域53となっている。
厚さ200nm程度のAl層を堆積し、フォト工程によ
るパターニングを行うことにより、SiC基板51の上
にAlマスク56を形成する。Alマスク56には、一
辺20μmの正方形の開口部57が200μmピッチで
配置されており、開口部57には、SiC基板51の上
面が露出している。
四フッ化炭素と酸素の混合雰囲気下でリアクティブイオ
ンエッチングを行う。このとき、Alマスク56はほと
んどエッチングされず、SiC基板51のうち開口部5
7に露出する部分が除去されることにより、SiC基板
51のうち多量ドーズ領域52を貫通して不純物非注入
領域53の一部を除去してなる凹部55が形成される。
溶液を用いたエッチングにより除去する。そして、アル
ゴン雰囲気下で、1600℃、30分の熱処理を行うこ
とにより、不純物を活性化する。
ィブイオンエッチングを行うことにより、多量ドーズ領
域52のうち上から70nmをエッチングする。このと
き、除去された部分に含まれていたNの分だけ不純物ド
ーズ量は減少するが、多量ドーズ領域12における不純
物ドーズ量の残りは1x1015個/cm2 以上となって
いる。
nmのNi層を堆積してパターニングを行う。その後、
窒素雰囲気下で600℃,15分間の熱処理を行うこと
によって、SiC基板51の凹部55を埋め,SiC基
板51を覆うオーミック電極54を形成する。以上の工
程により、本実施形態における電極付基板50を得るこ
とができる。
極54においては、オーミック電極54を同一基板内に
複数個形成して、2点間の電流−電圧を測定することに
より、十分なオーミック特性を確認することができる。
り得られる効果について述べる。
多量ドーズ領域12の中に凹部55が分布しており、凹
部55の下面には不純物非注入領域53が露出してい
る。そのため、凹部55を埋めるオーミック電極54を
形成すると、多量ドーズ領域52においては、多量の不
純物が含まれているため、低温の熱処理によっても十分
なオーミック特性を得ることができる。そして、凹部5
5においては、露出する不純物非注入領域53の結晶性
がよいために、オーミック電極54との高い密着性を得
ることができる。
極54を、例えば、縦型素子(縦型ショットキーダイオ
ード、縦型pnダイオードや縦型MOSトランジスタ)
の裏面電極として使用すると、組み立て実装時の固定を
より確実に行うことが可能となる。もちろん、オーミッ
ク電極54を裏面電極以外に用いる場合にも、組み立て
実装時の固定を確実に行うことができる。
クティブイオンエッチングを用いて凹部55を形成する
方法のかわりに、イオンミリングや他の方法を用いても
よい。
に示す工程で、多量ドーズ領域52を貫通する凹部55
を形成したが、多量ドーズ領域52の深さ以下のエッチ
ングを行うことにより、多量ドーズ領域52の一部を除
去してなる凹部55を形成してもよい。多量ドーズ領域
52のうち、凹部55に露出する部分の不純物の総ドー
ズ量は、凹部55の形成されていない部分に露出する部
分の不純物濃度よりも低い。したがって、凹部55に露
出する部分の結晶性は、凹部55の形成されていない部
分に露出する部分の結晶性よりよいことから、凹部55
においては、オーミック電極54との高い密着性を得る
ことができる。
1のうち多量ドーズ領域52の下部は不純物非注入領域
53となっていると述べたが、不純物非注入領域53の
かわりに、多量ドーズ領域52よりも低いドーズ量の不
純物を有する少量ドーズ領域を形成してもよい。
態では、SiC基板として4H−SiC基板を用いた
が、本発明においては、他の種のSiCを用いてもよ
い。例えば、6H−SiC,15R−SiCを堆積した
15R−SiC、3C−SiCなどを用いてもよく、ま
た、これらが2層以上積層した構造を用いてもよい。
合を形成するための電極材料,基板材料として、Ni電
極,n型のSiC基板を用いたが、本発明においては、
電極材料,基板材料はこれらに限定されるものではな
く、オーミック特性を得られる材料の組み合わせであれ
ば、p型のSiCなどいかなる材料を用いてもよい。
単層構造を用いたが、本発明においては、オーミック電
極として積層構造を用いてもよいし、電極の大きさも変
えることができる。
領域の形成方法として、基板の一部にマスクを形成して
イオン注入を行なう方法と、多量ドーズ領域の一部をエ
ッチングにより除去する方法とを用いたが、本発明にお
いては、不純物の注入領域の形成方法はこれらに限られ
るものではなく、他の方法を用いてもよい。
第1および第2の実施形態で述べたプロセスの条件やガ
ス種以外の条件やガス種を用いてもよい。
窒素を用いたが、本発明においては、不純物注入層の抵
抗が低くなる不純物であればよく、窒素(N)以外の不
純物を用いてもよい。例えば、n型不純物の場合であれ
ばリン(P)でもよく、また、p型不純物の場合であれ
ば、ボロン(B)やアルミニウム(Al)等でもよい。
また、その他の注入種として、例えば、アルゴンのよう
な不活性種であっても、SiCの表面に欠陥を与えてオ
ーミック接合が得られるものであればよい。
の多量ドーズ領域における不純物の残りのドーズ量は1
x1015個/cm2 であるとした。これは、ドーズ量1
x1015個/cm2以上となる場合に電極はがれ等の問
題が顕著に生じるためである。したがって、本発明は、
多量ドーズ領域における不純物のドーズ量は、1x10
15個/cm2 以上であれば、特に高い効果を得ることが
できる。
基板の上部に多量ドーズ領域を形成した後、SiC基板
の表面から深さ70nm程度までの部分をエッチングに
より除去し、その上にオーミック電極を形成している
が、本発明では、深さ70nm〜100nm程度までの
部分を除去してもよい。その理由について、図10を参
照しながら、以下に説明する。
入したときの深さ方向の不純物濃度プロファイルを示し
た図である。不純物の注入は、4H−SiC基板に、エ
ネルギー30keVのときにドーズ量6x1014個/c
m2 で、エネルギー50keVのときにドーズ量1.4
x1015個/cm2 で多段注入することにより、全ドー
ズ量を2x1015個/cm2 となるように行う。
後の基板の不純物濃度は、基板の表面から深さ70nm
〜100nm程度の部分でピーク濃度となっている。オ
ーミック接合を形成するためには、不純物濃度が高い方
が低温で形成しやすいため、オーミック電極を形成する
ときに、SiC基板のうち不純物濃度の高い部分を露出
させることがが好ましいといえる。そこで、本発明にお
いては、SiC基板のなかで不純物濃度の高い深さであ
る70〜100nm程度の部分をエッチングにより露出
して、それからオーミック電極を形成することが好まし
いといえる。
位面積当たりの不純物ドーズ量は深さプロファイルの積
分値で表され、エッチングで取り除かれるA領域に含ま
れている不純物を除いても、B領域には、不純物が1x
1015個/cm2 以上存在する。本発明においては、エ
ッチングにより上部が除去されたSiC層には、不純物
のドーズ量が1x1015 個/cm2以上存在してもよい
し、不純物ドーズ量が1x1014個/cm2以上1x1
015個/cm2未満である場合にも、電極はがれが起こ
るおそれはあるので、不純物ドーズ量が1x1014個/
cm2以上1x1015個/cm2未満であってもよい。
縦型素子の裏面オーミック電極として用いたが、本発明
においては、縦型素子の裏面オーミック電極のみなら
ず、他のオーミック接合を有する装置にも応用すること
ができる。その場合にも、オーミック電極の密着性が向
上し、電極はがれも抑制することができる。ここで、他
のオーミック接合を有する装置として、MOSトランジ
スタに応用する例について、図11を参照しながら説明
する。図11は、オーミック接合を有するMOSトラン
ジスタの構造を示す断面図である。
の低抵抗のSiCからなる基板81と、n型のSiCを
エピタキシャル成長させたSiCエピタキシャル層82
と、SiCエピタキシャル層82の一部の上に形成され
たゲート絶縁膜83と、ゲート絶縁膜83の上に形成さ
れたゲート電極84と、SiCエピタキシャル層82の
うちゲート電極84の側方に形成されたp型不純物注入
領域85と、p型不純物注入領域85の一部に形成され
たn型不純物注入領域86と、p型不純物注入領域85
とn型不純物注入領域86との上に亘って形成されたソ
ース電極87と、基板81の下に形成されたドレイン電
極88とを有している。
6とオーミック接合を形成しており、ドレイン電極88
は、n型のSiC基板81とオーミック接合を形成して
いる。
あるいは第2の実施形態で述べた形態と同様に、その領
域内において多量ドーズ領域と少量ドーズ領域(あるい
は不純物非注入領域)とを有している。多量ドーズ領域
と少量ドーズ領域(あるいは不純物非注入領域)が形成
されていることにより得られる効果について、以下に説
明する。
入領域85の一部にn型不純物を注入することにより形
成されている。n型不純物注入領域86のうち多量ドー
ズ領域には、伝導形をp型からn型に反転させて、低温
の熱処理によってソース電極87とオーミック接合を形
成することができる程の多量のn型不純物が注入されて
いる。そのため、多量ドーズ領域においては、ソース電
極87のはがれなどが生じやすい状態となっている。し
かし、n型不純物注入領域86の一部に少量ドーズ領域
(あるいは不純物非注入領域)を形成することにより、
ソース電極87とn型不純物注入領域86の密着性が向
上するため、電極剥がれなどの不具合の発生を防止する
ことができる。
下部に多量ドーズ領域を形成した場合にも、電極はがれ
防止のために少量ドーズ領域あるいは不純物非注入領域
を設けることにより、上述の場合と同様の効果を得るこ
とができる。
抵抗の増加が抑制でき,かつ素子の劣化が起こりにくい
半導体装置とその製造方法を得ることができる。
電極付基板の構造を示した断面図および平面図である。
電極付基板の製造工程を示した断面図である。
ドと、その周囲の配線の構造を示す断面図である。
入領域の形状の例を示した断面図である。
と少量ドーズ領域との形状の例について示した平面図で
ある。
SiC層に不純物の注入を2度に分けて行う第1の方法
における工程を示す断面図である。
SiC層に不純物の注入を2度に分けて行う第2の方法
における工程を示す断面図である。
極付基板の構造を示した断面図および平面図である。
極付基板の製造工程を示した断面図である。
深さ方向の不純物濃度プロファイルを示した図である。
の構造を示す断面図である。
C層上に形成されたオーミック電極およびn型の4H−
SiC層上に形成されたオーミック電極を示した断面図
である。
Claims (12)
- 【請求項1】 ドーパントを含む多量ドーズ領域と,上
記多量ドーズ領域以上の量のドーパントを含まない少量
ドーズ領域とを有し,主にSiCからなる半導体層と、 上記半導体層のうち上記多量ドーズ領域と上記少量ドー
ズ領域とに接し,上記半導体層とオーミック接合を形成
する電極とを備える半導体装置。 - 【請求項2】 請求項1に記載の半導体装置において、 上記半導体層の上部に、上記多量ドーズ領域と上記少量
ドーズ領域とが平面的に混在していることを特徴とする
半導体装置。 - 【請求項3】 請求項1に記載の半導体装置において、 上記少量ドーズ領域は、上記多量ドーズ領域のうちの一
部を除去して形成された凹部に露出する部分の少なくと
も一部であることを特徴とする半導体装置。 - 【請求項4】 請求項1〜3のいずれか1つに記載の半
導体装置において、 上記多量ドーズ領域が、上記少量ドーズ領域に、平面的
に見て囲まれていることを特徴とする半導体装置。 - 【請求項5】 請求項1〜3のうちいずれか1つに記載
の半導体装置において、 上記少量ドーズ領域が、上記多量ドーズ領域に、平面的
に見て囲まれていることを特徴とする半導体装置。 - 【請求項6】 請求項1〜5のいずれか1つに記載の半
導体装置において、上記電極の側端部の少なくとも一部
が、上記少量ドーズ領域に接することを特徴とする半導
体装置。 - 【請求項7】 請求項1〜6のいずれか1つに記載の半
導体装置において、 上記多量ドーズ領域の少なくとも一部における不純物ド
ーズ量が1x1015個/cm2以上であり、上記少量ド
ーズ領域における不純物ドーズ量が1x1014個/cm
2以下であることを特徴とする半導体装置。 - 【請求項8】 請求項1〜7のいずれか1つに記載の半
導体装置において、 上記少量ドーズ領域の少なくとも一部は、不純物非注入
領域となっていることを特徴とする半導体装置。 - 【請求項9】 主にSiCからなり,多量ドーズ領域と
少量ドーズ領域とが露出する半導体層を形成する工程
(a)と、 上記多量ドーズ領域と上記少量ドーズ領域とに接する導
体膜を形成する工程(b)と、 熱処理により、上記半導体層と上記導体膜とをオーミッ
ク接合させる工程(c)とを含む半導体装置の製造方
法。 - 【請求項10】 請求項9に記載の半導体装置の製造方
法において、 上記工程(a)では、上記半導体層の上部に第1回目の
イオン注入を行なった後、上記半導体層の上に開口部を
有するマスクを形成して第2回目のイオン注入を行うこ
とにより、上記開口部に上記多量ドーズ領域を形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項11】 請求項9に記載の半導体装置の製造方
法において、 上記工程(a)では、上記半導体層の上に、開口部を有
するマスクを形成して第1回目のイオン注入を行なった
後、上記マスクを除去して第2回目のイオン注入を行な
うことを特徴とする半導体装置の製造方法。 - 【請求項12】 請求項9に記載の半導体装置の製造方
法において、 上記工程(a)の前には、上記半導体層の上部に上記多
量ドーズ領域を形成する工程をさらに含み、 上記工程(a)では、上記多量ドーズ領域の一部を除去
することにより上記少量ドーズ領域の一部を露出させる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001368955A JP2003168653A (ja) | 2001-12-03 | 2001-12-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001368955A JP2003168653A (ja) | 2001-12-03 | 2001-12-03 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003168653A true JP2003168653A (ja) | 2003-06-13 |
Family
ID=19178443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001368955A Withdrawn JP2003168653A (ja) | 2001-12-03 | 2001-12-03 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003168653A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009523324A (ja) * | 2006-01-10 | 2009-06-18 | クリー・インコーポレーテッド | 炭化珪素ディンプル基板 |
WO2010110246A1 (ja) * | 2009-03-25 | 2010-09-30 | ローム株式会社 | 半導体装置 |
WO2010134344A1 (ja) * | 2009-05-20 | 2010-11-25 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2016063112A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5294070A (en) * | 1976-02-03 | 1977-08-08 | Nec Home Electronics Ltd | Process for preparing semi-conductor |
JPH05267331A (ja) * | 1992-03-21 | 1993-10-15 | Ricoh Co Ltd | Mos型半導体装置の製造方法 |
JPH07161983A (ja) * | 1993-12-03 | 1995-06-23 | Fuji Electric Co Ltd | 炭化けい素たて型mosfet |
JP2000340807A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | サージアブソーバ |
WO2001022498A1 (de) * | 1999-09-22 | 2001-03-29 | Siced Electronics Development Gmbh & Co. Kg | Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung |
JP2001085704A (ja) * | 1999-09-14 | 2001-03-30 | Hitachi Ltd | SiCショットキーダイオード |
JP2001110746A (ja) * | 1999-10-12 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 炭化珪素への電極形成法および半導体素子 |
JP2001267589A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | SiC半導体素子 |
-
2001
- 2001-12-03 JP JP2001368955A patent/JP2003168653A/ja not_active Withdrawn
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5294070A (en) * | 1976-02-03 | 1977-08-08 | Nec Home Electronics Ltd | Process for preparing semi-conductor |
JPH05267331A (ja) * | 1992-03-21 | 1993-10-15 | Ricoh Co Ltd | Mos型半導体装置の製造方法 |
JPH07161983A (ja) * | 1993-12-03 | 1995-06-23 | Fuji Electric Co Ltd | 炭化けい素たて型mosfet |
JP2000340807A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | サージアブソーバ |
JP2001085704A (ja) * | 1999-09-14 | 2001-03-30 | Hitachi Ltd | SiCショットキーダイオード |
WO2001022498A1 (de) * | 1999-09-22 | 2001-03-29 | Siced Electronics Development Gmbh & Co. Kg | Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung |
JP2003510817A (ja) * | 1999-09-22 | 2003-03-18 | サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト | 炭化珪素からなる半導体装置とその製造方法 |
JP2001110746A (ja) * | 1999-10-12 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 炭化珪素への電極形成法および半導体素子 |
JP2001267589A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | SiC半導体素子 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009523324A (ja) * | 2006-01-10 | 2009-06-18 | クリー・インコーポレーテッド | 炭化珪素ディンプル基板 |
US8664664B2 (en) | 2006-01-10 | 2014-03-04 | Cree, Inc. | Silicon carbide dimpled substrate |
WO2010110246A1 (ja) * | 2009-03-25 | 2010-09-30 | ローム株式会社 | 半導体装置 |
US8546814B2 (en) | 2009-03-25 | 2013-10-01 | Rohm Co., Ltd. | Semiconductor device |
US8901571B2 (en) | 2009-03-25 | 2014-12-02 | Rohm Co., Ltd. | Semiconductor device |
WO2010134344A1 (ja) * | 2009-05-20 | 2010-11-25 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP5408248B2 (ja) * | 2009-05-20 | 2014-02-05 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2016063112A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
US10424640B2 (en) | 2014-09-19 | 2019-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US10707306B2 (en) | 2014-09-19 | 2020-07-07 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3559971B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US6373076B1 (en) | Passivated silicon carbide devices with low leakage current and method of fabricating | |
EP1705696A2 (en) | SiC semiconductor device | |
EP2015348B1 (en) | Method for manufacturing a SiC semiconductor device | |
JP2006024880A (ja) | 半導体装置及びその製造方法 | |
JP2003318409A (ja) | 半導体装置及びその製造方法 | |
CN106024850A (zh) | 半导体装置 | |
JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
US8679954B2 (en) | Schottky barrier diode and method for making the same | |
WO2010143376A1 (ja) | 半導体装置およびその製造方法 | |
CN112466752A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
EP2325872A1 (en) | Bipolar semiconductor device and method for manufacturing same | |
KR20070106439A (ko) | 반도체 장치 및 그 제조 방법 | |
US6900483B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2005051096A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP3856729B2 (ja) | 半導体装置およびその製造方法 | |
JP2003168653A (ja) | 半導体装置およびその製造方法 | |
JP3539417B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
WO2010024240A1 (ja) | バイポーラ型炭化珪素半導体装置およびその製造方法 | |
JP2006324431A (ja) | 半導体装置およびその製造方法 | |
JP2013120776A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2006210693A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4087368B2 (ja) | SiC半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060704 |