JP2006024880A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006024880A
JP2006024880A JP2004377299A JP2004377299A JP2006024880A JP 2006024880 A JP2006024880 A JP 2006024880A JP 2004377299 A JP2004377299 A JP 2004377299A JP 2004377299 A JP2004377299 A JP 2004377299A JP 2006024880 A JP2006024880 A JP 2006024880A
Authority
JP
Japan
Prior art keywords
layer
electrode
silicon carbide
reaction
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004377299A
Other languages
English (en)
Inventor
Ryoko Miyanaga
良子 宮永
Masao Uchida
正雄 内田
Kunimasa Takahashi
邦方 高橋
Makoto Kitahata
真 北畠
Osamu Kusumoto
修 楠本
Masaya Yamashita
賢哉 山下
Koichi Hashimoto
浩一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004377299A priority Critical patent/JP2006024880A/ja
Publication of JP2006024880A publication Critical patent/JP2006024880A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。
【解決手段】炭化珪素層１１を有する半導体装置の製造方法であって、（Ａ）炭化珪素層１１の上に導電層２１を形成する工程と、（Ｂ）導電層２１と炭化珪素層１１を反応させて、炭化珪素層１１に接する反応層１２およびシリサイド層２３からなる合金層を形成する工程と、（Ｃ）シリサイド層２３の少なくとも一部を除去することにより、反応層１２の表面の少なくとも一部を露出させる工程と、露出させた反応層１２の表面上に電極層１３を形成する工程とを含む。
【選択図】図１

Description

本発明は、炭化珪素層を有する半導体装置及びその製造方法に関する。
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。なかでも、スイッチング素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点がある。
ＳｉＣを用いたパワー素子のうち代表的なスイッチング素子はＭＯＳＦＥＴやＭＥＳＦＥＴであり、代表的な整流素子はショットキーダイオードやｐｎダイオードである。これらのパワー素子は何れも炭化珪素層と接触するオーミック電極を有しており、多くの場合、炭化珪素層とオーミック電極との間には数Ａ（アンペア）程度の電流が流れる。
ＳｉＣ半導体素子におけるオーミック電極を形成する方法は、例えば特許文献１に記載されている。以下、図１５を参照しながら、従来の一般的なオーミック電極の形成方法を説明する。
まず、図１５（ａ）に示すように、炭化珪素層１０１の選択された領域上に、例えばＮｉからなる導電層１０２を形成する。炭化珪素層１０１は、エピタキシャル成長によって不図示の炭化珪素基板上に形成されたｎ型の低抵抗４Ｈ−ＳｉＣ層である。導電層１０２は、炭化珪素層１０１の上にＮｉ膜を全面蒸着した後に、Ｎｉ膜をパターニングすることによって形成され得る。Ｎｉ膜のパターニングは、Ｎｉ膜上にフォトレジストなどを用いて所定の形状のマスクを形成した後、Ｎｉ膜のうちマスクに覆われていない部分を酸でエッチングすることによって行っても良いし、リフトオフ法によって行っても良い。
次に、導電層１０２が形成された炭化珪素層１０１に対して、不活性ガス雰囲気において、例えば１０００℃の温度で２分間の熱処理を行う。これにより、図１５（ｂ）に示すようなオーミック電極１０３が得られる。オーミック電極１０３は、炭化珪素層１０１との界面に反応層１０３’を有している。反応層１０３’は、導電層１０２と炭化珪素層１０１との界面において、導電層１０２の金属と炭化珪素層１０１の炭化珪素とが反応して形成された界面中間層であり、炭化珪素層１０１に対して良好なオーミック接合を形成する。
このようにして形成されたオーミック電極１０３を有するＳｉＣ半導体素子を製造する場合、通常、オーミック電極１０３の上に、図１５（ｃ）に示すような比較的厚い電極層（厚膜電極）１０４が形成される。オーミック電極１０３が、ＳｉＣ半導体素子の基板表面側に形成されているとき、厚膜電極１０４は、主としてワイヤボンディングによって外部回路と接続されるため、主にＡｌまたはＡｕを用いて形成されることが好ましい。また、オーミック電極１０３がＳｉＣ半導体素子の基板裏面側に形成されているとき、厚膜電極１０４は、ダイボンディングによってＳｉＣ半導体素子をリードフレームや回路基板に固定し、かつ、ＳｉＣ半導体素子とリードフレームや回路基板とを電気的に接続するために設けられる。そのため、厚膜電極１０４の材料としては、ダイボンディングに適した材料（主にＡｕまたはＡｇ）が選択される。
上記の従来方法によると、オーミック電極１０３の上に形成された厚膜電極１０４が、オーミック電極１０３の表面から部分的に剥離するという問題が生じる。
剥離の原因を調べるために本発明者らが検討を重ねた結果、上記の従来方法では、熱処理工程において、反応層１０３’の形成に際して、炭化珪素層１０１に含まれる炭素が導電層１０２へ拡散し、導電層１０２の上面まで拡散してきた炭素がオーミック電極１０３の表面における密着性を低下させることを見出した。本発明者らの分析によると、オーミック電極１０３のうち反応層１０３’の上に存在する層表面に炭素が析出しており、これによってオーミック電極１０３と厚膜電極１０４との密着性が低下したものと考えられる。そのため、厚膜電極１０４に対してワイヤボンディングやダイボンディングを行うと、オーミック電極１０３と厚膜電極１０４との界面で電極剥離を起こすおそれがある。なお、本明細書では、１または２以上の電極層から構成された電極において、ある電極層がその接続面（他の電極層表面や炭化珪素層表面を含む）から少なくとも部分的に剥離することを「電極剥離」とよぶことにする。
また、従来方法では、高温で熱処理を行うことによってオーミック電極１０３を形成した後、オーミック電極１０３の上に厚膜電極１０４を形成するので、オーミック電極１０３の表面がプロセス雰囲気や大気に暴露される。そのため、オーミック電極１０３と厚膜電極１０４との間に、酸化膜などの電気的に不安定な層が形成されるおそれがある。このような層の形成は、オーミック電極１０３と厚膜電極１０４との密着性をさらに低下させる要因となる。
一方、導電層１０２および厚膜電極１０４を薄膜堆積装置の反応室内で連続形成した後、熱処理によって導電層１０２を合金化させれば、オーミック電極１０３の表面が大気中に暴露されないので、上記問題を防止できる。しかし、この方法では、厚膜電極１０４として、高温（例えば１０００℃）の熱処理に熱的かつ機械的に耐え、その上、内部配線としても機能できる厚い電極層を形成する必要があるが、そのような電極層の形成は極めて困難である。
特開平９−８２６６３号公報
上述したように、従来方法によると、炭化珪素層と良好なオーミック接合を形成するオーミック電極が得られるが、そのオーミック電極に配線材料などからなる厚膜電極を接続させると、厚膜電極とオーミック電極との密着性が低く、厚膜電極がオーミック電極表面から剥離しやすいという問題がある。
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、炭化珪素層を有する半導体装置において、炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制することである。
本発明による半導体装置の製造方法は、炭化珪素層を有する半導体装置の製造方法であって、（Ａ）前記炭化珪素層上に導電層を形成する工程と、（Ｂ）前記導電層と前記炭化珪素層を反応させて、前記炭化珪素に接する反応層および前記反応層上に存在するシリサイド層からなる合金層を形成する工程と、（Ｃ）前記シリサイド層の少なくとも一部を除去することにより、前記反応層の表面の少なくとも一部を露出させる工程と、（Ｄ）前記露出させた反応層の表面上に電極層を形成する工程とを含む。
ある好ましい実施形態において、前記工程（Ｃ）は、前記シリサイド層の少なくとも一部を選択的に除去する化学的エッチングを行う工程を含む。
前記電極層の上に他の電極層を形成する工程（Ｅ）をさらに含んでもよい。
前記導電層はＮｉを含んでもよい。
前記電極層はＮｉまたはＡｌを含んでもよい。
ある好ましい実施形態において、前記炭化珪素層と前記電極層とは、前記反応層を介してオーミック接合を形成する。
ある好ましい実施形態において、前記炭化珪素層と前記電極層は、前記反応層を介してショットキー接合を形成する。
前記工程（Ｃ）および前記工程（Ｄ）の間に、前記露出させた反応層の表面上に保護導電層を形成する工程（Ｆ）と、前記保護導電層の少なくとも一部を除去する工程（Ｇ）と
をさらに含んでもよい。
前記工程（Ａ）は、前記炭化珪素層の一部を覆う絶縁膜を形成する工程（Ａ１）と、前記炭化珪素層および前記絶縁膜の上に前記導電層を形成する工程（Ａ２）とを含んでおり、前記工程（Ｃ）は、前記導電層のうち前記絶縁膜上に位置する部分を除去する工程（Ｃ１）を含んでもよい。
本発明による半導体装置は、表面領域の少なくとも一部に反応層が形成された炭化珪素層と、前記反応層を介して前記炭化珪素層に電気的に接続された電極とを備え、前記反応層はエッチングによって形成された表面を有し、前記電極は、前記反応層の表面と接する。
前記電極は、前記反応層の表面上に堆積された金属層を有することが好ましい。
ある好ましい実施形態において、前記金属層の厚さは５０ｎｍ以上１０μｍ以下である。
前記金属層における炭素の平均濃度は１×１０22個／ｃｍ3以下であることが好ましい。前記金属層における炭素の平均濃度は、より好ましくは１×１０20個／ｃｍ3以下、さらに好ましくは１×１０17個／ｃｍ3以下である。
前記電極は、前記金属層上に積層された１または２以上の電極層をさらに有していてもよい。
前記電極の厚さは０．５μｍ以上であることが好ましい。
ある好ましい実施形態において、前記反応層の表面の高さは、前記炭化珪素層の表面の高さ以下である。
ある好ましい実施形態において、前記電極と前記炭化珪素層とは、前記反応層を介してオーミック接合を形成する。
前記炭化珪素層はＶ族元素をｎ型不純物として含んでおり、前記反応層はＮｉおよび前記Ｖ族元素を含んでいてもよい。
前記炭化珪素層はＩＩＩ族元素をｐ型不純物として含んでおり、前記反応層はＮｉおよび前記ＩＩＩ族元素を含んでいてもよい。
ある好ましい実施形態において、前記電極と前記炭化珪素層とは、前記反応層を介してショットキー接合を形成する。
ある好ましい実施形態において、前記金属層は前記反応層の表面の一部と接しており、前記反応層の表面のうち前記金属層と接していない部分上に形成され、前記金属層の側面と接触する導電部材をさらに有する。
本発明によると、炭化珪素層表面に反応層およびシリサイド層からなる合金層を形成した後、反応層表面を露出させ、その露出した反応層表面に電極層を形成する。そのため、電極層と炭化珪素層とを反応層を介して良好に接合できるだけでなく、炭化珪素層の炭素が電極層まで拡散されることを抑制できる。その結果、電極層表面における炭素濃度を低減できるので、電極層と、その上に形成される他の電極層との密着性を改善できる。従って、炭化珪素層に対する良好なコンタクトを確保しつつ、電極剥離が抑制された信頼性の高い半導体装置を提供できる。
本発明の炭化珪素層を有する半導体装置の製造方法は、炭化珪素層と導電層との界面に反応層を形成した後、反応層の表面に新たに電極材料を堆積させることによって電極層を形成することを特徴とする。本明細書では、「炭化珪素層を有する半導体装置」とは、半導体層として機能する炭化珪素層を有していれば良く、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなどの半導体素子や、そのような半導体素子を備えた装置を広く含むものとする。
以下、図面を参照しながら、本発明における電極の形成方法の概略を説明する。
まず、図１（ａ）に示すように、炭化珪素層１１の表面に、例えばＮｉを用いて導電層２１を形成する。
続いて、導電層２１が堆積された炭化珪素層１１に対して、不活性ガス雰囲気中で熱処理を行う。熱処理は、例えば約１０００℃の温度で２分間行う。このような熱処理を行うと、図１（ｂ）に示すように、導電層２１に含まれる導電材料の構成元素（例えばＮｉ）の一部は炭化珪素層１１へ拡散し、同時に、炭化珪素層１１に含まれる珪素原子や炭素原子の一部は導電層２１へ拡散して合金化される。
その結果、図１（ｃ）に示すように、導電層２１と炭化珪素層１１との界面に反応層１２が形成される。反応層１２は、炭化珪素中に導電層２１の導電材料の構成元素が拡散して形成されたシリサイド層であり、反応層１２における導電材料の構成元素の濃度は傾斜分布を有している。具体的には、導電材料の構成元素の濃度は、反応層１２の表面で高く、炭化珪素層１１の側に向って減少している。反応層１２の上には、炭化珪素中の珪素と反応し、主に導電材料の構成元素（Ｎｉ）を含むシリサイド層（以下、「被エッチング層」と呼ぶ）２３が残る。被エッチング層２３は、導電材料の構成元素の他に、炭化珪素層１１から拡散した珪素や炭素を含んでいる。本発明の好ましい実施形態において、被エッチング層２３では、最表面を除いて、導電材料の構成元素、珪素および炭素は略均一に分布しているが、被エッチング層２３の最表面では、炭素濃度が局所的に著しく増大している。反応層１２および被エッチング層２３における各元素の濃度分布の詳細については、後述する。
この後、図１（ｄ）に示すように、反応層１２の上にある被エッチング層２３を選択的に除去する。被エッチング層２３の除去は、化学的エッチングによって行うことができる。例えば、熱処理後の導電層２１に対して酸でエッチング処理を施すと、主に金属（Ｎｉ）から形成されている被エッチング層２３が選択的に除去される。これにより、反応層１２の表面のうち電極層を形成しようとする領域を露出する。
次いで、図１（ｅ）に示すように、反応層１２の上に、第１電極層１３および第２電極層１４を形成する。第１電極層１３は例えばＮｉ層であり、第２電極層１４は例えばＡｌ層である。ここでは、第１電極層１３の材料として、反応層１２を形成するために用いる金属と同じ金属（Ｎｉ）を用いているが、第１電極層１３の材料と反応層１２を形成するために用いる金属とは異なっていてもよい。
第１電極層１３および第２電極層１４は、Ｎｉ膜およびＡｌ膜を堆積した後、これらの積層膜をパターニングすることによって形成してもよい。この場合、Ｎｉ膜およびＡｌ膜を、例えば薄膜堆積装置の反応室内で、大気雰囲気に曝すことなく、連続して堆積させることが好ましい。なお、配線材料として機能する材料（Ａｌ、Ａｕなど）を用いて第１電極層１３を形成する場合、第２電極層１４が形成されなくてもよい。
このようにして、炭化珪素層１１と電気的に接続された電極１５が形成される。電極１５と炭化珪素層１１とは、反応層１２を形成する際の熱処理条件などに応じて、オーミック接合やショットキー接合など良好な接合を形成する。
上述した電極の形成方法によると、図１５を参照しながら説明した従来の電極形成方法と比べて、以下のようなメリットがある。
図１５を参照しながら説明した従来の電極形成方法によると、第１電極層（図１５のオーミック電極１０３）の材料は、炭化珪素層１１に対してオーミック接合を形成できる材料（例えばＮｉ、Ａｌ）などに限定されてしまう。これに対し、上記方法によると、反応層１２を形成するために用いる導電材料と、第１電極層１３の材料とを別個に選択できるので、第１電極層１３の材料の選択の幅が拡がる。第１電極層１３の材料として、例えばＮｉ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、Ｎｉ、Ｃｒ、Ｍｏ、またはこれらの金属を含む合金などの種々の導電材料を用いることができる。
第１電極層１３の材料として、配線としても機能できるＡｌ、Ａｕなどの材料や、ダイボンディングに適した材料を用いると、第１電極層１３を用いてワイヤボンディングやダイボンディングを実現できるので、第２電極層１４を省略できる。この場合、電極層の剥離を防止できるとともに、製造プロセスを簡略化できるので有利である。
また、上記方法によると、反応層１２を形成するための熱処理は、第１電極層１３を形成する前に行われ、第１電極層１３を形成した後には、そのような高温（温度：例えば１０００度以上）の熱処理を行う必要がない。従って、炭化珪素層１１に含まれる炭素が熱処理によって拡散し、第１電極層１３に導入することを抑制できる。例えば、厚さが５０ｎｍ〜１０μｍの第１電極層１３の平均炭素濃度を、１×１０22個／ｃｍ3以下に低減できる。そのため、第１電極層１３の表面、すなわち第１電極層１３と第２電極層１４との界面における炭素濃度も低減できる。これにより、第１電極層１３と第２電極層１４との密着性が確保され、第２電極層１４の厚さにかかわらず、第２電極層１４が第１電極層１３の表面から剥離することを抑制できる。
第１電極層１３の表面における炭素濃度は、例えば反応層１２の表面における炭素濃度の１０分の１以下に低減される。第１電極層１３および第２電極層１４の間の密着性をより効果的に改善するためには、第１電極層１３の表面における炭素濃度は小さいほうが好ましく、例えば反応層１２の表面における炭素濃度の１００分の１以下である。より好ましくは、第１電極層１３の表面において炭素が観測されない。これにより、第１電極層１３の表面の炭素に起因する電極剥離を完全に防止できる。
上記方法によると、第１電極層１３の表面を大気に曝すことなく、好ましくは真空中で、第１電極層１３および第２電極層１４を形成できる。そのため、これらの電極層１３、１４の間に酸化膜などの電気的に不安定な層が形成されることを防止できるので、第２電極層１４が第１電極層１３から剥離すること（電極剥離）をより効果的に抑制できる。
本発明者らは、図１（ｃ）に示すような反応層１２および被エッチング層２３をさらに詳しく調べるために、被エッチング層２３の表面から深さ方向における珪素、炭素および導電材料を構成する元素（ここではＮｉ）の濃度プロファイルを測定したので、その方法および結果を説明する。
まず、炭化珪素層１１の上に厚さが３００ｎｍのＮｉ層を形成し、不活性ガス雰囲気中、１０００℃の温度で２分間の熱処理を行う。これにより、図１（ｃ）に示すように、炭化珪素層１１の上に反応層１２および被エッチング層２３が形成される。
次いで、オージェ電子分光法により、反応層１２および被エッチング層２３が形成された炭化珪素層１１の深さ方向における珪素、炭素およびＮｉの濃度プロファイルをそれぞれ測定する。
測定結果を図９（ａ）に示す。図９（ａ）の横軸は被エッチング層２３の表面からの深さ、縦軸は各元素の濃度を表わしている。被エッチング層２３と反応層１２との界面は、深さが４００〜６００ｎｍの範囲内にあり、反応層１２と炭化珪素層１１との界面は、深さが５００〜７００ｎｍの範囲内にあると考えられる。
図９（ａ）からわかるように、反応層１２では、Ｎｉおよび珪素濃度は炭化珪素層１１の側に向かって減少する傾斜分布を有しており、炭素濃度は炭化珪素層１１の側に向かって増加する傾斜分布を有している。また、被エッチング層２３では、表面近傍を除いて、炭素、珪素およびＮｉは略均一な濃度分布を有するが、被エッチング層２３の表面近傍では、Ｎｉおよび珪素濃度が増加するとともに炭素濃度が減少している。被エッチング層２３の表面近傍の濃度分布を示す拡大図を図９（ｂ）に示す。なお、図９（ｂ）における横軸は、オージェ分析で用いた分析計のスパッタ深さ（ＳｉＯ2換算値）である。図９（ｂ）から、被エッチング層２３の最表面（スパッタ深さ（ＳｉＯ2換算値）：１０ｎｍ以下）では、Ｎｉおよび珪素濃度が急激に減少する一方で、炭素濃度が著しく増加していることがわかる。最表面における炭素濃度は、炭化珪素層１１における炭素濃度よりも高い。
従来では、この被エッチング層２３の上に他の電極層を形成していたため、被エッチング層２３に含まれる炭素、特に被エッチング層２３の最表面に含まれる炭素に起因する電極剥離が生じていたと考えられる。
これに対し、本発明では、被エッチング層２３を除去し、被エッチング層２３の代わりに、反応層１２の上に導電材料を堆積することによって第１電極層１３を形成する。そのため、被エッチング層２３に含まれる炭素に起因する電極剥離を防止できる。
本発明で用いられる炭化珪素層１１は、炭化珪素基板上にホモエピタキシャル成長させることによって、あるいは、Ｓｉ基板などの炭化珪素基板以外の基板上にヘテロエピタキシャル成長させることによって得られたエピタキシャル層であってもよい。また、炭化珪素層１１は炭化珪素基板であってもよい。
ある好ましい実施形態において、図１（ｃ）に示す反応層１２の表面の高さは炭化珪素層１１の表面の高さと略同じ、または炭化珪素層１１の表面の高さよりも低い。反応層１２の表面の高さが炭化珪素層１１の表面の高さ以下であれば、反応層１２に含まれる炭素原子のうち炭化珪素を構成しない炭素原子（すなわち第１電極層１３へ拡散しやすい炭素原子）の数を低減できるので、第１電極層１３の表面における炭素濃度をより確実に低減できる。反応層１２の厚さは、典型的には２００ｎｍ以下であり、例えば１０〜１５０ｎｍの範囲に設定される。
反応層１２の表面高さや厚さ、また、反応層１２の表面における炭素濃度などは、図１（ｂ）に示す熱処理工程の条件（温度、処理時間など）や導電層２１の材料を適宜選択することにより、調整することができる。好適な熱処理温度は、導電層２１の材料や炭化珪素層１１の不純物濃度などによっても変わるが、オーミック接合を形成する場合は例えば７００℃以上１１００℃以下、ショットキー接合を形成する場合は例えば３００℃以上１０００℃以下である。
導電層２１の厚さは、特に限定されないが、例えば５０ｎｍ〜５００ｎｍである。
第１電極層１３は、上述したように、エッチングによって形成された反応層表面と接しており、反応層表面に堆積された金属から形成される。第１電極層１３を形成した後のプロセスによっては、第１電極層１３に炭素や珪素などが拡散している場合もある。第１電極層１３の厚さは、１００ｎｍ以上であることが好ましい。厚さが１００ｎｍ以上であれば、反応層１２の表面における炭素が第１電極層１３の表面に与える影響をより確実に抑制できる。一方、第１電極層１３の上に配線などの第２電極層１４を設ける場合、第１電極層１３の厚さは例えば５００ｎｍ以下である。
図１（ｅ）では、炭化珪素層１１と接続される電極１５は、第１電極層１３および第２電極層１４の２層からなる積層構造を有しているが、電極１５の構成は図１（ｅ）に示す構成に限定されない。電極１５は、単層であってもよいし、３層以上の積層構造を有していてもよい。ただし、電極１５の厚さ（図１（ｅ）では、第１電極層１３および第２電極層１４の合計厚さ）は０．５μｍ以上であることが好ましい。これにより、ワイヤボンディングやダイボンディングに要求される密着性を確保できる。ワイヤボンディングの場合、より好ましくは、電極１５の厚さは１μｍ以上である。電極１５の厚さが大きいほど、電極１５とワイヤとの接続面の密着性を向上できる。
ある好ましい実施形態において、電極１５は、反応層１２を介して炭化珪素層１１とオーミック接合を形成するオーミック電極である。炭化珪素層１１がｎ型不純物としてＶ族元素（Ｎ、Ｐなど）を含む場合、導電材料（例えばＮｉ）の他にＶ族元素を含む反応層１２が形成される。このような反応層１２は、ｎ型の炭化珪素層１１に対して、接触抵抗の小さい良好なオーミック接合を形成できる。一方、炭化珪素層１１がｐ型不純物としてＩＩＩ族元素（例えばＢ、Ａｌ）を含む場合、導電材料（例えばＮｉ）の他にＩＩＩ族元素を含む反応層１２が形成される。このような反応層は、ｐ型の炭化珪素層１１に対して、接触抵抗の小さい良好なオーミック接合を形成できる。
あるいは、電極１５は、反応層１２を介して炭化珪素層１１とショットキー接合を形成するショットキー電極であってもよい。
（第１の実施形態）
以下、図面を参照しながら、本発明の実施形態を説明する。ここでは、炭化珪素層と接続するオーミック電極を形成する方法を説明する。本実施形態における電極形成方法は、例えば縦型ＭＯＳＦＥＴを製造する場合に、炭化珪素層の選択された表面にソース電極を形成するために用いられ得る。
まず、図２（ａ）に示すように、例えばエピタキシャル成長を用いて、不図示の基板表面に炭化珪素層１１を形成する。本実施形態における炭化珪素層１１は、例えば４Ｈ−ＳｉＣであり、その表面は（０００１）Ｓｉ面である。また、炭化珪素層１１の導電型はｎ型であり、不純物濃度は約１×１０19ｃｍ-3である。
次に、図２（ｂ）に示すように、炭化珪素層１１の表面のうち選択された領域上に導電層（厚さ：例えば約２００ｎｍ）２１を形成する。具体的には、スパッタ法などを用いて炭化珪素層１１の表面にＮｉを堆積させた後、必要に応じてパターニングする。
続いて、導電層（Ｎｉ層）２１が堆積された炭化珪素層１１に対して、不活性ガス雰囲気中で熱処理を行い、導電層２１を合金化する。熱処理は、例えば約１０００℃の温度で２分間行う。
熱処理後の炭化珪素層１１の断面をＳＥＭ等で観察すると、図１（ｃ）を参照しながら説明したように、炭化珪素層１１と導電層２１との界面および炭化珪素層１１の内部に反応層１２が形成されていることがわかる。反応層１２の上には被エッチング層２３が存在している。本実施形態では、反応層１２の表面の高さ（レベル）は炭化珪素層１１の表面の高さと略同じである。また、本実施形態における反応層１２の厚さは、１００ｎｍ〜２００ｎｍである。
反応層１２を形成した後、図２（ｄ）に示すように、反応層１２の上の被エッチング層２３を除去する。具体的には、導電層２１に対し、酸でエッチング処理を施すと、主に金属（Ｎｉ）から形成されている被エッチング層２３のみが選択的にエッチングされ、その結果、炭化珪素層１１の表面に半透明な層（反応層）１２が残される。
次いで、図２（ｅ）に示すように、反応層１２の上に、第１電極層（厚さ：例えば２００ｎｍ）１３および第２電極層（厚さ：例えば１μｍ）１４を形成する。本実施形態では、第１電極層１３の材料としてＮｉ、第２電極層１４の材料としてＡｌを用いる。
これらの電極層１３、１４は、スパッタ法などにより、炭化珪素層１１および反応層１２の上にＮｉ膜およびＡｌ膜をそれぞれ堆積した後、エッチングマスクを用いてパターニングすることによって形成できる。これらの膜は薄膜堆積装置の反応室内において、例えば真空中で、連続して堆積させることが好ましい。これにより、Ｎｉ膜の表面が大気に曝されないので、これらの電極層１３、１４の間に、酸化膜などの電気的に不安定な層が形成されることを防止できる。また、反応層１２と電極層１３、１４とを位置合わせする必要があるが、フォトリソグラフィーのマスクアライメント精度を考慮して、反応層１２および電極層１３、１４のうちどちらか一方のサイズを大きくすると、より確実に位置合わせできる。なお、反応層１２のサイズは電極層１３、１４のサイズよりも大きいことが好ましい。反応層１２のサイズが電極層１３、１４よりも小さいと、電極層１３の周縁部は炭化珪素層１１と接することになり、オーミック特性が得られないおそれがあるからである。
エッチングマスクを用いる代わりに、リフトオフ法を利用して第１電極層１３および第２電極層１４のパターニングを行ってもよい。また、本実施形態では、第１電極層１３および第２電極層１４を連続して形成しているが、これらの電極層１３、１４を別個に形成してもよい。例えば、第１電極層１３のパターニングを行なった後に、第１電極層１３の上に第２電極層１４を形成してもよい。
このようにして、炭化珪素層１１と電気的に接続された電極層１３、１４を形成できる。炭化珪素層１１とこれらの電極層１３、１４とは、反応層１２を介して良好なオーミック接合を形成している。
上記の電極形成方法を用いると、反応層１２と第１電極層１３との密着性が確保される。また、第２電極層１４と第１電極層１３との密着性が高いので、第２電極層１４が第１電極層１３から剥離しにくい。この理由は、前述したように、第１電極層１３を形成した後に特別な熱処理工程を行う必要がないため、炭素や珪素が炭化珪素層１１から第１電極層１３へ拡散することを抑制でき、その結果、第１電極層１３の表面には炭素原子がほとんど存在しないからである。
第１電極層１３の平均炭素濃度はオージェ電子分光法（ＡＥＳ）の検出限界以下であり、また、第１電極層１３の表面における炭素濃度も検出限界以下である。このように、第１電極層１３の表面にはほとんど炭素原子が存在していないので、第１電極層１３と第２電極層１４との密着性を大幅に改善できる。
なお、第１電極層１３を形成後に熱処理を施した場合に、炭素が第１電極層１３に拡散する場合があるが、第１電極層１３における炭素の平均濃度が１×１０22個／ｃｍ3以下であれば、第１電極層１３と第２電極層１４との密着性を大幅に改善できる。第１電極層１３における炭素の平均濃度は、好ましくは１×１０20個／ｃｍ3以下、より好ましくは１×１０17個／ｃｍ3以下である。
上記の電極形成方法を用いて半導体素子を製造すると、炭化珪素層１１に対して良好なコンタクトを実現しつつ、積層電極１５を構成する電極層１３、１４の間の十分な密着性を確保できる。このような半導体素子は、電極剥離を生じることなく、ワイヤボンディングによってリードフレームや回路基板に良好に接続される。
上記方法では、エピタキシャル成長によって形成された炭化珪素層１１の（０００１）Ｓｉ面に電極１５を形成しているが、炭化珪素層１１の（０００−１）Ｃ面に電極１５を形成してもよいし、他の結晶面であっても差し支えない。また、炭化珪素層１１は、エピタキシャル成長によって形成されたエピ層に限定されない。炭化珪素層１１は、炭化珪素単結晶基板であってもよい。また、電極１５は、炭化珪素単結晶基板の表面側または裏面側に形成され得る。従って、縦型ＭＯＳＦＥＴを製造する場合に、本実施形態における電極形成方法を用いて、炭化珪素基板の裏面側にドレイン電極を形成することができる。
図３は、本実施形態における電極形成方法によって、炭化珪素単結晶基板３１に形成された電極１５の構成を示す断面模式図である。電極１５は、炭化珪素単結晶基板３１とオーミック接合を形成している。炭化珪素単結晶基板３１は、例えば４Ｈ−ＳｉＣ単結晶基板である。電極１５は、４Ｈ−ＳｉＣ単結晶基板３１の例えば（０００−１）Ｃ面に、反応層１２を介して接続された第１電極層１３と、第１電極層１３に接続された第２電極層１４とを有している。第１電極層１３は、例えばＮｉ層であり、第２電極層１４は、例えばＴｉ層３２およびＡｕ層３３からなる積層構造を有している。
図３に示す電極１５は、例えば以下のようにして形成される。
まず、炭化珪素単結晶基板３１の裏面（（０００−１）Ｃ面）に、例えばＮｉを蒸着することにより、導電層を形成する。次に、導電層が形成された炭化珪素単結晶基板３１に対して、１０００℃の温度で２分間の熱処理を行う。これにより、図１（ｃ）を参照しながら説明したように、反応層１２が形成される。この後、反応層１２の上に残された被エッチング層を除去することにより、反応層１２の表面を露出する。続いて、反応層１２の露出表面に第１および第２電極層１３、１４を連続して形成する。ここでは、第１電極層１３として、厚さ約２００ｎｍのＮｉ層、第２電極層１４として、厚さ約１００ｎｍのＴｉ層３２および厚さ約４００ｎｍのＡｕ層３３をそれぞれ形成する。これにより、炭化珪素単結晶基板３１と電気的に接続された電極１５が得られる。
上記の方法を用いて半導体素子を製造すると、炭化珪素基板３１に対して良好なコンタクトを実現しつつ、電極１５を構成する電極層１３、１４の間の十分な密着性を確保できる。このような半導体素子は、電極剥離を生じることなく、ダイボンディングによってリードフレームや回路基板に良好に実装される。
以下、図面を参照しながら、本実施形態におけるオーミック電極の形成方法を用いて得られた半導体装置の構成を、縦型蓄積型ＭＯＳＦＥＴを例に説明する。
本実施形態の縦型蓄積型ＭＯＳＦＥＴは、単数または複数のユニットセルを備えている。図４は、本実施形態の縦型蓄積型ＭＯＳＦＥＴにおけるユニットセル１００の構成を示す断面模式図である。
縦型蓄積型ＭＯＳＦＥＴは、炭化珪素基板６０の主面上に形成された炭化珪素エピタキシャル層６１を有している。炭化珪素基板６０は、例えば、４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面より数度（オフ角）傾けてステップ密度を増大させた表面を有するオフカット基板である。炭化珪素エピタキシャル層６１は、ドリフト領域６２、ｐ型ウェル領域６３、ソース領域６４、コンタクト領域（ｐ+領域）６５を有している。ドリフト領域６２の導電型はｎ型であり、不純物（例えばＮ）の濃度は３×１０15ｃｍ-3である。ｐ型ウェル領域６３は、例えば、炭化珪素エピタキシャル層６１に、ｐ型の不純物（Ａｌ）を２×１０18ｃｍ-3の濃度になるように注入された領域である。ソース領域６４は、例えば、炭化珪素エピタキシャル層６１に、ｎ型の不純物（Ｎ）を１×１０19ｃｍ-3の濃度になるように注入された領域である。コンタクト領域６５は、例えば、ｐ型ウェル領域６３に、ｐ型の不純物（Ａｌ）を５×１０19ｃｍ-3の濃度になるように注入された領域である。ソース領域６４とドリフト領域６２とは、炭化珪素エピタキシャル層６１の表面に形成されたチャネル層６６によって接続されている。チャネル層６６は、例えば、４Ｈ−ＳｉＣのエピタキシャル層であり、好ましくはアンドープ層とｎ型のドープ層とが交互に積層されたデルタドープ層である。なお、デルタドープ層は、例えばFED Review, vol.1, No.21, 14 March 2002に開示されている。
コンタクト領域６５およびソース領域６４は、ソースコンタクト用反応層６９を介してソース電極７０と接続されている。反応層６９は、炭化珪素中に導電材料の構成元素（例えばＮｉ）が拡散して得られたシリサイド層である。ソース電極７０は例えばＮｉ電極である。ソース電極７０は、上部配線電極（例えばＡｌ電極）７１と接続されている。一方、チャネル層６６の上には、ゲート酸化膜６７を介して、例えばＡｌからなるゲート電極６８が設けられている。ゲート電極６８は、層間絶縁層７２で覆われている。
炭化珪素基板６０の裏面（Ｃ面）には、ドレインコンタクト用反応層７３を介してドレイン電極７４が形成されている。反応層７３は、炭化珪素中に導電材料の構成元素（例えばＮｉ）が拡散して得られたシリサイド層である。ドレイン電極７４は、例えばＮｉ電極であり、ドレイン電極７４のＴｉ電極層７５およびＡｕ電極層７６からなる積層電極と接続されている。
図４に示す構成のユニットセル１００を備えたＭＯＳＦＥＴでは、ゲート電極６８に電圧を印加すると、ゲート電極６８の下にあるチャネル層６６に電流を流すことができるため、ドレイン電極７４からドリフト領域６２、チャネル層６６およびソース領域６４を介してソース電極７０へ電流が流れる。
なお、ここではチャネル移動度を向上させる目的で蓄積型のチャネル層６６を形成している（蓄積チャネル構造）が、チャネル層の構造は蓄積型に限定されない。炭化珪素エピタキシャル層６１の内部にチャネル層を形成する他のタイプの埋め込みチャネル構造であってもよいし、ゲート電極６８に電圧を印加することにより、ゲート電極６８の下にあるｐ型ウェル領域６３の表面に反転チャネル層を形成する反転型チャネル構造であってもよい。
上述したような構成のＭＯＳＦＥＴは、例えば以下のような方法で製造することができる。なお、耐圧を向上させるメサ構造やガードリング構造についてはここでは説明を省略する。
まず、ｎ型の不純物（例えばＮ）を含む炭化珪素エピタキシャル層６１を炭化珪素基板６０の上にエピタキシャル成長させる。次に、炭化珪素エピタキシャル層６１にｐ型ウェル領域６３、ソース領域６４、コンタクト領域（ｐ+領域）６５およびチャネル層６６を形成する。これらの領域６３、６４、６５は、それぞれ、公知の方法で炭化珪素エピタキシャル層６１の選択された領域に所定の導電型の不純物を注入することによって形成できる。チャネル層６６は、例えばアンドープ層とｎ型不純物ドープ層とを交互にエピタキシャル成長させ、かつｎ型不純物ドープ層をアンドープ層に対して薄くする（一例として、ｎ型不純物ドープ層：10ｎｍ、アンドープ層：50ｎｍ）、不純物ドープ層（デルタドープ層）とアンドープ層との積層によるデルタドープチャネル構造によって形成してもよい。
続いて、炭化珪素エピタキシャル層６１の一部を除去して、ソース電極との接続面を露出する。
次に、炭化珪素エピタキシャル層６１の表面を熱酸化することで、ゲート絶縁膜６７を形成する。
この後、炭化珪素基板６０の裏面に、導電層（Ｎｉ層）を形成する。
また、炭化珪素エピタキシャル層６１の除去された一部を含む領域に成長した熱酸化膜６６を除去してソース電極との接続面を露出し、その後、炭化珪素エピタキシャル層６１の接続面上にＮｉなど金属を堆積してパターニングすることにより、コンタクト領域６５およびソース領域６４と接する導電層（Ｎｉ層）を形成する。導電層のサイズ（厚さ、形状）は、例えば後から形成するソース電極７０のサイズと略同じである。
次いで、図２（ｃ）、（ｄ）を参照しながら説明したように、１０００℃の温度で２分間の熱処理を行うことにより、ソース領域６４と接する反応層６９と炭化珪素基板６０裏面と接する反応層７３とが同時に形成される。この後、反応層６９および７３の上に存在する被エッチング層を同時に除去する。
続いて、反応層６９の露出表面に、例えばＮｉを用いてソース電極７０を形成する。ソース電極７０は、反応層６９を覆うようにＮｉ膜を堆積させた後、エッチングマスクを用いてＮｉ膜をパターニングすることによって形成できる。
ソース電極７０を形成した後、ゲート電極６８をそれぞれ公知の方法で形成する。この後、ゲート電極６８を覆うように層間絶縁層（例えばＳｉＯ2層やＳｉＮ層）７２を形成する。層間絶縁層７２には、ソース電極７０の表面に達するコンタクトホールを形成する。
次いで、ソース電極７０に形成されたコンタクトホール内部および層間絶縁層７２の上に上部配線電極（Ａｌ電極）７１を形成する。これにより、炭化珪素エピタキシャル層６１とオーミック接合を形成するソース電極７０および上部配線電極７１が得られる。
一方、反応層７３が形成された炭化珪素基板６０の裏面に対し、ドレイン電極（Ｎｉ電極）７４、Ｔｉ電極層７５およびＡｕ電極層７６を形成する。これらの電極７４、７５、７６は、好ましくは真空中で連続して形成される。これにより、ＭＯＳＦＥＴが得られる。
この方法によると、上部配線電極７１が形成される前に、ソース電極７０の表面が大気中に曝されるため、ソース電極７０と上部配線電極７１との間に酸化膜などが形成されるおそれがある。これを防ぐため、これらの電極７０、７１を、大気に曝すことなく真空中で形成することができる。以下、図５（ａ）〜（ｅ）を参照しながら、ソース電極７０および上部配線電極７１を形成する他の方法を説明する。
まず、上記と同様の方法で、炭化珪素エピタキシャル層６１にｐ型ウェル領域６３、ソース領域６４、コンタクト領域（ｐ+領域）６５およびチャネル層６６を形成する。この後、図５（ａ）に示すように、炭化珪素エピタキシャル層６１の上にＮｉなどの金属を堆積してパターニングすることにより、コンタクト領域６５およびソース領域６４と接する導電層（Ｎｉ層）７７を形成する。
次いで、導電層７７が形成された炭化珪素エピタキシャル層６１に対して、１０００℃の温度で２分間の熱処理を行った後、被エッチング層のみを除去する。これにより、図５（ｂ）に示すような反応層６９が形成される。
この後、図５（ｃ）に示すように、ゲート絶縁膜６７、ゲート電極６８および層間絶縁層７２をこの順で形成する。ゲート絶縁膜６７は、熱酸化などによりチャネル層６６の上に形成できる。ゲート電極６８は、ゲート絶縁膜６７の上に導電膜を形成した後、パターニングすることにより、ゲート絶縁膜６７のうち選択された領域上に形成する。また、層間絶縁層７２は、公知の方法で炭化珪素エピタキシャル層６１および反応層６９の上に堆積させる。
続いて、図５（ｄ）に示すように、層間絶縁層７２にコンタクトホールを形成して、反応層６９の表面の少なくとも一部を露出させる。
この後、図５（ｅ）に示すように、反応層６９の露出表面に、ソース電極７０と上部配線電極７１を形成する。これらの電極７０、７１は、薄膜堆積装置の反応室内において、スパッタ法などにより真空中で形成できる。この場合、図４の構成と異なり、ソース電極７０は層間絶縁層７２の上にも形成されるが、このような構成によるデバイス動作上の問題は生じない。
なお、上部配線電極７１と炭化珪素エピタキシャル層６１との間で、反応層６９を介して十分なオーミック特性が得られるのであれば、ソース電極７０を省略して、反応層６９の上に直接上部配線電極７１を形成してもよい。同様にして、積層電極層７５、７６と炭化珪素エピタキシャル層６１との間で十分なオーミック特性が得られるのであれば、ドレイン電極７４を省略できる。さらには積層電極層７５も省略可能である。
本実施形態におけるユニットセル１００の構成は、図４に示す構成に限定されない。ソース電極７０およびドレイン電極７４のうちいずれか一方が、本実施形態における電極形成方法を用いて形成されていればよく、他方は図１５を参照しながら説明したような従来の方法によって形成されていてもよい。
また、縦型ＭＯＳＦＥＴが、図６に示すように配列された複数個のユニットセルから構成される場合、少なくとも１つのユニットセルに含まれるソース電極７０が、本実施形態における電極形成方法を用いて形成されていればよい。なお、複数個のユニットセルのうち、ワイヤ１７１とＭＯＳＦＥＴとの接続部に位置するユニットセルでは、他のユニットセルよりも電極剥離が生じやすい。従って、少なくとも、ワイヤ１７１と接するユニットセルにおけるソース電極７０は、本実施形態における電極形成方法を用いて形成されていることが好ましい。
（第２の実施形態）
以下、図面を参照しながら、本発明による第２の実施形態を説明する。ここでは、炭化珪素層上にショットキー電極を形成する方法を説明する。本実施形態における電極形成方法は、例えばショットキーダイオードを製造する場合に、炭化珪素層の選択された表面にショットキー電極を形成するために用いられ得る。
まず、図７（ａ）に示すように、例えばエピタキシャル成長により炭化珪素層４１を形成する。本実施形態における炭化珪素層４１は、例えば４Ｈ−ＳｉＣであり、その表面は（０００１）Ｓｉ面である。また、炭化珪素層１１の導電型はｎ型であり、不純物濃度は約１×１０16ｃｍ-3である。
次に、図７（ｂ）に示すように、炭化珪素層４１上の表面のうち選択された領域上に、例えばＮｉを用いて導電層（厚さ：例えば約２００ｎｍ）５１を形成する。導電層５１は、例えば図２（ｂ）を参照しながら説明した方法で形成できる。
続いて、図７（ｃ）に示すように、導電層（Ｎｉ層）５１が堆積された炭化珪素層４１に対して、不活性ガス雰囲気中で熱処理を行い、反応層４２を形成する。熱処理は、例えば約４００℃の温度で３０分間行う。この熱処理は、炭化珪素層４１と導電層５１とのショットキー障壁をより良好にするために重要である。得られた反応層４１は、炭化珪素層４１に対して良好なショットキー特性を示す。
図１（ｃ）を参照して説明したように、反応層４２の上には被エッチング層５３が存在する。被エッチング層５３は、主にＮｉを含むが、Ｎｉの他に、炭化珪素層４１から拡散された炭素および珪素を含んでいる。本実施形態では、反応層４２の表面の高さ（レベル）は炭化珪素層４１の表面の高さと略同じである。また、本実施形態における反応層４２の厚さ（例えば１０〜１００ｎｍ）は、実施形態１における反応層１２の厚さよりも小さい。これは、本実施形態の熱処理温度（４００℃）が実施形態１の熱処理温度よりも低いからである。
反応層４２を形成した後、図７（ｄ）に示すように、反応層４２の上の被エッチング層５３を除去する。具体的には、図２（ｄ）を参照して説明したように、酸を用いて被エッチング層５３をエッチングする。
次いで、図７（ｅ）に示すように、反応層４２の上に、第１電極層（厚さ：例えば２００ｎｍ）４３および第２電極層（厚さ：例えば１μｍ）４４をこの順で形成することにより、電極４５を設ける。本実施形態では、第１電極層４３の材料としてＮｉ、第２電極層４４の材料としてＡｌを用いる。これらの電極層４３、４４は、例えば図２（ｅ）を参照しながら説明した方法により形成できる。
このようにして、炭化珪素層４１と電気的に接続された電極４５を形成できる。炭化珪素層４１と電極４５とは、反応層４２を介して良好なショットキー接合を形成している。
上記方法によって形成された第１電極層４３の平均炭素濃度はオージェ電子分光法（ＡＥＳ）の検出限界以下であり、また、第１電極層４３の表面における炭素濃度も検出限界以下である。このように、第１電極層４３の表面にはほとんど炭素原子が存在していないので、第１電極層４３と第２電極層４４との密着性を大幅に改善できる。
なお、第１電極層４３を形成後に熱処理を施した場合に、炭素が第１電極層４３に拡散する場合があるが、その平均濃度が１×１０22個／ｃｍ3以下であれば、第１電極層４３と第２電極層４４との密着性を大幅に改善できる。
なお、本実施形態では、Ｎｉを用いて導電層５１を形成しているが、ＴｉやＭｏ、Ｗなどの他の金属を用いて導電層５１を形成してもよい。
上述したように、本実施形態におけるショットキー電極の形成方法を用いて、種々の炭化珪素半導体装置を製造することができる。
以下、図面を参照しながら、本実施形態におけるショットキー電極の形成方法を用いて得られた半導体装置の構成を、ショットキーダイオードを例に説明する。
図８は、一般的なショットキーダイオードの構成を示す断面模式図である。
ショットキーダイオード２００は、炭化珪素基板８０の上に形成された炭化珪素エピタキシャル層８１と、炭化珪素エピタキシャル層８１の上に設けられたショットキー電極８６と、炭化珪素基板８０の裏面に設けられたオーミック電極８９とを有している。
炭化珪素基板８０は、例えば４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面より数度（オフ角）傾いた表面を有するオフカット基板である。炭化珪素エピタキシャル層８１は、ｎ型不純物を含むｎ型高抵抗領域８２と、ｐ型不純物を含むガードリング領域（ｐ型高抵抗領域）８３とを有している。ｎ型高抵抗領域８２におけるｎ型不純物（Ｎ）の濃度は、例えば１×１０16ｃｍ-3である。ガードリング領域８３は、ｎ型高抵抗領域８２のうち動作領域（電流が流れる領域）を包囲するように設けられている。ガードリング領域８３は、例えば、炭化珪素エピタキシャル層８１にｐ型不純物であるＢを２×１０20ｃｍ-3のドーズ量で注入することによって形成されている。ガードリング領域８３の表面は、例えばＳｉＯ２からなる絶縁層８４で覆われている。
ショットキー電極８６は、ｎ型高抵抗領域８２およびガードリング領域８３とショットキーコンタクト用反応層８５を介して接続されている。ショットキー電極８６は、ｎ型高抵抗領域８２とショットキー接合を形成し、かつガードリング領域８３とオーミック接合を形成している。反応層８５は、例えばＮｉなどの金属を含んでおり、ショットキー電極８６は、Ｎｉ、Ｔｉ、Ｍｏ、Ｗなどを用いて形成されている。ショットキー電極８６の上には上部配線電極（例えばＡｌ）８７が形成されている。
一方、炭化珪素基板８０の裏面に設けられたオーミック電極８９は、オーミックコンタクト用反応層８８を介して炭化珪素基板８０とオーミック接合を形成している。反応層８８は、Ｎｉなどの金属と炭化珪素とを含んでおり、オーミック電極８９は例えばＮｉを用いて形成されている。オーミック電極８９は、またＴｉ電極層９０およびＡｕ電極層９１からなる積層電極と接続されている。
ショットキーダイオード２００におけるオーミック電極８９および積層電極９０、９１は、例えば図２を参照しながら説明したオーミック電極の形成方法と同様の方法で形成される。
具体的には、まず、炭化珪素基板８０の裏面に反応層８８を形成する。反応層８８を形成する際の熱処理温度は例えば１０００℃、熱処理時間は例えば２分間とする。反応層８８の上に、オーミック電極８９および積層電極（Ｔｉ電極層９０およびＡｕ電極層９１）を連続して形成する。なお、積層電極９０、９１と炭化珪素基板８０との間に十分なオーミック特性が得られる場合には、オーミック電極７９を形成せず、反応層８８の上に直接積層電極９０、９１を形成してもよい。または、直接積層電極９１を形成してもよい。
一方、ショットキーダイオード２００におけるショットキー電極８６および上部配線電極８７は、例えば以下のような方法で形成される。
まず、炭化珪素基板８０の主面上に、ｎ型不純物を含む炭化珪素エピタキシャル層８１をエピタキシャル成長させる。この後、炭化珪素エピタキシャル層８１の選択された領域にｐ型不純物を注入することにより、ガードリング領域８３を形成する。炭化珪素エピタキシャル層８１のうちガードリング領域８３が形成されなかった領域は、ｎ型高抵抗領域８２となる。
次に、図５を参照しながら説明した方法と同様の方法で、反応層８５を形成する。具体的には、炭化珪素エピタキシャル層８１の表面に亘って導電膜（Ｎｉ膜など）を形成した後、導電膜をパターニングすることによって導電層を形成する。導電層の形状は、後から形成されるショットキー電極８６と略同じであってもよい。続いて、導電層が形成された炭化珪素エピタキシャル層８１に対して、例えば４００℃の温度で３０分間の熱処理を行う。この後、被エッチング層を除去する。これにより、反応層８５が形成される。
この後、反応層８５の上に、ショットキー電極８６と上部配線電極８７とを形成する。ここでは、反応層８５の上にＮｉ膜およびＡｌ膜をこの順で連続して形成した後、Ｎｉ膜およびＡｌ膜を同時にパターニングする。これにより、Ｎｉからなるショットキー電極８６およびＡｌからなる上部配線電極８７を形成できる。続いて、ガードリング領域８３を覆う絶縁層（ＳｉＯ2やＳｉＮなど）８４を熱酸化などにより形成する。
上述の実施形態１および２では、炭化珪素基板６０、８０として４Ｈ−ＳｉＣを用いているが、４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。また、本発明における第１電極層や第２電極層の材料も、上記実施形態における電極材料に限定されない。
また、上述の実施形態１および２では、反応層を形成した後に熱処理を行う必要はないが、反応層を形成した後に、種々の目的でさらに熱処理を行っても何ら差し支えない。すでに電極間の密着性は確保されているため、熱処理によって炭素が電極内で移動しても密着性を低減させることはないためである。
（第３の実施形態）
以下、図面を参照しながら、本発明による第３の実施形態の半導体装置を説明する。本実施形態は、炭化珪素層上に形成されたオーミック電極を有する半導体装置であり、例えば縦型または横型ＭＯＳＦＥＴである。図１０は、本実施形態の半導体装置におけるオーミック電極を示す断面模式図である。
図示するように、炭化珪素層１１１の上に、オーミック電極１１５および層間絶縁膜１１６が形成されている。オーミック電極１１５は、反応層１１２を介して炭化珪素層１１１とオーミック接合を形成しており、反応層１１２の上に形成された電極層１１４と導電材料からなる層（導電材料層）１１３とを有している。層間絶縁膜１１６は、導電材料層１１３を覆うように形成され、反応層１１２の表面の一部に達するコンタクトホールを有している。反応層１１２は、例えば図９を参照しながら説明したように、金属（例えばＮｉ）、炭素および珪素を含むシリサイド層である。
オーミック電極１１５のうち電極層１１４は、例えばＡｌ層であり、層間絶縁膜１１６のコンタクトホール内部および層間絶縁膜１１６の上に形成されている。また、導電材料層１１３は、例えばＴｉ層であり、反応層１１２の表面のうち電極層１１４に接していない部分と接し、かつ、電極層１１４の側面に接するように形成されている。
本実施形態によると、反応層１１２と接する電極層１１４を用いて上部配線などを形成することが可能になるので有利である。また、反応層１１２の上に複数の電極層を形成する場合よりも抵抗を低く抑えることができる。さらに、以下に説明するようなプロセスでオーミック電極１１５を形成すると、反応層１１２の表面における汚染を防止できるので、反応層１１２と電極層１１４との間に良好なコンタクトを形成できる。
オーミック電極１１５は、例えば次のようなプロセスによって形成できる。
まず、図１１（ａ）に示すように、炭化珪素層１１１の表面に、導電材料（例えばＮｉ）を堆積し、必要に応じてパターニングすることにより、導電層１２１を形成する。導電層１２１の厚さは、例えば約２００ｎｍとする。本実施形態では、炭化珪素層１１１は、４Ｈ−ＳｉＣであり、その表面は（０００１）Ｓｉ面である。また、炭化珪素層１１１の導電型はｎ型（不純物濃度：約１×１０19ｃｍ-3）である。
続いて、導電層１２１が形成された炭化珪素層１１１に対して、不活性ガス雰囲気中、約９００℃の温度で５分間の熱処理を行う。これにより、図１１（ｂ）に示すように、反応層１１２および被エッチング層１２３が形成される。反応層１１２は、炭化珪素層１１１と導電層１２１との界面および炭化珪素層１１１の内部に形成される。反応層１１２および被エッチング層１２３おける炭素、珪素およびＮｉの濃度プロファイルは、例えば図９を参照しながら説明した濃度プロファイルと同様である。
次に、図１１（ｃ）に示すように、酸またはＣＦ4などを用いたドライエッチングにより、反応層１１２の上の被エッチング層１２３を除去して反応層１１２の表面の少なくとも一部を露出させる。
被エッチング層１２３を除去した後、図１１（ｄ）に示すように、反応層１１２の表面に導電材料からなる保護層１１３’を形成する。保護層１１３’は、例えば厚さが約５０ｎｍのＴｉ層である。保護層１１３’の形成は、被エッチング層１２３を除去した後、反応層１１２の露出表面を大気雰囲気に曝すことなく行われることが望ましい。
この後、図１１（ｅ）に示すように、反応層１１２および保護層１１３’を覆う層間絶縁膜１１６を形成した後、層間絶縁膜１１６に、保護膜１１３’の表面に達するコンタクトホールを設ける。
続いて、図１１（ｆ）に示すように、保護層１１３’のうち層間絶縁膜１１６で覆われていない部分を除去して導電材料層１１３を形成する。これにより、反応層１１２の清浄な表面が露出する。導電材料層１１３は、例えばコンタクトホールの側壁に沿ったリング状の断面を有する。
次に、図１１（ｇ）に示すように、反応層１１２の露出表面と接するように、層間絶縁膜１１６に形成されたコンタクトホールの内部および層間絶縁膜１１６の上に導電材料（例えばＡｌ）を堆積することにより、半導体装置の上部電極となる電極層１１４を形成する。電極層１１４の厚さは、例えば１μｍである。このようにして、炭化珪素層１１１とオーミック接合を形成するオーミック電極１１５が得られる。
上記方法によれば、反応層１１２の上にある被エッチング層１２３を除去した後、反応層１１２の表面を保護層１１３’で覆うため、その後の工程、例えば層間絶縁膜１１６の形成やゲート電極の形成工程において、反応層１１２の表面が酸化されたり、炭素や他の金属で汚染されることを防止できる。なお、上記工程において、保護層１１３’の表面が汚染される可能性があるが、反応層１１２の表面のうち電極層１１４を形成しようとする部分に位置する保護層１１３’は除去されるので、保護層１１３’の表面における汚染はコンタクト特性に影響しない。よって、清浄な反応層１１２の表面に電極層１１４を形成することが可能となり、電極層１１４との密着性および低抵抗特性を確保できる。
保護層１１３’の材料としては、金属を用いることが望ましい。図１１（ｆ）に示す工程において、保護層１１３’のうち層間絶縁膜１１６で覆われていない部分を完全に除去できなくても、保護層１１３’の最表面に形成された表面酸化膜や炭素または金属による汚染領域さえ除去できれば、低抵抗で密着性に優れた電極を形成できるからである。保護層１１３’に用いられる金属は、反応層１１２の表面を保護できればよく、特に限定されない。上記方法ではＴｉを用いたが、Ａｌやその他の金属であってもよい。
また、電極層１１４の材料として、従来のように炭化珪素に対してオーミック接合を形成できる材料に限定されることなく、種々の材料を選択できる。例えば、Ｎｉ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＣｒ、Ｍｏや、これらの合金などが挙げられる。
なお、本実施形態では、保護層１１３’を利用してオーミック電極１１５を形成したが、保護層を利用してショットキー電極を形成することもできる。
（第４の実施形態）
以下、図面を参照しながら、本発明による第４の実施形態の半導体装置を説明する。本実施形態は、炭化珪素を用いた横型ＭＯＳＦＥＴである。図１２は、本実施形態の横型ＭＯＳＦＥＴを示す断面模式図である。
横型ＭＯＳＦＥＴは、炭化珪素層１２１と、炭化珪素層１２１の上に形成されたゲート絶縁膜１２７、素子分離膜１２８、ゲート電極１３５、ソース電極１３９´およびドレイン電極１３９とを備えている。
炭化珪素層１２１にはｎ型のソース領域１２４´およびドレイン領域１２４が形成されている。ソース領域１２４´およびドレイン領域１２４の不純物（Ｎ）濃度は例えば１×１０19ｃｍ-3である。炭化珪素層１２１のうちソース領域１２４´およびドレイン領域１２４が形成されていない領域はｐ型であり、その不純物（Ａｌ）濃度は例えば２×１０18ｃｍ-3である。炭化珪素層１２１は、炭化珪素基板（図示せず）の主面上に形成されたエピタキシャル層であってもよい。
ゲート絶縁膜１２７は、炭化珪素層１２１においてチャネルが形成される領域（ソース領域とドレイン領域との間）を覆うように形成されている。ゲート電極１３５は、ゲート絶縁膜１２７の上に形成され、炭化珪素層１２１におけるチャネルが形成される領域を覆っている。ゲート電極１３５は、例えばＡｌから形成されている。ゲート電極１３５および炭化珪素層１２１は、層間絶縁膜１３７で覆われている。ソース電極１３９´およびドレイン電極１３９は、層間絶縁膜１３７に形成されたコンタクトホールの内部および層間絶縁膜１３７の上に形成され、それぞれ、反応層１３１を介してソース電極１２４´およびドレイン領域１２４に接続されている。ソース電極１３９´およびドレイン電極１３９は、Ａｌ層などの単一の電極層から形成されていてもよいし、例えばＴｉ層およびＡｌ層からなる積層構造を有していてもよい。
図１２に示す横型ＭＯＳＦＥＴでは、ゲート電極１３５に所定の電圧が印加されると、炭化珪素層１２１の表面のうちソース領域１２４´およびドレイン領域１２４の間に位置する部分に反転チャネル層が形成され、これにより、ソース領域１２４´およびドレイン領域１２４が接続される。その結果、ソース電極１３９´およびドレイン電極１３９の間に電流が流れる（ノーマリーオフ型）。なお、本実施形態の半導体装置は、炭化珪素層１２１の表面にソース領域とドレイン領域とを接続するｎ型の蓄積型チャネル層を備えたノーマリーオン型のＭＯＳＦＥＴであってもよい。
次に、図面を参照しながら、図１２に示す横型ＭＯＳＦＥＴの製造方法の一例を説明する。
まず、図１３（ａ）に示すように、炭化珪素層１２１の選択された領域に窒素（Ｎ）イオンを注入することにより、Ｎ濃度が１×１０19ｃｍ-3程度のソース領域１２４´およびドレイン領域１２４を形成する。
次に、図１３（ｂ）に示すように、炭化珪素層１２１の上に酸化膜１２６およびマスク層１３３を順に形成する。酸化膜１２６は、例えば、炭化珪素層１２１の表面を熱酸化することによって形成された熱酸化膜（厚さ：例えば８０ｎｍ程度）である。マスク層１３３は、酸化膜１２６のうちゲート絶縁膜および素子分離膜を形成しようとする領域を覆っている。このようなマスク層１３３は、例えば、酸化膜１２６の上にレジスト膜を形成した後、フォトリソグラフィーによってレジスト膜をパターニングすることによって得られる。
続いて、図１３（ｃ）に示すように、酸化膜１２６のうちマスク層１３３で覆われていない部分をウェットエッチングにより除去する。これにより、ゲート絶縁膜１２７および素子分離膜１２８が形成される。この後、図１３（ｄ）に示すように、マスク層１３３を除去する。
次いで、図１３（ｅ）に示すように、炭化珪素層１２１、ゲート絶縁膜１２７および素子分離膜１２８を覆うように導電膜１２９を形成する。導電膜１２９は、反応層を形成するための金属を用いて形成する。ここでは、導電膜１２９として、Ｎｉ膜（厚さ：約３００ｎｍ）をＥＢ蒸着で形成する。
この後、不活性ガス（窒素やアルゴンなど）雰囲気中、５００℃程度の温度で約５分の熱処理（第１のシンター）を行う。これにより、図１３（ｆ）に示すように、導電膜１２９と炭化珪素層１２１との界面に反応層１３１を形成する。このとき、導電膜１２９のうち反応層１３１が形成されなかった部分は、被エッチング膜１３２として残る。被エッチング膜１３２は、反応層１３１の上に位置するシリサイド層（被エッチング層）と、ゲート絶縁膜１２７や素子分離膜１２８の上に位置する未反応層とを含んでいる。被エッチング層は、図９を参照しながら説明したように、Ｎｉの他に炭素および珪素を含んでおり、被エッチング層における炭素濃度は最表面で著しく高くなっている。未反応層は、導電膜１２９と同じ金属層（ここではＮｉ層）であり、典型的には、炭化珪素層１２１からの炭素や珪素を含まない。
続いて、図１３（ｇ）に示すように、被エッチング膜１３２を炭化珪素層１２１から除去する。被エッチング膜１３２は、炭化珪素層１２１の表面に対して、例えば硫過水等を用いてウェットエッチングを行うことによって除去できる。被エッチング膜１３２の除去後、反応層１３１に対して、コンタクト抵抗を下げるための熱処理（第２のシンター）を行うことが好ましい。第２のシンターは、不活性ガス雰囲気中、９００℃の温度で約５分間行うことができる。
この後、図１３（ｈ）に示すように、ゲート電極１３５と、層間絶縁膜１３７と、ソース電極１３９´およびドレイン電極１３９とをこの順に形成する。ゲート電極（例えばＡｌ電極）１３５は、炭化珪素層１２１の上にＡｌ膜を形成した後、パターニングすることによって形成できる。層間絶縁膜１３７は、ＣＶＤ法によって、炭化珪素層１２１の表面に亘ってＳｉＯ2を堆積させることによって形成できる。層間絶縁膜１３７には、ソース領域１２４´およびドレイン領域１２４の上の反応層１３１にそれぞれ達するコンタクトホールを形成する。この後、コンタクトホール内部および層間絶縁膜１３７の上にソース電極１３９´およびドレイン電極１３９を設ける。ソース電極１３９´およびドレイン電極１３９は、反応層と接する第１電極層（例えばＴｉ層）と、上部配線を構成するための第２電極層（例えばＡｌ層）とを含む積層構造を有していてもよい。その場合、Ｔｉ層は、Ａｌ層との密着性を確保できればよく、厚さが５０ｎｍ程度の薄膜であってもよい。このようにして、横型ＭＯＳＦＥＴが得られる。
上記方法では、導電膜１２９のパターニングを行わずに、反応層１３１を形成している。マスク層１３３の上に導電膜１２９を形成した後にマスク層１３３を除去すれば、リフトオフによって導電膜１２９を所定の形状にパターニングすることも可能であるが、その場合、導電膜（Ｎｉ膜）１２９を厚くすると、Ｎｉの応力によりマスク層１３３が剥離してしまう恐れがあるからである。従って、導電膜１２９の一部がゲート絶縁膜１２７と接したまま、第１のシンターが行われる。このとき、熱処理（第１のシンター）温度を５００度程度に抑えることによって、ゲート絶縁膜１２７や素子分離膜１２８と導電膜１２９とを反応させることなく、反応層１３１を形成できる。また、その後の工程で、反応層１３１の上の被エッチング膜１３２を除去するため、反応層１３１とソース電極１３９´およびドレイン電極１３９との密着性を確保できる。
なお、上記方法において、ソース電極１３９´よびドレイン電極１３９の形成を、図１１を参照しながら説明した方法を用いて行うこともできる。具体的には、反応層１３１と接する保護層を設けた後、層間絶縁膜１３７を形成する。次いで、層間絶縁膜１３７のコンタクトホール内に位置する保護層を除去して反応層１３１の表面を露出させる。この後、反応層１３１の露出表面に接するように、コンタクトホール内部および層間絶縁膜１３７の上にＡｌなどの金属を堆積させると、反応層１３１と良好なコンタクトを形成し、かつ、上部配線を構成できる電極層を形成できる。
さらに、上記方法の代わりに、サリサイド（Ｓａｌｉｃｉｄｅ；Ｓｅｌｆ−ａｌｉｇｎｅｄ Ｓｉｌｉｃｉｄｅ）プロセスを用いて横型ＭＯＳＦＥＴを製造することもできる。
以下、図面を参照しながら、サリサイドプロセスを利用した製造方法の一例を説明する。ここでは、素子分離膜によって分離された複数のデバイス活性領域を有する炭化珪素層を用い、複数のデバイス活性領域のうちの１つの領域に横型ＭＯＳＦＥＴを製造する。
まず、図１４（ａ）に示すように、ｐ型の炭化珪素層１２１のデバイス活性領域１４２の上に絶縁膜１２６を形成し、その上にポリシリコンからなるゲート電極１４０を形成する。本実施形態では、絶縁膜１２６は、炭化珪素層１２１の表面を熱酸化することによって形成される。デバイス活性領域１４２は、例えばＳｉＯ2からなる素子分離膜１２０によって隣接するデバイス活性領域と分離されており、これにより、デバイス活性領域１４２に形成しようとする横型ＭＯＳＦＥＴは、隣接するデバイス活性領域に形成される半導体素子と電気的に分離される。
次いで、図１４（ｂ）に示すように、ゲート電極１４０をエッチングマスクとして、絶縁膜１２６のエッチングを行い、ゲート絶縁膜１２７を形成する。また、ゲート電極１４０を注入マスクとして、炭化珪素層１２１の選択された領域にＮイオンを注入してソース領域１２４´およびドレイン領域１２４を形成する。その後、デバイス活性領域１４２を覆うスペーサ形成用絶縁膜（例えばＳｉＯ2膜）１４１’をＣＶＤ法などで形成する。スペーサ形成用絶縁膜１４１’は、等方的なステップカバレッジを有することが好ましい。
続いて、図1４（ｃ）に示すように、スペーサ形成用絶縁膜１４１’に対して異方性エッチングを行い、ゲート電極１４０の側壁部にＳｉＯ2からなるスペーサ１４１を形成する（エッチバック）。この後、図１４（ｄ）に示すように、デバイス活性領域１４２を覆う導電膜１２９を形成する。
次いで、図１３（ｆ）を参照しながら説明した方法と同様の方法で、第１のシンターを行う。これにより、図１４（ｅ）に示すように、導電膜１２９と炭化珪素層１２１との界面に反応層１３１が形成される。また、ゲート電極１４０と導電膜１２９との界面にも反応層１３１が形成される。このとき、導電膜１２９のうち、反応層１３１が形成されなかった部分は、被エッチング膜１３２として残る。上述したように、被エッチング膜１３２は、それぞれの反応層１３１の上に形成された被エッチング層と、ゲート絶縁膜１２７や素子分離膜１２０の上に位置する未反応層とを含んでいる。
続いて、図１４（ｆ）に示すように、被エッチング膜１３２を炭化珪素層１２１から除去する。被エッチング膜１３２の除去後、反応層１３１に対して、コンタクト抵抗を下げるための熱処理（第２のシンター）を行うことが好ましい。被エッチング膜１３２の除去や第２のシンターは、図１３（ｇ）を参照しながら説明した方法と同様の方法で行うことができる。
この後、図１４（ｇ）に示すように、デバイス活性領域１４２を覆う層間絶縁膜１３７を形成する。層間絶縁膜１３７には、ソース領域１２４´およびドレイン領域１２４の上の反応層１３１にそれぞれ達するコンタクトホールを設ける。
次いで、図１４（ｈ）に示すように、コンタクトホール内部および層間絶縁膜１３７の上に、反応層１３１と接するソース電極１３９´およびドレイン電極１３９を形成する。ソース電極１３９´およびドレイン電極１３９の形成方法は、図１３（ｈ）を参照しながら説明した方法と同様であってもよい。あるいは、図１１を参照しながら説明した方法を適用してソースおよびドレイン電極１３９の形成することもできる。
以上、上述した実施形態１から４では、半導体装置として、横型および縦型ＭＯＳＦＥＴやショットキーダイオードを例示して説明したが、本発明の半導体装置はこれらに限定されず、炭化珪素層と電気的に接続された電極を有する種々の半導体装置に広く適用できる。さらに、本発明の半導体装置は、発明の範囲内における基本構造が異ならない限り、種々の変形が可能である。
また、本発明の半導体装置の製造方法は、実施形態１から４で例示した方法に限定されない。熱処理などのプロセスの条件も、上記実施形態１から４で用いた条件に制限されず、適宜選択され得る。
本発明によると、炭化珪素層上に電極層を有する半導体装置において、電極層と炭化珪素層とを良好に接合できるとともに、電極層表面と、その上に形成される上部電極層との密着性を改善できる。従って、炭化珪素層に対する良好なコンタクトを確保しつつ、電極剥離が抑制された信頼性の高い半導体装置を提供できる。このような半導体装置は、電極剥離を生じることなく、ワイヤボンディングによって外部回線と接続され、またはダイボンディングによってリードフレームや回路基板に実装され得るので有利である。
本発明は、炭化珪素層を有するＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなどの様々な半導体素子、およびそれらを備えた装置に広く適用できる。
（ａ）〜（ｅ）は、本発明における電極を形成する方法を説明するための工程断面図である。 （ａ）〜（ｅ）は、本発明の実施形態１におけるオーミック電極を形成する方法を説明するための断面工程図である。 本発明の実施形態１におけるオーミック電極を形成する他の方法を説明するための断面工程図である。 本発明の実施形態１における方法を用いて得られた炭化珪素ＭＯＳＦＥＴの構成を示す断面模式図である。 （ａ）〜（ｅ）は、本発明の実施形態１におけるソース電極を形成する他の方法を説明するための断面工程図である。 炭化珪素ＭＯＳＦＥＴとワイヤとの接続部を説明するための図である。 （ａ）〜（ｅ）は、本発明の実施形態２におけるショットキー電極を形成する方法を説明するための断面工程図である。 本発明の実施形態２における方法を用いて得られたショットキーダイオードの構成を示す断面模式図である。 （ａ）および（ｂ）は、反応層およびシリサイド層における各元素の濃度分布の測定結果を示すグラフである。 本発明の実施形態３における半導体装置の構成を示す断面模式図である。 （ａ）〜（ｇ）は、本発明の実施形態３におけるオーミック電極を形成する方法を説明するための断面工程図である。 本発明の実施形態４における半導体装置の構成を示す断面模式図である。 （ａ）〜（ｈ）は、本発明の実施形態４における半導体装置の製造方法を説明するための断面工程図である。 （ａ）〜（ｈ）は、本発明の実施形態４における他の半導体装置の製造方法を説明するための断面工程図である。 （ａ）〜（ｃ）は、従来のオーミック電極の形成方法を説明するための図である。
符号の説明
１１、３１、４１ 炭化珪素層
１２、６９、４２ 反応層
１３、４３ 第１電極層
１４、４４ 第２電極層
２１、５１ 導電層
２３、５３ 被エッチング層（またはシリサイド層）

Claims (21)

  1. 炭化珪素層を有する半導体装置の製造方法であって、
    （Ａ）前記炭化珪素層上に導電層を形成する工程と、
    （Ｂ）前記導電層と前記炭化珪素層を反応させて、前記炭化珪素に接する反応層および前記反応層上に存在するシリサイド層からなる合金層を形成する工程と、
    （Ｃ）前記シリサイド層の少なくとも一部を除去することにより、前記反応層の表面の少なくとも一部を露出させる工程と、
    （Ｄ）前記露出させた反応層の表面上に電極層を形成する工程と
    を含む半導体装置の製造方法。
  2. 前記工程（Ｃ）は、前記シリサイド層の少なくとも一部を選択的に除去する化学的エッチングを行う工程を含む請求項１に記載の半導体装置の製造方法。
  3. 前記電極層の上に他の電極層を形成する工程（Ｅ）をさらに含む請求項１または２に記載の半導体装置の製造方法。
  4. 前記導電層はＮｉを含む請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記電極層はＮｉまたはＡｌを含む請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記炭化珪素層と前記電極層とは、前記反応層を介してオーミック接合を形成する請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. 前記炭化珪素層と前記電極層は、前記反応層を介してショットキー接合を形成する請求項１から６のいずれかに記載の半導体装置の製造方法。
  8. 前記工程（Ｃ）および前記工程（Ｄ）の間に、
    前記露出させた反応層の表面上に保護導電層を形成する工程（Ｆ）と、
    前記保護導電層の少なくとも一部を除去する工程（Ｇ）と
    をさらに含む請求項１から７のいずれかに記載の半導体装置の製造方法。
  9. 前記工程（Ａ）は、
    前記炭化珪素層の一部を覆う絶縁膜を形成する工程（Ａ１）と、
    前記炭化珪素層および前記絶縁膜の上に前記導電層を形成する工程（Ａ２）と
    を含んでおり、
    前記工程（Ｃ）は、前記導電層のうち前記絶縁膜上に位置する部分を除去する工程（Ｃ１）を含む請求項１から８のいずれかに記載の半導体装置の製造方法。
  10. 表面領域の少なくとも一部に反応層が形成された炭化珪素層と、
    前記反応層を介して前記炭化珪素層に電気的に接続された電極と
    を備え、
    前記反応層はエッチングによって形成された表面を有し、
    前記電極は、前記反応層の表面と接する半導体装置。
  11. 前記電極は、前記反応層の表面上に堆積された金属層を有する半導体装置。
  12. 前記金属層の厚さは５０ｎｍ以上１０μｍ以下である請求項１１に記載の半導体装置。
  13. 前記金属層における炭素の平均濃度は１×１０22個／ｃｍ3以下である請求項１１または１２に記載の半導体装置。
  14. 前記電極は、前記金属層上に積層された１または２以上の電極層をさらに有する請求項１０から１３のいずれかに記載の半導体装置。
  15. 前記電極の厚さは０．５μｍ以上である請求項１０から１４のいずれかに記載の半導体装置。
  16. 前記反応層の表面の高さは、前記炭化珪素層の表面の高さ以下である請求項１０から１５のいずれかに記載の半導体装置。
  17. 前記電極と前記炭化珪素層とは、前記反応層を介してオーミック接合を形成する請求項１０から１６のいずれかに記載の半導体装置。
  18. 前記炭化珪素層はＶ族元素をｎ型不純物として含んでおり、前記反応層はＮｉおよび前記Ｖ族元素を含む請求項１０から１７のいずれかに記載の半導体装置。
  19. 前記炭化珪素層はＩＩＩ族元素をｐ型不純物としてを含んでおり、前記反応層はＮｉおよび前記ＩＩＩ族元素を含む請求項１０から１８のいずれかに記載の半導体装置。
  20. 前記電極と前記炭化珪素層とは、前記反応層を介してショットキー接合を形成する請求項１０から請求項１９のいずれかに記載の半導体装置。
  21. 前記金属層は前記反応層の表面の一部と接しており、
    前記反応層の表面のうち前記金属層と接していない部分上に形成され、前記金属層の側面と接触する導電部材をさらに有する請求項１０から２０のいずれかに記載の半導体装置。
JP2004377299A 2004-06-09 2004-12-27 半導体装置及びその製造方法 Pending JP2006024880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004377299A JP2006024880A (ja) 2004-06-09 2004-12-27 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004170817 2004-06-09
JP2004377299A JP2006024880A (ja) 2004-06-09 2004-12-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006024880A true JP2006024880A (ja) 2006-01-26

Family

ID=35797918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004377299A Pending JP2006024880A (ja) 2004-06-09 2004-12-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006024880A (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261624A (ja) * 2005-03-14 2006-09-28 Denso Corp ワイドバンド半導体のオーミック接続形成方法
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
WO2008023687A1 (fr) * 2006-08-22 2008-02-28 Rohm Co., Ltd. DISPOSITIF SEMI-CONDUCTEUR AU SiC ET SON PROCÉDÉ DE FABRICATION
WO2008053627A1 (en) * 2006-11-02 2008-05-08 Sumitomo Electric Industries, Ltd. OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE
JP2009010096A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 炭化珪素半導体装置とその製造方法
JP2009010098A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 半導体装置およびその製造方法
JPWO2007108439A1 (ja) * 2006-03-22 2009-08-06 三菱電機株式会社 電力用半導体装置
JP2010062402A (ja) * 2008-09-05 2010-03-18 Mitsubishi Electric Corp 半導体装置の製造方法
JPWO2008099597A1 (ja) * 2007-02-14 2010-05-27 パナソニック株式会社 半導体装置及びその製造方法
JP2011035194A (ja) * 2009-08-03 2011-02-17 Mitsubishi Electric Corp 半導体素子及びその製造方法、並びに半導体装置
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011228504A (ja) * 2010-04-20 2011-11-10 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
WO2012140795A1 (ja) 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
WO2013190901A1 (ja) * 2012-06-21 2013-12-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015070196A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
WO2015052782A1 (ja) 2013-10-08 2015-04-16 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP2015103630A (ja) * 2013-11-22 2015-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2016013305A1 (ja) * 2014-07-24 2016-01-28 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2016136589A (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 基板、基板の製造方法
JP2016154236A (ja) * 2008-12-25 2016-08-25 ローム株式会社 半導体装置
JP2016171293A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置及びその製造方法
WO2017026068A1 (ja) * 2015-08-12 2017-02-16 新電元工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2017162847A (ja) * 2016-03-07 2017-09-14 セントラル硝子株式会社 基板の平坦化方法
US9837531B2 (en) 2008-12-25 2017-12-05 Rohm Co., Ltd. Semiconductor device
JP2018049927A (ja) * 2016-09-21 2018-03-29 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置
USRE48072E1 (en) 2008-12-25 2020-06-30 Rohm Co., Ltd. Semiconductor device
JP2021145112A (ja) * 2020-03-13 2021-09-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2021145111A (ja) * 2020-03-13 2021-09-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11189493B2 (en) 2018-02-19 2021-11-30 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843583A (ja) * 1971-10-04 1973-06-23
JPS5242073A (en) * 1976-07-17 1977-04-01 Sanken Electric Co Ltd Process for producing of semiconductor device
JPH039534A (ja) * 1989-06-07 1991-01-17 Sharp Corp 炭化珪素を用いた電界効果トランジスタ
JP2002093742A (ja) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法
JP3333896B2 (ja) * 1995-09-13 2002-10-15 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2003243323A (ja) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843583A (ja) * 1971-10-04 1973-06-23
JPS5242073A (en) * 1976-07-17 1977-04-01 Sanken Electric Co Ltd Process for producing of semiconductor device
JPH039534A (ja) * 1989-06-07 1991-01-17 Sharp Corp 炭化珪素を用いた電界効果トランジスタ
JP3333896B2 (ja) * 1995-09-13 2002-10-15 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2002093742A (ja) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法
JP2003243323A (ja) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261624A (ja) * 2005-03-14 2006-09-28 Denso Corp ワイドバンド半導体のオーミック接続形成方法
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
US8093598B2 (en) 2006-03-22 2012-01-10 Mitsubishi Electric Corporation Power semiconductor device
JP4995187B2 (ja) * 2006-03-22 2012-08-08 三菱電機株式会社 電力用半導体装置
JPWO2007108439A1 (ja) * 2006-03-22 2009-08-06 三菱電機株式会社 電力用半導体装置
WO2008023687A1 (fr) * 2006-08-22 2008-02-28 Rohm Co., Ltd. DISPOSITIF SEMI-CONDUCTEUR AU SiC ET SON PROCÉDÉ DE FABRICATION
WO2008053627A1 (en) * 2006-11-02 2008-05-08 Sumitomo Electric Industries, Ltd. OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE
US8623752B2 (en) 2006-11-02 2014-01-07 Sumitomo Electric Industries, Ltd. Ohmic electrode for SiC semiconductor, method of manufacturing ohmic electrode for SiC semiconductor, semiconductor device, and method of manufacturing semiconductor device
JPWO2008099597A1 (ja) * 2007-02-14 2010-05-27 パナソニック株式会社 半導体装置及びその製造方法
JP2009010096A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 炭化珪素半導体装置とその製造方法
JP2009010098A (ja) * 2007-06-27 2009-01-15 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP2010062402A (ja) * 2008-09-05 2010-03-18 Mitsubishi Electric Corp 半導体装置の製造方法
USRE48289E1 (en) 2008-12-25 2020-10-27 Rohm Co., Ltd. Semiconductor device
US11804545B2 (en) 2008-12-25 2023-10-31 Rohm Co., Ltd. Semiconductor device
US11152501B2 (en) 2008-12-25 2021-10-19 Rohm Co., Ltd. Semiconductor device
USRE48072E1 (en) 2008-12-25 2020-06-30 Rohm Co., Ltd. Semiconductor device
US10693001B2 (en) 2008-12-25 2020-06-23 Rohm Co., Ltd. Semiconductor device
JP2018056570A (ja) * 2008-12-25 2018-04-05 ローム株式会社 半導体装置
US9837531B2 (en) 2008-12-25 2017-12-05 Rohm Co., Ltd. Semiconductor device
JP2016154236A (ja) * 2008-12-25 2016-08-25 ローム株式会社 半導体装置
JP2011035194A (ja) * 2009-08-03 2011-02-17 Mitsubishi Electric Corp 半導体素子及びその製造方法、並びに半導体装置
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011228504A (ja) * 2010-04-20 2011-11-10 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
US9117836B2 (en) 2011-02-28 2015-08-25 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof
US9224645B2 (en) 2011-04-11 2015-12-29 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device and method for manufacturing the same
WO2012140794A1 (ja) 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置の製造方法
US9005462B2 (en) 2011-04-11 2015-04-14 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing silicon carbide semiconductor device
EP2698807A4 (en) * 2011-04-11 2014-09-10 Shindengen Electric Mfg METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT FROM SILICON CARBIDE
CN103229275A (zh) * 2011-04-11 2013-07-31 新电元工业株式会社 碳化硅半导体装置及其制造方法
CN103140916A (zh) * 2011-04-11 2013-06-05 新电元工业株式会社 碳化硅半导体装置的制造方法
JP5415650B2 (ja) * 2011-04-11 2014-02-12 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
WO2012140795A1 (ja) 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
EP2698807A1 (en) * 2011-04-11 2014-02-19 Shindengen Electric Manufacturing Co., Ltd. Method for producing silicon carbide semiconductor device
JP2014003252A (ja) * 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2013190901A1 (ja) * 2012-06-21 2013-12-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8866156B2 (en) 2012-06-21 2014-10-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP2015070196A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
US9331152B2 (en) 2013-09-30 2016-05-03 Sanken Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9496366B2 (en) 2013-10-08 2016-11-15 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing silicon carbide (SiC) semiconductor device by introducing nitrogen concentration of 5X1019 cm-3 or more at a boundary surface between thermal oxide film and the SiC substrate and then removing the thermal oxide film
WO2015052782A1 (ja) 2013-10-08 2015-04-16 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP2015103630A (ja) * 2013-11-22 2015-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6057032B2 (ja) * 2014-07-24 2017-01-11 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2016013305A1 (ja) * 2014-07-24 2016-01-28 富士電機株式会社 炭化珪素半導体装置の製造方法
US9793121B2 (en) 2014-07-24 2017-10-17 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2016136589A (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 基板、基板の製造方法
CN105826167A (zh) * 2015-01-23 2016-08-03 三菱电机株式会社 半导体设备用衬底以及其制造方法
US10249500B2 (en) 2015-01-23 2019-04-02 Mitsubishi Electric Corporation Method for manufacturing substrate for semiconductor device
JP2016171293A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置及びその製造方法
WO2017026068A1 (ja) * 2015-08-12 2017-02-16 新電元工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JPWO2017026068A1 (ja) * 2015-08-12 2017-08-10 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP6165313B2 (ja) * 2015-08-12 2017-07-19 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP2017162847A (ja) * 2016-03-07 2017-09-14 セントラル硝子株式会社 基板の平坦化方法
JP2018049927A (ja) * 2016-09-21 2018-03-29 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置
US11189493B2 (en) 2018-02-19 2021-11-30 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same
JP2021145112A (ja) * 2020-03-13 2021-09-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2021145111A (ja) * 2020-03-13 2021-09-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354027B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354028B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11923420B2 (en) 2020-03-13 2024-03-05 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator

Similar Documents

Publication Publication Date Title
JP2006024880A (ja) 半導体装置及びその製造方法
JP4690485B2 (ja) 半導体素子の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US7217954B2 (en) Silicon carbide semiconductor device and method for fabricating the same
JP4671314B2 (ja) オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6477106B2 (ja) 半導体装置
EP2487709B1 (en) Method for manufacturing a semiconductor device
JP7103444B2 (ja) 炭化珪素半導体素子
JPWO2009019837A1 (ja) 炭化珪素半導体素子の製造方法
WO2010143376A1 (ja) 半導体装置およびその製造方法
WO2014068813A1 (ja) 半導体装置
US9613809B2 (en) Method of manufacturing silicon carbide semiconductor device
JP5171363B2 (ja) 半導体装置の製造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP6069059B2 (ja) 炭化珪素半導体装置
JP3759145B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6296970B2 (ja) 半導体装置及びその製造方法
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
JP7036001B2 (ja) 半導体装置の製造方法
JP5499449B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2005033030A (ja) 半導体装置及びその製造方法
JP2008204972A (ja) 半導体装置及びその製造方法
JP7113985B2 (ja) 半導体素子及び半導体素子の製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327