JP5991629B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、ＳｉＣが使用された半導体装置およびその製造方法に関する。

近年、高耐圧、低オン抵抗を実現する次世代のパワーデバイス材料として、ＳｉＣ（シ
リコンカーバイト：炭化ケイ素）の使用が検討されている。
パワーデバイスの微細化およびオン抵抗の低減のための構造として、トレンチゲート構
造が知られている（たとえば、特許文献１参照）。
特許文献１の半導体装置において、ＳｉＣからなるソース領域に電気的に接続されるソ
ース電極を形成するには、まず、ニッケル（Ｎｉ）膜がソース領域に成膜された後、当該
Ｎｉ膜が１０００℃で５分間アニールされる。これにより、ニッケルシリサイド層が形成
される。その後、たとえば、アルミニウム（Ａｌ）からなるメタル層が積層されて、配線
電極が形成される。こうして、ソース電極が形成される。

特開２００７−２５８４６５号公報

しかしながら、従来の手法のように、ＳｉＣにニッケルシリサイド層を形成し、当該ニ
ッケルシリサイド層にＡｌなどのメタル層を積層するやり方では、シリサイド時にＳｉＣ
中に残留するカーボン（Ｃ）が、ニッケルシリサイド層におけるメタル層との界面近傍に
析出する。そのため、当該界面近傍に、Ｃが多く含有されるカーボン層が形成される。そ
して、ニッケルシリサイド層に対するカーボン層の密着性が乏しいことから、ニッケルシ
リサイド層とカーボン層との間で層剥がれを生じるおそれがある。この種の層剥がれは、
ＶＤＭＩＳＦＥＴ（Vertical Double-diffused Metal Insulator Semiconductor Field E
ffect Transistor）やＳＢＤ（Schottky Barrier Diode）の裏面電極を形成する場合など
に発生しやすい。

一方、Ａｌの堆積に先立ってカーボン層を除去することにより、層剥がれを防止するこ
とが考えられる。しかし、カーボン層を除去する工程が余計に必要になるため、工程数が
増加し、製造コストが増加する。
本発明の目的は、製造コストの増加を抑制しつつ、ＳｉＣ基板の一方面に直接接合され
るメタル層の接続信頼性を向上でき、さらにはＳｉＣ基板に対するメタル層のオーミック
接合を確保することのできる半導体装置およびその製造方法を提供することにある。

本発明の一の局面に係る半導体装置は、ＳｉＣからなる半導体層と、前記半導体層の一方側の表層部分に形成され、他方側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層と、前記高カーボン濃度層を介して前記半導体層の一方面に接合されたメタル層とを含む。
この構成によれば、ＳｉＣからなる半導体層の一方面に対して、高カーボン濃度層を介してメタル層が接合されているので、半導体層とメタル層との間にシリサイド層やカーボン層が介在されていない。そのため、半導体層とメタル層との間の層剥がれを防止することができる。その結果、半導体層に対するメタル層の接続信頼性を向上させることができる。

また、半導体基板の一方側の表層部分には、他方側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層が形成されている。そのため、シリサイド層を介してＳｉＣとメタルとを接合させる場合と同様に、半導体層に対してメタル層をオーミック接合させることができる。
そして、このような半導体装置は、たとえば、本発明の半導体装置の製造方法により製造することができる。すなわち、ＳｉＣからなる半導体層の一方面側の表層部分に、他方面側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層を形成する工程と、前記高カーボン濃度層に電極となるメタルを接合する工程とを含む、半導体装置の製造方法により製造することができる。

この方法によれば、半導体層の一方側の表層部分に高カーボン濃度層が形成され、その高カーボン濃度層に電極となるメタルが接合されてメタル層が形成される。半導体層の一方面上にシリサイド層を形成しないので、シリサイド層上のカーボン層を除去するための工程を実行する必要がない。そのため、工程数の増加を抑制することができる。その結果、製造コストの増加を抑制することができる。

また、本発明の他の局面に係る半導体装置は、ＳｉＣからなる半導体層と、前記半導体層の一方側の表層部分に形成され、ＳｉＣ固有の結合エネルギよりも高い結合エネルギを有する高エネルギ層と、前記高エネルギ層を介して前記半導体層の一方面に接合されたメタル層とを含む。
この構成によれば、ＳｉＣからなる半導体層の一方面に対して、高エネルギ層を介してメタル層が接合されているので、半導体層とメタル層との間にシリサイド層やカーボン層が介在されていない。そのため、半導体層とメタル層との間の層剥がれを防止することができる。その結果、半導体層に対するメタル層の接続信頼性を向上させることができる。

また、半導体基板の一方側の表層部分には、ＳｉＣ固有の結合エネルギよりも高い結合
エネルギを有する高エネルギ層が形成されている。そのため、シリサイド層を介してＳｉ
Ｃとメタルとを接合させる場合と同様に、半導体層に対してメタル層をオーミック接合さ
せることができる。
また、本発明の半導体装置において、前記半導体層は、相対的に不純物濃度が高い半導
体基板と、前記半導体基板の表面に形成された相対的に不純物濃度が低いエピタキシャル
層とを含んでいてもよい。その場合、前記高カーボン濃度層は、前記半導体基板の裏面側
の表層部分に形成されていてもよい。

この構成では、高カーボン濃度層が、相対的に不純物濃度が高い半導体基板に形成され
ているので、半導体基板に対して、メタル層を低い抵抗値でオーミック接合することがで
きる。
また、半導体基板の不純物濃度は、１×１０^１７ｃｍ^−３以上であることが好ましく、
１×１０^１８ｃｍ^−３〜１×１０^２１ｃｍ^−３であることがさらに好ましい。

半導体基板の不純物濃度が１×１０^１７ｃｍ^−３以上であれば、半導体基板に対して、
メタル層をより良好にオーミック接合することができる。
また、半導体層に接合されるメタル層は、半導体層の側からＴｉ、ＮｉおよびＡｇがこ
の順に積層されたＴｉ／Ｎｉ／Ａｇ積層構造を有していてもよく、当該積層構造にさらに
Ａｕが積層されたＴｉ／Ｎｉ／Ａｇ／Ａｕ積層構造を有していてもよい。

また、半導体層が、前記一方側に形成されたドレイン電極と、前記ドレイン電極の反対側に形成されたゲートおよびソースとを含む縦型トランジスタ構造を有している場合、前記メタル層は、ドレイン電極であってもよい。
また、半導体層が、前記一方側に形成されたドレインと、前記ドレインの反対側の前記他方側に形成されたゲートおよびソースとを含む縦型トランジスタ構造を有している場合、前記メタル層は、ドレインに接合されたドレイン電極であってもよい。
なお、縦型トランジスタ構造において、ドレインの概念には、半導体層に第１導電型の不純物が注入されて形成されたドレイン（ドリフト領域）領域が含まれる。また、ゲートの概念には、半導体層に第２導電型の不純物が注入された形成され、半導体装置の動作時にチャネルが形成されるボディ領域、当該ボディ領域上に形成されたゲート絶縁膜、および当該ゲート絶縁膜を挟んでボディ領域に対向するゲート電極が含まれる。また、ソースには、半導体層に第１導電型の不純物が注入されて形成されたソース領域が含まれる。

また、本発明の半導体装置の製造方法では、前記高カーボン濃度層を形成する工程にお
ける熱処理温度が１４００℃以上であることが好ましい。
１４００℃以上の熱処理により、ＳｉＣ中のＳｉ原子を半導体層の一方側から効率よく
昇華させることができる。そのため、高カーボン濃度層を効率よく形成することができる
。また、たとえば、半導体層に不純物イオンが注入されている場合、１４００℃以上の熱
処理工程中に、高カーボン濃度層の形成と並行して、不純物イオンを活性化させることが
できる。熱処理工程と活性化工程とを１工程に集約することができるので、工程数を低減
することができる。その結果、製造コストを低減することができる。

また、前記高カーボン濃度層を形成する工程は、前記半導体層を不活性ガス中で熱処理
する工程と、その熱処理工程後に前記半導体基板を酸化させることにより前記半導体層の
一方面に酸化膜を形成する工程と、前記酸化膜を除去する工程とを含んでいることが好ま
しい。
熱処理の温度が高すぎると、一方側の表層部分にＳｉがほとんど残らず、当該部分にカ
ーボンからなるカーボン層が形成される場合がある。

上記の製造方法では、半導体層を不活性ガス中で熱処理した後、半導体層を酸化させる
ことにより、半導体層の一方面に酸化膜が形成される。そして、その酸化膜が除去される
。そのため、一方面側の表層部分にカーボン層が形成されても、そのカーボン層を酸化膜
とともに除去することができる。
また、前記高カーボン濃度層は、前記半導体層を、酸化ガス中、１４００℃以下で熱処
理することにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜を除去す
る工程とを含む工程を実行することによっても形成することができる。

図１は、本発明の第１実施形態に係る半導体装置（トレンチゲート型ＶＤＭＯＳＦＥＴ）の模式的な断面図である。 図２Ａは、図１の半導体装置の製造方法を説明するための模式的な断面図である。 図２Ｂは、図２Ａの次の工程を示す図である。 図２Ｃは、図２Ｂの次の工程を示す図である。 図２Ｄは、図２Ｃの次の工程を示す図である。 図２Ｅは、図２Ｄの次の工程を示す図である。 図２Ｆは、図２Ｅの次の工程を示す図である。 図２Ｇは、図２Ｆの次の工程を示す図である。 図２Ｈは、図２Ｇの次の工程を示す図である。 図２Ｉは、図２Ｈの次の工程を示す図である。 図２Ｊは、図２Ｉの次の工程を示す図である。 図２Ｋは、図２Ｊの次の工程を示す図である。 図２Ｌは、図２Ｋの次の工程を示す図である。 図２Ｍは、図２Ｌの次の工程を示す図である。 図２Ｎは、図２Ｍの次の工程を示す図である。 図２Ｏは、図２Ｎの次の工程を示す図である。 図２Ｐは、図２Ｏの次の工程を示す図である。 図３は、本発明の第２実施形態に係る半導体装置（プレーナゲート型ＶＤＭＯＳＦＥＴ）の模式的な断面図である。 図４は、本発明の第３実施形態に係るショットキーバリアダイオードの模式的な断面図である。 図５は、第２実施形態の半導体装置の変形例を示す模式的な断面図である。 図６は、実施例および比較例に係るショットキーバリアダイオードのＩ−Ｖ特性曲線を示す図である。 図７は、実施例１および比較例１〜２のそれぞれにおいて、表メタルを形成する前のＳｉＣ基板をＸＰＳ測定したときのＣ１ｓの結合エネルギの強度分布を示す図である。 図８は、実施例１および比較例１〜２のそれぞれにおいて、表メタルを形成する前のＳｉＣ基板をＸＰＳ測定したときのＳｉ２ｓの結合エネルギの強度分布を示す図である。 図９は、実施例１および比較例１〜２のそれぞれにおいて、表メタルを形成する前のＳｉＣ基板をＸＰＳ測定したときのＳｉ２ｐの結合エネルギの強度分布を示す図である。 図１０は、実施例１および比較例１〜２のそれぞれにおける、Ｃ１ｓの結合エネルギのピーク位置を示す図である。 図１１は、実施例１および比較例１〜２のそれぞれにおける、Ｓｉ２ｓの結合エネルギのピーク位置を示す図である。 図１２は、実施例１および比較例１〜２のそれぞれにおける、Ｓｉ２ｐの結合エネルギのピーク位置を示す図である。 図１３は、実施例１および比較例１〜２のそれぞれにおける、組成比Ｃ１ｓ／Ｓｉ２ｓを示す図である。 図１４は、実施例１および比較例１〜２のそれぞれにおける、組成比Ｃ１ｓ／Ｓｉ２ｐを示す図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置（トレンチゲート型ＶＤＭＯＳＦＥＴ
）の模式的な断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴ（Vertical Double-diffused Met
al Insulator Semiconductor Field Effect Transistor）の単位セルが複数配置された構
造を有している。なお、図１では、複数の単位セルのうちの一部が示されている。

半導体装置１は、その基体をなす半導体基板としてのＳｉＣ基板２を備えている。Ｓｉ
Ｃ基板２には、Ｎ型不純物が高濃度にドーピングされており、そのＮ型不純物濃度は、た
とえば、１×１０^１７ｃｍ^−３以上、好ましくは、１×１０^１８ｃｍ^−３〜１×１０^２１
ｃｍ^−３である。ＳｉＣ基板２は、その表面２１（他方面）がＳｉ（シリコン）面であり
、その裏面２２（一方面）がＣ（カーボン）面である。また、ＳｉＣ基板２の厚さは、た
とえば、１００μｍ〜４００μｍである。

ＳｉＣ基板２の裏面２２側の表層部分には、表面２１側の表層部分よりもカーボンが高
濃度に含まれるＳｉＣからなる層（高カーボン濃度ＳｉＣ層３）が形成されている。
高カーボン濃度ＳｉＣ層３における、ＣとＳｉとの組成比（Ｃ／Ｓｉ）は、１ｓ軌道に
おけるＣ（Ｃ１ｓ）と２ｓ軌道におけるＳｉ（Ｓｉ２ｓ）との組成比（Ｃ１ｓ／Ｓｉ２ｓ
）が、たとえば、１．１〜１．２であり、好ましくは、１．１５〜１．２である。また、
Ｃ１ｓと２ｐ軌道におけるＳｉ（Ｓｉ２ｐ）との組成比（Ｃ１ｓ／Ｓｉ２ｐ）が、たとえ
ば、１．２〜１．４であり、好ましくは、１．２〜１．２５である。

上記範囲の組成比を有する高カーボン濃度ＳｉＣ層３は、たとえば、ＳｉＣ固有の結合
エネルギよりも高い結合エネルギを有する高エネルギ層であり、ＸＰＳ（X-ray Photoele
ctron Spectroscopy：Ｘ線光電子分光）により分析されたＳｉ−２ｓ軌道、Ｓｉ−２ｐ軌
道およびＣ−１ｓ軌道のピークが、ＳｉＣ基板２における高カーボン濃度ＳｉＣ層３を除
く部分（たとえば、表面２１側の表層部分）の当該ピーク（ＳｉＣ固有のピーク）を基準
として高結合エネルギ側に、たとえば、０．２ｅＶ〜１ｅＶ、好ましくは、０．４ｅＶ〜
０．６ｅＶシフトしている。

また、高カーボン濃度ＳｉＣ層３の厚さは、たとえば、ＳｉＣ基板２の厚さの２．５×
１０^−４％〜１×１０^−２％程度、具体的には、たとえば、１ｎｍ〜１０ｎｍである。
ＳｉＣ基板２の表面２１には、ＳｉＣ基板２よりもＮ型不純物が低濃度にドーピングさ
れたＳｉＣからなる、Ｎ⁻型のエピタキシャル層４が積層されている。Ｓｉ面である表面
２１上に形成されるエピタキシャル層４は、Ｓｉ面を成長主面として成長する。したがっ
て、エピタキシャル層４の表面４１は、Ｓｉ面である。

エピタキシャル層４におけるＳｉ面側の部分（表層部）とは反対のＣ面側の部分（基層
部）は、その全域がエピタキシャル成長後のままの状態が維持された、Ｎ⁻型のドレイン
領域５をなしている。ドレイン領域５のＮ型不純物濃度は、たとえば、１×１０^１５ｃｍ
^−３〜１×１０^１７ｃｍ^−３である。
一方、エピタキシャル層４の表層部には、Ｐ型のボディ領域６が形成されている。ボデ
ィ領域６は、ドレイン領域５に接している。ボディ領域６のＰ型不純物濃度は、たとえば
、１×１０^１６ｃｍ^−３〜１×１０^１９ｃｍ^−３である。

エピタキシャル層４には、ゲートトレンチ７が表面４１から掘り下がって形成されてい
る。ゲートトレンチ７は、図１では図示しないが、一定の間隔を空けて複数形成され、そ
れらが互いに平行をなして同一方向（図１の紙面に垂直な方向、以下、この方向を「ゲー
ト幅に沿う方向」ということがある。）に延び、たとえば、ストライプ構造をなしている
。

ゲートトレンチ７は、ボディ領域６を層厚方向に貫通し、その最深部（底面）がドレイ
ン領域５に達している。
ゲートトレンチ７の内面およびエピタキシャル層４の表面４１には、ゲートトレンチ７
の内面全域を覆うように、ＳｉＯ_２からなるゲート絶縁膜８が形成されている。
そして、ゲート絶縁膜８の内側をＮ型不純物がドーピングされたポリシリコン材料で埋
め尽くすことにより、ゲートトレンチ７内にゲート電極９が埋設されている。

ボディ領域６の表層部には、ゲートトレンチ７に対してゲート幅と直交する方向（図１
における左右方向）の両側に、Ｎ^＋型のソース領域１０が形成されている。ソース領域１
０は、ドレイン領域５のＮ型不純物濃度よりも高く、Ｎ型不純物が高濃度にドーピングさ
れた領域である。ソース領域１０のＮ型不純物濃度は、たとえば、１×１０^１８ｃｍ^−３
〜１×１０^２１ｃｍ^−３である。ソース領域１０は、ゲートトレンチ７に隣接する位置に
おいてゲート幅に沿う方向に延び、その底部がボディ領域６に接している。

また、エピタキシャル層４には、その表面４１から、ゲート幅と直交する方向における
ソース領域１０の中央部を貫通し、ボディ領域６に接続されるＰ^＋型のボディコンタクト
領域１１が形成されている。ボディコンタクト領域１１は、ボディ領域６のＰ型不純物濃
度よりも高く、Ｐ型不純物が高濃度にドーピングされた領域である。ボディコンタクト領
域１１のＰ型不純物濃度は、たとえば、１×１０^１８ｃｍ^−３〜１×１０^２１ｃｍ^−３で
ある。

すなわち、ゲートトレンチ７およびソース領域１０は、ゲート幅と直交する方向に交互
に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域１０上に、
ソース領域１０に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設
定されている。ボディコンタクト領域１１は、ゲート幅と直交する方向に隣接する２つの
ユニットセル間に跨って少なくとも１つ以上設けられている。また、ゲート幅に沿う方向
に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極９が一定のゲ
ート幅を有するように設定されている。

エピタキシャル層４上には、ＳｉＯ_２からなる層間絶縁膜１２が積層されている。この
層間絶縁膜１２に形成されたコンタクトホール１３を介して、ソース電極１４がソース領
域１０およびボディコンタクト領域１１に接続されている。ソース電極１４は、たとえば
、Ａｌを主成分として含む金属材料からなるソースメタル１５と、このソースメタル１５
の下層に形成された、Ｎｉからなるオーミックメタル１６とを含んでいる。

ＳｉＣ基板２の裏面２２には、メタル層としてのドレイン電極１７が形成されている。
ドレイン電極１７は、高カーボン濃度ＳｉＣ層３に直接接合されている。ドレイン電極１
７は、たとえば、チタン層（Ｔｉ）、ニッケル層（Ｎｉ）および銀層（Ａｇ）が順に積層
された積層構造（Ｔｉ／Ｎｉ／Ａｇ）、このＴｉ／Ｎｉ／Ａｇ積層構造にさらに金層（Ａ
ｕ）が積層された積層構造（Ｔｉ／Ｎｉ／Ａｇ／Ａｕ）、チタン層（Ｔｉ）、ニッケル層
（Ｎｉ）およびアルミニウム層（Ａｌ）が順に積層された積層構造（Ｔｉ／Ｎｉ／Ａｌ）
などにより形成することができる。

ソース電極１４とドレイン電極１７との間（ソース−ドレイン間）に所定の電位差を発
生させた状態で、ゲート電極９に所定の電圧（ゲート閾値電圧以上の電圧）が印加される
ことにより、ゲート電極９からの電界によりボディ領域６におけるゲート絶縁膜８との界
面近傍にチャネルが形成される。これにより、ソース電極１４とドレイン電極１７との間
に電流が流れ、ＶＤＭＯＳＦＥＴがオン状態となる。

なお、この実施形態では、ボディ領域６、ゲートトレンチ７、ゲート絶縁膜８およびゲ
ート電極９が上位の概念としてのゲートを構成している。また、ソース領域１０およびソ
ース電極１４が上位の概念としてのソースを構成している。また、ＳｉＣ基板２、ドレイ
ン領域５およびドレイン電極１７が上位の概念としてのドレインを構成している。
図２Ａ〜図２Ｐは、図１の半導体装置の製造方法を工程順に説明するための模式的な断
面図である。

まず、図２Ａに示すように、ＣＶＤ(Chemical Vapor Deposition：化学気相成長)法、
ＬＰＥ（Liquid Phase Epitaxy：液相エピタキシ）法、ＭＢＥ（Molecular Beam Epitaxy
：分子線エピタキシ）法などのエピタキシャル成長法により、ＳｉＣ基板２の表面２１（
Ｓｉ面）上に、不純物をドーピングしながらＳｉＣ結晶が成長させられる。これにより、
ＳｉＣ基板２上に、Ｎ⁻型のエピタキシャル層４が形成される。続いて、エピタキシャル
層４の表面４１からその内部に、Ｐ型不純物がインプランテーション（注入）される。こ
のときの注入条件は、Ｐ型不純物の種類により異なるが、たとえば、加速エネルギが２０
０ｋｅＶ〜４００ｋｅＶである。

これにより、図２Ｂに示すように、エピタキシャル層４の表層部に、Ｐ型不純物がイン
プランテーションされた領域（Ｐ型インプラ領域１８）が形成される。Ｐ型インプラ領域
１８の形成により、エピタキシャル層４の基層部には、Ｐ型インプラ領域１８と分離され
、エピタキシャル成長後のままの状態を維持するドレイン領域５が形成される。
次いで、図２Ｃに示すように、ＣＶＤ法により、エピタキシャル層４上に、ＳｉＯ_２か
らなるマスク１９が形成される。続いて、フォトレジスト（図示せず）を介するエッチン
グにより、ボディコンタクト領域１１を形成すべき領域に対向する開口２０を有するパタ
ーンに、マスク１９がパターニングされる。パターニング後、エピタキシャル層４の表面
４１からその内部に、Ｐ型不純物がインプランテーション（注入）される。このときの注
入条件は、Ｐ型不純物の種類により異なるが、たとえば、加速エネルギが３０ｋｅＶ〜２
００ｋｅＶである。これにより、Ｐ型インプラ領域１８の表層部に、Ｐ型不純物が高濃度
でインプランテーションされた領域（Ｐ^＋型インプラ領域２３）が形成される。Ｐ型不純
物の注入後、マスク１９が除去される。

次いで、図２Ｄに示すように、ＣＶＤ法により、エピタキシャル層４上に、ＳｉＯ_２か
らなるマスク２４が形成される。続いて、フォトレジスト（図示せず）を介するエッチン
グにより、ソース領域１０を形成すべき領域に対向する開口２５を有するパターンに、マ
スク２４がパターニングされる。パターニング後、エピタキシャル層４の表面４１からそ
の内部に、Ｎ型不純物がインプランテーション（注入）される。このときの注入条件は、
Ｎ型不純物の種類により異なるが、たとえば、加速エネルギが３０ｋｅＶ〜２００ｋｅＶ
である。Ｎ型不純物の注入後、マスク２４が除去される。これにより、Ｐ型インプラ領域
１８の表層部に、Ｎ型不純物が高濃度でインプランテーションされた領域（Ｎ^＋型インプ
ラ領域２６）が形成される。

次いで、図２Ｅに示すように、ＳｉＣ基板２が加熱炉２７に搬入される。搬入後、加熱
炉２７内に不活性ガス（たとえば、Ｎ_２、Ａｒなど）を導入しながら、たとえば、１４０
０℃以上、好ましくは、１６００℃〜２０００℃、さらに好ましくは、１７００℃〜１８
００℃の条件で、たとえば、１分〜６０分間、好ましくは、３分〜５分間、ＳｉＣ基板２
が熱処理される。

これにより、ＳｉＣ基板２の裏面２２（Ｃ面）からＳｉＣ中のＳｉが昇華し、裏面２２
側の表層部分における結合エネルギがＳｉＣ固有の結合エネルギよりも高結合エネルギ側
にシフトして、高カーボン濃度ＳｉＣ層３（高エネルギ層）が形成される。同時に、この
熱処理により、注入されたＮ型およびＰ型不純物が活性化して、エピタキシャル層４の表
層部にボディ領域６が形成されるとともに、ボディ領域６の表層部にソース領域１０およ
びボディコンタクト領域１１が形成される。

熱処理後、図２Ｆに示すように、加熱炉２７内に酸化ガス（たとえば、Ｏ_２など）を導
入しながら、たとえば、９００℃〜１４００℃で、たとえば、１０分〜６００分間、Ｓｉ
Ｃ基板２が酸化（たとえば、熱酸化）される。これにより、ＳｉＣ基板２の表面２１およ
び裏面２２のそれぞれに、酸化膜２８，２９が形成される。
次いで、図２Ｇに示すように、当該酸化膜２８，２９が除去される。これにより、熱処
理時の温度が過度に上昇して裏面２２側の表層部分にカーボンからなるカーボン層が形成
されても、そのカーボン層を酸化膜２９とともに除去することができる。

その後、図２Ｈに示すように、ＳｉＣ基板２が加熱炉２７から搬出される。
次いで、図２Ｉに示すように、ＣＶＤ法などにより、エピタキシャル層４の表面４１全
域に、ＳｉＯ_２からなるマスク３０が形成される。なお、マスク３０は、ＳｉＮなどで形
成することもできる。
次いで、図２Ｊに示すように、フォトレジスト（図示せず）を介するエッチングにより
、ゲートトレンチ７を形成すべき領域に対向する開口３１を有するパターンに、マスク３
０がパターニングされる。

次いで、図２Ｋに示すように、ＳＦ_６（六フッ化硫黄）、Ｏ_２（酸素）およびＨＢｒ（
臭化水素）を含む混合ガス（ＳＦ_６／Ｏ_２／ＨＢｒガス）が、開口３１を介してエピタキ
シャル層４の表面４１へ入射される。これにより、エピタキシャル層４が表面４１（Ｓｉ
面）からドライエッチングされて、ゲートトレンチ７が形成される。ゲートトレンチ７の
形成後、マスク３０が除去される。

次いで、図２Ｌに示すように、熱酸化法により、ゲートトレンチ７の内面およびエピタ
キシャル層４の表面４１が酸化される。これにより、ゲート絶縁膜８が形成される。
次いで、図２Ｍに示すように、ＣＶＤ法により、ドーピングされたポリシリコン材料が
エピタキシャル層４上に堆積される。堆積されたポリシリコン材料は、エッチバック面が
エピタキシャル層の表面４１に対して面一になるまでエッチバックされる。これにより、
ポリシリコン材料におけるゲートトレンチ７外の部分が除去されて、ゲートトレンチ７内
に残存するポリシリコン材料からなるゲート電極９が形成される。

次いで、図２Ｎに示すように、ＣＶＤ法により、エピタキシャル層４上に、ＳｉＯ_２か
らなる層間絶縁膜１２が積層される。そして、層間絶縁膜１２およびゲート絶縁膜８がパ
ターニングされることにより、層間絶縁膜１２およびゲート絶縁膜８に、ソース領域１０
を露出させるコンタクトホール１３が形成される。
次いで、図２Ｏに示すように、スパッタ法、蒸着法などの方法により、オーミックメタ
ル１６およびソースメタル１５が順に堆積されて、ソース領域１０およびボディコンタク
ト領域１１にソース電極１４が接続される。

次いで、図２Ｐに示すように、スパッタ法、蒸着法などの方法により、ＳｉＣ基板２の
裏面２２にドレイン電極１７の材料が堆積されて、高カーボン濃度ＳｉＣ層３の表面にド
レイン電極１７が接合される。
以上の工程を経て、図１に示す半導体装置１が得られる。
以上のように、半導体装置１によれば、ＳｉＣ基板２の裏面２２に対して、ドレイン電
極１７が直接接合されているので、ＳｉＣ基板２とドレイン電極１７との間にシリサイド
層やカーボン層が介在されていない。そのため、ＳｉＣ基板２とドレイン電極１７との間
の層剥がれを防止することができる。その結果、ＳｉＣ基板２に対するドレイン電極１７
の接続信頼性を向上させることができる。

また、ＳｉＣ基板２の裏面２２側の表層部分には、表面２１側の表層部分よりもカーボ
ンが高濃度に含まれるＳｉＣからなる層（高カーボン濃度ＳｉＣ層３）が形成されている
。そのため、シリサイド層を介してＳｉＣとメタルとを接合させる場合と同様に、ＳｉＣ
基板２に対してドレイン電極１７をオーミック接合させることができる。
また、ＳｉＣ基板２のＮ型不純物濃度が１×１０^１７ｃｍ^−３以上であるので、ＳｉＣ
基板２に対して、ドレイン電極１７を低い抵抗値で良好にオーミック接合することができ
る。

そして、この半導体装置１を製造する方法によれば、ＳｉＣ基板２の裏面２２側の表層
部分に高カーボン濃度ＳｉＣ層３が形成され、裏面２２にドレイン電極１７の材料が堆積
されることにより、高カーボン濃度ＳｉＣ層３の表面にドレイン電極１７が直接接合され
る。ＳｉＣ基板２の裏面２２上にシリサイド層を形成しないので、シリサイド層上のカー
ボン層を除去するための工程を実行する必要がない。そのため、工程数の増加を抑制する
ことができる。その結果、製造コストの増加を抑制することができる。

また、熱処理を１４００℃以上の温度条件で行なうので、ＳｉＣ中のＳｉ原子をＳｉＣ
基板２の裏面２２側（カーボン面側）から効率よく昇華させることができる。また、１４
００℃以上の熱処理工程中に、高カーボン濃度ＳｉＣ層３の形成と並行して、注入された
Ｎ型およびＰ型不純物を活性化させることができる。熱処理工程と活性化工程とを１工程
に集約することができるので、工程数を低減することができる。その結果、製造コストを
低減することができる。さらには、活性化後の不純物領域（たとえば、ボディ領域６、ソ
ース領域１０、ボディコンタクト領域１１など）が高温下に晒されることを防止できるの
で、半導体装置１のデバイス特性を安定化させることができる。

図３は、本発明の第２実施形態に係る半導体装置（プレーナゲート型ＶＤＭＯＳＦＥＴ
）の模式的な断面図である。
半導体装置５１は、プレーナゲート型ＶＤＭＯＳＦＥＴの単位セルが複数配置された構
造を有している。なお、図３では、複数の単位セルのうちの一部が示されている。
半導体装置５１は、その基体をなす半導体基板としてのＳｉＣ基板５２を備えている。
ＳｉＣ基板５２には、Ｎ型不純物が高濃度にドーピングされており、そのＮ型不純物濃度
は、たとえば、１×１０^１７ｃｍ^−３以上、好ましくは、１×１０^１８ｃｍ^−３〜１×１
０^２１ｃｍ^−３である。ＳｉＣ基板５２は、その表面５２１（他方面）がＳｉ（シリコン
）面であり、その裏面５２２（一方面）がＣ（カーボン）面である。また、ＳｉＣ基板５
２の厚さは、たとえば、１００μｍ〜４００μｍである。

ＳｉＣ基板５２の裏面５２２側の表層部分には、表面５２１側の表層部分よりもカーボ
ンが高濃度に含まれるＳｉＣからなる層（高カーボン濃度ＳｉＣ層５３）が形成されてい
る。
高カーボン濃度ＳｉＣ層５３における、ＣとＳｉとの組成比（Ｃ／Ｓｉ）は、１ｓ軌道
におけるＣ（Ｃ１ｓ）と２ｓ軌道におけるＳｉ（Ｓｉ２ｓ）との組成比（Ｃ１ｓ／Ｓｉ２
ｓ）が、たとえば、１．１〜１．２であり、好ましくは、１．１５〜１．２である。また
、Ｃ１ｓと２ｐ軌道におけるＳｉ（Ｓｉ２ｐ）との組成比（Ｃ１ｓ／Ｓｉ２ｐ）が、たと
えば、１．２〜１．４であり、好ましくは、１．２〜１．２５である。

上記範囲の組成比を有する高カーボン濃度ＳｉＣ層５３は、たとえば、ＳｉＣ固有の結
合エネルギよりも高い結合エネルギを有する高エネルギ層であり、ＸＰＳ（X-ray Photoe
lectron Spectroscopy：Ｘ線光電子分光）により分析されたＳｉ−２ｓ軌道、Ｓｉ−２ｐ
軌道およびＣ−１ｓ軌道のピークが、ＳｉＣ基板５２における高カーボン濃度ＳｉＣ層５
３を除く部分（たとえば、表面５２１側の表層部分）の当該ピーク（ＳｉＣ固有のピーク
）を基準として高結合エネルギ側に、たとえば、０．２ｅＶ〜１ｅＶ、好ましくは、０．
４ｅＶ〜０．６ｅＶシフトしている。

また、高カーボン濃度ＳｉＣ層５３の厚さは、たとえば、ＳｉＣ基板５２の厚さの２．
５×１０^−４％〜１×１０^−２％程度、具体的には、たとえば、１ｎｍ〜１０ｎｍである
。
ＳｉＣ基板５２の表面５２１には、ＳｉＣ基板５２よりもＮ型不純物が低濃度にドーピ
ングされたＳｉＣからなる、Ｎ⁻型のエピタキシャル層５４が積層されている。Ｓｉ面で
ある表面５２１上に形成されるエピタキシャル層５４は、Ｓｉ面を成長主面として成長す
る。したがって、エピタキシャル層５４の表面５４１は、Ｓｉ面である。

エピタキシャル層５４におけるＳｉ面側の部分（表層部）とは反対のＣ面側の部分（基
層部）は、その全域がエピタキシャル成長後のままの状態が維持された、Ｎ⁻型のドレイ
ン領域５５をなしている。ドレイン領域５５のＮ型不純物濃度は、たとえば、１×１０^１
５ｃｍ^−３〜１×１０^１７ｃｍ^−３である。
一方、エピタキシャル層５４の表層部には、Ｐ型のボディ領域（ウェル領域）５６が複
数形成されている。複数のボディ領域５６は、たとえば、平面視四角形状（略正方形状）
をなし、マトリクス状に配列されている。各ボディ領域５６は、ドレイン領域５５に接し
ている。ボディ領域５６のＰ型不純物濃度は、たとえば、１×１０^１６ｃｍ^−３〜１×１
０^１９ｃｍ^−３である。なお、複数のボディ領域５６は、互いに平行に延びるストライプ
状に配列されていてもよい。

各ボディ領域５６の表層部には、Ｎ^＋型のソース領域６０がボディ領域５６の周縁と間
隔を空けて形成されている。ソース領域６０は、ドレイン領域５５のＮ型不純物濃度より
も高く、Ｎ型不純物が高濃度にドーピングされた領域である。ソース領域６０のＮ型不純
物濃度は、たとえば、１×１０^１８ｃｍ^−３〜１×１０^２１ｃｍ^−３である。
各ソース領域６０の内側には、ボディ領域５６よりもＰ型不純物が高濃度にドープされ
たＰ^＋型のボディコンタクト領域６１が形成されている。各ボディコンタクト領域６１は
、ソース領域６０を深さ方向に貫通して形成されている。ボディコンタクト領域６１は、
ボディ領域５６のＰ型不純物濃度よりも高く、Ｐ型不純物が高濃度にドーピングされた領
域である。ボディコンタクト領域６１のＰ型不純物濃度は、たとえば、１×１０^１８ｃｍ
^−３〜１×１０^２１ｃｍ^−３である。

エピタキシャル層５４の表面５４１には、ＳｉＯ_２からなるゲート絶縁膜５８が形成さ
れている。ゲート絶縁膜５８は、隣り合うボディ領域５６の間に跨っていて、ボディ領域
５６におけるソース領域６０を取り囲む部分（ボディ領域５６の周縁部）およびソース領
域６０の外周縁を覆っている。
ゲート絶縁膜５８上には、ゲート電極５９が形成されている。ゲート電極５９は、格子
状のゲート絶縁膜５８に沿って格子状に形成されていて、ゲート絶縁膜５８を挟んで各ボ
ディ領域５６の周縁部に対向している。ゲート電極５９は、たとえば、Ｎ型不純物がドー
ピングされたポリシリコンからなる。

エピタキシャル層５４上には、ＳｉＯ_２からなる層間絶縁膜６２が積層されている。こ
の層間絶縁膜６２に形成されたコンタクトホール６３を介して、ソース電極６４がソース
領域６０およびボディコンタクト領域６１に接続されている。ソース電極６４は、たとえ
ば、Ａｌを主成分として含む金属材料からなるソースメタル６５と、このソースメタル６
５の下層に形成された、Ｎｉからなるオーミックメタル６６とを含んでいる。

ＳｉＣ基板５２の裏面５２２には、メタル層としてのドレイン電極６７が形成されてい
る。ドレイン電極６７は、高カーボン濃度ＳｉＣ層５３に直接接合されている。ドレイン
電極６７は、たとえば、チタン層（Ｔｉ）、ニッケル層（Ｎｉ）および銀層（Ａｇ）が順
に積層された積層構造（Ｔｉ／Ｎｉ／Ａｇ）、このＴｉ／Ｎｉ／Ａｇ積層構造にさらに金
層（Ａｕ）が積層された積層構造（Ｔｉ／Ｎｉ／Ａｇ／Ａｕ）、チタン層（Ｔｉ）、ニッ
ケル層（Ｎｉ）およびアルミニウム層（Ａｌ）が順に積層された積層構造（Ｔｉ／Ｎｉ／
Ａｌ）などにより形成することができる。

ソース電極６４とドレイン電極６７との間（ソース−ドレイン間）に所定の電位差を発
生させた状態で、ゲート電極５９に所定の電圧（ゲート閾値電圧以上の電圧）が印加され
ることにより、ゲート電極５９からの電界によりボディ領域５６におけるゲート絶縁膜５
８との界面近傍にチャネルが形成される。これにより、ソース電極６４とドレイン電極６
７との間に電流が流れ、ＶＤＭＯＳＦＥＴがオン状態となる。

なお、この実施形態では、ボディ領域５６、ゲート絶縁膜５８およびゲート電極５９が
上位の概念としてのゲートを構成している。また、ソース領域６０およびソース電極６４
が上位の概念としてのソースを構成している。また、ＳｉＣ基板５２、ドレイン領域５５
およびドレイン電極６７が上位の概念としてのドレインを構成している。
そして、この半導体装置５１の構造によっても、半導体装置１と同様に、ＳｉＣ基板５
２の裏面５２２に対して、ドレイン電極６７が直接接合されているので、ＳｉＣ基板５２
とドレイン電極６７との間にシリサイド層やカーボン層が介在されていない。そのため、
ＳｉＣ基板５２とドレイン電極６７との間の層剥がれを防止することができる。その結果
、ＳｉＣ基板５２に対するドレイン電極６７の接続信頼性を向上させることができる。

また、ＳｉＣ基板５２の裏面５２２側の表層部分には、表面５２１側の表層部分よりも
カーボンが高濃度に含まれるＳｉＣからなる層（高カーボン濃度ＳｉＣ層５３）が形成さ
れている。そのため、シリサイド層を介してＳｉＣとメタルとを接合させる場合と同様に
、ＳｉＣ基板５２に対してドレイン電極６７をオーミック接合させることができる。
なお、半導体装置５１を製造するには、まず、図２Ａ〜図２Ｄに示す工程に倣って、エ
ピタキシャル層５４における、ボディ領域５６、ソース領域６０およびボディコンタクト
領域６１を形成すべき領域に不純物をインプランテーションする。次いで、図２Ｅに示す
工程に倣って、ＳｉＣ基板５２を加熱炉２７に搬入し、ＳｉＣ基板５２を熱処理する。こ
れにより、高カーボン濃度ＳｉＣ層５３が形成されると同時に、ボディ領域５６、ソース
領域６０およびボディコンタクト領域６１が形成される。その後は、図２Ｆおよび図２Ｇ
に示す工程を経た後、ゲート電極５９、ソース電極６４およびドレイン電極６７などを形
成すればよい。

この半導体装置５１を製造する際にも、半導体装置１の製造工程による作用効果と同様
の作用効果を発揮することができる。
すなわち、ＳｉＣ基板５２の裏面５２２上にシリサイド層を形成しないので、シリサイ
ド層上のカーボン層を除去するための工程を実行する必要がない。そのため、工程数の増
加を抑制することができる。

また、ＳｉＣ基板５２の熱処理を１４００℃以上の温度条件で行うので、ＳｉＣ中のＳ
ｉ原子をＳｉＣ基板５２の裏面５２２側（カーボン面側）から効率よく昇華させることが
できる。また、１４００℃以上の熱処理工程中に、高カーボン濃度ＳｉＣ層５３の形成と
並行して、注入されたＮ型およびＰ型不純物を活性化させることができる。熱処理工程と
活性化工程とを１工程に集約することができるので、工程数を低減することができる。さ
らには、活性化後の不純物領域（たとえば、ボディ領域５６、ソース領域６０、ボディコ
ンタクト領域６１など）が高温下に晒されることを防止できるので、半導体装置５１のデ
バイス特性を安定化させることができる。

図４は、本発明の第３実施形態に係るショットキーバリアダイオードの模式的な断面図
である。
半導体装置としてのショットキーバリアダイオード７１は、その基体をなす半導体基板
としてのＳｉＣ基板７２を備えている。ＳｉＣ基板７２には、Ｎ型不純物が高濃度にドー
ピングされており、そのＮ型不純物濃度は、たとえば、１×１０^１７ｃｍ^−３以上、好ま
しくは、１×１０^１８ｃｍ^−３〜１×１０^２１ｃｍ^−３である。ＳｉＣ基板７２は、その
表面７２１（他方面）がＳｉ（シリコン）面であり、その裏面７２２（一方面）がＣ（カ
ーボン）面である。また、ＳｉＣ基板７２の厚さは、たとえば、１００μｍ〜４００μｍ
である。

ＳｉＣ基板７２の裏面７２２側の表層部分には、表面７２１側の表層部分よりもカーボ
ンが高濃度に含まれるＳｉＣからなる層（高カーボン濃度ＳｉＣ層７３）が形成されてい
る。
高カーボン濃度ＳｉＣ層７３における、ＣとＳｉとの組成比（Ｃ／Ｓｉ）は、１ｓ軌道
におけるＣ（Ｃ１ｓ）と２ｓ軌道におけるＳｉ（Ｓｉ２ｓ）との組成比（Ｃ１ｓ／Ｓｉ２
ｓ）が、たとえば、１．１〜１．２であり、好ましくは、１．１５〜１．２である。また
、Ｃ１ｓと２ｐ軌道におけるＳｉ（Ｓｉ２ｐ）との組成比（Ｃ１ｓ／Ｓｉ２ｐ）が、たと
えば、１．２〜１．４であり、好ましくは、１．２〜１．２５である。

上記範囲の組成比を有する高カーボン濃度ＳｉＣ層７３は、たとえば、ＳｉＣ固有の結
合エネルギよりも高い結合エネルギを有する高エネルギ層であり、ＸＰＳ（X-ray Photoe
lectron Spectroscopy：Ｘ線光電子分光）により分析されたＳｉ−２ｓ軌道、Ｓｉ−２ｐ
軌道およびＣ−１ｓ軌道のピークが、ＳｉＣ基板７２における高カーボン濃度ＳｉＣ層７
３を除く部分（たとえば、表面７２１側の表層部分）の当該ピーク（ＳｉＣ固有のピーク
）を基準として高結合エネルギ側に、たとえば、０．２ｅＶ〜１ｅＶ、好ましくは、０．
４ｅＶ〜０．６ｅＶシフトしている。

また、高カーボン濃度ＳｉＣ層７３の厚さは、たとえば、ＳｉＣ基板７２の厚さの２．
５×１０^−４％〜１×１０^−２％程度、具体的には、たとえば、１ｎｍ〜１０ｎｍである
。
ＳｉＣ基板７２の表面７２１には、ＳｉＣ基板７２よりもＮ型不純物が低濃度にドーピ
ングされたＳｉＣからなる、Ｎ⁻型のエピタキシャル層７４が積層されている。Ｓｉ面で
ある表面７２１上に形成されるエピタキシャル層７４は、Ｓｉ面を成長主面として成長す
る。したがって、エピタキシャル層７４の表面７４１は、Ｓｉ面である。

エピタキシャル層７４の表面７４１には、酸化シリコン（ＳｉＯ_２）からなるフィール
ド絶縁膜７５が積層されている。フィールド絶縁膜７５の厚さは、たとえば、５０００Å
〜４００００Åである。なお、フィールド絶縁膜７５は、窒化シリコン（ＳｉＮ）など、
他の絶縁物からなっていてもよい。
フィールド絶縁膜７５には、エピタキシャル層７４の中央部を露出させる開口７６が形
成されている。フィールド絶縁膜７５上には、アノード電極７７が形成されている。

アノード電極７７は、フィールド絶縁膜７５の開口７６内を埋め尽くし、フィールド絶
縁膜７５における開口７６の周縁部７８を上から覆うように、当該開口７６の外方へフラ
ンジ状に張り出している。すなわち、フィールド絶縁膜７５の周縁部７８は、エピタキシ
ャル層７４およびアノード電極７７により、全周にわたってその上下両側から挟まれてい
る。

アノード電極７７は、たとえば、フィールド絶縁膜７５の開口７６内でエピタキシャル
層７４に接合されたショットキーメタル７９と、このショットキーメタル７９に積層され
たコンタクトメタル８０との２層構造を有している。
ショットキーメタル７９は、Ｎ型のＳｉＣとの接合によりショットキー接合を形成する
金属（たとえば、Ｍｏなど）からなる。ＳｉＣに接合されるショットキーメタル７９は、
ＳｉＣ半導体との間に、たとえば、０．５ｅＶ〜２．５ｅＶの高さのショットキー障壁（
電位障壁）を形成する。また、ショットキーメタル７９の厚さは、この実施形態では、た
とえば、０．１μｍ〜１μｍである。

コンタクトメタル８０は、アノード電極７７において、ショットキーバリアダイオード
７１の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクト
メタル８０は、たとえば、Ａｌからなる。コンタクトメタル８０の厚さは、この実施形態
では、ショットキーメタル７９よりも大きく、たとえば、１μｍ〜１０μｍである。
また、エピタキシャル層７４の表層部には、アノード電極７７のショットキーメタル７
９に接するようにＰ型のＪＴＥ（Junction Termination Extension）構造８１が形成され
ている。このＪＴＥ構造８１は、フィールド絶縁膜７５の開口７６の内外に跨るように、
当該開口７６の輪郭に沿って形成されている。したがって、ＪＴＥ構造８１は、開口７６
の内方へ張り出し、開口７６内のショットキーメタル７９の外縁部８２に接する内側部分
８３と、開口７６の外方へ張り出し、フィールド絶縁膜７５の周縁部７８を挟んでアノー
ド電極７７（ショットキーメタル７９）に対向する外側部分８４とを有している。ＪＴＥ
構造８１のＰ型不純物濃度は、内側部分８３から外側部分８４へ向かうに従って段階的に
薄くなっている。すなわち、ＪＴＥ構造８１の内縁付近で不純物濃度が最も高く、ＪＴＥ
構造８１の外縁付近で不純物濃度が最も低くなっている。なお、このＪＴＥ構造８１は、
Ｐ型不純物が一様な濃度でドープされたＰ型ガードリングであってもよい。

ＳｉＣ基板７２の裏面７２２には、メタル層としてのカソード電極８５が形成されてい
る。カソード電極８５は、高カーボン濃度ＳｉＣ層７３に直接接合されている。カソード
電極８５は、たとえば、チタン層（Ｔｉ）、ニッケル層（Ｎｉ）および銀層（Ａｇ）が順
に積層された積層構造（Ｔｉ／Ｎｉ／Ａｇ）、このＴｉ／Ｎｉ／Ａｇ積層構造にさらに金
層（Ａｕ）が積層された積層構造（Ｔｉ／Ｎｉ／Ａｇ／Ａｕ）、チタン層（Ｔｉ）、ニッ
ケル層（Ｎｉ）およびアルミニウム層（Ａｌ）が順に積層された積層構造（Ｔｉ／Ｎｉ／
Ａｌ）などにより形成することができる。

そして、このショットキーバリアダイオード７１の構造によっても、半導体装置１や半
導体装置５１と同様に、ＳｉＣ基板７２の裏面７２２に対して、カソード電極８５が直接
接合されているので、ＳｉＣ基板７２とカソード電極８５との間にシリサイド層やカーボ
ン層が介在されていない。そのため、ＳｉＣ基板７２とカソード電極８５との間の層剥が
れを防止することができる。その結果、ＳｉＣ基板７２に対するカソード電極８５の接続
信頼性を向上させることができる。

また、ＳｉＣ基板７２の裏面７２２側の表層部分には、表面７２１側の表層部分よりも
カーボンが高濃度に含まれるＳｉＣからなる層（高カーボン濃度ＳｉＣ層７３）が形成さ
れている。そのため、シリサイド層を介してＳｉＣとメタルとを接合させる場合と同様に
、ＳｉＣ基板７２に対してカソード電極８５をオーミック接合させることができる。
なお、ショットキーバリアダイオード７１を製造するには、まず、図２Ａ〜図２Ｄに示
す工程に倣って、エピタキシャル層７４におけるＪＴＥ構造８１を形成すべき領域に不純
物を段階的にインプランテーションする。次いで、図２Ｅに示す工程に倣って、ＳｉＣ基
板７２を加熱炉２７に搬入し、ＳｉＣ基板７２を熱処理する。これにより、高カーボン濃
度ＳｉＣ層７３が形成されると同時に、ＪＴＥ構造８１が活性化する。その後は、図２Ｆ
および図２Ｇに示す工程を経た後、アノード電極７７およびカソード電極８５などを形成
すればよい。カソード電極８５は、図２Ｐに示すドレイン電極１７の形成方法に倣って形
成することができる。

このショットキーバリアダイオード７１を製造する際にも、半導体装置１の製造工程に
よる作用効果と同様の作用効果を発揮することができる。
すなわち、ＳｉＣ基板７２の裏面７２２上にシリサイド層を形成しないので、シリサイ
ド層上のカーボン層を除去するための工程を実行する必要がない。そのため、工程数の増
加を抑制することができる。

また、ＳｉＣ基板７２の熱処理を１４００℃以上の温度条件で行うので、ＳｉＣ中のＳ
ｉ原子をＳｉＣ基板７２の裏面７２２側（カーボン面側）から効率よく昇華させることが
できる。また、１４００℃以上の熱処理工程中に、高カーボン濃度ＳｉＣ層７３の形成と
並行して、注入されたＰ型不純物を活性化させることができる（ＪＴＥ構造８１の形成）
。熱処理工程と活性化工程とを１工程に集約することができるので、工程数を低減するこ
とができる。さらには、活性化後の不純物領域（たとえば、ＪＴＥ構造８１）が高温下に
晒されることを防止できるので、ショットキーバリアダイオード７１の耐圧特性を安定化
させることができる。

以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、図１、図３および図４では、高カーボン濃度ＳｉＣ層３，５３，７３のうち
、各デバイス１，５１，７１において、ユニットセルやショットキー接合が形成されてい
る活性領域の下方位置に形成された部分が表されているが、高カーボン濃度ＳｉＣ層３，
５３，７３は、活性領域を取り囲む周辺領域の下方位置に形成されていてもよい。

たとえば、半導体装置５１の変形例を示す図５では、ＳｉＣ基板５２上には、ボディ領
域５６、ゲート電極５９などを含むユニットセルが形成された活性領域６８が形成されて
おり、この活性領域６８を取り囲むように周辺領域６９が形成されている。この周辺領域
６９には、たとえば、活性領域６８から間隔を開けてＰ型のガードリング７０などが形成
されている。そして、図５では、この周辺領域６９の下方位置において、ＳｉＣ基板５２
に高カーボン濃度ＳｉＣ層５３が形成されている。なお、ここでは図示を省略するが、半
導体装置１およびショットキーバリアダイオード７１についても、図５の半導体装置５１
と同様に、活性領域を取り囲む周辺領域の下方位置に高カーボン濃度ＳｉＣ層３，７３が
形成されていてもよい。

また、半導体装置１、半導体装置５１およびショットキーバリアダイオード７１の各半
導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１、半導体
装置５１およびショットキーバリアダイオード７１において、Ｐ型の部分がＮ型であり、
Ｎ型の部分がＰ型であってもよい。
また、ＳｉＣ基板２，５２，７２の表面２１，５２１，７２１および裏面２２，５２２
，７２２の結晶面を反転した構成が採用されてもよい。すなわち、ＳｉＣ基板２，５２，
７２において、表面２１，５２１，７２１がＣ面であり、裏面２２，５２２，７２２がＳ
ｉ面であってもよい。すなわち、ＳｉＣ基板２，５２，７２のＣ面にデバイスを搭載する
形態であってもよい。

また、図２Ｆに示す工程において、加熱炉２７に酸化ガスを導入しながら、１４００℃
以下で熱処理を行う場合には、図２Ｅに示す工程（不活性ガス＋１４００℃以上の熱処理
）を省略してもよい。
また、前述の実施形態では、本発明におけるメタル層は、トレンチゲート型ＶＤＭＯＳ
ＦＥＴのドレイン電極１７、プレーナゲート型ＶＤＭＯＳＦＥＴのドレイン電極６７およ
びショットキーバリアダイオード７１のカソード電極８５の形態で示されたが、たとえば
、その他のＭＩＳＦＥＴ、サイリスタ、バイポーラトランジスタ、絶縁ゲートバイポーラ
トランジスタ（ＩＧＢＴ）における不純物領域にコンタクトされる配線の形態に適用する
こともできる。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能で
ある。

次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によ
って限定されるものではない。
＜実施例１＞
まず、ウエハ状のＳｉＣ基板（Ｃｒｅｅ社製）を高温炉に搬入し、不活性ガスを導入し
ながら１７００℃で３分間、熱処理した。熱処理後、ＳｉＣ基板を搬出した。次いで、Ｓ
ｉＣ基板を熱酸化してＳｉＣ基板に酸化膜を形成し、その酸化膜を剥離した。次いで、ス
パッタ法により、ＳｉＣ基板の表面（Ｓｉ面）に、モリブデン（Ｍｏ）を堆積させること
により、表メタル層を形成した。次いで、スパッタ法により、ＳｉＣ基板の裏面（Ｃ面）
に、チタン（Ｔｉ）、ニッケル（Ｎｉ）および銀（Ａｇ）を順に堆積させることにより、
Ｔｉ／Ｎｉ／Ａｇ積層構造からなる裏メタル層を形成した。次いで、ＳｉＣ基板を１２８
０μｍ角の個片に分割した。これにより、表メタル層とＳｉＣ基板とがショットキー接合
してなるショットキーバリアダイオードを得た。
＜比較例１＞
まず、スパッタ法により、ウエハ状のＳｉＣ基板（Ｃｒｅｅ社製）の裏面（Ｃ面）に、
ニッケル（Ｎｉ）を堆積させた。次いで、ＲＴＡ（Rapid Thermal Annealing）法により
、１０００℃で２分間熱処理した。これにより、ニッケルをシリサイド化してニッケルシ
リサイド層を形成した。次いで、シリサイド化に伴って形成されたカーボン層を剥離した
。次いで、スパッタ法により、ＳｉＣ基板の表面（Ｓｉ面）に、モリブデン（Ｍｏ）を堆
積させることにより、表メタル層を形成した。次いで、実施例１と同様の方法により、ニ
ッケルシリサイド層の表面に、Ｔｉ／Ｎｉ／Ａｇ積層構造からなる裏メタル層を形成した
。次いで、ＳｉＣ基板を１２８０μｍ角の個片に分割した。これにより、表メタル層とＳ
ｉＣ基板とがショットキー接合してなるショットキーバリアダイオードを得た。
＜比較例２＞
まず、スパッタ法により、ウエハ状のＳｉＣ基板（Ｃｒｅｅ社製）の表面（Ｓｉ面）に
、モリブデン（Ｍｏ）を堆積させることにより、表メタル層を形成した。次いで、実施例
１と同様の方法により、ＳｉＣ基板の裏面（Ｃ面）に、Ｔｉ／Ｎｉ／Ａｇ積層構造からな
る裏メタル層を形成した。次いで、ＳｉＣ基板を１２８０μｍ角の個片に分割した。これ
により、表メタル層とＳｉＣ基板とがショットキー接合してなるショットキーバリアダイ
オードを得た。
＜評価試験＞
（１）ショットキーバリアダイオードのＩ−Ｖ特性
実施例１および比較例１〜２に係るショットキーバリアダイオードにおいて、表メタル
層−裏メタル層間にバイアス電圧を印加したときのＩ−Ｖ特性を、パラメータアナライザ
を用いて測定した。結果を図６に示す。

図６において、実施例１のＩ−Ｖ特性曲線と比較例１のＩ−Ｖ特性曲線とを比較すると
、閾値電圧以上のバイアス電圧印加状態では、実施例１のショットキーバリアダイオード
が、比較例１のショットキーバリアダイオードとほぼ同等の電流を流すことが可能である
。これにより、裏メタル層とＳｉＣ基板との接合に関して、実施例１は、比較例１と同程
度に低いコンタクト抵抗のオーミック接合であることが確認された。

一方、比較例２のショットキーバリアダイオードの電流値は、閾値電圧以上のバイアス
電圧印加状態においても、実施例１および比較例１に比べて非常に低いことが確認された
。
（２）ＸＰＳ波形およびＣとＳｉとの組成比
実施例１および比較例１〜２において、表メタル層を形成する前のＳｉＣ基板のＳｉお
よびＣの組成を、ＸＰＳ（Ｘ線光電子分光法）により測定した。

Ｃ１ｓ、Ｓｉ２ｓおよびＳｉ２ｐのそれぞれおける結合エネルギの強度分布を図７〜図
９に示す。また、Ｃ１ｓ、Ｓｉ２ｓおよびＳｉ２ｐのそれぞれにおける結合エネルギのピ
ーク位置を図１０〜図１２に示す。また、組成比Ｃ１ｓ／Ｓｉ２ｓおよびＣ１ｓ／Ｓｉ２
ｐを、図１３〜図１４に示す。なお、図７〜図９において、横軸は結合エネルギに対応し
、縦軸はスペクトルの強度（arb. unit（arbitrary unit）：任意単位）に対応する。

図７〜図１２において、実施例１および比較例１〜２のそれぞれにおける、Ｃ１ｓ、Ｓ
ｉ２ｓおよびＳｉ２ｐの結合エネルギの強度分布およびピーク位置を比較すると、実施例
１のピーク位置が、ＳｉＣ固有の結合エネルギのピークである比較例２のピーク位置に対
して高エネルギ側にシフトし、比較例１とほぼ同じであることが確認された。また、その
ピーク位置において、実施例１のスペクトル強度が、比較例１よりも大きいことが確認さ
れた。

そして、実施例１では、ＲＴＡ処理、シリサイド化およびカーボン層の剥離といった工
程数の多い比較例１のようなプロセスを実行することなく、不活性ガス雰囲気下、１７０
０℃での熱処理といった簡単のプロセスを実行することによって、図１３および図１４に
示すように、良好なＣとＳｉとの組成比を有する高カーボン濃度ＳｉＣ層を形成できるこ
とが確認された。
（３）層剥がれの有無
実施例１および比較例１〜２に係るショットキーバリアダイオードの裏メタル層に対し
て、走査型電子顕微鏡（Scanning Electron Microscope：SEM）を用いて電子線を走査し
た。電子線走査によって検出された情報を画像処理してＳＥＭ画像を得た。

このＳＥＭ画像を視認することにより、各裏メタル層における層剥がれの有無を確認し
たところ、実施例１では層剥がれが確認できなかった。
一方、比較例１では、ニッケルシリサイド層と裏メタル層との間に、層剥がれが明確に
確認された。また、比較例２では、ＳｉＣ基板と裏メタル層との間に、層剥がれが明確に
確認された。

１ 半導体装置
２ ＳｉＣ基板
３ 高カーボン濃度ＳｉＣ層
４ エピタキシャル層
５ ドレイン領域
６ ボディ領域
７ ゲートトレンチ
８ ゲート絶縁膜
９ ゲート電極
１０ ソース領域
１４ ソース電極
１７ ドレイン電極
２２ （ＳｉＣ基板の）裏面
２９ 酸化膜
５１ 半導体装置
５２ ＳｉＣ基板
５３ 高カーボン濃度ＳｉＣ層
５４ エピタキシャル層
５５ ドレイン領域
５６ ボディ領域
５８ ゲート絶縁膜
５９ ゲート電極
６０ ソース領域
６４ ソース電極
６７ ドレイン電極
７１ ショットキーバリアダイオード
７２ ＳｉＣ基板
７３ 高カーボン濃度ＳｉＣ層
７４ エピタキシャル層
８５ カソード電極
５２２ （ＳｉＣ基板の）裏面
７２２ （ＳｉＣ基板の）裏面

Claims (4)

1. ＳｉＣからなる半導体層の一方面側の表層部分に、他方面側の表層部分よりもカーボンが高濃度に含まれる高カーボン濃度層を形成する工程と、
   前記高カーボン濃度層に電極となるメタルを接合する工程とを含む、半導体装置の製造方法。
2. 前記高カーボン濃度層を形成する工程における熱処理温度が１４００℃以上である、請求項１に記載の半導体装置の製造方法。
3. 前記高カーボン濃度層を形成する工程が、前記半導体層を不活性ガス中で熱処理する工程と、その熱処理工程後に前記半導体層を酸化させることにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜を除去する工程とを含む、請求項１または２に記載の半導体装置の製造方法。
4. 前記高カーボン濃度層を形成する工程が、前記半導体層を、酸化ガス中、１４００℃以下で熱処理することにより前記半導体層の一方面に酸化膜を形成する工程と、前記酸化膜を除去する工程とを含む、請求項１に記載の半導体装置の製造方法。

Images