JP2006041248A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】 ＳｉＣ基板に対して良好なオーミック接触を得ることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】 ｎ^＋型ＳｉＣ層１の露出面の状態を荒らす工程と、荒らされたｎ^＋型ＳｉＣ層１の露出面に電極を形成する工程とを有し、前記荒らす工程は、前記露出面についての研磨処理又はレーザー照射Ｌを有することを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置の製造方法に関するものである。

炭化珪素（以下「ＳｉＣ」と称する）は広いバンドギャップ及び高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため、ＳｉＣについて、大電力、高耐圧の電力用デバイスへの応用が展開されている。しかしながら、ＳｉＣについての適切なオーミック電極構造はまだなく、高電圧下で大電流での駆動が可能なＳｉＣからなる半導体素子の開発が期待されている。

ＳｉＣのオーミック電極について低抵抗化を図るための技術としては、ＳｉＣ半導体装置における電極領域に、［Ｓｉ_ＸＣ_１−Ｘ］（ここで、Ｘ＞０．５）の層を設けたものが考え出されている（例えば、特許文献１参照）。
また、半導体と金属膜（電極）とのコンタクト部分において、その半導体の表層部に欠陥層によるエネルギー準位が形成された構成とすることで、コンタクト抵抗率の低減を図ったものも考え出されている（例えば、特許文献２参照）。
また、現状では、ＳｉＣ基板に電極を形成する場合、先ずＳｉＣ基板の裏面にＮｉ（ニッケル）などの金属を蒸着し、その後１０００℃で焼鈍してオーミック接触を形成しているものが多い。次いで、ＳｉＣ基板の表面側にデバイス構造を形成して、半導体装置を完成させている。
特開２０００−１０１０９９号公報 特開２０００−３４０５２０号公報

しかしながら、上記Ｎｉを蒸着し焼鈍する方法では、ＳｉＣ基板の表面側のプロセスがＮｉなどによって汚染される可能性がある。すなわち、上記ＳｉＣに対してＮｉを蒸着して加熱する方法では、ＳｉＣとＮｉが{ＳｉＣ＋Ｎｉ → Ｎｉ−Ｓｉ化合物＋Ｃ(炭素)}という化学反応をおこし、上記加熱後に黒鉛の微粉末が未反応ＮｉとＮｉ−Ｓｉ化合物層との間に層状に生じる。すると、ＳｉＣ基板のデバイス構造形成プロセスなどにおいて上記黒鉛の微粉末の層で剥離が生じ易くなってしまう。この黒鉛の微粉末の層については除去するのが好ましいがその黒鉛微粉末に対する適切な溶解液は存在しない。したがって、上記方法では、ＳｉＣ基板の表面側のデバイス形成プロセスなどで不具合が生じる可能性があるという問題点がある。

また、上記特許文献１，２に記載の技術では、ＳｉＣのオーミック電極についての低抵抗化及び製造容易化が不十分であり、高電圧・大電流での駆動が可能なＳｉＣ半導体装置として十分ではない。

本発明は、上記事情に鑑みてなされたもので、ＳｉＣ基板に対して良好なオーミック接触を得ることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
また、本発明は、ＳｉＣ半導体装置におけるデバイスプロセスにおいて汚染を防止でき、且つ、ＳｉＣ基板と電極間において良好なオーミック接触を得ることができる半導体装置および半導体装置の製造方法を提供することを目的とする。

本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、ＳｉＣ基板の露出面の状態を荒らす工程と、荒らされた前記露出面に電極を形成する工程とを有し、前記荒らす工程は、前記露出面についての研磨処理を有することを特徴とする半導体装置の製造方法である。

請求項２に記載の発明は、請求項１に記載の半導体装置の製造方法において、前記研磨処理がサンドブラストであることを特徴とする。

請求項３に記載の発明は、請求項１に記載の半導体装置の製造方法において、前記研磨処理がグラインディングであることを特徴とする。

請求項４に記載の発明は、請求項１に記載の半導体装置の製造方法において、前記研磨処理がラッピングであることを特徴とする。

本発明は上記の課題を解決するためになされたもので、請求項５に記載の発明は、ＳｉＣ基板の露出面の状態を荒らす工程と、荒らされた前記露出面に電極を形成する工程とを有し、前記荒らす工程は、前記露出面を加熱して該露出面の物質の一部を蒸発させる処理を有することを特徴とする半導体装置の製造方法である。

請求項６に記載の発明は、請求項５に記載の半導体装置の製造方法において、前記蒸発させる処理が、前記露出面にレーザー照射をすることで行われることを特徴とする。

請求項７に記載の発明は、請求項６に記載の半導体装置の製造方法において、前記レーザー照射を前記露出面の特定領域について行うことで、該特定領域について前記荒らす工程を行うことを特徴とする。

請求項８に記載の発明は、請求項１から７のいずれか一項に記載の半導体装置の製造方法において、前記荒らす工程の前に、前記ＳｉＣ基板にデバイスを形成する工程を行うことを特徴とする。

本発明は上記の課題を解決するためになされたもので、請求項９に記載の発明は、第１の主面と該第１の主面に背向する第２の主面とを有するＳｉＣ基板と、前記第１の主面上に形成されたデバイスと、前記第２の主面上に形成された電極とを有し、前記第２の主面の少なくとも電極形成領域は、該第２の主面について、サンドブラスト、グラインディング、ラッピング、レーザー照射のいずれかを行うことで生じる荒さが形成されていることを特徴とする半導体装置である。

本発明によれば、研磨法又はレーザー照射などによりＳｉＣ基板の露出面を荒らし、その荒れた面（凸凹した面）に電極を形成するので、ＳｉＣ基板に対して低抵抗な良好なオーミック接触を、簡便な工程で、得ることができる。
また、本発明は、ＳｉＣ基板にデバイスを形成してから、露出面を荒らし、その露出面に電極を形成することができる。これにより、本発明は、荒らす工程又は電極を形成する工程によって汚染が発生する前に、第１の主面にデバイスを形成でき、デバイス形成時の汚染防止とＳｉＣ基板に対する電極のオーミック接触向上との両立を図ることが容易にできる。

以下、図面を参照して、本発明を実施するための最良の形態について説明する。
（第１実施形態）
図１及び図２は、本発明の第１実施形態に係る半導体装置の製造方法を示す模式断面図である。本実施形態では、一例として、ショットキーダイオード（ＳＢＤ）の製造方法を挙げて説明する。すなわち、本実施形態では、ショットキーダイオードの裏面電極を本発明に係る製造方法で製造することを特徴とする。先ず、本実施形成の製造方法によって製造された半導体装置１０の構成について述べる。

図２（ｂ）は、本製造方法によって製造された半導体装置１０、すなわちショットキーダイオードを示している。半導体装置１０は、ｎ^＋型ＳｉＣ層（ｎ^＋ＳｉＣ）１と、ｎ⁻型ＳｉＣ層２と、ｐ型ＳｉＣ層５と、ショットキー電極６と、引出し電極７と、絶縁物８と、電極９とを有して構成されている。

ｎ^＋型ＳｉＣ層（ｎ^＋ＳｉＣ）１は、本発明におけるＳｉＣ基板であり、第１の主面（表面）と第１の主面に背向する第２の主面（裏面）とを有する。そして、ｎ^＋型ＳｉＣ層１は、高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。さらに、ｎ^＋型ＳｉＣ層１の裏面は、荒らされており、凸凹Ｇが形成されている。この凸凹Ｇは、ｎ^＋型ＳｉＣ層１の裏面に対して、研磨処理又はレーザー照射を施すことで形成されたものである。ここで、研磨処理としては、サンドブラスト、グラインディング、ラッピングなどを用いることができる。

サンドブラストとは、圧縮空気又は遠心力などで、砂又は粒状の研磨材を加工対象面（ｎ^＋型ＳｉＣ層１の裏面）に吹きつけて行う研磨法（荒らす方法）である。グラインディングとは、砥石を回転させて加工対象面に押し当てて行う研磨方法である。ラッピングとは、遊離砥粒を分散させた研磨剤を加工対象面と工具（ラップ）との間に介在させた状態で両者を擦り合わせる運動を行う研磨法である。凸凹Ｇは、サンドブラスト、グラインディング及びラッピング以外の研磨法を用いて形成されたものでもよい。

ｎ⁻型ＳｉＣ層２は、ｎ^＋型ＳｉＣ層１の表面に形成されており、低濃度に不純物を含んだｎ型の高抵抗ＳｉＣである。ｐ型ＳｉＣ層５は、ｎ⁻型ＳｉＣ層２の表面にリング形状に形成されており、Ａｌ又はＢをイオン注入した後、１５００℃以上に加熱して形成することができる。ショットキー電極６は、ｎ⁻型ＳｉＣ層２の表面上からｐ型ＳｉＣ層５の表面上に渡って形成されている。そして、ショットキー電極６は、Ｔｉ、Ｍｏ、Ｎｉなどからなる。引出し電極７は、ショットキー電極６上に形成されており、Ａｌ、Ｎｉ、Ａｕなどからなる。絶縁物８は、ショットキー電極６及び引出し電極７の側面を覆うように、ｎ⁻型ＳｉＣ層２の表面における外周近辺上及び引出し電極７の表面における外周近辺上に、リング形状に形成されている。そして、絶縁物８は、酸化珪素、窒化珪素又はポリイミドなどからなる。

これらのｎ⁻型ＳｉＣ層２、ｐ型ＳｉＣ層５、ショットキー電極６、引出し電極７及び絶縁物８は、ｎ^＋型ＳｉＣ層１の表面上に形成されたデバイス（ショットキーダイオード）をなしている。電極９は、ｎ^＋型ＳｉＣ層１の裏面、すなわち凸凹Ｇが設けられている面に形成されている。次に、本実施形態の製造方法について説明する。

本製造方法の概要としては、先ず図１（ａ），（ｂ）に示すように、ｎ^＋型ＳｉＣ層１の表面側にデバイスを形成する。次いで、図１（ｃ），図２（ａ）に示すように、ｎ^＋型ＳｉＣ層１の裏面を凸凹Ｇに荒らす工程を行う。次いで、図２（ｂ）に示すように、凸凹Ｇに荒らされたｎ^＋型ＳｉＣ層１の裏面に電極９を形成する工程を行い、これで半導体装置１０が完成する。凸凹Ｇに荒らす工程では、研磨処理又はレーザー照射を用いる。これらの工程を次に具体的に説明する。

先ず、図１（ａ）に示すように、シリーズ抵抗を下げる低抵抗のｎ^＋型ＳｉＣ層１の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のｎ⁻型ＳｉＣ層２をエピタキシャル法で形成する。

次いで、図１（ｂ）に示すように、ｎ^＋型ＳｉＣ層１の表面側にデバイスを形成する。すなわち、ｎ⁻型ＳｉＣ層２の表面側に、ｐ型ＳｉＣ層５、ショットキー電極６、引出し電極７及び絶縁物８を形成する。

次いで、図１（ｃ）に示すように、ｎ^＋型ＳｉＣ層１の裏面について、研磨処理又はレーザー照射Ｌを施す。この研磨処理又はレーザー照射Ｌにより、図２（ａ）に示すようにｎ^＋型ＳｉＣ層１の裏面が凸凹Ｇに荒らされる。研磨処理としては、上記サンドブラスト、グラインディング、ラッピングなどを適用する。この研磨処理は、ｎ^＋型ＳｉＣ層１の裏面全体に行うことが好ましい。また、サンドブラスト、グラインディング、ラッピングを組み合わせて行って、凸凹Ｇを形成してもよい。

研磨処理の代わりに、ｎ^＋型ＳｉＣ層１の裏面にレーザー照射Ｌを行うことで、凸凹Ｇを形成してもよい。すなわち、ｎ^＋型ＳｉＣ層１の裏面にレーザー照射Ｌを行うことで、ｎ^＋型ＳｉＣ層１の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Ｇを形成する。レーザー照射Ｌでは、例えばエキシマレーザーなどを用いてもよく、その他のレーザーを用いてもよい。

このレーザー照射Ｌは、レーザー光の強度及び照射領域などを簡便に且つ高精度に制御できる。そこで、ｎ^＋型ＳｉＣ層１の裏面の一部領域のみにレーザー照射Ｌを行い、その一部領域のみに凸凹Ｇを形成してもよい。そして、その凸凹Ｇが形成された一部領域のみに電極９を形成してもよく、凸凹Ｇが形成されていない領域を含むｎ^＋型ＳｉＣ層１の裏面全体に電極９を形成してもよい。

また、レーザー照射Ｌ以外の方法で、ｎ^＋型ＳｉＣ層１の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Ｇを形成してもよい。例えば、レーザー光以外の光をｎ^＋型ＳｉＣ層１の裏面に照射することで、凸凹Ｇを形成してもよい。

次いで、図２（ｂ）に示すように、ｎ^＋型ＳｉＣ層１における凸凹Ｇに荒らされた裏面に、電極９を形成する。この電極９の形成は、例えばＴｉやＮｉなどの金属をｎ^＋型ＳｉＣ層１の裏面の凸凹Ｇに蒸着させることだけでもよい。また、上記蒸着の代わりに、化学気相成長法（ＣＶＤ法）、塗布・コーティング法、又は電気メッキ法などを用いて、ｎ^＋型ＳｉＣ層１の裏面の凸凹Ｇに金属膜を形成してもよい。このような電極９の形成により、ショットキーダイオードをなす半導体装置１０が完成する。

これらにより、本実施形態によれば、サンドブラストなどの研磨処理又はレーザー照射などによって、ｎ^＋型ＳｉＣ層１の裏面に欠陥を導入してその裏面を荒らし、荒らされて凸凹Ｇとなった裏面に電極９を形成するので、蒸着のみによる電極９の形成でも、ｎ^＋型ＳｉＣ層１に対して低抵抗な良好なオーミック接触を得ることができる。この効果を確認するために本願の発明者は、本実施形態のようにＳｉＣ基板の電極形成領域を「荒らし」その上に電極を形成した場合と、かかる「荒らし」をせずに電極を形成した場合とを比較する実験をした。すると、「荒らし」によってＳｉＣ基板と電極間の接触面積が増える割合以上に、ＳｉＣ基板と電極間の比抵抗を低減化することができる。特に、ＳｉＣ基板における鏡面仕上げ処理を施された面に電極を蒸着により形成した場合と比較すると、本実施形態の製造方法は、数桁に及ぶほど、ＳｉＣ基板と電極間の比抵抗を低減化することができる。

また、本実施形態によれば、図１（ｂ）に示すようにデバイスを形成し、その後に図１（ｃ）及び図２（ａ）に示すようにｎ^＋型ＳｉＣ層１の裏面を凸凹Ｇに荒らし、その後に図２（ｂ）に示すように電極９を形成する。したがって、本実施形態は、電極９を形成する工程又は凸凹Ｇを形成する工程によって汚染が発生する前に、ｎ^＋型ＳｉＣ層１の表面側にデバイスを形成できる。そこで、本実施形態は、表面側の汚染防止と裏面側の電極９のオーミック接触向上との両立を図ることが容易にできる。

（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置２０を示す模式断面図である。図３において、図１及び図２に示す第１実施形態の半導体装置１０の構成要素と同一のものには同一符号を付している。本実施形態の半導体装置２０における第１実施形態の半導体装置１０との相違点は、電極９’の構造とその電極９’の製造方法である。ここで、半導体装置２０の電極９’は、半導体装置１０の電極９に対応するものである。本半導体装置２０は、ｎ^＋型ＳｉＣ層１と、ｎ⁻型ＳｉＣ層２と、ｐ型ＳｉＣ層５と、ショットキー電極６と、引出し電極７と、絶縁物８と、電極９’とを有する。

電極９’は、ｎ^＋型ＳｉＣ層１における凸凹Ｇに荒らされた裏面に形成されてなる第１の貴金属膜９ａと、第１の貴金属膜９ａの裏面に形成されてなる耐熱金属膜９ｂと、耐熱金属膜９ｂの裏面に形成されてなる第２の貴金属膜９ｃとを有して構成されている。

ｎ^＋型ＳｉＣ層１の裏面は、第１実施形態と同様にして凸凹Ｇに荒らされている。第１の貴金属膜９ａは、長周期型の周期表における１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなるものとする。すなわち、第１の貴金属膜９ａは、Ｃｕ、Ａｇ、Ａｕ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。例えば、第１の貴金属膜９ａとしては、Ｎｉ、Ａｕ、Ｐｔ、Ｉｒのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。そして、第１の貴金属膜９ａとしては、特にＮｉ又はＮｉ−Ｃｕ合金膜が好ましい。

耐熱金属膜９ｂとしては、炭素と結合して導電性炭化物を形成する金属元素及びそれらの合金を適用する。そこで、耐熱金属膜９ｂは、長周期型の周期表における４ａ族と５ａ族と６ａ族と７ａ族と８族のＦｅ列とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなるものとする。すなわち、耐熱金属膜９ｂは、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。例えば、耐熱金属膜９ｂとしては、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｆｅのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。そして、耐熱金属膜９ｂとしては、例えばＴｉを適用する。

第２の貴金属膜９ｃは、長周期型の周期表における１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなるものとする。すなわち、第２の貴金属膜９ｃは、Ｃｕ、Ａｇ、Ａｕ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｉｒ、Ｐｔのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。例えば第２の貴金属膜９ｃとしては、Ｎｉ、Ａｕ、Ｐｔ、Ｉｒのいずれか１つ、これらの２つ以上からなる合金、又はこれらを組み合わせた多層膜からなるものとする。そして、第２の貴金属膜９ｃとしては、例えばＮｉ又はＮｉ−Ｃｕ合金膜を適用する。

次に、半導体装置２０の製造方法について説明する。先ず、図１（ａ）から図２（ａ）までに示す製造方法を用いて、ｎ^＋型ＳｉＣ層１の表面側にデバイスを形成し、次いで、ｎ^＋型ＳｉＣ層１の裏面を凸凹Ｇに荒らす。

次いで、ｎ^＋型ＳｉＣ層１の荒らされて凸凹Ｇが形成された裏面に、電極９’を形成する。具体的には、先ず、ｎ^＋型ＳｉＣ層１の凸凹Ｇの裏面に、Ｎｉ膜又はＮｉ−Ｃｕ合金膜を蒸着することで、第１の貴金属膜９ａを形成する。次いで、第１の貴金属膜９ａ上にＴｉを蒸着することで、耐熱金属膜９ｂを形成する。次いで、耐熱金属膜９ｂ上に、Ｎｉ膜又はＮｉ−Ｃｕ合金膜を蒸着することで、第２の貴金属膜９ｃを形成する。次いで、この状態において、９６０℃から１０００℃までの範囲で加熱処理する。この加熱処理としては、例えば真空中において１０００℃で２分間の加熱処理を行う。これにより、第１の貴金属膜９ａ、耐熱金属膜９ｂ及び第２の貴金属膜９ｃは電極膜（電極９’）となって、ｎ^＋型ＳｉＣ層１の凸凹Ｇの裏面と確実にオーミック接触し、図３に示す半導体素子２０が完成する。

これらにより、本実施形態の半導体装置２０及びその製造方法によれば、サンドブラストなどの研磨処理又はレーザー照射などによってｎ^＋型ＳｉＣ層１の裏面を荒らし、荒らされて凸凹Ｇとなった面に電極９’を形成するので、ｎ^＋型ＳｉＣ層１に対して低抵抗な良好なオーミック接触を得ることができる。さらに、本実施形態によれば、電極９’をなす第１の貴金属膜９ａ、耐熱金属膜９ｂ及び第２の貴金属膜９ｃとｎ^＋型ＳｉＣ層１とが確実にかつ良好にオーミック接触する構造とすることができる。したがって、本実施形態の半導体装置２０及びその製造方法によれば、ｎ^＋型ＳｉＣ層１と電極９’間において、第１実施形態よりもさらに低抵抗で良好なオーミック接触を得ることができる。

また、本実施形態によれば、電極９’の形成工程の加熱処理において、ｎ^＋型ＳｉＣ層１と第１の貴金属膜９ａ（例えばＮｉ）とが、｛ＳｉＣ＋Ｎｉ → Ｎｉ−Ｓｉ化合物＋Ｃ（炭素）｝というように化学反応して、炭素が発生しても、その炭素と耐熱金属膜９ｂ（例えばＴｉ）とが結合して導電性炭化物となる。したがって、本実施形態の半導体装置２０及びその製造方法によれば、製造工程において黒鉛を生じさせず、クリーンルーム及びデバイスの汚染を回避でき、且つ、ｎ^＋型ＳｉＣ層１に対して、より良好なオーミック接触を得ることができる。

さらに、本実施形態によれば、第２の貴金属膜９ｃを電極９’の最表面層としているので、電極９’に酸が侵入することを第２の貴金属膜９ｃにより大幅に低減でき、電極９’が腐食することを回避できる。

（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置３０を示す模式断面図である。図４において、図１から図３に示す第１・第２実施形態の半導体装置１０，２０の構成要素と同一のものには同一符号を付している。本実施形態の半導体装置３０における第２実施形態の半導体装置２０との相違点は、ｎ^＋型ＳｉＣ層１と電極９’との間に、エピタキシャル層（ｎ^＋＋型ＳｉＣ）１１が設けられており、そのエピタキシャル層１１の裏面が凸凹Ｇに荒れている点である。したがって、電極９’は、そのエピタキシャル層１１の裏面に設けられている。本半導体装置３０は、ｎ^＋型ＳｉＣ層１と、ｎ⁻型ＳｉＣ層２と、ｐ型ＳｉＣ層５と、ショットキー電極６と、引出し電極７と、絶縁物８と、電極９’と、エピタキシャル層１１とを有する。

エピタキシャル層１１の裏面は、第１実施形態における図１及び図２に示す方法を用いて、凸凹Ｇに荒らされている。すなわち、エピタキシャル層１１の裏面は、サンドブラストなどの研磨処理又はレーザー照射などにより荒らされている。

エピタキシャル層１１はエピタキシャル法で形成されたものである。そして、エピタキシャル層１１は、ｎ^＋型ＳｉＣ層１よりも高濃度に不純物を含んだｎ型の低抵抗ＳｉＣである。これにより、エピタキシャル層１１の比抵抗［Ω−ｃｍ］は、ｎ^＋型ＳｉＣ層１の比抵抗［Ω−ｃｍ］よりも小さい。エピタキシャル層１１の不純物濃度は、例えば８×１０^１８〜７×１０^２０［ｃｍ^―３］の範囲とする。これは、良好なオーミック接触の形成と製造上の制限とによるものである。

エピタキシャル層１１の不純物（固溶限）としては、例えば、Ｎ（窒素）、Ｐ（燐）、Ａｓ（砒素）、Ｓｂ（アンチモン）などが挙げられる。これらのＮ、Ｐ、Ａｓ、Ｓｂを合わせてエピタキシャル法を行うことで、非常に高い不純物濃度を得ることができ、エピタキシャル層１１の比抵抗をより低減することができる。これは、ＳｉＣの不純物濃度を上げるほど、そのＳｉＣの比抵抗［Ω−ｃｍ］が低くなるからである。エピタキシャル層１１の不純物濃度は、例えばＮ：６．５×１０^２０［ｃｍ^―３］と、Ｐ：４．８×１０^１８［ｃｍ^―３］と、Ａｓ：５×１０^１６［ｃｍ^―３］と、Ｓｂ：８．０×１０^１６［ｃｍ^―３］とを合わせたものとする。

さらに、エピタキシャル層１１は、エピタキシャル層１１自身及びｎ^＋型ＳｉＣ層１などで「反り」が生じることを回避するために、なるべく薄いことが好ましい。エピタキシャル層１１の厚みは、例えば０．０１μｍ〜５０μｍまでの範囲とする。また、製造容易性の観点などから、エピタキシャル層１１の厚みは０．１μｍ〜１μｍまでの範囲としてもよい。

次に、半導体装置３０の製造方法について説明する。先ず、ｎ^＋型ＳｉＣ層１の裏面に、エピタキシャル層（ｎ^＋＋型ＳｉＣ）１１をエピタキシャル法で形成する。次いで、ｎ^＋型ＳｉＣ層１の表面に、ｎ⁻型ＳｉＣ層２を形成する。次いで、ｎ⁻型ＳｉＣ層２の表面側にデバイスを形成する。次いで、図１及び図２に示す第１実施形態の方法を用いて、エピタキシャル層１１の裏面を荒らし、その凸凹Ｇに荒れたエピタキシャル層１１の裏面に、電極９’を形成する。電極９’の形成方法は、第２実施形態における電極９’の形成方法と同一とする。

これらにより、本実施形態の半導体装置３０及びその製造方法によれば、ｎ^＋型ＳｉＣ層１の裏面に、不純物濃度の高く比抵抗の小さいエピタキシャル層１１を形成し、このエピタキシャル層１１の裏面に電極９’を形成しているので、ｎ^＋型ＳｉＣ層１の反りを発生させることなく、ｎ^＋型ＳｉＣ層１と電極９’との間で低抵抗なオーミック接触を得ることができる。また、エピタキシャル層１１の裏面は凸凹Ｇに荒らされていることにより、ｎ^＋型ＳｉＣ層１と電極９’との間で、さらに低抵抗なオーミック接触を得ることができる。さらにまた、電極９’が第１の貴金属膜９ａ、耐熱金属膜９ｂ及び第２の貴金属膜９ｃで構成されているので、さらに低抵抗なオーミック接触を得ることができる。

また、本半導体装置３０では、イオン注入ではなく、エピタキシャル法によって不純物濃度の高いエピタキシャル層１１を形成している。これにより、本実施形態によれば、所望の不純物濃度及び厚みをもつエピタキシャル層１１を簡便に形成することができる。また本実施形態では、イオン注入欠陥が残留することもないので、簡便に且つ効果的に、ｎ^＋型ＳｉＣ層１の裏面に低抵抗なオーミック接触を得ることができる。

（変形例）
次に、上記実施形態の変形例について、図５及び図６を参照して説明する。
図５は、上記実施形態の半導体装置１０，２０，３０の変形例に係るＳｉＣショットキーダイオードの基本的な構造を示す断面図である。本ＳｉＣショットキーダイオード４０は、ｎ^＋型ＳｉＣ層３１と、ｎ⁻型ＳｉＣ層３２と、ｐ型ＳｉＣ層３３と、裏面オーミック電極３４と、半田接合用金属３５と、絶縁物３６と、ショットキー電極３７と、引出し電極３８とを有して構成されている。本ＳｉＣショットキーダイオード４０と第２実施形態の半導体装置２０との相違点は、本ＳｉＣショットキーダイオード４０では裏面オーミック電極３４の裏面に半田接合用金属３５が設けられている点である。その他の構成は、第２実施形態の半導体装置２０と同様である。

すなわち、ｎ^＋型ＳｉＣ層３１はｎ^＋型ＳｉＣ層１に相当する。ｎ⁻型ＳｉＣ層３２はｎ⁻型ＳｉＣ層３２に相当する。ｐ型ＳｉＣ層３３はｐ型ＳｉＣ層５に相当する。裏面オーミック電極３４は電極９’に相当する。絶縁物３６は絶縁物８に相当する。ショットキー電極３７はショットキー電極６に相当する。引出し電極３８は引出し電極７に相当する。

ここで、ｎ^＋型ＳｉＣ層３１の裏面は、図２に示すｎ^＋型ＳｉＣ層１の裏面と同様に、凸凹Ｇに荒らされている。この凸凹Ｇは、第１実施形態の製造方法を用いて形成されたものとする。裏面オーミック電極３４は、ｎ^＋型ＳｉＣ層３１の裏面の凸凹Ｇに荒らされた面に形成されており、上記第２実施形態の電極９’で構成されている。裏面オーミック電極３４としては、例えばNi/Ti/Ni積層構造を焼鈍したものとする。この焼鈍における未反応金属は、その後の酸処理で除去される。半田接合用金属３５は、裏面オーミック電極３４の裏面に形成されており、例えば３層膜とする。この３層膜は、例えば、ｎ^＋型ＳｉＣ層３１側から順に、Ｔｉ又はＣｒ、Ｎｉ又はＮｉ−Ｃｕ合金、Ａｇ又はＡｕとする。

絶縁物３６は、ｎ⁻型ＳｉＣ層３２の表面の一部上及びｐ型ＳｉＣ層３３の表面の一部上にリング形状に形成されており、リング形状のｐ型ＳｉＣ層３３の外周縁上に配置されている。そして、絶縁物３６は、酸化珪素、窒化珪素又はポリイミドなどからなる。ショットキー電極３７は、ｎ⁻型ＳｉＣ層３２の表面の一部上、ｐ型ＳｉＣ層３３の表面の一部上及び絶縁物３６上に渡って形成されている。そして、ショットキー電極３７は、Ｔｉ、Ｍｏ、Ｎｉなどからなる。引出し電極３８は、ショットキー電極３８上に形成されており、Ａｌ、Ｎｉ、Ａｕなどからなる。

図６は、上記実施形態の他の変形例に係るＳｉＣショットキーダイオードの断面図である。本ＳｉＣショットキーダイオード５０は、ｎ^＋型ＳｉＣ層４１と、ｎ⁻型ＳｉＣ層４２と、ｐ型ＳｉＣ層４３と、裏面オーミック電極４４と、半田接合用金属４５と、絶縁物４６と、ショットキー電極４７と、引出し電極４８とを有して構成されている。

本ＳｉＣショットキーダイオード５０では、絶縁物４６、ショットキー電極４７及び引出し電極４８の形状・配置が図５に示すＳｉＣショットキーダイオード４０の絶縁物３６、ショットキー電極３７及び引出し電極３８の形状・配置と異なっている。ＳｉＣショットキーダイオード５０におけるその他の構成は、ＳｉＣショットキーダイオード４０と同一とすることができる。すなわち、ｎ^＋型ＳｉＣ層４１がｎ^＋型ＳｉＣ層３１に対応し、ｎ⁻型ＳｉＣ層４２がｎ⁻型ＳｉＣ層３２に対応し、ｐ型ＳｉＣ層４３がｐ型ＳｉＣ層３３に対応し、裏面オーミック電極４４が裏面オーミック電極３４に対応し、半田接合用金属４５が半田接合金属３５に対応し、絶縁物４６が絶縁膜３６に対応し、ショットキー電極４７がショットキー電極３７に対応し、引出し電極４８が引出し電極３８に対応する。そして、ｎ^＋型ＳｉＣ層４１の裏面は、図２に示すｎ^＋型ＳｉＣ層１の裏面と同様に、凸凹Ｇに荒らされている。この凸凹Ｇは、第１実施形態の製造方法を用いて形成されたものとする。裏面オーミック電極４４は、ｎ^＋型ＳｉＣ層４１の裏面の凸凹Ｇに荒らされた面に形成されており、上記第２実施形態の電極９’で構成されている。

次に、ＳｉＣショットキーダイオード５０の製造方法について、図７から図１２を参照して説明する。図７から図１２はＳｉＣショットキーダイオード５０の製造工程を示す断面図である。先ず、図７に示すように、シリーズ抵抗を下げる低抵抗のｎ^＋型ＳｉＣ層４１の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のｎ⁻型ＳｉＣ層４２を形成する。

次いで、図８に示すように、ｎ⁻型ＳｉＣ層４２にＡｌ（又はＢなど）をイオン注入し、その後１５００℃以上の熱処理を施すことで、ｐ型ＳｉＣ４３を形成する。このｐ型ＳｉＣ４３の形成は、具体的には次のように行う。先ず、ｎ⁻型ＳｉＣ層４２の表面に、ＳｉＯ_２をＣＶＤによって堆積する。次いで、写真工程により、ＳｉＯ_２上にフォトレジストを形成し、そのフォトレジストにおけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去する。この状態でＳｉＯ_２をエッチングすることにより、ＳｉＯ_２におけるｐ型ＳｉＣ４３の形成位置に対応する部分を除去し、その部分のｎ⁻型ＳｉＣ層４２を露出させる。その後、残りのフォトレジストを除去する。その後、ｎ⁻型ＳｉＣ層４２の露出部位からそのｎ⁻型ＳｉＣ層４２の中に、例えばＡｌをイオン注入する。その後、注入された不純物を活性化するために、１５００℃以上の熱処理を施す。この熱処理により、ｐ型ＳｉＣ４３が完成する。

次いで、図９に示すように、ｎ⁻型ＳｉＣ層４２の表面側に、絶縁物４６、ショットキー電極４７及び引出電極４８を形成する。具体的には先ず、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面全体に、ショットキー電極４７としてＴｉをスパッタリング法にて堆積する。そして、ショットキー電極４７をパターニングして、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における外縁近傍の一部を露出させる。その後、ショットキー電極４７上と、ｎ⁻型ＳｉＣ層４２及びｐ型ＳｉＣ層４３の表面における露出部上とに、全体的にＡｌを堆積する。そのＡｌの外縁近傍を除去するようにパターニングして引出し電極４８とする。その後、ｎ⁻型ＳｉＣ層４２、ｐ型ＳｉＣ層４３及び引出し電極４８の表面全体に、ポリイミドなどの絶縁物を堆積し、その絶縁物の中央領域について除去するパターニングをすることで絶縁物４６を形成する。このパターニングで引出し電極４８が露出する。

次いで、図１０に示すように、ｎ^＋型ＳｉＣ層４１の裏面について、荒らして凸凹を形成する。この凸凹の形成は、図１及び図２に示す方法を用いて形成する。すなわち、ｎ^＋型ＳｉＣ層４１の裏面に対して、サンドブラストなどの研磨処理又はレーザー照射などを施すことで、そのｎ^＋型ＳｉＣ層４１の裏面に欠陥を導入し、その裏面を荒らす。

次いで、図１１に示すように、ｎ^＋型ＳｉＣ層４１の裏面に、裏面オーミック電極４４を形成する。この裏面オーミック電極４４が第２実施形態の電極９’（第１の貴金属膜９ａ、耐熱金属膜９ｂ及び第２の貴金属膜９ｃ）に該当するものである。裏面オーミック電極４４の形成は、具体的には次のように行う。

第１の方法として裏面オーミック電極４４の形成を金属の堆積だけで行う場合は、上記のようにして荒らされたｎ^＋型ＳｉＣ層４１の裏面の凸凹上に、例えばＴｉ／Ｎｉ／Ａｇを蒸着により堆積する。この堆積した多層金属膜を裏面オーミック電極３４及び半田接合用金属４５とする。

これらにより、ＳｉＣショットキーダイオード４０，５０及びその製造方法によれば、ｎ^＋型ＳｉＣ層４１の上面側にデバイスを形成した後に、ｎ^＋型ＳｉＣ層４１の裏面を凸凹に荒らし、最後に、裏面側に裏面オーミック電極４４及び半田接合用金属４５を形成する。したがって、電極（４４，４５）形成によって汚染が生じる前、及び凸凹の形成によって汚染が生じる前に、デバイスを形成でき、不具合のない高品位なＳｉＣショットキーダイオードとなる。また、ＳｉＣショットキーダイオード４０，５０及びその製造方法によれば、ｎ^＋型ＳｉＣ層４１の裏面を荒らし、その荒れた面に裏面オーミック電極４４を形成するので、低抵抗で良好なオーミック接触を得ることができる。また、荒れた面に裏面オーミック電極４４を形成するので、蒸着などによる金属の堆積だけで、低抵抗で良好なオーミック接触を得る電極（４４，４５）を得ることができる。

そこで、ＳｉＣショットキーダイオード４０，５０は、オン抵抗を低減でき、高速動作についての特性を改善することもできる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

例えば、本発明に係る半導体装置及びその製造方法は、ＳｉＣショットキーダイオードのみならず、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＳＩＴ、サイリスタ、ＩＧＢＴなどの各種半導体装置のオーミック電極に適用することができる。

本発明の第１実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す模式断面図である。 本発明の第２実施形態に係る半導体装置を示す模式断面図である。 本発明の第３実施形態に係る半導体装置を示す模式断面図である。 本発明の実施形態に係るＳｉＣショットキーダイオードを示す断面図である。 本発明の実施形態に係るＳｉＣショットキーダイオードを示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。 同上のＳｉＣショットキーダイオードの製造工程を示す断面図である。

符号の説明

１…ｎ^＋型ＳｉＣ層、２…ｎ⁻型ＳｉＣ層、５…ｐ型ＳｉＣ層、６…ショットキー電極、７…引出し電極、８…絶縁物、９，９’…電極、１０，２０，３０…半導体装置、Ｌ…レーザー照射

Claims (9)

1. ＳｉＣ基板の露出面の状態を荒らす工程と、
   荒らされた前記露出面に電極を形成する工程とを有し、
   前記荒らす工程は、前記露出面についての研磨処理を有することを特徴とする半導体装置の製造方法。
2. 前記研磨処理は、サンドブラストであることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記研磨処理は、グラインディングであることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記研磨処理は、ラッピングであることを特徴とする請求項１に記載の半導体装置の製造方法。
5. ＳｉＣ基板の露出面の状態を荒らす工程と、
   荒らされた前記露出面に電極を形成する工程とを有し、
   前記荒らす工程は、前記露出面を加熱して該露出面の物質の一部を蒸発させる処理を有することを特徴とする半導体装置の製造方法。
6. 前記蒸発させる処理は、前記露出面にレーザー照射をすることで行うことを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記レーザー照射を前記露出面の特定領域について行うことで、該特定領域について前記荒らす工程を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記荒らす工程の前に、前記ＳｉＣ基板にデバイスを形成する工程を行うことを特徴とする請求項１から７のいずれか一項に記載の半導体装置の製造方法。
9. 第１の主面と該第１の主面に背向する第２の主面とを有するＳｉＣ基板と、
   前記第１の主面上に形成されたデバイスと、
   前記第２の主面上に形成された電極とを有し、
   前記第２の主面の少なくとも電極形成領域は、該第２の主面について、サンドブラスト、グラインディング、ラッピング、レーザー照射のいずれかを行うことで生じる荒さが形成されていることを特徴とする半導体装置。
   

Images