WO2014199510A1 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
WO2014199510A1
WO2014199510A1 PCT/JP2013/066453 JP2013066453W WO2014199510A1 WO 2014199510 A1 WO2014199510 A1 WO 2014199510A1 JP 2013066453 W JP2013066453 W JP 2013066453W WO 2014199510 A1 WO2014199510 A1 WO 2014199510A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
semiconductor substrate
semiconductor device
manufacturing
semiconductor
Prior art date
Application number
PCT/JP2013/066453
Other languages
English (en)
French (fr)
Inventor
福田　祐介
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to JP2014520093A priority Critical patent/JP5802333B2/ja
Priority to MYPI2015700118A priority patent/MY183542A/en
Priority to CN201380077346.5A priority patent/CN105324833B/zh
Priority to PCT/JP2013/066453 priority patent/WO2014199510A1/ja
Priority to EP13886718.9A priority patent/EP3010036B1/en
Priority to US14/407,457 priority patent/US9245753B2/en
Publication of WO2014199510A1 publication Critical patent/WO2014199510A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Definitions

  • the present invention relates to a semiconductor device manufacturing method and a semiconductor device.
  • Patent Document 1 has a step of roughening the state of the exposed surface of the n + -type SiC layer, and forming an electrode on the exposed surface of the n + -type SiC layer 1 infested step for roughening the exposed It is disclosed that the surface is a polishing process or laser irradiation.
  • the absorption edge wavelength of the SiC substrate is about 380 nm, and laser light having a wavelength shorter than 380 nm. It was necessary to irradiate.
  • the absorption edge wavelength of the SiC substrate is the wavelength of the lowest energy light absorbed by the SiC substrate.
  • lasers that emit laser light having a wavelength shorter than 380 nm include a helium cadmium laser (He—Cd laser: wavelength 325 nm) and a nitrogen laser (N2 laser: wavelength 350 nm).
  • an object of the present invention is to provide a method of manufacturing a semiconductor device and a semiconductor device capable of obtaining ohmic contact with a semiconductor substrate while reducing the manufacturing cost.
  • a method for manufacturing a semiconductor device includes: Forming a semiconductor layer on a first main surface of a semiconductor substrate made of a crystal having a wide band gap; Generating lattice defects on the second principal surface opposite to the first principal surface of the semiconductor substrate; Irradiating the second main surface of the semiconductor substrate with a laser beam having a wavelength longer than the absorption edge wavelength, which is the wavelength of the lowest energy light absorbed by the crystal, after the step of generating the lattice defects; Forming an electrode on the second main surface of the semiconductor substrate after the irradiating step; Have
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein:
  • the lattice defect is a stacking fault.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein:
  • the step of generating the lattice defect is a step of locally applying a force to the second main surface of the semiconductor substrate.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein: The step of generating the lattice defect is a step of grinding the second main surface of the semiconductor substrate.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein: The step of generating the lattice defect is a step of sputtering the second main surface of the semiconductor substrate.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein:
  • the step of irradiating is a step of irradiating a laser beam having an energy of 0.2 J or more per square centimeter.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein: The shape of the laser beam on the second main surface of the semiconductor substrate is circular or linear.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein:
  • the laser beam is a laser beam emitted from an argon ion laser.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein:
  • the laser beam is a laser beam emitted from a YAG laser or SHG green laser.
  • One embodiment of the present invention is a method for manufacturing the semiconductor device, wherein:
  • the crystal is silicon carbide or gallium nitride.
  • a semiconductor device includes: A semiconductor substrate made of a crystal having a wide band gap; A semiconductor layer formed on the first main surface of the semiconductor substrate; An electrode formed on a second main surface opposite to the first main surface of the semiconductor substrate; With The semiconductor substrate has a laser beam having a wavelength longer than an absorption edge wavelength, which is a wavelength of light having the lowest energy absorbed by the crystal after lattice defects are formed on the second main surface side of the semiconductor substrate. By irradiating the second main surface of the substrate, it has a conductive layer formed on the second main surface side of the semiconductor substrate, The electrode was formed after the laser beam was irradiated.
  • a step of forming a semiconductor layer on a first main surface of a semiconductor substrate made of a crystal having a wide band gap is opposite to the first main surface of the semiconductor substrate.
  • laser light having a wavelength longer than the absorption edge wavelength, which is the wavelength of the lowest energy light absorbed by the crystal is applied to the semiconductor substrate.
  • laser light having a wavelength longer than the absorption edge wavelength of the crystal is absorbed at the position where the lattice defects of the semiconductor substrate are generated. Then, the laser light is absorbed at the position where the lattice defect is generated, whereby a part of elements constituting the semiconductor substrate is evaporated, and a conductive layer is formed on the second main surface side of the semiconductor substrate.
  • an electrode is formed on the second main surface of the semiconductor substrate, whereby a good ohmic contact can be obtained between the semiconductor substrate and the electrode.
  • the manufacturing cost of the semiconductor device can be reduced.
  • the semiconductor device manufacturing method of the present invention can obtain ohmic contact with the semiconductor substrate while reducing the manufacturing cost.
  • laser light having a wavelength longer than the absorption edge wavelength is irradiated.
  • the irradiated laser beam is absorbed by lattice defects and the laser beam does not reach the semiconductor layer, so that the semiconductor layer can be prevented from being broken by the laser beam.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device 10 according to an embodiment which is an aspect of the present invention.
  • FIG. 2 is a flowchart illustrating an example of a method for manufacturing the semiconductor device 10.
  • FIG. 3 is a schematic cross-sectional view showing a first manufacturing process of the semiconductor device 10 according to the embodiment which is an aspect of the present invention.
  • FIG. 4 is a schematic cross-sectional view showing a second manufacturing process of the semiconductor device 10 according to the embodiment which is an aspect of the present invention.
  • FIG. 5 is a schematic cross-sectional view showing a third manufacturing process of the semiconductor device 10 according to the embodiment which is an aspect of the present invention.
  • FIG. 6 is a schematic cross-sectional view showing a fourth manufacturing process of the semiconductor device 10 according to the embodiment which is an aspect of the present invention.
  • a Schottky diode will be described as an example of a device including a wide band gap semiconductor substrate.
  • the wide band gap is a band gap larger than at least a silicon band gap of 1.12 eV.
  • the wide band gap semiconductor substrate includes, for example, a substrate made of a group III-V semiconductor, and examples of the group III-V semiconductor include SiC and GaN.
  • a SiC substrate is used as an example of a wide band gap semiconductor substrate.
  • a semiconductor device 10 includes an SiC substrate 1 and an n-type SiC formed on the anode-side surface (first main surface) of the SiC substrate 1 as shown in FIG.
  • a semiconductor layer 2 is provided.
  • a ring-shaped p-type SiC layer 5 having a central axis in a direction perpendicular to the first main surface (z-axis direction) is formed.
  • the semiconductor device 10 further includes a Schottky electrode formed on the anode-side surface surrounded by the p-type SiC layer 5 of the n-type SiC semiconductor layer 2 and a part of the anode-side surface of the p-type SiC layer 5. 6 is provided.
  • the semiconductor device 10 further includes a lead electrode 7 formed on the anode side of the Schottky electrode 6.
  • the semiconductor device 10 further includes an n-type SiC so as to cover the side surfaces of the Schottky electrode 6 and the extraction electrode 7 and the outer periphery of the surface on the surface of the n-type SiC semiconductor layer 2 including the outer peripheral surface of the p-type SiC layer 5.
  • An insulator 8 formed in a ring shape with a direction perpendicular to the anode side surface of the semiconductor layer 2 as a central axis is provided.
  • the semiconductor device 10 further includes an electrode 9 formed on the cathode side surface (second main surface) of the SiC substrate 1.
  • the second main surface is a surface of the SiC substrate 1 opposite to the first main surface.
  • the SiC substrate 1 described above is a semiconductor substrate made of a SiC crystal having a wide band gap.
  • laser light having a wavelength longer than the absorption edge wavelength, which is the wavelength of the lowest energy light absorbed by the crystal, is applied to the second main surface.
  • the semiconductor substrate has a conductive layer formed on the second main surface side.
  • the SiC substrate 1 has, for example, an n-type low resistance characteristic containing impurities at a high concentration.
  • the n-type SiC semiconductor layer 2 has, for example, an n-type high resistance characteristic including impurities at a low concentration.
  • the n-type SiC semiconductor layer 2 has, for example, an impurity concentration and a thickness required to ensure a predetermined breakdown voltage.
  • the p-type SiC layer 5 is shown as being divided into two sections, but they are integrally formed.
  • the p-type SiC layer 5 is formed by, for example, ion-implanting aluminum (Al) or boron (B) and then activating it at 1500 ° C. or higher.
  • the Schottky electrode 6 is made of, for example, any one of titanium (Ti), molybdenum (Mo), nickel (Ni), or an alloy thereof.
  • the extraction electrode 7 is made of, for example, aluminum (Al), gold (Au), or an alloy thereof.
  • the insulator 8 is divided into two as the cross-section of the insulator 8, but is formed integrally.
  • the insulator 8 is made of, for example, silicon oxide, silicon nitride, or polyimide.
  • n-type SiC semiconductor layer 2, p-type SiC layer 5, Schottky electrode 6, extraction electrode 7 and insulator 8 constitute a device (Schottky diode) including SiC substrate 1.
  • a method of manufacturing the semiconductor device 10 of the present embodiment having the above-described configuration will be described with reference to FIGS. 2 to 6.
  • a crystal having a wide band gap is formed.
  • a semiconductor layer is formed on the semiconductor substrate.
  • the n-type SiC semiconductor layer 2 is formed on the first main surface of the SiC substrate 1 by, for example, an epitaxial method (step S101).
  • the p-type SiC layer 5, the Schottky electrode 6, the extraction electrode 7 and the insulator 8 are formed on the surface side of the n-type SiC semiconductor layer 2 (step S102).
  • lattice defects are formed on the second main surface side of the SiC substrate 1.
  • the lattice defects include point defects, line defects, and surface defects, and the surface defects include stacking defects.
  • This lattice defect is formed by, for example, applying a force locally to the second main surface of the SiC substrate 1.
  • the lattice defect is formed by grinding the second main surface of the SiC substrate 1.
  • the surface roughness of the second main surface after grinding is preferably 5 nm or more.
  • lattice defects are formed on the second main surface of the SiC substrate 1.
  • the lattice defect may be a point defect or a line defect.
  • the crystal structure of the SiC crystal is 4H, and the absorption edge wavelength is about 380 nm.
  • the absorption wavelength band is shifted to the long wavelength side, so that the laser light having a wavelength longer than the absorption edge wavelength of the SiC crystal having a crystal structure of 4H (here, about 380 nm as an example). Absorbed.
  • the lattice defect may be formed by sputtering the second main surface of SiC substrate 1.
  • the second main surface of the SiC substrate 1 is irradiated with laser light L having a wavelength longer than the absorption edge wavelength of the SiC crystal (step S104).
  • the second main surface of the SiC substrate 1 is irradiated with laser light emitted from a laser having a wavelength longer than the absorption edge wavelength of 380 nm. To do.
  • Examples of lasers having wavelengths longer than the absorption edge wavelength of 380 nm include a green laser (wavelength is about 532 nm), an argon ion laser with a wavelength of 488.0 nm, an argon ion laser with a wavelength of 514.5 nm, a YAG laser with a wavelength of 532 nm, and SHG. (Second Harmonic Generation) There is a green laser.
  • the second main surface is irradiated with a laser beam having an energy of 0.2 J or more per square centimeter.
  • the laser light irradiation surface has a circular shape
  • the cross-section has a major axis of 50 ⁇ m
  • the laser light is irradiated onto the second main surface every time the laser light irradiation position is shifted by 50 ⁇ m.
  • the circular shape includes not only a perfect circle but also an ellipse. Thereby, the entire second main surface of SiC substrate 1 is irradiated with the laser light.
  • the laser light applied to the second main surface of the SiC substrate 1 is absorbed at the position where the lattice defect is generated, so that silicon contained in the SiC crystal constituting the SiC substrate 1 evaporates, and the first of the SiC substrate 1 is evaporated.
  • a conductive layer of graphite is formed on the surface side of the two main surfaces.
  • the laser light irradiation surface shape on the second main surface is circular.
  • the present invention is not limited to this, and the shape of the laser light irradiation surface may be linear.
  • the crystal structure of the SiC crystal is not limited to 4H, but may be 6H.
  • the electrode 9 is formed on the second main surface of the SiC substrate 1.
  • electrode 9 is formed on the second main surface of SiC substrate 1 (step S105).
  • a method for manufacturing a semiconductor device includes a step of forming a semiconductor layer over a first main surface of a semiconductor substrate made of a crystal having a wide band gap, and a first main surface of the semiconductor substrate.
  • a laser having a wavelength longer than the absorption edge wavelength, which is the wavelength of the lowest energy light absorbed by the crystal after the step of generating lattice defects on the second principal surface side opposite to the surface and the step of generating lattice defects A step of irradiating the second main surface of the semiconductor substrate with light; and a step of forming an electrode on the second main surface of the semiconductor substrate after the irradiating step.
  • laser light having a wavelength longer than the absorption edge wavelength of the crystal is absorbed at a position where the lattice defects of the semiconductor substrate are generated. Then, the laser light is absorbed at the position where the lattice defect is generated, whereby a part of elements constituting the semiconductor substrate is evaporated, and a conductive layer is formed on the second main surface side of the semiconductor substrate.
  • the crystal having a wide band gap is silicon carbide (SiC)
  • SiC silicon carbide
  • the laser light having a wavelength longer than the absorption edge wavelength is absorbed when a lattice defect occurs, so that silicon evaporates.
  • a conductive layer of graphite is formed on the surface side of the second main surface of the semiconductor substrate.
  • an electrode is formed on the second main surface of the semiconductor substrate, so that the semiconductor substrate and the electrode can have good ohmic contact.
  • a laser having a wavelength longer than the absorption edge wavelength used when forming the conductive layer for example, an argon ion laser having a wavelength of 488.0 nm or a wavelength of 514.5 nm, a YAG laser having a wavelength of 532 nm, or the like) or an SHG green laser is used. It is cheaper than a laser with a wavelength shorter than 380 nm (for example, helium cadmium laser or nitrogen laser). Therefore, manufacturing cost of the semiconductor device can be reduced by manufacturing the semiconductor device using this laser. Therefore, the semiconductor device manufacturing method of the present invention can obtain ohmic contact with the semiconductor substrate while reducing the manufacturing cost.
  • a laser beam having a wavelength longer than the absorption edge wavelength is generated on the second main surface side opposite to the first main surface of the semiconductor substrate.
  • a step of irradiating the second main surface is absorbed by the lattice defect and the laser beam does not reach the semiconductor layer, so that the semiconductor layer can be prevented from being broken by the laser beam.
  • a Schottky diode has been described as an example of a device.
  • the present invention is not limited to this and can be applied to various diodes.
  • the present invention can be applied to field effect transistors (for example, MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor)) or IGBT (Insulated-Gate-Bipolar-Transistor).
  • MOSFET Metal-Oxide-Semiconductor-Field-Effect-Transistor
  • IGBT Insulated-Gate-Bipolar-Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　半導体装置の製造方法は、ワイドバンドギャップを有する結晶からなる半導体基板の第１主面上に半導体層を形成する工程と、半導体基板の第１主面とは反対の第２主面側に格子欠陥を生じさせる工程と、格子欠陥を生じさせる工程の後に、上記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光を半導体基板の下面に照射する工程と、照射する工程の後に、上記半導体基板の第２主面に電極を形成する工程と、を有する。

Description

半導体装置の製造方法および半導体装置
　本発明は、半導体装置の製造方法および半導体装置に関する。
　従来、ワイドバンドギャップ半導体基板に対してオーミック接触を得ることができる半導体装置の製造方法が知られている。
　例えば、特許文献１には、ｎ＋型ＳｉＣ層の露出面の状態を荒らす工程と、荒らされたｎ＋型ＳｉＣ層１の露出面に電極を形成する工程とを有し、荒らす工程が露出面に対する研磨処理又はレーザ照射であることが開示されている。
特開２００６－４１２４８号公報
　しかし、上記従来の半導体装置の製造方法では、例えば、４Ｈの結晶構造を有するＳｉＣ基板に対してレーザを照射する場合、ＳｉＣ基板の吸収端波長が約３８０ｎｍであり、３８０ｎｍより短い波長のレーザ光を照射する必要があった。
　ここで、ＳｉＣ基板の吸収端波長とは、ＳｉＣ基板が吸収する最も低いエネルギーの光の波長である。３８０ｎｍより短い波長のレーザ光を出射するレーザには、ヘリウムカドニウムレーザ（Ｈｅ－Ｃｄレーザ：波長３２５ｎｍ）または窒素レーザ（Ｎ２レーザ：波長３５０ｎｍ）などがある。
　そして、オーミック接触を得るためには、これらのレーザを高い出力パワーで使用する必要があるが、３８０ｎｍより短い波長で高い出力パワーのレーザは価格が高い。そのため、このようなレーザを使って半導体装置を製造すると、半導体装置の製造コストが高くなるという問題がある。
　そこで、本発明は上記問題に鑑みてなされたものであり、製造コストを低減しつつ半導体基板に対してオーミック接触を得ることを可能とする半導体装置の製造方法及び半導体装置を提供することを目的とする。
　本発明の一態様に係る実施形態に従った半導体装置の製造方法は、
　ワイドバンドギャップを有する結晶からなる半導体基板の第１主面上に半導体層を形成する工程と、
　前記半導体基板の前記第１主面とは反対の第２主面側に格子欠陥を生じさせる工程と、
　前記格子欠陥を生じさせる工程の後に、前記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光を前記半導体基板の前記第２主面に照射する工程と、
　前記照射する工程の後に、前記半導体基板の前記第２主面に電極を形成する工程と、
　を有する。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記格子欠陥は、積層欠陥である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記格子欠陥を生じさせる工程は、前記半導体基板の前記第２主面に局所的に力を加える工程である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記格子欠陥を生じさせる工程は、前記半導体基板の前記第２主面を研削する工程である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記格子欠陥を生じさせる工程は、前記半導体基板の前記第２主面をスパッタする工程である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記照射する工程は、一平方センチメートルあたり０．２Ｊ以上のエネルギーのレーザ光を照射する工程である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記半導体基板の第２主面における前記レーザ光の形状は、円状または線状である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記レーザ光は、アルゴンイオンレーザから出射されたレーザ光である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記レーザ光は、ＹＡＧレーザ、又は、ＳＨＧグリーンレーザから出射されたレーザ光である。
　本発明の一態様は、前記半導体装置の製造方法において、
　前記結晶は、炭化ケイ素または窒化ガリウムである。
　本発明の一態様に係る実施形態に従った半導体装置は、
　ワイドバンドギャップを有する結晶からなる半導体基板と、
　前記半導体基板の第１主面上に形成された半導体層と、
　前記半導体基板の前記第１主面とは反対の第２主面上に形成された電極と、
　を備え、
　前記半導体基板は、前記半導体基板の前記第２主面側に格子欠陥が形成された後に、前記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光が前記半導体基板の前記第２主面に照射されることで、該半導体基板の前記第２主面側に形成された導電層を有し、
　前記電極は、前記レーザ光が照射された後に形成された。
　本発明の一態様に係る半導体装置の製造方法は、ワイドバンドギャップを有する結晶からなる半導体基板の第１主面上に半導体層を形成する工程と、半導体基板の第１主面とは反対の第２主面側に格子欠陥を生じさせる工程と、格子欠陥を生じさせる工程の後に、上記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光を上記半導体基板の第２主面に照射する工程と、照射する工程の後に、上記半導体基板の上記第２主面に電極を形成する工程と、を有する。このように、格子欠陥を生じさせることにより、上記結晶の吸収端波長より長い波長のレーザ光が半導体基板の格子欠陥が生じた位置で吸収されるようになる。そしてレーザ光が、格子欠陥が生じた位置で吸収されることにより、半導体基板を構成する一部の元素が蒸発し、半導体基板の第２主面側に導電層が形成される。
　このように導電層が形成された後に、その半導体基板の第２主面に電極が形成されることで、上記半導体基板と電極が良好なオーミック接触を得ることができる。
　また、導電層を形成する際に用いられる吸収端波長より長い波長のレーザは安価であるので、半導体装置の製造コストを低減することができる。
　したがって、本発明の半導体装置の製造方法は、製造コストを低減しつつ半導体基板に対してオーミック接触を得ることができる。
　更に、半導体層が形成された半導体基板の第１主面とは反対の第２主面の表面側に格子欠陥を生じさせた後に、吸収端波長より長い波長のレーザ光を照射する。これにより照射されたレーザ光が格子欠陥でレーザ光が吸収され、半導体層へレーザ光が到達しないので、レーザ光によって半導体層が壊れることを防ぐことができる。
図１は、本発明の一態様である実施形態に係る半導体装置１０の模式断面図である。 図２は、半導体装置１０の製造方法の一例を示すフローチャートである。 図３は、本発明の一態様である実施形態に係る半導体装置１０の第１の製造工程を示す模式断面図である。 図４は、本発明の一態様である実施形態に係る半導体装置１０の第２の製造工程を示す模式断面図である。 図５は、本発明の一態様である実施形態に係る半導体装置１０の第３の製造工程を示す模式断面図である。 図６は、本発明の一態様である実施形態に係る半導体装置１０の第４の製造工程を示す模式断面図である。
　以下、本発明に係る実施形態について図面を参照して説明する。本実施形態ではワイドバンドギャップ半導体基板を含むデバイスの一例としてショットキーダイオードを用いて説明する。ここで、ワイドバンドギャップとは、少なくともシリコンのバンドギャップ１．１２ｅＶよりも大きいバンドギャップである。ワイドバンドギャップ半導体基板には例えば、III－Ｖ族半導体からなる基板があり、III－Ｖ族半導体には、ＳｉＣ及びＧａＮなどがある。本実施形態ではワイドバンドギャップ半導体基板の一例として、ＳｉＣ基板を用いて説明する。
　図１のｘｚ座標系において、ｚ軸の正側がアノード側で、ｚ軸の負側がカソード側である。本発明の一態様である実施形態に係る半導体装置１０は、図１に示すようにＳｉＣ基板１と、そのＳｉＣ基板１のアノード側の表面（第１主面）上に形成されたｎ型ＳｉＣ半導体層２を備える。このｎ型ＳｉＣ半導体層２のアノード側の表面には、第１主面に垂直な方向（ｚ軸方向）を中心軸とするリング状のｐ型ＳｉＣ層５が形成されている。
　半導体装置１０は更に、ｎ型ＳｉＣ半導体層２のｐ型ＳｉＣ層５で囲まれたアノード側の表面上、及びｐ型ＳｉＣ層５のアノード側の表面の一部上に形成されたショットキー電極６を備える。半導体装置１０は更に、ショットキー電極６のアノード側に形成された引出し電極７を備える。
　半導体装置１０は更に、ｐ型ＳｉＣ層５の外周の表面を含むｎ型ＳｉＣ半導体層２の表面上に、ショットキー電極６及び引出し電極７の側面および表面の外周を覆うように、ｎ型ＳｉＣ半導体層２のアノード側の面に垂直な方向を中心軸としてリング形状に形成された絶縁物８を備える。
　半導体装置１０は更に、ＳｉＣ基板１のカソード側の表面（第２主面）に形成された電極９を備える。ここで、上記第２主面は、第１主面とは反対のＳｉＣ基板１の面である。
　なお、既述のＳｉＣ基板１は、ワイドバンドギャップを有するＳｉＣ結晶からなる半導体基板である。このＳｉＣ基板１は、第２主面側に格子欠陥が形成された後に、上記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光が上記第２主面に照射されることで、上記第２主面側に形成された導電層を有する半導体基板である。
　このＳｉＣ基板１は、例えば、高濃度に不純物を含んだｎ型の低抵抗の特性を有する。
　また、ｎ型ＳｉＣ半導体層２は、例えば低濃度に不純物を含むｎ型の高抵抗の特性を有する。そして、ｎ型ＳｉＣ半導体層２は、例えば、予め決められた耐圧を確保するのに必要な不純物濃度と厚さとを有する。
　図１の断面図では、ｐ型ＳｉＣ層５の断面として二つに分かれて示されているが、一体に形成される。ｐ型ＳｉＣ層５は、例えばアルミニウム（Ａｌ）又はホウ素（Ｂ）をイオン注入した後、１５００℃以上に活性化して形成される。
　また、ショットキー電極６は、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）またはニッケル（Ｎｉ）などのいずれかまたはそれらの合金からなる。
　また、引出し電極７は、ショットキー接続が取れる材料であればその材料は何でもよい。引出し電極７は、例えばアルミニウム（Ａｌ）、金（Ａｕ）などのいずれかまたはそれらの合金からなる。
　また、絶縁物８は、図１の断面図では、絶縁物８の断面として二つに分かれて示されているが、一体に形成される。この絶縁物８は例えば、酸化珪素、窒化珪素又はポリイミドなどからなる。
　これらのｎ型ＳｉＣ半導体層２、ｐ型ＳｉＣ層５、ショットキー電極６、引出し電極７及び絶縁物８は、ＳｉＣ基板１を含むデバイス（ショットキーダイオード）をなしている。
　次に、以上のような構成を有する本実施形態の半導体装置１０の製造方法について図２～図６を参照して説明する
　図２のフローチャートに示すようにまず、ワイドバンドギャップを有する結晶からなる半導体基板上に半導体層を形成する。本実施形態では一例として、ＳｉＣ基板１の第１主面上にｎ型ＳｉＣ半導体層２を例えばエピタキシャル法で形成する（ステップＳ１０１）。
　次に、ｎ型ＳｉＣ半導体層２の表面側にｐ型ＳｉＣ層５、ショットキー電極６、引出し電極７及び絶縁物８を形成する（ステップＳ１０２）。
　次に、ＳｉＣ基板１の第２主面側に格子欠陥を形成する。この格子欠陥には点欠陥、線欠陥及び面欠陥があり、面欠陥には積層欠陥がある。この格子欠陥は、例えば、ＳｉＣ基板１の上記第２主面に局所的に力を加えることにより形成される。本実施形態では一例として、格子欠陥は、ＳｉＣ基板１の第２主面を研削することにより形成される。研削後の第２主面の表面粗さは、好ましくは５ｎｍ以上である。これにより、図４の半導体装置１０の模式断面図に示すように、ＳｉＣ基板１の第２主面に格子欠陥が形成される。なお、格子欠陥は点欠陥または線欠陥であってもよい。
　ここで本実施形態では一例としてＳｉＣ結晶の結晶構造は４Ｈであり、吸収端波長は約３８０ｎｍである。この格子欠陥が形成された箇所では、吸収波長帯域が長波長側にシフトされることにより、結晶構造が４ＨのＳｉＣ結晶の吸収端波長（ここでは一例として約３８０ｎｍ）より長い波長のレーザ光が吸収される。なお、格子欠陥は、ＳｉＣ基板１の上記第２主面をスパッタすることにより、形成されてもよい。
　次に、図５に示すように、ＳｉＣ結晶の吸収端波長より長い波長のレーザ光ＬをＳｉＣ基板１の第２主面に照射する（ステップＳ１０４）。既述のように本実施形態では一例として、ＳｉＣ結晶の結晶構造は４Ｈであるので、その吸収端波長３８０ｎｍより長い波長のレーザから出射されたレーザ光をＳｉＣ基板１の第２主面に照射する。吸収端波長３８０ｎｍより長い波長のレーザには、例えば、グリーンレーザ（波長は約５３２ｎｍ）、波長４８８．０ｎｍのアルゴンイオンレーザ、波長５１４．５ｎｍのアルゴンイオンレーザ、波長５３２ｎｍのＹＡＧレーザ、また、ＳＨＧ（Ｓｅｃｏｎｄ　Ｈａｒｍｏｎｉｃ　Ｇｅｎｅｒａｔｉｏｎ）グリーンレーザなどがある。レーザ照射の際、一平方センチメートルあたり０．２Ｊ以上のエネルギーのレーザ光が上記第２主面に照射されることが好ましい。
　また、本実施形態では一例としてレーザ光の照射面形状は円状であり、断面の長径は５０μｍであり、レーザ光の照射位置を５０μｍずらす毎にレーザ光を第２主面に照射する。ここで円状とは、真円だけでなく楕円も含む。これにより、ＳｉＣ基板１の第２主面全体にレーザ光が照射される。
　ＳｉＣ基板１の第２主面に照射されたレーザ光が、格子欠陥が生じた位置で吸収されることで、ＳｉＣ基板１を構成するＳｉＣ結晶に含まれるシリコンが蒸発し、ＳｉＣ基板１の第２主面の表面側にグラファイトの導電層が形成される。
　なお、本実施形態では、一例として、第２の主面におけるレーザ光の照射面形状は円状であるとした。しかし、これに限らず、レーザ光の照射面形状は線状であってもよい。また、ＳｉＣ結晶の結晶構造は、４Ｈに限らず、６Ｈであってもよい。
　次に、ＳｉＣ基板１の第２主面に電極９を形成する。これにより、図６の半導体装置１０の模式断面図に示すように、ＳｉＣ基板１の第２主面に電極９が形成される（ステップＳ１０５）。
　以上のように、本発明の一態様に係る半導体装置の製造方法は、ワイドバンドギャップを有する結晶からなる半導体基板の第１主面上に半導体層を形成する工程と、半導体基板の第１主面とは反対の第２主面側に格子欠陥を生じさせる工程と、格子欠陥を生じさせる工程の後に、上記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光を上記半導体基板の第２主面に照射する工程と、照射する工程の後に、上記半導体基板の上記第２主面に電極を形成する工程と、を有する。
　このように、格子欠陥を生じさせることにより、上記結晶の吸収端波長より長い波長のレーザ光が半導体基板の格子欠陥が生じた位置で吸収されるようになる。そしてレーザ光が、格子欠陥が生じた位置で吸収されることにより、半導体基板を構成する一部の元素が蒸発し、半導体基板の第２主面側に導電層が形成される。本実施形態のように、ワイドバンドギャップを有する結晶が炭化ケイ素（ＳｉＣ）の場合、上記吸収端波長より長い波長のレーザ光が、格子欠陥が生じたところで吸収されることで、シリコンが蒸発し、半導体基板の第２主面の表面側にグラファイトの導電層が形成される。
　このように導電層が形成された後に、その半導体基板の第２主面上に電極が形成されることで、上記半導体基板と電極が良好なオーミック接触を得ることができる。また、導電層を形成する際に用いられる吸収端波長より長い波長のレーザ（例えば、波長４８８．０ｎｍまたは波長５１４．５ｎｍのアルゴンイオンレーザ、波長５３２ｎｍのＹＡＧレーザなど）、又は、ＳＨＧグリーンレーザは、３８０ｎｍより短い波長のレーザ（例えば、ヘリウムカドニウムレーザまたは窒素レーザ）よりも安価である。そのため、このレーザを使って半導体装置を製造することにより半導体装置の製造コストを低減することができる。したがって、本発明の半導体装置の製造方法は、製造コストを低減しつつ半導体基板に対してオーミック接触を得ることができる。
　また、本発明の一態様に係る半導体装置の製造方法は、半導体基板の第１主面とは反対の第２主面側に格子欠陥を生じさせた後に、吸収端波長より長い波長のレーザ光を第２主面に照射する工程を有する。これにより、格子欠陥でレーザ光が吸収され、半導体層へレーザ光が到達しないので、レーザ光によって半導体層が壊れることを防ぐことができる。
　なお、また、本実施形態ではデバイスの一例としてショットキーダイオードを例に説明したが、これに限らず、各種ダイオードに適用可能である。またダイオード以外にも、電界効果トランジスタ(例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）)またはＩＧＢＴ（Insulated Gate Bipolar Transistor）に適用可能である。
　なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
１　ＳｉＣ基板
２　ｎ型ＳｉＣ半導体層
５、５－１、５－２　ｐ型ＳｉＣ層
６　ショットキー電極
７　引出し電極
８、８－１、８－２　絶縁物
９　電極
１０　半導体装置

Claims (11)

  1. 　ワイドバンドギャップを有する結晶からなる半導体基板の第１主面上に半導体層を形成する工程と、
    　前記半導体基板の前記第１主面とは反対の第２主面側に格子欠陥を生じさせる工程と、
    　前記格子欠陥を生じさせる工程の後に、前記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光を前記半導体基板の前記第２主面に照射する工程と、
    　前記照射する工程の後に、前記半導体基板の前記第２主面に電極を形成する工程と、
    　を有することを特徴とする半導体装置の製造方法。
  2. 　前記格子欠陥は、積層欠陥であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 　前記格子欠陥を生じさせる工程は、前記半導体基板の前記第２主面に局所的に力を加える工程であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記格子欠陥を生じさせる工程は、前記半導体基板の前記第２主面を研削する工程であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 　前記格子欠陥を生じさせる工程は、前記半導体基板の前記第２主面をスパッタする工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 　前記照射する工程は、一平方センチメートルあたり０．２Ｊ以上のエネルギーのレーザ光を照射する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 　前記半導体基板の第２主面における前記レーザ光の形状は、円状または線状であることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 　前記レーザ光は、アルゴンイオンレーザから出射されたレーザ光であることを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 　前記レーザ光は、ＹＡＧレーザ、又は、ＳＨＧグリーンレーザから出射されたレーザ光であることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 　前記結晶は、炭化ケイ素または窒化ガリウムであることを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 　ワイドバンドギャップを有する結晶からなる半導体基板と、
    　前記半導体基板の第１主面上に形成された半導体層と、
    　前記半導体基板の前記第１主面とは反対の第２主面上に形成された電極と、
    　を備え、
    　前記半導体基板は、前記半導体基板の前記第２主面側に格子欠陥が形成された後に、前記結晶が吸収する最も低いエネルギーの光の波長である吸収端波長より長い波長のレーザ光が前記半導体基板の前記第２主面に照射されることで、該半導体基板の前記第２主面側に形成された導電層を有し、
    　前記電極は、前記レーザ光が照射された後に形成されたことを特徴とする半導体装置。
PCT/JP2013/066453 2013-06-14 2013-06-14 半導体装置の製造方法および半導体装置 WO2014199510A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014520093A JP5802333B2 (ja) 2013-06-14 2013-06-14 半導体装置の製造方法および半導体装置
MYPI2015700118A MY183542A (en) 2013-06-14 2013-06-14 Method for manufacturing semiconductor device and semiconductor device
CN201380077346.5A CN105324833B (zh) 2013-06-14 2013-06-14 半导体装置的制造方法以及半导体装置
PCT/JP2013/066453 WO2014199510A1 (ja) 2013-06-14 2013-06-14 半導体装置の製造方法および半導体装置
EP13886718.9A EP3010036B1 (en) 2013-06-14 2013-06-14 Method for manufacturing a semiconductor device
US14/407,457 US9245753B2 (en) 2013-06-14 2013-06-14 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/066453 WO2014199510A1 (ja) 2013-06-14 2013-06-14 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
WO2014199510A1 true WO2014199510A1 (ja) 2014-12-18

Family

ID=52021840

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/066453 WO2014199510A1 (ja) 2013-06-14 2013-06-14 半導体装置の製造方法および半導体装置

Country Status (6)

Country Link
US (1) US9245753B2 (ja)
EP (1) EP3010036B1 (ja)
JP (1) JP5802333B2 (ja)
CN (1) CN105324833B (ja)
MY (1) MY183542A (ja)
WO (1) WO2014199510A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019189242A1 (ja) * 2018-03-30 2019-10-03 ローム株式会社 半導体装置
JP2019169709A (ja) * 2018-03-22 2019-10-03 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 炭化ケイ素デバイスおよび炭化ケイ素デバイスを製造するための方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917102B2 (en) 2013-11-28 2018-03-13 Rohm Co., Ltd. Semiconductor device
EP3134914B1 (en) * 2014-04-23 2019-04-10 United Silicon Carbide Inc. Formation of ohmic contacts on wide band gap semiconductors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335815A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法
JP2006041248A (ja) 2004-07-28 2006-02-09 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2011219297A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815323B1 (en) * 2003-01-10 2004-11-09 The United States Of America As Represented By The Secretary Of The Air Force Ohmic contacts on n-type silicon carbide using carbon films
US8617965B1 (en) * 2004-02-19 2013-12-31 Partial Assignment to University of Central Florida Apparatus and method of forming high crystalline quality layer
US8617669B1 (en) * 2006-04-20 2013-12-31 Partial Assignment to University of Central Florida Laser formation of graphene
US7811914B1 (en) * 2006-04-20 2010-10-12 Quick Nathaniel R Apparatus and method for increasing thermal conductivity of a substrate
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP5482107B2 (ja) * 2009-10-30 2014-04-23 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011096906A (ja) * 2009-10-30 2011-05-12 Oji Tokushushi Kk 太陽電池モジュール用ガラス繊維不織布及び太陽電池モジュール
JP5708550B2 (ja) * 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335815A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法
JP2006041248A (ja) 2004-07-28 2006-02-09 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2011219297A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3010036A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169709A (ja) * 2018-03-22 2019-10-03 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 炭化ケイ素デバイスおよび炭化ケイ素デバイスを製造するための方法
JP7297482B2 (ja) 2018-03-22 2023-06-26 インフィニオン テクノロジーズ アクチエンゲゼルシャフト 炭化ケイ素デバイスおよび炭化ケイ素デバイスを製造するための方法
WO2019189242A1 (ja) * 2018-03-30 2019-10-03 ローム株式会社 半導体装置
JPWO2019189242A1 (ja) * 2018-03-30 2021-04-08 ローム株式会社 半導体装置
US11489051B2 (en) 2018-03-30 2022-11-01 Rohm Co., Ltd. Semiconductor device with SiC semiconductor layer and raised portion group
JP7187539B2 (ja) 2018-03-30 2022-12-12 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
EP3010036A4 (en) 2017-03-01
US20150348783A1 (en) 2015-12-03
MY183542A (en) 2021-02-25
EP3010036A1 (en) 2016-04-20
EP3010036B1 (en) 2019-10-23
US9245753B2 (en) 2016-01-26
CN105324833A (zh) 2016-02-10
CN105324833B (zh) 2018-02-02
JPWO2014199510A1 (ja) 2017-02-23
JP5802333B2 (ja) 2015-10-28

Similar Documents

Publication Publication Date Title
US10991821B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2019176165A (ja) 半導体装置
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5969927B2 (ja) ダイオード、電力変換装置
US20180323261A1 (en) Silicon carbide semiconductor device and method for producing same
JP6561759B2 (ja) 半導体装置および半導体装置の製造方法
WO2014038281A1 (ja) ワイドギャップ半導体装置およびその製造方法
US10700167B2 (en) Semiconductor device having an ohmic electrode including a nickel silicide layer
WO2013146444A1 (ja) 炭化珪素半導体素子およびその製造方法
JP5802333B2 (ja) 半導体装置の製造方法および半導体装置
TW201605056A (zh) 半導體裝置
JP5651410B2 (ja) シリコンカーバイドショットキーバリアダイオードおよびその製造方法
WO2021240782A1 (ja) 炭化珪素半導体装置、および、電力変換装置
JP2012186318A (ja) 高耐圧半導体装置
JP2018166196A (ja) 半導体装置およびその製造方法
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
US10355142B2 (en) Semiconductor device
WO2015194590A1 (ja) 半導体装置および半導体装置の製造方法
WO2021005903A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11742392B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11557506B2 (en) Methods for processing a semiconductor substrate
JP2017168683A (ja) 半導体装置および半導体装置の製造方法
JP2024049656A (ja) 半導体装置とその製造方法
JP2019175984A (ja) 半導体装置
US20220254915A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380077346.5

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2014520093

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14407457

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2013886718

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13886718

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE