JP2015072973A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】コンタクト用のトレンチを有する半導体装置において、コンタクト用のトレンチに充填される電極の接触抵抗を低減させ、小型化に有利な半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板２０の表層部に形成されているコンタクト用のトレンチ３０を有する半導体装置１であって、トレンチ３０の底面及び側面の表面粗さが、トレンチ３０の上表面の表面粗さよりも大きいことを特徴とする。
【選択図】図１

Description

本明細書で開示される技術は、コンタクト用のトレンチが形成されている半導体装置及びその製造方法に関する。

特許文献１は、半導体基板の表層部にコンタクト用のトレンチが形成されている半導体装置を開示する。ソース電極は、コンタクト用のトレンチ内に充填されている。これにより、ソース電極の接触面積が増加するので、ソース電極の接触抵抗が低減する。

さらに、特許文献２は、熱処理を利用して、コンタクト用のトレンチの底面にステップバンチングを生じさせる技術を開示する。これにより、コンタクト用のトレンチの底面の表面粗さが増加するので、コンタクト用のトレンチの底面におけるソース電極の接触抵抗がさらに低減する。

特開２００３−９２４０５号公報 特開２００６−１４８０４８号公報（特に、図５）

特許文献２で提案される技術では、ステップバンチングが半導体基板の法線方向の表面に選択的に形成されるので、コンタクト用のトレンチの底面の表面粗さは増加するものの、コンタクト用のトレンチの側面の表面粗さは増加しない。したがって、特許文献２の技術では、コンタクト用のトレンチの側面におけるソース電極の接触抵抗を十分に低下させることが難しい。このため、特許文献２の技術では、ソース電極とｎ型ソース領域の接触抵抗を低下させるために、コンタクト用のトレンチの上表面にもステップバンチングが形成され、この部分でソース電極とｎ型ソース領域の接触抵抗を低減させている。このように、特許文献２の技術では、ソース電極とｎ型ソース領域との接触抵抗を低下させるために、コンタクト用のトレンチの上表面にもある程度の接触領域を確保する必要があり、小型化を妨げる要因となっている。

本明細書では、コンタクト用のトレンチを有する半導体装置において、コンタクト用のトレンチに充填される電極の接触抵抗を低減させ、小型化に有利な半導体装置及びその製造方法を提供することを目的としている。

本明細書で開示される技術は、トレンチの側面の表面粗さを増加させることを特徴とする。これにより、コンタクト用のトレンチの側面における電極の接触抵抗が大きく低下し、コンタクト用のトレンチの上表面に電極の接触領域を大きく確保する必要性を低下させる。これにより、小型化に有利な半導体装置及びその製造方法が提供される。

図１は、実施例の半導体装置の要部断面図を模式的に示す。 図２は、実施例の半導体装置に形成されているトレンチ近傍の要部拡大断面図を模式的に示す。 図３は、変形例の半導体装置の要部断面図を模式的に示す。 図４は、実施例の半導体装置を製造する第１製造方法の一工程の要部断面図を模式的に示す。 図５は、実施例の半導体装置を製造する第１製造方法の一工程の要部断面図を模式的に示す。 図６は、実施例の半導体装置を製造する第１製造方法の一工程の要部断面図を模式的に示す。 図７は、実施例の半導体装置を製造する第１製造方法の一工程の要部断面図を模式的に示す。 図８は、実施例の半導体装置を製造する第２製造方法の一工程の要部断面図を模式的に示す。 図９は、実施例の半導体装置を製造する第２製造方法の一工程の要部断面図を模式的に示す。 図１０は、実施例の半導体装置を製造する第２製造方法の一工程の要部断面図を模式的に示す。 図１１は、実施例の半導体装置を製造する第３製造方法の一工程の要部断面図を模式的に示す。 図１２は、実施例の半導体装置を製造する第３製造方法の一工程の要部平面図を模式的に示す。 図１３は、実施例の半導体装置を製造する第３製造方法の一工程の要部断面図を模式的に示す。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

（第１特徴）本明細書で開示される半導体装置の製造方法は、トレンチ形成工程と表面粗さ増加工程を備える。トレンチ形成工程では、半導体基板の表層部にコンタクト用のトレンチを形成する。表面粗さ増加工程では、トレンチの側面の表面粗さを増加させる。ここで、トレンチ形成工程と表面粗さ増加工程は、別個の独立した工程であってもよく、同時に実施されてもよい。トレンチの側面の表面粗さを増加させることで、コンタクト用のトレンチの側面における電極の接触抵抗が大きく低下し、コンタクト用のトレンチの上表面に電極の接触領域を大きく確保する必要性を低下させる。これにより、小型化に有利な半導体装置及びその製造方法が提供される。

（第２特徴）第１特徴の製造方法において、表面粗さ増加工程は、トレンチ形成工程の後に実施されてもよい。即ち、トレンチ形成工程と表面粗さ増加工程は、別個の独立した工程である。この製造方法では、コンタクト用のトレンチを形成した後に、コンタクト用のトレンチの側面の表面粗さを増加させるための工程をさらに実施するので、コンタクト用のトレンチの側面の表面粗さが増加する。

（第３特徴）第２特徴の製造方法において、表面粗さ増加工程の後に、トレンチ内に電極を充填する充填工程をさらに備えていてもよい。この場合、表面粗さ増加工程は、（１）トレンチの側面に接触する被シリサイド膜を形成することと、（２）被シリサイド膜を形成した後に、熱処理を実施することと、（３）熱処理を実施した後に、被シリサイド膜を除去することと、を有していてもよい。ここで、電極の材料は、低抵抗な金属が好ましい。具体的には、電極の材料は、アルミニウムを含むのが好ましく、アルミニウムとニッケルを含むアルミニウム合金であってもよい。また、電極は、複数の層が積層していてもよい。このような積層電極は、アルミニウム層、アルミニウム合金層、チタン層、ケイ化タンタル層、白金層等の金属層を有していてもよい。被シリサイド膜の材料は、半導体基板の半導体材料との間でシリサイド化が生じるものである。被シリサイド膜の材料は、電極の材料よりも半導体基板の半導体材料との間でシリサイド化が活発に生じるものが好ましい。例えば、表面粗さ増加工程を備えない製造方法であっても、トレンチに充填される電極がシリサイド化することで、トレンチの底面及び側面の表面粗さが増加することがある。本明細書で開示される技術は、このような場合に比してトレンチの底面及び側面の表面粗さをより増加させるために、被シリサイド膜を利用して表面粗さ増加工程を実施することを特徴としている。このため、表面粗さ増加工程で用いられる被シリサイド膜は、電極の材料よりも半導体基板の半導体材料との間でシリサイド化が活発に生じるものが好ましい。具体的にはニッケル、チタン、タンタル、白金、又はクロムが好ましく、特に、ニッケルが望ましい。

（第４特徴）第２特徴の製造方法において、表面粗さ増加工程は、トレンチの側面をウェットエッチングすることを有していてもよい。トレンチの側面をウェットエッチングすることにより、特定の極性面のみがエッチングされるという現象が生じて、表面粗さが増加する。ウェットエッチングでは、水酸化カリウム、フェリシアン化カリウム、又はアルカリ水溶液が用いられるのが好ましく、特に、水酸化カリウムが用いられるのが望ましい。

（第５特徴）第２特徴の製造方法において、表面粗さ増加工程は、トレンチの側面にレーザーアニール処理を実施することを有していてもよい。レーザーアニール処理を実施すると、結晶格子の転位及び／又は表面蒸発という現象が生じて、表面粗さが増加する。

（第６特徴）第１特徴の製造方法において、トレンチ形成工程及び表面粗さ増加工程が、同時に実施されてもよい。この場合、トレンチ形成工程及び表面粗さ増加工程は、半導体基板の表面にマスクを形成することと、マスクの表面にレジストをパターニングすることと、レジストを熱処理することと、レジストの開口に露出するマスクを除去することと、マスクの開口に露出する半導体基板の表層部にコンタクト用のトレンチを形成することと、を有していてもよい。この製造方法では、レジストを熱処理することによってレジストが収縮し、レジストの開口を画定するエッジ部が変形する。このため、コンタクト用のトレンチの側面にはレジストのエッジ部の変形が転写されるので、コンタクト用のトレンチの側面の表面粗さが増加する。

（第７特徴）本明細書で開示される半導体装置は、半導体基板の表層部に形成されているコンタクト用のトレンチを有する。トレンチの底面及び側面の表面粗さが、トレンチの上表面の表面粗さよりも大きい。

図１に示されるように、半導体装置１は、縦型のMOSFET（Metal Oxide Semiconductor Field Effect Transistor）であり、半導体基板２０、半導体基板２０の裏面に被膜されているドレイン電極１２、半導体基板２０の表層部に形成されている絶縁ゲート部１４及び半導体基板２０の表面に被膜されているソース電極１８を備えている。

一例では、半導体基板２０の材料が炭化珪素である。半導体基板２０は、ｎ⁺型のドレイン領域２２、ｎ^-型のドリフト領域２４、ｐ型のベース領域２６及びｎ⁺型のソース領域２８を有している。半導体基板２０の表層部には、ソース領域２８を貫通してベース領域２６に達するトレンチ３０が形成されている。

ドレイン領域２２は、半導体基板２０の裏層部に位置しており、ドレイン電極１２に接触している。一例では、ドレイン領域２２は、１×１０¹⁸〜１×１０¹⁹ｃｍ^-3の不純物濃度を有している。ドリフト領域２４は、ドレイン領域２２上に位置しており、ドレイン領域２２とベース領域２６を隔てている。ドリフト領域２４は、エピタキシャル成長技術を利用して、ドレイン領域２２の表面から結晶成長させて形成することができる。一例では、ドリフト領域２４は、１×１０¹⁶〜５×１０¹⁶ｃｍ^-3の不純物濃度を有している。

ベース領域２６は、ドリフト領域２４上に位置しており、ドリフト領域２４とソース領域２８を隔てている。ベース領域２６は、ｐ^-型のメインベース領域２６ａ及びｐ⁺型のベースコンタクト領域２６ｂを含む。ベースコンタクト領域２６ｂは、メインベース領域２６ａの表面の一部に位置しており、ソース電極１８に接触している。ベースコンタクト領域２６の不純物濃度は、メインベース領域２６ａの不純物濃度よりも濃い。メインベース領域２６ａは、エピタキシャル成長技術を利用して、ドリフト領域２４の表面から結晶成長させて形成することができる。ベースコンタクト領域２６ｂは、イオン注入技術を利用して、半導体基板２０の表面から不純物を導入して形成することができる。一例では、メインベース領域２６ａは、１×１０¹⁷〜２×１０¹⁷ｃｍ^-3の不純物濃度を有している。一例では、ベースコンタクト領域２６ｂは、１×１０¹⁸〜５×１０¹⁹ｃｍ^-3の不純物濃度を有している。

ソース領域２８は、半導体基板２０の表層部に位置しており、ソース電極１８に接触している。ソース領域２８は、エピタキシャル成長技術を利用して、メインベース領域２６ａの表面から結晶成長させて形成することができる。又は、ソース領域２８は、イオン注入技術を利用して、メインベース領域２６ａの表面に形成することができる。一例では、ソース領域２８は、５×１０¹⁸〜１×１０²⁰ｃｍ^-3の不純物濃度を有している。

一例では、ドレイン電極１２の材料がアルミニウムとニッケルの合金である。ドレイン電極１２は、ドレイン領域２２にオーミック接触している。

絶縁ゲート部１４は、半導体基板２０の表面からソース領域２８、メインベース領域２６ａを貫通してドリフト領域２４に達するゲート用のトレンチ内に形成されている。絶縁ゲート部１４は、ドリフト領域２４とソース領域２８を隔てているメインベース領域２６ａに対向している。絶縁ゲート部１４は、ゲート絶縁膜１３及びゲート絶縁膜１３に被覆されているトレンチゲート電極１５を有している。一例では、ゲート絶縁膜１３の材料が酸化シリコン（ＳｉＯ₂）である。一例では、トレンチゲート電極１４の材料がポリシリコンである。

一例では、ソース電極１８の材料がアルミニウムとニッケルの合金である。ソース電極１８は、トレンチ３０内にも充填されており、トレンチ３０内において、ベースコンタクト領域２６ｂ及びソース領域２８にオーミック接触している。ソース電極１８とトレンチゲート電極１５は、層間絶縁膜１６によって絶縁されている。

半導体装置１は、ドレイン電極１２にソース電極１８よりも高い電圧が印加され、且つトレンチゲート電極１５に閾値電圧よりも高い電圧が印加されると、オン状態となる。オン状態では、絶縁ゲート部１４が対向するメインベース領域２６ａに反転層が形成され、ドレイン電極１２とソース電極１８の間が導通する。一方、半導体装置１は、ドレイン電極１２にソース電極１８よりも高い電圧が印加され、且つトレンチゲート電極１５に閾値電圧以下の電圧が印加されると、反転層が消失し、オフ状態となる。このように、半導体装置１は、トレンチゲート電極１５に印加する電圧に基づいてオンとオフが切り換えられるスイッチング素子として機能する。

図２に示されるように、トレンチ３０は、底面３２、側面３４及び上表面３６で画定される。トレンチ３０では、底面３２及び側面３４の表面粗さが、上表面３６の表面粗さよりも大きい。なお、本明細書の「表面粗さ」とは、算術平均粗さRaのことをいう。トレンチ３０の底面３２の表面粗さが大きいので、ソース電極１８とベースコンタクト領域２６ｂの接触面積が増大し、ソース電極１８とベースコンタクト領域２６ｂの接触抵抗が低減される。同様に、トレンチ３０の側面３４の表面粗さが大きいので、ソース電極１８とソース領域２８の接触面積が増大し、ソース電極１８とソース領域２８の接触抵抗が低減される。

半導体装置１では、トレンチ３０の側面３４において、ソース電極１８とソース領域２８が低抵抗で接触することができる。このため、トレンチ３０の上表面３６において、ソース電極１８とソース領域２８が接触する領域を大きく確保する必要がない。半導体装置１は、小型化に有利な構造を有している。

半導体装置１の他の特徴を列記する。
（１）炭化珪素では、電極とｐ型領域の接触抵抗が極めて高くなる傾向にある。このため、ｐ型領域であるベースコンタクト領域２６ｂが露出するトレンチ３０の底面３２の表面粗さが大きいのが好ましい。具体的には、トレンチ３０の底面３２の表面粗さ（算術平均粗さRaである。）は、１０ｎｍ以上であるのが望ましい。

（２）トレンチ３０の側面３４の表面粗さは、２ｎｍ以上であるのが望ましい。この表面粗さを有していれば、ソース電極１８とソース領域２８の接触抵抗が十分に低減され、トレンチ３０の上表面３６において、ソース電極１８とソース領域２８が接触する領域を大きく確保する必要がない。

（３）トレンチ３０の底面３２及び側面３４の表面粗さは、絶縁ゲート部１４のゲート用のトレンチの側面の表面粗さよりも大きい。絶縁ゲート部１４のゲート用のトレンチの側面は、反転層が形成されるチャネル領域であり、この部分の表面粗さが小さいとオン抵抗が小さく抑えられる。

（４）図３に示されるように、ベースコンタクト領域２６ｂがメインベース領域２６ａよりも深く形成されているのが好ましい。より好ましくは、ベースコンタクト領域２６ｂが絶縁ゲート１４よりも深く形成されているのが望ましい。このような深いベースコンタクト領域２６ｂが設けられていると、絶縁ゲート１４のゲート絶縁膜１３、特にそのコーナー部における電界集中が緩和され、半導体装置１の耐圧が向上する。

以下、半導体装置１の製造方法を説明する。

（第１製造方法）
図４に示されるように、既知技術を利用して半導体基板２０内に各半導体領域及び絶縁ゲート部１４が形成された後に、半導体基板２０の表面にマスク４２がパターニングされる。マスク４２には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク４２の材料が酸化シリコン（ＳｉＯ₂）である。

次に、図５に示されるように、ドライエッチング技術を利用して、マスク４２から露出する半導体基板２０の表層部がエッチングされ、トレンチ３０が形成される。一例では、エッチングガスには六フッ化硫黄ガス（ＳＦ₆）が用いられる。

次に、図６に示されるように、スパッタ技術を利用して、マスク４２の表面及びトレンチ３０の内壁に接触するニッケル膜４４が形成される。なお、ニッケル膜４４は、特許請求の範囲に記載の被シリサイド膜の一例である。ニッケル膜４４の厚みは、ステップカバレッジにより、トレンチ３０の側面よりも底面において大きくなる。ニッケル膜４４が形成された後に、熱処理が実施される。一例では、熱処理の条件は、９００℃、３０分である。これにより、トレンチ３０の底面及び側面に被膜されているニッケル膜４４がシリサイド化する。

次に、図７に示されるように、エッチング技術を利用して、ニッケル膜４４及びレジスト４２が除去される。ニッケル膜４４は、先の熱処理によってシリサイド化しているので、ニッケル膜４４が除去されると、トレンチ３０の底面及び側面の表面が荒れ、トレンチ３０の底面及び側面の表面粗さが増加する。前記したように、ニッケル膜４４の厚みはトレンチ３０の側面よりも底面において大きいので、トレンチ３０の底面においてシリサイド化が活発であり、これにより、トレンチ３０の底面の表面粗さが側面の表面粗さよりも大きくなる。その後、半導体基板２０の表面にソース電極１８が形成されると、図１に示される半導体装置１が完成する。

（第２製造方法）
図８に示されるように、半導体基板２０内に各半導体領域及び絶縁ゲート部１４が形成された後に、半導体基板２０の表面にマスク４６がパターニングされる。マスク４６には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク４６の材料が酸化シリコン（ＳｉＯ₂）である。

次に、図９に示されるように、ドライエッチング技術を利用して、マスク４６から露出する半導体基板２０の表層部がエッチングされ、トレンチ３０が形成される。一例では、エッチングガスには六フッ化硫黄ガス（ＳＦ₆）が用いられる。

次に、図１０に示されるように、水酸化カリウムのウェットエッチングが実施される。これにより、Ｓｉ極性面のみがエッチングされるという現象が生じて、トレンチ３０の底面及び側面の表面粗さが増加する。その後、エッチング技術を利用してマスク４６が除去され、半導体基板２０の表面にソース電極１８が形成されると、図１に示される半導体装置１が完成する。

上記の第１製造方法及び第２製造方法に代えて、ドライエッチング技術を利用してトレンチ３０を形成した後に、トレンチ３０の側面及び底面に対してレーザーアニール処理を実施してもよい。レーザーが照射されると、トレンチ３０の側面及び底面では結晶格子の転位及び／又は表面蒸発という現象が生じて、表面粗さを増加させることができる。

（第３製造方法）
図１１に示されるように、半導体基板２０内に各半導体領域及び絶縁ゲート部１４が形成された後に、半導体基板２０の表面にマスク４８が形成され、そのマスク４８の表面にレジスト４９がパターニングされる。レジスト４９には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク４８の材料が酸化シリコン（ＳｉＯ₂）である。

レジスト４９をパターニングした後に、熱処理が実施される。一例では、熱処理の条件は、１５０℃、３０分である。熱処理が実施されると、レジスト４９が熱収縮する。図１２に示されるように、レジスト４９が熱収縮すると、レジスト４９の開口を確定するエッジ部４９ａが変形する。この例では、レジスト４９のエッジ部４９が、レジスト４９の開口の長手方向に沿って湾曲するように変形する。なお、図１２のXI-XI線に対応した断面図が、図１１の断面図である。

次に、図１３に示されるように、ドライエッチング技術を利用して、レジスト４９から露出するマスク４８がエッチングされる。一例では、エッチングガスにＣＦ系ガスが用いられる。さらに、マスク４８から露出する半導体基板２０の表層部がエッチングされ、トレンチ３０が形成される。一例では、エッチングガスには六フッ化硫黄ガス（ＳＦ₆）が用いられる。上記したように、熱処理によってレジスト４９のエッジ部４９ａが変形している。このため、トレンチ３０の側面にはこの変形が転写されるので（この例では、図１３の紙面奥行き方向に沿ってトレンチ３０の側面が変形する）、トレンチ３０の表面粗さが増加する。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。上記実施例では、ＭＯＳＦＥＴを例に説明したが、この例に代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１２：ドレイン電極
１４：絶縁ゲート
１８：ソース電極
２０：半導体基板
２２：ドレイン領域
２４：ドリフト領域
２６：ベース領域
２８：ソース領域
３０：トレンチ

Claims (9)

1. 半導体装置の製造方法であって、
   半導体基板の表層部にコンタクト用のトレンチを形成するトレンチ形成工程と、
   前記トレンチの側面の表面粗さを増加させる表面粗さ増加工程と、を備える半導体装置の製造方法。
2. 前記表面粗さ増加工程は、前記トレンチ形成工程の後に実施される請求項１に記載の半導体装置の製造方法。
3. 前記表面粗さ増加工程の後に、前記トレンチ内に電極を充填する充填工程をさらに備えており、
   前記表面粗さ増加工程は、
   前記トレンチの側面に接触する被シリサイド膜を形成することと、
   前記被シリサイド膜を形成した後に、熱処理を実施することと、
   前記熱処理を実施した後に、前記被シリサイド膜を除去することと、を有する請求項２に記載の半導体装置の製造方法。
4. 前記電極の材料がアルミニウムを含んでおり、
   前記被シリサイド膜の材料がニッケルである請求項３に記載の半導体装置の製造方法。
5. 前記表面粗さ増加工程は、
   前記トレンチの側面をウェットエッチングすること、を有する請求項２に記載の半導体装置の製造方法。
6. 前記ウェットエッチングでは、水酸化カリウムが用いられる請求項５に記載の半導体装置の製造方法。
7. 前記表面粗さ増加工程は、
   前記トレンチの側面にレーザーアニール処理を実施すること、を有する請求項２に記載の半導体装置の製造方法。
8. 前記トレンチ形成工程及び表面粗さ増加工程は、
   前記半導体基板の表面にマスクを形成することと、
   前記マスクの表面にレジストをパターニングすることと、
   前記レジストを熱処理することと、
   前記レジストの開口に露出する前記マスクを除去することと、
   前記マスクの開口に露出する前記半導体基板の表層部にコンタクト用の前記トレンチを形成することと、を有する請求項１に記載の半導体装置の製造方法。
9. 半導体基板の表層部に形成されているコンタクト用のトレンチを有する半導体装置であって、
   前記トレンチの底面及び側面の表面粗さが、前記トレンチの上表面の表面粗さよりも大きい半導体装置。

Images