JP2007165657A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】トレンチ内部に形成されるゲート酸化膜の厚みを均一にすること。
【解決手段】炭化珪素結晶からなるｎ⁺炭化珪素基板１の表面にｎ⁺炭化珪素基板１よりも高抵抗のｎ^-ドリフト領域２を形成する第１の形成工程と、第１の形成工程によって形成されたｎ^-ドリフト領域２に達するトレンチ８を形成する第２の形成工程と、トレンチ８の内側壁を構成する酸化速度が異なる複数の側壁に、各側壁の酸化速度に応じた量のイオンを注入する注入工程と、注入工程によってイオンが注入されたトレンチ８の内側壁に略均一の厚さのゲート絶縁膜１０を形成する第３の形成工程と、を含む。
【選択図】図１

Description

この発明は、炭化珪素を主材料とし、熱酸化膜をゲート絶縁膜とするトレンチゲート型ＭＯＳ構造を有する半導体装置の製造方法および半導体装置に関する。

炭化珪素は、シリコンと比較して、バンドギャップが大きい、飽和ドリフト速度が速い、熱伝導度が高い、絶縁破壊電界強度が１桁程度大きいなどの特徴を有している。そのため、炭化珪素は、シリコンの限界を超える特性を持つパワーデバイス用材料として期待されている。

炭化珪素を主材料とするトレンチゲート型ＭＯＳＦＥＴ（ＵＭＯＳＦＥＴ）では、あるトレンチゲートを形成したとき、当該トレンチの側壁を結晶学的にすべて等価な面で構成することは不可能または極めて困難である。たとえば１つのトレンチを形成したとき、互いに対面する側壁がＣ(カーボン)面とＳｉ(シリコン)面からなっており原子配列が等価でなかったり、そもそも面指数が違っていて原子配列が等価でない場合が多い。

また、２種類の元素(たとえば、Ｓｉ、Ｃ)からなる化合物半導体においては、表面と裏面とで、原子配列の違いが生じるため、同様の条件下において酸化をおこなっても、酸化速度が大幅に変わってしまう現象がある。たとえば、通常Ｓｉ面と呼ばれる（０００１）面と、通常Ｃ面と呼ばれる（０００−１）面とでは、結晶面は表・裏の関係にある。このＳｉ面とＣ面とでは、面方位を表わす指数にマイナス符号が付くか付かないかの違いである。しかし、物理的には、最表面に露出する元素がＳｉであるかＣであるかという差異があり、その結果、酸化速度はＣ面の方が一桁近く速いことが知られている。

また、炭化珪素製ＭＯＳＦＥＴにおいて、ＭＯＳチャネルにおける電子移動度が非常に高いという報告がなされている４Ｈ−ＳｉＣの（０３−３８）面においても、これと表・裏の関係にある（０−３３−８）面は原子配列が違っており、当然の結果として酸化速度にも差が生じる。

このように、化合物半導体においては、面指数にマイナス符号が付くか付かないかによって、表・裏の関係にありながら、物理的な性質が大幅に違う面方位の組が多数存在する。他の例を挙げると、ガリウム砒素（ＧａＡｓ）は化合物半導体であるから、たとえば（１１１）面と（−１−１−１）面とは、物理的性質が異なる。

なお、化合物半導体において、表・裏の関係にあって、かつ原子配列も同等な面方位の組も存在する。たとえば、４Ｈ−ＳｉＣの（１１−２０）面と（−１−１２０）面とは、表・裏の関係にありながら、原子配列が同等で物理的性質も差異がない。また、六方晶のミラー指数を（ｈｋｉｌ）とする(但しｈ＋ｋ＋ｉ＝０）とｈｋｉの順番を変えても等価である。ｌの正負はＳｉ面側とＣ面側とで変わってくるので異なる。

また、その他の例としては、ＧａＡｓにおいて、（１１０）面と（−１−１０）面とは表・裏の関係にありながら、原子配列が同等で物理的性質も差異はない。しかし、このように表・裏の関係にありながら、原子配列が同等で物理的性質も差異のない面方位の組は、化合物半導体においてはごく少数である。

一方、シリコンやゲルマニウムなど単一元素からなる材料においては、結晶面の表・裏によって原子配列に差異が生じ、その結果、物理的な性質が異なるという問題は生じない。もちろん、面指数が正負の関係ではなく、まったく異なる面指数をもつ面の間では物理的性質が異なる。

ところで、炭化硅素基板の表面領域に形成されたトレンチにおいて、ゲート絶縁膜を熱酸化によって形成すると、酸化速度は、図２０に示すように面方位に依存する。図２０は、Ｃ面から角度を変化させた場合の酸化速度の速さを示している。酸化速度はＣ面において酸化速度が最も早く、角度を変えるにしたがって遅くなる傾向がある。

そして、その速度はＳｉ面において最低となる。その結果、平面パターンがセル状のトレンチゲート型ＭＯＳＦＥＴにおいては１つのトレンチをとり囲む複数の側壁において、平面パターンがストライプ状のトレンチゲート型ＭＯＳＦＥＴにおいては、対向する２面のトレンチ側壁において、酸化膜の膜厚に差異が生じる場合がある。

炭化珪素表面をエッチングして凹部を形成し、次いでこの表面上方からイオン線などの粒子線を照射して、少なくとも凹部底面に損傷層を形成し、酸化をして少なくとも凹部側面と底面に絶縁膜を形成し、この絶縁膜上にゲート電極を形成する方法が開示されている（たとえば、下記特許文献１参照。）。

特開２０００−３１２００３号公報

しかしながら、上述した従来技術および特許文献１に記載の従来技術では、面方位が異なる側壁ごとにゲート酸化膜の膜厚に差異が生じる。このとき、ゲート酸化膜の耐圧は、酸化膜が最も薄い面方位の側壁において、最も絶縁破壊しやすい。即ち、半導体装置の耐圧は、側壁によって決定される。

また、ＭＯＳＦＥＴがオン状態の時には、トレンチ内のゲート酸化膜が薄い内側壁においては、しきい電圧（Ｖｔｈ）が低く、すぐに伝導チャネルが形成される。一方、ゲート酸化膜が厚い内側壁においてはＶｔｈに達しないか、あるいはＶｔｈに達したとしても、十分なチャネル電流を確保できない。このように、一つのトレンチ内のゲート酸化膜の厚さに差がある場合は、実質的にゲート酸化膜が薄い側壁だけがチャネル電流を担うことになる。そのため、トレンチ側壁の全面積を伝導チャネルとして有効に使うことができず、オン電流が低くなり、半導体装置の動作速度が低下するという問題があった。

トレンチ内側壁の全面積を伝導チャネルとして有効に使うためには、ゲート酸化膜の厚さの差を小さくすればよい。しかしながら、酸化速度の遅い内側壁のゲート酸化膜が薄く形成されてしまい、ゲート酸化膜の耐圧が減少してしまう。そのため、ゲート酸化膜が絶縁破壊されやすくなってしまうという問題点があった。

この発明は、上述した従来技術による問題点を解消するため、半導体装置の高速動作、および高耐圧化を同時に実現できる半導体装置の製造方法および半導体装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造方法は、炭化珪素結晶からなる半導体基板の表面に当該半導体基板よりも高抵抗の半導体領域を形成する第１の形成工程と、前記第１の形成工程によって形成された半導体領域に達するトレンチを形成する第２の形成工程と、前記トレンチの内側壁を構成する酸化速度が異なる複数の側壁に、当該各側壁の酸化速度に応じた量のイオンを注入する注入工程と、前記注入工程によって前記イオンが注入された前記トレンチの内側壁に略均一の厚さの絶縁膜を形成する第３の形成工程と、を含むことを特徴とする。

また、請求項２の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記注入工程は、前記各側壁の酸化速度が同一速度となるように前記イオンを注入することを特徴とする。

また、請求項３の発明にかかる半導体装置の製造方法は、炭化珪素からなる半導体基板の表面に当該半導体基板よりも高抵抗の半導体領域を形成する第１の形成工程と、前記第１の形成工程によって形成された半導体領域に達するトレンチを形成する第２の形成工程と、前記第２の形成工程によって形成されたトレンチの内側壁に絶縁膜を形成する第３の形成工程と、前記第３の形成工程によって形成された絶縁膜の厚さに応じた量のイオンを前記トレンチの内側壁に注入する注入工程と、を含むことを特徴とする。

また、請求項４の発明にかかる半導体装置の製造方法は、請求項３に記載の発明において、前記絶縁膜を前記トレンチの内側壁から除去する除去工程と、前記注入工程によって前記イオンが注入された前記トレンチの内側壁にあらたな絶縁膜を形成する第４の形成工程と、を含むことを特徴とする。

また、請求項５の発明にかかる半導体装置の製造方法は、請求項１〜４のいずれか一つに記載の発明において、前記炭化珪素は、四層周期六方晶であることを特徴とする。

また、請求項６の発明にかかる半導体装置の製造方法は、請求項１〜５のいずれか一つに記載の発明において、前記半導体基板の主面が（１１−２０）面または当該（１１−２０）面と等価な面であり、前記トレンチを構成する結晶面のうち少なくとも一つの面が（０３−３８）面または当該（０３−３８）面と等価な面であることを特徴とする。

また、請求項７の発明にかかる半導体装置は、炭化珪素からなる半導体基板と、前記半導体基板の上に形成された半導体領域と、前記半導体領域に達し、酸化速度が異なる複数の側壁を有するトレンチと、前記トレンチの内側壁に形成された絶縁膜と、を備え、前記絶縁膜の厚さは、前記トレンチの内側壁から略均一に形成されていることを特徴とする。

この請求項１〜２に記載の発明によれば、異なる結晶面によって構成されるトレンチの内側壁に形成される酸化膜の厚さを、略均一に形成することができる。

この請求項３の発明によれば、異なる結晶面によって構成されるトレンチの内側壁の酸化速度が一定となるようにイオンを注入することができる。

この請求項４〜６に記載の発明によれば、異なる結晶面によって構成されるトレンチの内側壁に形成される酸化膜の厚さを、略均一に形成することができる。

この請求項７に記載の発明によれば、トレンチ側壁の全面積を伝導チャネルとして有効に使うことができる。

本発明にかかる半導体装置の製造方法および半導体装置によれば、トレンチ側壁に形成されるゲート酸化膜の厚みを略均一に形成し、半導体装置の高耐圧化、および高速動作の同時実現を図ることができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法および半導体装置の好適な実施の形態を詳細に説明する。

（実施の形態１）
まず、この発明の実施の形態１にかかる半導体装置の製造方法について図１〜図９を参照して説明する。図１、図２、および図７〜図９は、この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。以下では、半導体装置の一例として、ｎチャネル型のＭＯＳＦＥＴを一例として説明するが、ｎ型とｐ型を入れ換えてｐチャネル型ＭＯＳＦＥＴとして実施することも可能である。また、以下では、特に断りがない限り、炭化珪素の四層周期六方晶（４Ｈ）とする。

まず、図１に示すように、表面の面方位が（１１−２０）面を主表面とする低抵抗のｎ⁺炭化珪素基板１を用意する。このｎ⁺炭化珪素基板１の表面領域に、当該ｎ⁺炭化珪素基板１よりも高抵抗のｎ^-ドリフト領域（半導体領域）２となるｎ^-炭化珪素薄膜をエピタキシャル成膜により形成する。このとき、ｎ^-ドリフト領域２の不純物濃度は、たとえば１×１０¹⁶ｃｍ^-3程度であり、厚さは、たとえば１０μｍ程度とする。

ついで、エピタキシャル成膜により、ｎ電流拡散領域３となる炭化珪素薄膜を、たとえば不純物濃度２×１０¹⁷ｃｍ^-3、厚さ０．４μｍで形成する。つづいて、ｐウェル領域４となるｐ炭化珪素薄膜を、たとえば不純物濃度１×１０¹⁸ｃｍ^-3、厚さ２μｍで形成する。そして、ｎ⁺ソース領域５となるｎ⁺炭化珪素薄膜を、たとえば１×１０¹⁸ｃｍ^-3、厚さ０．５μｍで形成する。

そして、この基板の表面領域を、たとえば１１００℃で、１時間パイロジェニック酸化して、３０ｎｍ〜５０ｎｍ程度の保護酸化膜６を形成する。ついで、スパッタ成膜により、保護酸化膜６の表面領域にアルミニウム（Ａｌ）マスク７を、たとえば厚さ０．５μｍで形成し、つづいて、フォトプロセスにより、Ａｌマスク７をパターニングする。つぎに、図２に示すように、Ａｌマスク７を用いてＳＦ₆（６フッ化硫黄）とＯ₂ガスを用いてＩＣＰプラズマエッチングをおこない、トレンチ８を形成する。トレンチ８は、ｎ^-ドリフト領域２まで達するように形成する。そして、トレンチ８を形成したらＡｌマスク７と保護酸化膜６を除去する。

ここで、トレンチ８を構成する内側壁の面方位について説明する。図３は、トレンチを構成する側壁の面方位について示す説明図である。図３において、トレンチ８の内側壁は、（０００１）、（−１１００）、（０００−１）、（１−１００）の面方位をもつ結晶面によって構成されている。この４つの結晶面のうち（１−１００）面と（−１１００）面は原子配列が等価となっており、酸化する速度（酸化速度）が等しくなっている。図２０によると、トレンチ８を構成する４つの内側壁の酸化速度の速さは、以下のようになっている。

（０００−１）面＞（１−１００）面＝（−１１００）面＞（０００１）面

このため、形成される酸化膜の厚さを均一にするためには、各トレンチ内側壁の酸化速度の速さを一定にする。酸化速度を一定にするためには、最も酸化速度が速い（０００−１）面の酸化速度に、その他の面の酸化速度を合わせる。そのため、（１−１００）面、（−１１００）面、（０００１）面に対して、シリコン（Ｓｉ）イオンビームを照射してイオン注入する。イオン注入は、それぞれ各面に対して別々におこなう。以下では、それぞれのイオン注入を、第１のイオン注入、第２のイオン注入、第３のイオン注入という。また、各イオン注入によって注入されるＳｉイオンの量は、トレンチ８の側壁の酸化速度が最も速い結晶面と同じ速さになるために必要な量である。つぎに、イオン注入について示す。

図４は、第１のイオン注入時におけるＳｉイオンビームの平面照射およびトレンチの平面図を示す説明図である。図４において、Ｓｉイオンビーム９は、トレンチ８の（０００１）面を有する側壁のみに選択的に照射される。このとき、ｎ⁺炭化珪素基板１は、水平面上において、自転させ停止しておく。これはＳｉイオンビーム９がトレンチ８の（０００１）面のみに照射されるようにするためである。

つぎに、第１の注入によって注入されるＳｉイオンについて説明する。図５は、注入されるＳｉイオンについて示す要部断面図である。図５において、Ｓｉイオンビーム９は、ｎ⁺ソース領域５に対する表面に対する垂線に対して、角度θ₁傾けて照射する。この角度θ₁は、Ｓｉイオンビーム９がトレンチ８の底面に照射されずに、（０００１）面のみに選択的に照射される角度とする。この角度θ₁は、トレンチ８の開口部の幅とトレンチ８の深さから決まるアスペクト比によって決定される。そのため、トレンチ８の開口部の幅とトレンチ８の深さによって値が変わる。この実施の形態１では、Ｓｉイオンを、たとえば５×１０¹⁵ｃｍ^-2のドーズ量で３０ｋｅＶで注入した。

つぎに、第２のイオン注入について説明する。図６は、第２のイオン注入時におけるＳｉイオンビームの平面照射およびトレンチの平面図を示す説明図である。図９において、Ｓｉイオンビーム９は、トレンチ８の（−１１００）面を有する側壁のみに選択的に照射される。このとき、ｎ⁺炭化珪素基板１は、水平面上において、自転させ停止しておく。これはＳｉイオンビーム９がトレンチ８の（−１１００）面のみに照射されるようにするためである。

つぎに、第２の注入によって注入されるＳｉイオンについて説明する。図７は、第２の注入によって注入されるＳｉイオンについて示す要部断面図である。図７において、Ｓｉイオンビーム９は、ｎ⁺ソース領域５の表面に対する垂線に対して、角度θ₂傾けて照射する。この角度θ₂は、Ｓｉイオンビーム９が（１−１００）面とトレンチ８の底面の最深部から（１−１００）面よりの面に選択的に照射される角度とする。この角度θ₂は、角度θ₁と同様にトレンチ８の開口部の幅とトレンチ８の深さから決まるアスペクト比によって決定される。そのため、トレンチ８の開口部の幅とトレンチ８の深さによって値が変わる。この実施の形態１では、Ｓｉイオンを、たとえば５×１０¹⁴ｃｍ^-2のドーズ量で２５ｋｅＶで注入した。

つぎに、第３の注入によって注入されるＳｉイオンについて説明する。図８は、第３の注入によって注入されるＳｉイオンについて示す要部断面図である。図８において、第３のイオン注入は（−１１００）面に対して、第２のイオン注入と同様の要領によりおこなう。このとき、Ｓｉイオンビーム９が注入される角度は、ｎ⁺ソース領域５の表面に対する垂線に対して、角度θ₂傾けて照射する。

（−１１００）面は、第２のイオン注入をおこなった面、即ち（１−１００）面と原子配列が同じである。そのため、Ｓｉイオンは第２のイオン注入と同量の５×１０¹⁴ｃｍ^-2のドーズ量で２５ｋｅＶで注入した。上述した第２のイオン注入および第３のイオン注入によって、トレンチ８の側壁および底面にイオン注入されたこととなる。Ｓｉイオンが注入された側壁の酸化される速度は、Ｓｉイオンを注入する前よりも速くなる。そして、図３に示した４つの側面は、ほぼ同じ速さで酸化膜が形成され、ほぼ均一の厚さの酸化膜を得ることができる。

製造工程の説明に戻って、図９に示すように、ゲート酸化をおこなって、トレンチ８の側壁、底面およびｎ⁺ソース領域５の表面にゲート酸化膜１０を形成する。このとき、ゲート酸化膜１０は、トレンチ８の側壁から５０〜１００ｎｍ程度の厚さで、ほぼ均一に形成される。また、トレンチ８の底部が曲率を有し、電界集中が起こりやすくなっている場合には、ゲート酸化膜１０をやや厚めに形成することにより、ゲートの耐圧を維持することができる。

その後の工程は、一般的に知られているＵＭＯＳＦＥＴの製造工程と同様のため、説明を省略する。また、上述した製造工程において、ｎ電流拡散領域３、ｐウェル領域４、およびｎ⁺ソース領域５をエピタキシャル成膜により形成したが、これらの膜のいずれかあるいは全部を、たとえばイオン注入および熱処理（活性化アニール）により形成してもよい。

また、ｐウェル領域４、およびｎ⁺ソース領域５、およびトレンチ８を形成する順序を変更することもできる。ただし、少なくともｐウェル領域４はトレンチ８よりも先に形成しておく方が好ましい。

つぎに、以上の工程により製造されたＵＭＯＳＦＥＴについて示す。図１０は、実施の形態１の半導体装置の製造方法によって製造されたＵＭＯＳＦＥＴについて示す説明図である。図１０において、ｎ⁺炭化珪素基板１の一方の主面には、ｎ^-ドリフト領域２が形成されている。また、ｎ^-ドリフト領域２の上には、ｎ電流拡散領域３が設けられている。ｎ電流拡散領域３の上には、ｐウェル領域４が設けられている。

ｐウェル領域４の上には、ｎ⁺ソース領域５が設けられている。そして、ｎ⁺ソース領域５の表面層から選択的に複数のトレンチ８が形成されている。トレンチ８は、その底部がｎ^-ドリフト領域２まで達している。トレンチ８の内部には、絶縁ゲート酸化膜１０を介してゲート電極１１が形成されている。トレンチ８間には、ｎ⁺ソース領域５の方面から第２ｐ⁺領域１２が形成されている。そして、ｎ⁺ソース領域５の一部およびトレンチ８を覆うように層間絶縁膜１３が設けられている。

また、層間絶縁膜１３および第２ｐ⁺領域１２の上には、ソース金属電極１４が設けられており、ｎ⁺炭化珪素基板１のソース金属電極１４が設けられている側の反対の主面には、ドレイン金属電極１５が設けられている。また、ゲート電極１１の上には、ゲート引き出し配線１６が設けられている。なお、図１０に示した構成では、トレンチ８がセル状のパターンとなっているため、各セル１つずつに対してゲート引き出し配線１６が必要となるが、ストライプ状のパターンの場合は、ストライプの端部に設けるだけでよい。このゲート引き出し配線１６は、ソース金属電極１４と絶縁されていなくてはならない。

つぎに、実施の形態１で説明した酸化膜の厚さについて説明する。図１１は、酸化膜の厚さと加速エネルギーについて示すグラフである。図１１において、縦軸が、酸化膜の厚さ（ｎｍ）を示しており、横軸が、加速エネルギー（ｅＶ）を示している。符号２１は、イオンが注入された場合に形成される酸化膜の厚さの変化を示している。また、符号２２は、イオンが注入されていない場合に形成される酸化膜の厚さを示している。符号２１に示されるように、イオンが注入された場合には、加速エネルギーが大きくなるほど、形成される酸化膜の厚さも厚くなっている。

つぎに、各結晶面にイオン注入した場合の酸化速度について説明する。図１２は、各結晶面にイオン注入した場合の酸化速度について示すグラフである。図１２において、縦軸は、酸化速度（μｍ／ｈ）を示しており、横軸は、Ｃ面からの角度（°）を示している。また、符号３１は、イオンが注入されていない場合の酸化速度の変化を示しており、符号３２は、イオン注入された場合の酸化速度について示している。

イオンが注入されていない場合には、符号３１に示されるように、Ｃ面からの角度が大きくなると酸化速度は遅くなっている。また、イオンが注入された場合には、Ｃ面からの角度が大きくなっても、酸化速度には大きな変化はない。このように、結晶面に対してイオンを注入することにより、原子配列の異なる結晶面の酸化速度を略一定にすることができる。また各結晶面の酸化速度がほぼ等しくなることにより、ゲート酸化膜の厚みをほぼ均一にすることができる。

以上説明したように、実施の形態１によれば、トレンチ内の側壁の酸化速度をほぼ一定にすることができる。また、トレンチ内の側壁に形成されるゲート酸化膜の厚みをほぼ一定の厚みに形成することができる。

（実施の形態２）
つぎに、この発明の実施の形態１にかかる半導体装置の製造方法について説明する。まず、実施の形態１と同様の工程により、図１に示したＡｌマスク７までを形成する。つづいて、フォトプロセスにより、Ａｌマスク７をパターニングする。

つぎに、Ａｌマスク７を用いてＳＦ₆（６フッ化硫黄）とＯ₂ガスを用いてＩＣＰプラズマエッチングをおこないトレンチを形成する。トレンチは、ｎ^-ドリフト領域２まで達するように形成する。そして、トレンチを形成したらＡｌマスク７と保護酸化膜６を除去する。

ここで、トレンチを構成する側面の面方位について説明する。図１３は、トレンチを構成する側面の面方位について示す説明図である。図１３において、トレンチ４１の側壁は、（０−３３８）、（０−３３−８）、（０３−３−８）、（０３−３８）の面方位をもつ側面によって構成されている。

この４つの結晶面のうち（０３−３８）面と（０−３３８）面は原子配列が等価となっている。さらに、（０−３３−８）面と（０３−３−８）面は原子配列が等価となっている。これらの原子配列が等価の面の酸化速度は、それぞれ等しくなっている。そして、図２０によると、トレンチ４１を構成する４つの面の酸化速度の速さは、以下のようになっている。

（０３−３８）面＝（０−３３８）面＞（０−３３−８）面＝（０３−３−８）面

このため、形成される酸化膜を均一にするためには、酸化速度が速い（０３−３８）面と（０−３３８）面の酸化速度に、その他の面の酸化速度を合わせる。そのため、（０−３３−８）面と（０３−３−８）面に対して、シリコン（Ｓｉ）イオンビーム４２を照射してイオン注入する。ここでは、（０−３３−８）面と（０３−３−８）面は、原子配列が等価であり、酸化速度が同じため、両方の面に対して同量のＳｉイオンを注入すればよい。

また、（０３−３−８）面と（０−３３−８）面は、原子配列が等価であり、酸化速度が同じため、（０−３３−８）面と（０３−３−８）面の２つの面に対してＳｉイオンを注入すればよい。また、実施の形態２では、酸化速度の差が小さいため、（０−３３−８）面と（０３−３−８）面に対するＳｉイオンを注入する量は、５×１０¹⁵ｃｍ^-2のドーズ量で１０ｋｅＶ程度でよい。また、実施の形態２では、イオン注入を、第１のイオン注入、第２のイオン注入、第３のイオン注入と３段階にわけておこなった。

図１４は、第１のイオン注入時におけるＳｉイオンビームの平面照射およびトレンチの平面図を示す説明図である。図１４に示すように、第１のイオン注入は、（０−３３−８）面に対しておこなった。このときの要部断面図は、図５と同様となるため、図示と説明を省略する。Ｓｉイオンビーム４２を、トレンチ４１の（０−３３−８）面を有する側壁のみに選択的に照射し、トレンチ４１の底面に照射しないようにする。

つぎに、第２のイオン注入として、（０３−３−８）面に対しておこなった。このときの要部断面図は、図５と同様になるため、図示と説明を省略する。このとき、Ｓｉイオンビーム４２は、トレンチ４１の（０３−３−８）面を有する側壁のみに選択的に照射し、トレンチ４１の底面に照射しないようにする。

上述した第１のイオン注入および第２のイオン注入では、トレンチ４１の底面には、Ｓｉイオンは注入されていない。そのため、第３のイオン注入は、図５に示したθ₁＝０度として、ｎ⁺ソース領域５の表面に対して垂直に、トレンチ４１の底面のみにイオン注入をおこなう。第３のイオン注入によって注入されるＳｉイオンの量は、たとえば５×１０¹⁵ｃｍ^-2のドーズ量で５０ｋｅＶ程度のドーズ量とした。

以上に示した工程の後、ゲート酸化を行って、実施の形態１に示した図９と同様の要部断面を得ることができる。その後の工程は、一般的に知られているＵＭＯＳＦＥＴの製造工程をおこなうことにより、図１０と同様のＵＭＯＳＦＥＴを得ることができる。

実施の形態２では、トレンチ４１の平面パターンがひし形のセル形状であるため、やや扱いにくくなるが、ＭＯＳチャネルが（０３−３８）面およびこの面と等価な原子配列を持つ結晶面に形成されるため、高いチャネル移動度を示す。そのため、実施の形態１よりもチャネル抵抗を抑えることができる。

以上説明したように、実施の形態２によれば、トレンチ内の側壁の酸化速度をほぼ一定にすることができる。また、トレンチ内の側壁に形成されるゲート酸化膜の厚みをほぼ一定の厚みに形成することができる。また、実施の形態１よりもチャネル抵抗を抑えることができる。

（実施の形態３）
つぎに、この発明に実施の形態３にかかる半導体装置の製造方法について説明する。実施の形態１では、トレンチを形成する側壁に対して、直接Ｓｉイオン注入をおこなっていたが、実施の形態３では、Ｓｉイオンを注入する前に酸化膜を形成し、当該酸化膜を介してイオン注入をおこなう点である。図１５は、この発明の実施の形態３にかかる半導体装置の製造方法について示す説明図である。

実施の形態１と同様の工程を経て、図２に示す断面形状を得る。そして、図１５に示すように、スクリーン酸化をおこない、ｎ⁺ソース領域５５の表面と、トレンチ５６の内部とに絶縁膜としてスクリーン酸化膜５７を、たとえば１０〜５０ｎｍの厚さで形成する。ついで、図７に示したように、Ｓｉイオンビームに、ｎ⁺ソース領域５の表面に対する垂線に対して所定の角度をつけてＳｉイオンビームを照射する。このとき基板を回転させながらＳｉイオンを照射して、イオン注入をおこなう。

基板を回転させながらＳｉイオンビームを照射することにより、トレンチ５６の内部のスクリーン酸化膜５７に対して、ほぼ同量のＳｉイオンを注入することができる。ところが、トレンチ５６の側壁に形成されるスクリーン酸化膜５７の厚さが均一でないため、スクリーン酸化膜５７を介してトレンチ５６の側壁に注入されるＳｉイオンの量は均一とはならない。具体的には、スクリーン酸化膜５７が厚い部分では、トレンチ５６の側壁に注入されるＳｉイオンの量は、相対的に少なくなる。一方、スクリーン酸化膜５７が薄い部分では、Ｓｉイオンの量は相対的に多くなる。

つづいて、スクリーン酸化膜５７を除去して、酸化によりあらたな酸化膜として、ゲート酸化膜を形成する。この酸化によりゲート酸化膜は、ほぼ均一に形成される。これは、以下の理由による。スクリーン酸化により、酸化速度が遅い結晶面に対しては、酸化速度が速い結晶面よりもスクリーン酸化膜５７が薄く形成される。

また、酸化速度が速い結晶面に対しては、スクリーン酸化膜５７は、相対的に厚く形成される。スクリーン酸化膜５７が薄い部分には、スクリーン酸化膜５７が厚い部分よりも、トレンチ５６の側壁に注入されるＳｉイオンの量が多いために、トレンチ５６の側壁の酸化速度が速くなる。そのため、トレンチ５６の側壁に、ほぼ均一のゲート酸化膜を形成することができる。また、基板が回転されていることにより、Ｓｉイオンビームがトレンチ底部にも十分に注入される。そのため、トレンチ５６の底面のゲート酸化膜の厚みも十分に確保することができる。

以上説明したように、実施の形態３によれば、トレンチ内の側壁の酸化速度をほぼ一定にすることができる。また、トレンチ内の側壁に形成されるゲート酸化膜の厚みをほぼ一定の厚みに形成することができる。また、トレンチを形成する各側面に注入するイオンの量を調整する必要がないため、工程の簡略化を図ることができる。

（実施の形態４）
つぎに、この発明の実施の形態４にかかる半導体装置の製造方法について説明する。実施の形態１〜３では、トレンチの平面パターンがセル状であったが、実施の形態４では、トレンチの平面パターンがストライプ状の場合である。つぎに、トレンチの平面パターンがストライプ状のトレンチを示す。

図１６は、格子状の平面パターンを有するトレンチを示す説明図である。図１６では、トレンチ６１は、＜０００１＞方向、＜１−１００＞方向にそれぞれ伸びている。また、図１７は、ストライプ状の平面パターンを有するトレンチを示す説明図である。図１７では、トレンチ６２を形成する側壁の結晶面は、それぞれ（０００−１）面、（１−１００）面、（−１１００）面、（０００１）面である。（０００１）面と（０００−１）面が、＜１−１００＞方向に伸びた長方形となっている。

また、図１８は、格子状の平面パターンを有するトレンチを示す説明図である。図１８では、トレンチ６３を形成する側壁の結晶面は、それぞれ（０３−３−８）面、（０−３３８）面、（０−３３−８）面、（０３−３８）面である。トレンチ６３は、格子状に形成されている。図１６〜図１８に示したトレンチの平面パターンが格子状又はストライプ状の半導体装置の構成に付いて示す。図１９は、ストライプ状の平面パターンを有する半導体装置を示す要部断面図である。

図１９において、図１０と同様の名称には、同様の符号を付している。図１０との違いは、ゲート電極１１の上にゲート引き出し配線１６がない点である。これは、トレンチ８がストライプ状の場合、ゲート引き出し配線１６は、ストライプ状のトレンチ８のストライプ端部から引き出しをすればいいためである。

上述した実施の形態１〜３では、化合物半導体の一例として炭化珪素を用いて説明したが、その他の化合物半導体でも同様に実施可能である。炭化珪素以外の化合物半導体を用いる場合、トレンチ側壁に注入されるイオンは、酸化速度を速めることができるイオンであればよい。

以上説明したように、半導体装置の製造方法および半導体装置によれば、トレンチ側壁に形成されるゲート酸化膜の厚みを略均一に形成し、半導体装置の高耐圧化、および高速動作を同時に実現することができる。

また、上述した実施の形態では、半導体装置の一例として、ＭＯＳＦＥＴについて説明したが、本発明は、ＩＧＢＴ、絶縁ゲート型サイリスタなど、絶縁ゲートを有する炭化珪素半導体素子のうち、絶縁ゲートがトレンチゲート構造となっているすべての半導体装置に適用することができる。

以上のように、本発明にかかる半導体装置の製造方法および半導体装置は、ＭＯＳＦＥＴ、ＩＧＢＴが用いられるインバータ装置などの電力変換装置に有用であり、特に、自動車用電装品のスイッチング素子に適している。

この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 トレンチを構成する側壁の面方位について示す説明図である。 第１のイオン注入時におけるＳｉイオンビームの平面照射およびトレンチの平面図を示す説明図である。 注入されるＳｉイオンについて示す要部断面図である。 第２のイオン注入時におけるＳｉイオンビームの平面照射およびトレンチの平面図を示す説明図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 この発明の実施の形態１にかかる半導体装置の製造途中の構成について示す断面図である。 実施の形態１の半導体装置の製造方法によって製造されたＵＭＯＳＦＥＴについて示す説明図である。 酸化膜の厚さと加速エネルギーについて示すグラフである。 各結晶面にイオン注入した場合の酸化速度について示すグラフである。 トレンチ４１を構成する側面の面方位について示す説明図である。 第１のイオン注入時におけるＳｉイオンビームの平面照射およびトレンチの平面図を示す説明図である。 この発明の実施の形態３にかかる半導体装置の製造方法について示す説明図である。 格子状の平面パターンを有するトレンチを示す説明図である。 ストライプ状の平面パターンを有するトレンチを示す説明図である。 格子状の平面パターンを有するトレンチを示す説明図である。 ストライプ状の平面パターンを有する半導体装置を示す要部断面図である。 Ｃ面からの角度と酸化速度との関係について示すグラフである。

符号の説明

１ ｎ⁺炭化珪素基板
２ ｎ^-ドリフト領域
３ ｎ電流拡散領域
４ ｐウェル領域
５ ｎ⁺ソース領域
６ 保護酸化膜
７ アルミニウムマスク
８ トレンチ
９ シリコンイオンビーム
１０ ゲート酸化膜

Claims (7)

1. 炭化珪素結晶からなる半導体基板の表面に当該半導体基板よりも高抵抗の半導体領域を形成する第１の形成工程と、
   前記第１の形成工程によって形成された半導体領域に達するトレンチを形成する第２の形成工程と、
   前記トレンチの内側壁を構成する酸化速度が異なる複数の側壁に、当該各側壁の酸化速度に応じた量のイオンを注入する注入工程と、
   前記注入工程によって前記イオンが注入された前記トレンチの内側壁に略均一の厚さの絶縁膜を形成する第３の形成工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記注入工程は、
   前記各側壁の酸化速度が同一速度となるように前記イオンを注入することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 炭化珪素からなる半導体基板の表面に当該半導体基板よりも高抵抗の半導体領域を形成する第１の形成工程と、
   前記第１の形成工程によって形成された半導体領域に達するトレンチを形成する第２の形成工程と、
   前記第２の形成工程によって形成されたトレンチの内側壁に絶縁膜を形成する第３の形成工程と、
   前記第３の形成工程によって形成された絶縁膜の厚さに応じた量のイオンを前記トレンチの内側壁に注入する注入工程と、
   を含むことを特徴とする半導体装置の製造方法。
4. 前記絶縁膜を前記トレンチの内側壁から除去する除去工程と、
   前記注入工程によって前記イオンが注入された前記トレンチの内側壁にあらたな絶縁膜を形成する第４の形成工程と、
   を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記炭化珪素は、四層周期六方晶であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
6. 前記半導体基板の主面の面方位が（１１−２０）面または当該（１１−２０）面と等価な面であり、前記トレンチを構成する結晶面のうち少なくとも一つの面が（０３−３８）面または当該（０３−３８）面と等価な面であることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
7. 炭化珪素からなる半導体基板と、
   前記半導体基板の上に形成された半導体領域と、
   前記半導体領域に達し、酸化速度が異なる複数の側壁を有するトレンチと、
   前記トレンチの内側壁に形成された絶縁膜と、を備え、
   前記絶縁膜の厚さは、前記トレンチの内側壁から略均一に形成されていることを特徴とする半導体装置。
   
   

Images