JP7166053B2 - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP7166053B2
JP7166053B2 JP2017244584A JP2017244584A JP7166053B2 JP 7166053 B2 JP7166053 B2 JP 7166053B2 JP 2017244584 A JP2017244584 A JP 2017244584A JP 2017244584 A JP2017244584 A JP 2017244584A JP 7166053 B2 JP7166053 B2 JP 7166053B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
plane
trench
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017244584A
Other languages
English (en)
Other versions
JP2019114585A (ja
Inventor
良介 飯島
真也 京極
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017244584A priority Critical patent/JP7166053B2/ja
Priority to US16/059,235 priority patent/US10374044B2/en
Publication of JP2019114585A publication Critical patent/JP2019114585A/ja
Application granted granted Critical
Publication of JP7166053B2 publication Critical patent/JP7166053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗を低減する構造として、トレンチ内にゲート電極を設けるトレンチゲート型のＭＯＳＦＥＴがある。トレンチゲート型のＭＯＳＦＥＴは、単位面積当たりのチャネル密度が大きくなることでオン抵抗が低減される。トレンチゲート型のＭＯＳＦＥＴにおいて、更に、オン抵抗を低減する構造の実現が期待される。
特開２０１４－１０７５７１号公報
本発明が解決しようとする課題は、オン抵抗の低減が可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と第２の面とを有し、前記第１の面の（０００－１）面に対するオフ角が８度以下である炭化珪素層と、前記炭化珪素層の前記第１の面の側に位置する第１の電極と、前記炭化珪素層の前記第２の面の側に位置する第２の電極と、前記炭化珪素層の中に存在し、第１の側面と、第２の側面と、前記第１の側面と前記第２の側面との間の底面とを有するトレンチと、前記炭化珪素層の中に位置し、前記第１の側面と接する第１導電型の第１の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１の側面に接する第２導電型の第２の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域との間に前記トレンチを挟む第２導電型の第３の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第１の側面に接する第１導電型の第４の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域との間に前記トレンチを挟む第１導電型の第５の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第２の側面と前記底面に接する第２導電型の第６の炭化珪素領域と、前記第１の側面と前記第２の側面との間に位置するゲート電極と、前記ゲート電極と前記第２の炭化珪素領域との間に位置するゲート絶縁層と、を備え、前記第１の側面は、前記第２の炭化珪素領域に接し前記第１の面に対する第１の傾斜角を有する第１の領域を有し、前記第１の領域の｛０－３３－８｝面に対するオフ角が２度以下であり、前記第２の側面の前記第１の面に対する第２の傾斜角が前記第１の傾斜角よりも大きく、前記第１の側面は、前記第１の領域よりも前記第２の面に近い第２の領域を有し、前記第２の領域の前記第１の面に対する第３の傾斜角が前記第１の傾斜角よりも大きい。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の拡大模式断面図。 第１の実施形態の半導体装置の模式平面図。 ＳｉＣ半導体の結晶構造の説明図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式平面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の製造方法の第１の変形例を示す模式平面図。 第１の実施形態の半導体装置の製造方法の第２の変形例を示す模式平面図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第２の実施形態の半導体装置の製造方法の一例を示す模式断面図。 第３の実施形態の駆動装置の模式図。 第４の実施形態の車両の模式図。 第５の実施形態の車両の模式図。 第６の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの形状、絶縁層の厚さ等は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。
第１の面やトレンチの側面の面方位等は、例えば、高分解能ＴＥＭにより直接原子配列を撮像することにより同定することが可能である。
結晶面の表記において、例えば、（０－３３－８）面と等価な面を｛０－３３－８｝面と表す。例えば、（－３０３－８）面及び（－３３０－８）面は、｛０－３３－８｝面に含まれる。
本明細書中「オフ角」とは、基準となる面と比較対象となる面との間の角度を意味するものとする。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と第２の面とを有し、第１の面の（０００－１）面に対するオフ角が８度以下である炭化珪素層と、炭化珪素層の第１の面の側に位置する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、炭化珪素層の中に存在し、第１の側面と、第２の側面と、第１の側面と第２の側面との間の底面とを有するトレンチと、炭化珪素層の中に位置し、第１の側面と接する第１導電型の第１の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第１の面との間に位置し、第１の側面に接する第２導電型の第２の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域との間にトレンチを挟む第２導電型の第３の炭化珪素領域と、炭化珪素層の中に位置し、第２の炭化珪素領域と第１の面との間に位置し、第１の側面に接する第１導電型の第４の炭化珪素領域と、炭化珪素層の中に位置し、第３の炭化珪素領域と第１の面との間に位置し、第４の炭化珪素領域との間にトレンチを挟む第１導電型の第５の炭化珪素領域と、炭化珪素層の中に位置し、第２の側面と底面に接する第２導電型の第６の炭化珪素領域と、第１の側面と第２の側面との間に位置するゲート電極と、ゲート電極と第２の炭化珪素領域との間に位置するゲート絶縁層と、を備え、第１の側面は、第２の炭化珪素領域に接し第１の面に対する第１の傾斜角を有する第１の領域を有し、第１の領域の｛０－３３－８｝面に対するオフ角が２度以下であり、第２の側面の第１の面に対する第２の傾斜角が第１の傾斜角よりも大きい。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ１００である。第１の実施形態において、第１導電型はｎ型、第２導電型はｐ型である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
図２は、第１の実施形態の半導体装置の拡大模式断面図である。図２は、ＭＯＳＦＥＴ１００のユニットセルを示す図である。ＭＯＳＦＥＴ１００では、図２に示すユニットセルが所定のピッチで第２の方向に繰り返し配置される。
図３は、第１の実施形態の半導体装置の模式平面図である。図３は、図１の第１の面（図１中のＰ１）における平面図である。図１、及び、図２は図３のＡＡ’断面である。
なお、第１の方向及び第２の方向は、ＭＯＳＦＥＴ１００の第１の面Ｐ１に平行である。また、第２の方向は第１の方向に直交する。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、第１のゲート絶縁層１６ａ（ゲート絶縁層）、第２のゲート絶縁層１６ｂ、第１のゲート電極１８ａ（ゲート電極）、第２のゲート電極１８ｂ、第１の層間絶縁層２０ａ、第２の層間絶縁層２０ｂ、第１のトレンチ５０（トレンチ）、及び、第２のトレンチ６０を備える。
炭化珪素層１０の中には、ｎ＋型のドレイン領域２４（第７の炭化珪素領域）、ｎ－型のドリフト領域２６（第１の炭化珪素領域）、ｐ型の第１のボディ領域２８ａ（第２の炭化珪素領域）、ｐ型の第２のボディ領域２８ｂ（第３の炭化珪素領域）、ｐ型の第３のボディ領域２８ｃ、ｎ＋型の第１のソース領域３０ａ（第４の炭化珪素領域）、ｎ＋型の第２のソース領域３０ｂ（第５の炭化珪素領域）、ｐ＋型の第１の電界緩和領域３２ａ（第６の炭化珪素領域）、ｐ＋型の第２の電界緩和領域３２ｂ、ｐ＋型の第１のコンタクト領域３４ａ、ｐ＋型の第２のコンタクト領域３４ｂが設けられる。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
図４は、ＳｉＣ半導体の結晶構造の説明図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面はシリコン面（Ｓｉ面）とも称される。シリコン面の最表面にはＳｉ（シリコン）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面は、カーボン面（Ｃ面）とも称される。カーボン面の最表面にはＣ（炭素）が配列している。
一方、六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面およびa面には、Ｓｉ（シリコン）およびＣ（炭素）の双方が配列している。
図４には、（０－３３－８）面の位置も示す。（０－３３－８）面とカーボン面との間の角度は５４．７度である。（０－３３－８）面は、｛０－３３－８｝面に含まれる。
炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面Ｐ１を表面、第２の面Ｐ２を裏面とも称する。なお、以下、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。
第１の面Ｐ１は、（０００－１）面に対し０度以上８度以下傾斜した面である。すなわち、第１の面Ｐ１は、法線（図２中のＸ）が［０００－１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、第１の面Ｐ１は、（０００－１）面、すなわちカーボン面に対するオフ角が０度以上８度以下である。
また、第２の面Ｐ２は、（０００１）面に対し０度以上８度以下傾斜した面である。言い換えれば、第２の面Ｐ２は、（０００１）面、すなわちシリコン面に対するオフ角が０度以上８度以下である。
第１のトレンチ５０、及び、第２のトレンチ６０は、炭化珪素層１０の中に存在する。第１のトレンチ５０、及び、第２のトレンチ６０は、第１の方向に伸長する。第１のトレンチ５０、及び、第２のトレンチ６０は、炭化珪素層１０の一部である。
第１のトレンチ５０は、第１の側面５１と、第２の側面５２と、底面５３を有する。底面５３は、第１の側面５１と第２の側面５２の間に位置する。
第１の側面５１は、第１の領域５１ａを有する。第１の領域５１ａは、第１のボディ領域２８ａに接する。第１の領域５１ａは、第１の面Ｐ１に対する第１の傾斜角（図２中のθ１）を有する。第１の領域５１ａの（０－３３－８）面に対するオフ角は、０度以上２度以下である。言い換えれば、第１の領域５１ａは、法線（図２中のＹ）が、［０－３３－８］方向に対し、０度以上２度以下傾斜した面である。第１の傾斜角θ１は、例えば、５６度以上である。
第２の側面５２は第１の側面５１に対向する。第２の側面５２は、第１の面Ｐ１に対する第２の傾斜角（図２中のθ２）を有する。第２の傾斜角θ２は、第１の傾斜角θ１よりも大きい。第２の傾斜角θ２は、例えば、８０度以上９０度以下である。第２の側面５２は、例えば、ｍ面に等価な面である。
第１のトレンチ５０は、第１の側面５１と第２の側面５２の傾斜が異なる。第２の側面５２の傾斜が第１の側面５１の傾斜よりも大きい。第１のトレンチ５０は、左右非対称な形状を備える。
第２のトレンチ６０は、第１の側面６１と、第２の側面６２と、底面６３を有する。底面６３は、第１の側面６１と第２の側面６２の間に位置する。
第１の側面６１は、第１の領域６１ａを有する。第１の領域６１ａは、第２のボディ領域２８ｂに接する。第１の領域６１ａは、第１の面Ｐ１に対する第１の傾斜角を有する。第１の領域６１ａの（０－３３－８）面に対するオフ角は、０度以上２度以下である。言い換えれば、第１の領域６１ａは、法線が、［０－３３－８］方向に対し、０度以上２度以下傾斜した面である。第１の傾斜角は、例えば、５６度以上である。第２のトレンチ６０は、第１のトレンチ５０と同様の構成を有する。
第２のトレンチ６０は、第１の側面６１と第２の側面６２の傾斜が異なる。第２の側面６２の傾斜が第１の側面６１の傾斜よりも大きい。第２のトレンチ６０は、左右非対称な形状を備える。
ｎ＋型のドレイン領域２４は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｎ－型のドリフト領域２６は、ドレイン領域２４上に設けられる。ドリフト領域２６は、例えば、ドレイン領域２４の上にエピタキシャル成長により形成される。
ドリフト領域２６は、第１の側面５１及び第１の側面６１に接する。ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２６のｎ型不純物の不純物濃度は、ドレイン領域２４のｎ型不純物の不純物濃度よりも低い。ドリフト領域２６のｎ型不純物の不純物濃度は、例えば、４×１０１４ｃｍ－３以上１×１０１９ｃｍ－３以下である。ドリフト領域２６の厚さは、例えば、５μｍ以上１５０μｍ以下である。
ｐ型の第１のボディ領域２８ａは、ドリフト領域２６と炭化珪素層１０の表面との間に設けられる。第１のボディ領域２８ａは、第１の側面５１に接する。ｐ型の第２のボディ領域２８ｂは、ドリフト領域２６と炭化珪素層１０の表面との間に設けられる。第１のボディ領域２８ａと第２のボディ領域２８ｂとの間には、第１のトレンチ５０が挟まれる。第２のボディ領域２８ｂは、第１の側面６１に接する。ｐ型の第３のボディ領域２８ｃは、ドリフト領域２６と炭化珪素層１０の表面との間に設けられる。第２のボディ領域２８ｂと第３のボディ領域２８ｃとの間には、第２のトレンチ６０が挟まれる。
第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃはＭＯＳＦＥＴ１００のチャネル形成領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、第１のボディ領域２８ａの第１のゲート絶縁層１６ａと接する領域、及び、第２のボディ領域２８ｂの第２のゲート絶縁層１６ｂと接する領域に電子が流れるチャネルが形成される。第１のボディ領域２８ａの第１のゲート絶縁層１６ａと接する領域、及び、第２のボディ領域２８ｂの第２のゲート絶縁層１６ｂと接する領域が、チャネル形成領域となる。
ＭＯＳＦＥＴ１００は、第１のトレンチ５０の片側、すなわち第１の側面５１側のみがチャネル形成領域となる。また、ＭＯＳＦＥＴ１００は、第２のトレンチ６０の片側、すなわち第１の側面６１側のみがチャネル形成領域となる。
第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃのｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１７ｃｍ－３以下である。
第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃの深さは、例えば、０．２μｍ以上１．０μｍ以下である。
ｎ＋型の第１のソース領域３０ａは、第１のボディ領域２８ａと炭化珪素層１０の表面との間に設けられる。第１のソース領域３０ａは、ソース電極１２と接する。第１のソース領域３０ａは、第１のゲート絶縁層１６ａに接する。
ｎ＋型の第２のソース領域３０ｂは、第２のボディ領域２８ｂと炭化珪素層１０の表面との間に設けられる。第２のソース領域３０ｂは、ソース電極１２と接する。第２のソース領域３０ｂは、第２のゲート絶縁層１６ｂに接する。
第１のソース領域３０ａ及び第２のソース領域３０ｂは、例えば、リン（Ｐ）をｎ型不純物として含む。第１のソース領域３０ａ及び第２のソース領域３０ｂのｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。
第１のソース領域３０ａ及び第２のソース領域３０ｂのｎ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。第１のソース領域３０ａ及び第２のソース領域３０ｂの深さは、第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃの深さよりも浅く、例えば、０．１μｍ以上０．３μｍ以下である。ドリフト領域２６と第１のソース領域３０ａ及び第２のソース領域３０ｂとの距離は、例えば、０．１μｍ以上０．９μｍ以下である。
ｐ＋型の第１のコンタクト領域３４ａは、第２のボディ領域２８ｂと炭化珪素層１０の表面との間に設けられる。ｐ＋型の第１のコンタクト領域３４ａは、図３に示すように、第１のソース領域３０ａの第１の方向に隣接して設けられる。第１のコンタクト領域３４ａは、ソース電極１２と接する。
ｐ＋型の第２のコンタクト領域３４ｂは、第３のボディ領域２８ｃと炭化珪素層１０の表面との間に設けられる。ｐ＋型の第２のコンタクト領域３４ｂは、第２のソース領域３０ｂの第１の方向に隣接して設けられる。第２のコンタクト領域３４ｂは、ソース電極１２と接する。
第１のコンタクト領域３４ａ及び第２のコンタクト領域３４ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１のコンタクト領域３４ａ及び第２のコンタクト領域３４ｂのｐ型不純物の不純物濃度は、例えば、第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃのｐ型不純物の不純物濃度よりも高い。
第１のコンタクト領域３４ａ及び第２のコンタクト領域３４ｂのｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。また、ソース電極１２とのコンタクト部分は高濃度であることが好ましく、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｐ＋型の第１の電界緩和領域３２ａは、第１のトレンチ５０の第２の側面５２及び底面５３に接する。第１の電界緩和領域３２ａは、ドリフト領域２６と第１のトレンチ５０との間に設けられる。
第１の電界緩和領域３２ａは、例えば、第２のトレンチ６０に向かって突出する凸部を有する。第１の電界緩和領域３２ａの深さは、第１のトレンチ５０よりも深い
ｐ＋型の第２の電界緩和領域３２ｂは、第２のトレンチ６０の第２の側面６２及び底面６３に接する。第２の電界緩和領域３２ｂは、ドリフト領域２６と第２のトレンチ６０との間に設けられる。
第２の電界緩和領域３２ｂの深さは、第２のトレンチ６０よりも深い。第２の電界緩和領域３２ｂは、第１の電界緩和領域３２ａと同様の構成を有する。
第１の電界緩和領域３２ａ及び第２の電界緩和領域３２ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１の電界緩和領域３２ａ及び第２の電界緩和領域３２ｂのｐ型不純物の不純物濃度は、例えば、第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃのｐ型不純物の不純物濃度よりも高い。
第１の電界緩和領域３２ａ及び第２の電界緩和領域３２ｂのｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
第１の電界緩和領域３２ａ及び第２の電界緩和領域３２ｂの電位は、ソース電位に固定される。第１の電界緩和領域３２ａは、第２のゲート絶縁層１６ｂに印加される電界を緩和させる機能を有する。第２の電界緩和領域３２ｂも第１の電界緩和領域３２ａと同様に、図示しない隣接するゲート絶縁層に印加される電界を緩和させる機能を有する。
第１のゲート電極１８ａは、第１のトレンチ５０の第１の側面５１と第２の側面５２との間に設けられる。第１のゲート電極１８ａは、第１のトレンチ５０の内部に設けられる。第１のゲート電極１８ａは、ソース電極１２とドレイン電極１４との間に設けられる。第１のゲート電極１８ａは、第１のゲート絶縁層１６ａ上に設けられる。第１のゲート電極１８ａは、第１の方向に伸長する。
第２のゲート電極１８ｂは、第２のトレンチ６０の第１の側面６１と第２の側面６２との間に設けられる。第２のゲート電極１８ｂは、第２のトレンチ６０の内部に設けられる。第２のゲート電極１８ｂは、ソース電極１２とドレイン電極１４との間に設けられる。第２のゲート電極１８ｂは、第２のゲート絶縁層１６ｂ上に設けられる。第２のゲート電極１８ｂは、第１の方向に伸長する。
第１のゲート電極１８ａ及び第２のゲート電極１８ｂは、導電層である。第１のゲート電極１８ａ及び第２のゲート電極１８ｂは、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
第１のゲート絶縁層１６ａは、第１のソース領域３０ａ、第１のボディ領域２８ａ、ドリフト領域２６、第１の電界緩和領域３２ａの各領域と、第１のゲート電極１８ａとの間に設けられる。第１のボディ領域２８ａと第１のゲート電極１８ａとの間の第１のゲート絶縁層１６ａは、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。
第２のゲート絶縁層１６ｂは、第２のソース領域３０ｂ、第２のボディ領域２８ｂ、ドリフト領域２６、第２の電界緩和領域３２ｂの各領域と、第２のゲート電極１８ｂとの間に設けられる。第２のゲート絶縁層１６ｂは、第１のゲート絶縁層１６ａと同様の構成及び機能を備える。
第１のゲート絶縁層１６ａ及び第２のゲート絶縁層１６ｂは、例えば、シリコン酸化膜である。第１のゲート絶縁層１６ａ及び第２のゲート絶縁層１６ｂには、例えば、Ｈｉｇｈ－ｋ絶縁膜（ＨｆＳｉＯＮ，ＺｒＳｉＯＮ，ＡｌＯＮなどの高誘電率絶縁膜）が適用可能である。また、シリコン酸化膜（ＳｉＯ２）とＨｉｇｈ－Ｋ絶縁膜との積層膜も適用可能である。
第１の層間絶縁層２０ａは、第１のゲート電極１８ａ上に設けられる。第１の層間絶縁層２０ａは、例えば、シリコン酸化膜である。
第２の層間絶縁層２０ｂは、第２のゲート電極１８ｂ上に設けられる。第２の層間絶縁層２０ｂは、例えば、シリコン酸化膜である。
ソース電極１２は、炭化珪素層１０の表面上に設けられる。ソース電極１２は、第１のソース領域３０ａ、第２のソース領域３０ｂ、第１のコンタクト領域３４ａ、及び、第２のコンタクト領域３４ｂに接する。
ソース電極１２は、金属を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１２は、炭化珪素層１０に接する金属シリサイドや金属カーバイドを含んでも構わない。
ドレイン電極１４は、炭化珪素層１０の裏面上に設けられる。ドレイン電極１４は、ドレイン領域２４に接する。
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド（ＮｉＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
図５、図６、図７、図９、図１０、図１１、図１２、図１３は、第１の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図８は、第１の実施形態の半導体装置の製造方法の一例を示す模式平面図である。
最初に、第１の面Ｐ１と第２の面Ｐ２を有する炭化珪素ウェハを準備する。炭化珪素ウェハは、ｎ＋型のドレイン領域２４、ｎ－型のドリフト領域２６を有する炭化珪素層１０を含む。次に、炭化珪素層１０の中に、ｐ型の第２の炭化珪素部分１２８、ｐ＋型の第４の炭化珪素部分１３０、ｐ＋型の第１の電界緩和領域３２ａ、及び、ｐ＋型の第２の電界緩和領域３２ｂを形成する（図５）。
ｐ型の第２の炭化珪素部分１２８、ｐ＋型の第４の炭化珪素部分１３０、ｐ＋型の第１の電界緩和領域３２ａ、及び、ｐ＋型の第２の電界緩和領域３２ｂは、例えば、イオン注入法により形成される。比較的深さの深いｐ＋型の第１の電界緩和領域３２ａ、及び、ｐ＋型の第２の電界緩和領域３２ｂは、例えば、イオンの加速エネルギーが１ＭｅＶを超える高エネルギーイオン注入装置を用いて形成される。
第２の炭化珪素部分１２８は、最終的に、第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、第３のボディ領域２８ｃとなる。第４の炭化珪素部分１３０は、最終的に、第１のソース領域３０ａ及び第２のソース領域３０ｂとなる。
次に、第１のマスク材７０を炭化珪素層１０の表面に形成する（図６）。第１のマスク材７０は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法による膜の堆積とリソグラフィ法及びＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によるパターニングにより形成される。第１のマスク材７０は、例えば、シリコン窒化膜である。
次に、第１のマスク材７０をマスクに、第１のトレンチ５０、及び、第２のトレンチ６０を形成する（図７）。第１のトレンチ５０、及び、第２のトレンチ６０は、塩素雰囲気中の熱化学エッチングにより形成する。
塩素雰囲気中の熱化学エッチングにより第１のトレンチ５０の第１の側面５１及び第２の側面５２が、｛０－３３－８｝面となる。特に、第１の側面５１は、（０－３３－８）面となる。また、第２の側面５２は、（０３－３－８）面となる。第２のトレンチ６０の第１の側面６１及び第２の側面６２も同様に、｛０－３３－８｝面となる。
熱化学エッチングにより第１のトレンチ５０の第１の側面５１及び第２の側面５２を、｛０－３３－８｝面とするためには、第１のトレンチ５０の伸長方向を特定の方向にする必要がある。図８は、炭化珪素ウェハの第１の面Ｐ１上での第１のトレンチ５０の配置の一例を模式的に示している。炭化珪素ウェハのオリエンテーションフラットは［１１－２０］方向に垂直な［１－１００］方向である。第１の面Ｐ１は、（０００－１）面に対して、０度以上８度以下のオフ角を有する。［０００－１］方向は、［１１－２０］方向に傾斜している。言い換えれば、［０００－１］方向は、図８中の右方向に傾斜している。第１の方向、すなわち第１のトレンチ５０の伸長方向は、［１１－２０］方向に対し、約６０度傾斜した方向となる。なお、図８では、第１の面Ｐ１に投影した［０００－１］方向、［１－１００］方向、［１１－２０］方向を矢印で示している。
図７は、例えば、図８のＡＡ’断面である。上述の炭化珪素ウェハに対して、第１のトレンチ５０の伸長方向を上述の方向となるように形成することで、第１の側面５１及び第２の側面５２を、｛０－３３－８｝面とすることが可能となる。
第１の側面５１は（０－３３－８）面、第２の側面５２は（０３－３８）面となる。第１の領域５１ａは（０－３３－８）面となる。
図８のように第１のトレンチ５０を配置した場合、図７における第１の側面５１の第１の面に対する傾斜角は、第２の側面５２の第１の面に対する傾斜角よりも大きくなる。言い換えれば、第１の側面５１は第２の側面５２よりも急傾斜になる。これは、［０００－１］方向が、［１１－２０］方向に傾斜していることによる。言い換えれば、（０００－１）面が第１の面に対し、図８中の右方向に傾斜するオフ角を有することによる。
図７において、第１の側面５１の第１の面に対する傾斜角、及び、第２の側面５２の第１の面に対する傾斜角は、第１の面の（０００－１）面に対するオフ角の大きさに依存する。｛０－３３－８｝面と（０００－１）面との間の角度である５４．７度に、オフ角の大きさに依存した差分を加減した値となる。例えば、オフ角が４度の場合、第１の側面５１の第１の面に対する傾斜角は約５８．７度になり、第２の側面５２の第１の面に対する傾斜角は、約５０．７度になる。
次に、第１のマスク材７０をＲＩＥ法により除去した後、例えば、スパッタ法により第１のトレンチ５０及び第２のトレンチ６０を炭素膜７２で埋め込む（図９）。
次に、第２のマスク材７４を炭化珪素層１０及び炭素膜７２の表面に形成する（図１０）。第２のマスク材７４は、例えば、ＣＶＤ法による堆積とリソグラフィ法及びＲＩＥ法によるパターニングにより形成される。第２のマスク材７４は、例えば、シリコン窒化膜である。
次に、第２のマスク材７４をマスクに、ＲＩＥ法により炭素膜７２の一部及び炭化珪素層１０をエッチングし、第１のトレンチ５０の第２の側面５２の第１の面Ｐ１に対する傾斜角を大きくする（図１１）。同様に、第２のトレンチ６０の第２の側面６２の第１の面Ｐ１に対する傾斜角を大きくする。
次に、第２のマスク材７４及び炭素膜７２を除去する（図１２）。
次に、第１のトレンチ５０内に第１のゲート絶縁層１６ａ、第２のトレンチ６０内に第２のゲート絶縁層１６ｂを形成する。第１のゲート絶縁層１６ａ及び第２のゲート絶縁層１６ｂは、例えば、熱酸化法又はＣＶＤ法で形成されるシリコン酸化膜である。
次に、第１のゲート絶縁層１６ａの上に第１のゲート電極１８ａを形成する。同時に、第２のゲート絶縁層１６ｂの上に第２のゲート電極１８ｂを形成する。第１のゲート電極１８ａ及び第２のゲート電極１８ｂは、例えば、ＣＶＤ法により形成される多結晶質シリコンである。
次に、第１のゲート電極１８ａの上に第１の層間絶縁層２０ａを形成する。同時に、第２のゲート電極１８ｂの上に第２の層間絶縁層２０ｂを形成する（図１３）。第１の層間絶縁層２０ａ及び第２の層間絶縁層２０ｂは、例えば、ＣＶＤ法により形成されるシリコン酸化膜である。
その後、公知のプロセス技術を用いて、ソース電極１２及びドレイン電極１４を形成する。以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が製造される。
以下、第１の実施形態の半導体装置の作用及び効果について説明する。
第１の実施形態のＭＯＳＦＥＴ１００は、｛０－３３－８｝面がチャネル形成領域となり、キャリアの移動度が向上する。したがって、ＭＯＳＦＥＴ１００のオン抵抗が低減する。また、炭化珪素層１０に設けられたトレンチの一方の側面のみをチャネル形成領域として利用する。したがって、ユニットセルのセルサイズを縮小することが可能となり、ＭＯＳＦＥＴ１００のオン抵抗が低減する。以下、詳述する。
炭化珪素中の電子の移動度の面方位依存性は下記の通りである。シリコン面＜カーボン面＜＜ｍ面＜ａ面＜＜｛０－３３－８｝面。すなわち、｛０－３３－８｝面の電子の移動度は極めて大きい。
第１の実施形態のＭＯＳＦＥＴ１００は、第１のボディ領域２８ａに接する第１の領域５１ａの（０－３３－８）面に対するオフ角が、０度以上２度以下である。第１のボディ領域２８ａに接する第１の領域５１ａはＭＯＳＦＥＴ１００のオン動作時に電子が流れるチャネルが形成される。したがって、第１の実施形態のＭＯＳＦＥＴ１００のオン抵抗が低減する。第１の領域５１ａの（０－３３－８）面に対するオフ角が上記範囲を外れると、電子の移動度が低下するため好ましくない。第１の領域５１ａの（０－３３－８）面に対するオフ角は、０度以上１度以下であることがより好ましい。
第１の実施形態のＭＯＳＦＥＴ１００では、第１のトレンチ５０の第１の側面５１側だけをチャネル形成領域として利用する。第２の側面５２の第１の面Ｐ１に対する第２の傾斜角（図２中のθ２）は、第１の領域５１ａの第１の面Ｐ１に対する第１の傾斜角（図２中のθ１）よりも大きい。したがって、第１のトレンチ５０の第２の方向の幅が狭くなり、ＭＯＳＦＥＴ１００のユニットセルの第２の方向のセルサイズを縮小することが可能となる。よって、単位面積あたりのセル数が増大し、オン抵抗が低減する。
ユニットセルのセルサイズを縮小させる観点から、第１の領域５１ａの第１の面Ｐ１に対する第１の傾斜角θ１は、５６度以上であることが好ましく、５７度以上であることがより好ましく、５８度以上であることが更に好ましい。第１の面Ｐ１の（０００－１）面に対するオフ角と、第１のトレンチ５０の配置を制御することにより、第１の傾斜角θ１を制御することができる。
また、第１のトレンチ５０の第２の方向の幅を狭くし、ユニットセルのセルサイズを縮小させる観点から、第２の側面５２の第１の面Ｐ１に対する第２の傾斜角θ２は、８０度以上９０度以下であることが好ましく、８５度以上９０度以下であることがより好ましく、８８度以上９０度以下であることがより好ましい。図１１に示すように、第１のトレンチ５０をＲＩＥ法により炭化珪素層１０をエッチングする際のエッチング条件を制御することにより、第２の傾斜角θ２を制御することが可能である。
第１の実施形態のＭＯＳＦＥＴ１００では、第１のトレンチ５０の第１の側面５１側だけをチャネル形成領域として利用する。例えば、上述のように図７の第１のトレンチ５０では、第１の側面５１の傾斜角と第２の側面５２の傾斜角とが異なることになる。仮に、傾斜角の異なる側面の両方をチャネル形成領域として利用すると、トレンチの左右で特性の異なるトランジスタが形成されるため、ＭＯＳＦＥＴの特性ばらつきが大きくなるおそれがある。第１の実施形態のＭＯＳＦＥＴ１００では、第１の側面５１側だけをチャネル形成領域として利用することで、ＭＯＳＦＥＴの特性ばらつきが抑制される。
第１の実施形態のＭＯＳＦＥＴ１００は、第１の電界緩和領域３２ａを備える。これにより、ＭＯＳＦＥＴ１００のオフ動作時に第２のゲート絶縁層１６ｂに印加される電界強度が緩和する。したがって、第２のゲート絶縁層１６ｂの絶縁破壊が生じにくくなり、ＭＯＳＦＥＴ１００の信頼性が向上する。
第１の実施形態のＭＯＳＦＥＴ１００において、第１の面Ｐ１は、（０００－１）面、すなわちカーボン面に対するオフ角が８度以下である。第１の面Ｐ１をカーボン面に近い面とすることにより、｛０－３３－８｝面となるトレンチの第１の側面５１を順テーパの面とすることができる。また、オフ角が上記範囲を上回ると、ＭＯＳＦＥＴの耐圧が低下するおそれがある。高い耐圧を実現する観点から、オフ角は４度以下であることが好ましい。
（第１の変形例）
図１４は、第１の実施形態の半導体装置の製造方法の第１の変形例を示す模式平面図である。図１４は、炭化珪素ウェハの第１の面Ｐ１上での第１のトレンチ５０の配置の一例を模式的に示している。図１４は、上述の図８に対応する図面である。
炭化珪素ウェハのオリエンテーションフラットは［１１－２０］方向に垂直な［１－１００］方向である。第１の面Ｐ１は、（０００－１）面に対して、０度以上８度以下のオフ角を有する。［０００－１］方向は、［１１－２０］方向に傾斜している。言い換えれば、［０００－１］方向は、図１４中の右方向に傾斜している。第１の方向、すなわち第１のトレンチ５０の伸長方向は、［１１－２０］方向に対し、約６０度傾斜した方向となる。なお、図１４では、第１の面Ｐ１に投影した［０００－１］方向、［１－１００］方向、［１１－２０］方向を矢印で示している。
図７は、例えば、図１４のＢＢ’断面である。炭化珪素ウェハに対して、第１のトレンチ５０の伸長方向を上述の方向となるように形成することで、第１の側面５１及び第２の側面５２を、｛０－３３－８｝面とすることが可能となる。
第１の側面５１は（－３０３－８）面、第２の側面５２は（３０－３８）面となる。第１の領域５１ａは（－３０３－８）面となる。
図１４のように第１のトレンチ５０を配置した場合、図７における第１の側面５１の第１の面に対する傾斜角は、第２の側面５２の第１の面に対する傾斜角よりも大きくなる。言い換えれば、第１の側面５１は第２の側面５２よりも急傾斜になる。これは、［０００－１］方向が、［１１－２０］方向に傾斜していることによる。言い換えれば、（０００－１）面が第１の面に対し、図１４中の右方向に傾斜するオフ角を有することによる。
第１の側面５１の第１の面に対する傾斜角、及び、第２の側面５２の第１の面に対する傾斜角は、第１の面の（０００－１）面に対するオフ角の大きさに依存する。｛０－３３－８｝面と（０００－１）面との間の角度である５４．７度に、オフ角の大きさに依存した差分を加減した値となる。例えば、オフ角が４度の場合、第１の側面５１の第１の面に対する傾斜角は約５８．７度になり、第２の側面５２の第１の面に対する傾斜角は、約５０．７度になる。
第１の変形例で製造されるＭＯＳＦＥＴも、第１の実施形態のＭＯＳＦＥ１００と同様の作用により、オン抵抗の低減が可能となる。
（第２の変形例）
図１５は、第１の実施形態の半導体装置の製造方法の第２の変形例を示す模式平面図である。図１５は、炭化珪素ウェハの第１の面Ｐ１上での第１のトレンチ５０の配置の一例を模式的に示している。図１５は、上述の図８に対応する図面である。
炭化珪素ウェハのオリエンテーションフラットは［１１－２０］方向に垂直な［１－１００］方向である。第１の面Ｐ１は、（０００－１）面に対して、０度以上８度以下のオフ角を有する。［０００－１］方向は、［１１－２０］方向に傾斜している。言い換えれば、［０００－１］方向は、図１５中の右方向に傾斜している。第１の方向、すなわち第１のトレンチ５０の伸長方向は、［１１－２０］方向に対し、略平行な方向となる。なお、図１５では、第１の面Ｐ１に投影した［０００－１］方向、［１－１００］方向、［１１－２０］方向を矢印で示している。
図７は、例えば、図１５のＣＣ’断面である。炭化珪素ウェハに対して、第１のトレンチ５０の伸長方向を上述の方向となるように形成することで、第１の側面５１及び第２の側面５２を、｛０－３３－８｝面とすることが可能となる。
第１の側面５１は（－３３０－８）面、第２の側面５２は（３－３０８）面となる。第１の領域５１ａは（－３３０－８）面となる。
図１５のように第１のトレンチ５０を配置した場合、図７における第１の側面５１の第１の面に対する傾斜角は、第２の側面５２の第１の面に対する傾斜角と同じになる。これは、第１の方向が［１１－２０］方向と略平行であるため、第１のトレンチ５０の形状が左右対称になることによる。
第１の側面５１の第１の面に対する傾斜角、及び、第２の側面５２の第１の面に対する傾斜角は、第１の面の（０００－１）面に対するオフ角の大きさに基本的に依存しない。したがって、第１の側面５１の第１の面に対する傾斜角、及び、第２の側面５２の第１の面に対する傾斜角は、｛０－３３－８｝面と（０００－１）面との間の角度である５４．７度に近い値となる。
第２の変形例で製造されるＭＯＳＦＥＴも、第１の実施形態のＭＯＳＦＥ１００と同様の作用により、オン抵抗の低減が可能となる。もっとも、第２の変形例では、第１の領域５１ａの第１の側面５１の第１の面に対する傾斜角θ１は、約５４．７度となる。このため、第１のトレンチ５０の配置を図８や図１４のようにした場合と比べると、ユニットセルの第２の方向のセルサイズは大きくなる。したがって、オン抵抗の低減効果は小さくなる。
以上、第１の実施形態のＭＯＳＦＥＴ１００及びその変形例によれば、ＭＯＳＦＥＴのオン抵抗が低減する。また、ゲート絶縁層の耐圧が向上し、ＭＯＳＦＥＴの信頼性が向上する。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の側面が、第１の領域よりも第２の面に近い第２の領域を有し、第２の領域の第１の面に対する第３の傾斜角が第１の傾斜角よりも大きい点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
図１６は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ２００である。第２の実施形態において、第１導電型はｎ型、第２導電型はｐ型である。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、第１のゲート絶縁層１６ａ（ゲート絶縁層）、第２のゲート絶縁層１６ｂ、第１のゲート電極１８ａ（ゲート電極）、第２のゲート電極１８ｂ、第１の層間絶縁層２０ａ、第２の層間絶縁層２０ｂ、第１のトレンチ５０（トレンチ）、及び、第２のトレンチ６０を備える。
炭化珪素層１０の中には、ｎ＋型のドレイン領域２４（第７の炭化珪素領域）、ｎ－型のドリフト領域２６（第１の炭化珪素領域）、ｐ型の第１のボディ領域２８ａ（第２の炭化珪素領域）、ｐ型の第２のボディ領域２８ｂ（第３の炭化珪素領域）、ｐ型の第３のボディ領域２８ｃ、ｎ＋型の第１のソース領域３０ａ（第４の炭化珪素領域）、ｎ＋型の第２のソース領域３０ｂ（第５の炭化珪素領域）、ｐ＋型の第１の電界緩和領域３２ａ（第６の炭化珪素領域）、ｐ＋型の第２の電界緩和領域３２ｂ、ｐ＋型の第１のコンタクト領域３４ａ、ｐ＋型の第２のコンタクト領域３４ｂが設けられる。
第１のトレンチ５０、及び、第２のトレンチ６０は、炭化珪素層１０の中に存在する。第１のトレンチ５０、及び、第２のトレンチ６０は、第１の方向に伸長する。第１のトレンチ５０、及び、第２のトレンチ６０は、炭化珪素層１０の一部である。
第１のトレンチ５０は、第１の側面５１と、第２の側面５２と、底面５３を有する。底面５３は、第１の側面５１と第２の側面５２の間に位置する。
第１の側面５１は、第１の領域５１ａと第２の領域５１ｂを有する。第１の領域５１ａは、第１のボディ領域２８ａに接する。第１の領域５１ａは、第１の面Ｐ１に対する第１の傾斜角（図１６中のθ１）を有する。第１の領域５１ａの（０－３３－８）面に対するオフ角は、０度以上２度以下である。言い換えれば、第１の領域５１ａは、法線が、［０－３３－８］方向に対し、０度以上２度以下傾斜した面である。第１の傾斜角θ１は、例えば、５６度以上である。
第２の領域５１ｂは、第１の領域５１ａよりも第２の面Ｐ２に近い。第２の領域５１ｂは、第１の面Ｐ１に対する第３の傾斜角（図１６中のθ３）を有する。第３の傾斜角θ３は、第１の傾斜角θ１よりも大きい。言い換えれば、第２の領域５１ｂの傾斜は第１の領域５１ａの傾斜よりも大きい。
第２の側面５２は第１の側面５１に対向する。第２の側面５２は、第１の面Ｐ１に対する第２の傾斜角（図１６中のθ２）を有する。第２の傾斜角θ２は、第１の傾斜角θ１よりも大きい。第２の傾斜角は、例えば、８０度以上９０度以下である。
第１のトレンチ５０は、第１の側面５１と第２の側面５２の傾斜が異なる。第２の側面５２の傾斜が第１の側面５１の傾斜よりも大きい。第１のトレンチ５０は、左右非対称な形状を備える。
第２のトレンチ６０は、第１の側面６１と、第２の側面６２と、底面６３を有する。底面６３は、第１の側面６１と第２の側面６２の間に位置する。
第１の側面６１は、第１の領域６１ａと第２の領域６１ｂを有する。第２の領域６１ｂは、第１の領域６１ａよりも第２の面Ｐ２に近い。第２のトレンチ６０は、第１のトレンチ５０と同様の構成を有する。
図１７、図１８、図１９は、第２の実施形態の半導体装置の製造方法の一例を示す模式断面図である。
図１７は、第１の実施形態の図１０と同じ工程の断面を示す。図１７までの製造方法は、第１の実施形態と同様であるため省略する。
次に、第２のマスク材７４をマスクに、ＲＩＥ法により炭素膜７２の一部及び炭化珪素層１０をエッチングし、第１のトレンチ５０の第２の側面５２の第１の面Ｐ１に対する傾斜角を大きくする（図１８）。同様に、第２のトレンチ６０の第２の側面６２の第１の面Ｐ１に対する傾斜角を大きくする。
この際、熱化学エッチングにより形成された、第１のトレンチ５０の底面、第２のトレンチ６０の底面よりも更に深い位置まで炭化珪素層１０をエッチングする。このエッチングにより、第２の領域５１ｂ、及び、第２の領域６１ｂが形成される。
次に、第２のマスク材７４及び炭素膜７２を除去する（図１９）。その後、第１の実施形態と同様の方法により、図１６に示すＭＯＳＦＥＴ２００が製造される。
第２の実施形態のＭＯＳＦＥ２００によれば第１のトレンチ５０及び第２のトレンチ６０をＲＩＥ法によりエッチングする際に、オーバーエッチングが許容される。このため、第１のトレンチ５０及び第２のトレンチ６０をＲＩＥ法にエッチングする際の加工マージンが増大する。したがって、特性の安定したＭＯＳＦＥ２００が製造可能になる。
以上、第２の実施形態のＭＯＳＦＥ２００によれば、第１の実施形態のＭＯＳＦＥＴ１００と同様、ＭＯＳＦＥＴのオン抵抗が低減する。また、ゲート絶縁層の耐圧が向上し、ＭＯＳＦＥＴの信頼性が向上する。さらに、製造時の加工マージンが増大し、特性の安定したＭＯＳＦＥ２００が製造可能になる。
（第３の実施形態）
第３の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図２０は、第３の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第３の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
（第４の実施形態）
第４の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２１は、第４の実施形態の車両の模式図である。第４の実施形態の車両１１００は、鉄道車両である。車両１１００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
第４の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１１００の特性が向上する。
（第５の実施形態）
第５の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２２は、第５の実施形態の車両の模式図である。第５の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪９０が回転する。
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１２００の特性が向上する。
（第６の実施形態）
第６の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図２３は、第６の実施形態の昇降機（エレベータ）の模式図である。第６の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１３００の特性が向上する。
第１及び第２の実施形態では、半導体装置としてＭＯＳＦＥＴを例に説明したが、本発明をＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）に適用することも可能である。ＭＯＳＦＥＴのドレイン領域２４に相当する領域を、ｎ型からｐ型に置き換えることで、ＩＧＢＴが実現できる。
また、第３ないし第６の実施形態においては、第１の実施形態の半導体装置を備える場合を例に説明したが、第２の実施形態の半導体装置を適用することも可能である。
また、第３ないし第６の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ａ 第１のゲート絶縁層（ゲート絶縁層）
１８ａ 第１のゲート電極（ゲート電極）
２４ ドレイン領域（第７の炭化珪素領域）
２６ ドリフト領域（第１の炭化珪素領域）
２８ａ 第１のボディ領域（第２の炭化珪素領域）
２８ｂ 第２のボディ領域（第３の炭化珪素領域）
３０ａ 第１のソース領域（第４の炭化珪素領域）
３０ｂ 第２のソース領域（第５の炭化珪素領域）
３２ａ 第１の電界緩和領域（第６の炭化珪素領域）
５０ 第１のトレンチ（トレンチ）
５１ 第１の側面
５１ａ 第１の領域
５１ｂ 第２の領域
５２ 第２の側面
５３ 底面
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面
θ１ 第１の傾斜角
θ２ 第２の傾斜角
θ３ 第３の傾斜角

Claims (9)

  1. 第１の面と第２の面とを有し、前記第１の面の（０００－１）面に対するオフ角が８度以下である炭化珪素層と、
    前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
    前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
    前記炭化珪素層の中に存在し、第１の側面と、第２の側面と、前記第１の側面と前記第２の側面との間の底面とを有するトレンチと、
    前記炭化珪素層の中に位置し、前記第１の側面と接する第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１の側面に接する第２導電型の第２の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域との間に前記トレンチを挟む第２導電型の第３の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第１の側面に接する第１導電型の第４の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域との間に前記トレンチを挟む第１導電型の第５の炭化珪素領域と、
    前記炭化珪素層の中に位置し、前記第２の側面と前記底面に接する第２導電型の第６の炭化珪素領域と、
    前記第１の側面と前記第２の側面との間に位置するゲート電極と、
    前記ゲート電極と前記第２の炭化珪素領域との間に位置するゲート絶縁層と、を備え、
    前記第１の側面は、前記第２の炭化珪素領域に接し前記第１の面に対する第１の傾斜角を有する第１の領域を有し、前記第１の領域の｛０－３３－８｝面に対するオフ角が２度以下であり、前記第２の側面の前記第１の面に対する第２の傾斜角が前記第１の傾斜角よりも大きく、
    前記第１の側面は、前記第１の領域よりも前記第２の面に近い第２の領域を有し、前記第２の領域の前記第１の面に対する第３の傾斜角が前記第１の傾斜角よりも大きい半導体装置。
  2. 前記第１の傾斜角が５６度以上である請求項１記載の半導体装置。
  3. 前記第２の傾斜角が８０度以上である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の領域は、（０－３３－８）面又は（－３０３－８）面に対するオフ角が２度以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第２の面との間に位置し、前記第２の面に接し、前記第１の炭化珪素領域よりも第１導電型不純物濃度が高い第１導電型の第７の炭化珪素領域を、更に備える請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 請求項１ないし請求項５いずれか一項記載の半導体装置を備えるインバータ回路。
  7. 請求項１ないし請求項５いずれか一項記載の半導体装置を備える駆動装置。
  8. 請求項１ないし請求項５いずれか一項記載の半導体装置を備える車両。
  9. 請求項１ないし請求項５いずれか一項記載の半導体装置を備える昇降機。
JP2017244584A 2017-12-21 2017-12-21 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Active JP7166053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017244584A JP7166053B2 (ja) 2017-12-21 2017-12-21 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US16/059,235 US10374044B2 (en) 2017-12-21 2018-08-09 Semiconductor device, inverter circuit, driving device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017244584A JP7166053B2 (ja) 2017-12-21 2017-12-21 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2019114585A JP2019114585A (ja) 2019-07-11
JP7166053B2 true JP7166053B2 (ja) 2022-11-07

Family

ID=66948940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017244584A Active JP7166053B2 (ja) 2017-12-21 2017-12-21 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US10374044B2 (ja)
JP (1) JP7166053B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7077171B2 (ja) * 2018-07-26 2022-05-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11664434B2 (en) 2020-11-13 2023-05-30 Wolfspeed, Inc. Semiconductor power devices having multiple gate trenches and methods of forming such devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2013012590A (ja) 2011-06-29 2013-01-17 Denso Corp 炭化珪素半導体装置
JP2013110243A (ja) 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013162118A (ja) 2012-02-01 2013-08-19 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014107571A (ja) 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子
JP2016181672A (ja) 2015-03-24 2016-10-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20170301792A1 (en) 2016-04-15 2017-10-19 Infineon Technologies Ag Semiconductor Devices and a Method for Forming a Semiconductor Device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441805A (en) 1982-06-28 1984-04-10 International Business Machines Corporation Means for positioning optical components for a variable magnification/reduction copier optics system
DE102014107325B4 (de) 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
US9577073B2 (en) 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
JP6065067B2 (ja) * 2015-07-15 2017-01-25 三菱電機株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2013012590A (ja) 2011-06-29 2013-01-17 Denso Corp 炭化珪素半導体装置
JP2013110243A (ja) 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013162118A (ja) 2012-02-01 2013-08-19 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014107571A (ja) 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子
JP2016181672A (ja) 2015-03-24 2016-10-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20170301792A1 (en) 2016-04-15 2017-10-19 Infineon Technologies Ag Semiconductor Devices and a Method for Forming a Semiconductor Device

Also Published As

Publication number Publication date
JP2019114585A (ja) 2019-07-11
US10374044B2 (en) 2019-08-06
US20190198619A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
JP6896593B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7263178B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2018014455A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US8941120B2 (en) Semiconductor device and method for manufacturing the same
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US10763354B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11398556B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7210182B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
JP2021150503A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7166053B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7458257B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11276751B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11201238B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7297654B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11121249B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7278913B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6992021B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20230299192A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
US11201210B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7476132B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20240096938A1 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20230317844A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2023043336A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2023139714A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211014

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211026

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211102

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211203

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211207

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220419

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220517

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220701

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220830

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220927

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221025

R151 Written notification of patent or utility model registration

Ref document number: 7166053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151