JP7476132B2 - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents
半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDFInfo
- Publication number
- JP7476132B2 JP7476132B2 JP2021048710A JP2021048710A JP7476132B2 JP 7476132 B2 JP7476132 B2 JP 7476132B2 JP 2021048710 A JP2021048710 A JP 2021048710A JP 2021048710 A JP2021048710 A JP 2021048710A JP 7476132 B2 JP7476132 B2 JP 7476132B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- region
- trench
- carbide region
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 428
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 424
- 229910052760 oxygen Inorganic materials 0.000 claims description 368
- 239000001301 oxygen Substances 0.000 claims description 368
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 367
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 75
- 239000012535 impurity Substances 0.000 claims description 64
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 25
- 125000004432 carbon atom Chemical group C* 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052684 Cerium Inorganic materials 0.000 claims description 7
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 7
- 229910052691 Erbium Inorganic materials 0.000 claims description 7
- 229910052693 Europium Inorganic materials 0.000 claims description 7
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 7
- 229910052689 Holmium Inorganic materials 0.000 claims description 7
- 229910052765 Lutetium Inorganic materials 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 7
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 7
- 229910052772 Samarium Inorganic materials 0.000 claims description 7
- 229910052771 Terbium Inorganic materials 0.000 claims description 7
- 229910052775 Thulium Inorganic materials 0.000 claims description 7
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 7
- 229910052797 bismuth Inorganic materials 0.000 claims description 7
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 7
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 7
- 150000002602 lanthanoids Chemical class 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910052706 scandium Inorganic materials 0.000 claims description 7
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 7
- 229910052727 yttrium Inorganic materials 0.000 claims description 7
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 209
- 229910052799 carbon Inorganic materials 0.000 description 54
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 46
- 238000010586 diagram Methods 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 26
- 238000005468 ion implantation Methods 0.000 description 25
- 239000013078 crystal Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 150000001721 carbon Chemical group 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 238000004566 IR spectroscopy Methods 0.000 description 3
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004645 scanning capacitance microscopy Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L50/00—Electric propulsion with power supplied within the vehicle
- B60L50/50—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells
- B60L50/60—Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells using power supplied by batteries
- B60L50/64—Constructional details of batteries specially adapted for electric vehicles
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L53/00—Methods of charging batteries, specially adapted for electric vehicles; Charging stations or on-board charging equipment therefor; Exchange of energy storage elements in electric vehicles
- B60L53/20—Methods of charging batteries, specially adapted for electric vehicles; Charging stations or on-board charging equipment therefor; Exchange of energy storage elements in electric vehicles characterised by converters located in the vehicle
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
- B66B11/00—Main component parts of lifts in, or associated with, buildings or other structures
- B66B11/04—Driving gear ; Details thereof, e.g. seals
- B66B11/043—Driving gear ; Details thereof, e.g. seals actuated by rotating motor; Details, e.g. ventilation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
Description
本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
縦型のＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）において、低いオン抵抗を実現するために、トレンチの中にゲート電極を設けるトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、オン抵抗が低減される。
本発明が解決しようとする課題は、オン抵抗が低減される半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と、前記第１の面と対向する第２の面とを有する炭化珪素層であって、前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びる第１のトレンチと、前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向の前記第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、ｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、前記第１のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、前記第２のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、を含む炭化珪素層と、前記第１のトレンチの中に設けられた第１のゲート電極と、前記第２のトレンチの中に設けられた第２のゲート電極と、前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、前記炭化珪素層の前記第１の面の側に設けられ、前記第３の炭化珪素領域に電気的に接続された第１の電極と、前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、を備え、前記第４の炭化珪素領域は、４個のシリコン原子と結合する酸素原子を含み、前記第５の炭化珪素領域は、４個のシリコン原子と結合する酸素原子を含む。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する場合がある。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳやＴｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
炭化珪素層中の酸素原子の結合状態は、Ｘ線光電子分光法（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、赤外分光法（Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、又は、ラマン分光法を用いることで同定できる。また、炭化珪素層中の酸素原子が、炭化珪素の結晶構造の炭素サイトに位置するか否かは、例えば、Ｘ線光電子分光法、赤外分光法、又は、ラマン分光法を用いることで判定できる。また、炭化珪素層中の酸素原子が、炭化珪素の結晶構造のシリコンサイトに位置するか否かは、例えば、Ｘ線光電子分光法、赤外分光法、又は、ラマン分光法を用いることで判定できる。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面とを有する炭化珪素層であって、第１の面の側に設けられ、第１の面に平行な第１の方向に延びる第１のトレンチと、第１の面の側に設けられ、第１の方向に延び、第１の面に平行で第１の方向に垂直な第２の方向の第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられ、第１のトレンチと第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第１のトレンチと第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、第１のトレンチと第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、第２のトレンチと第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、を含む炭化珪素層と、第１のトレンチの中に設けられた第１のゲート電極と、第２のトレンチの中に設けられた第２のゲート電極と、第１のゲート電極と炭化珪素層との間に設けられた第１のゲート絶縁層と、第２のゲート電極と炭化珪素層との間に設けられた第２のゲート絶縁層と、炭化珪素層の第１の面の側に設けられ、第３の炭化珪素領域に電気的に接続された第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。
第１の実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面とを有する炭化珪素層であって、第１の面の側に設けられ、第１の面に平行な第１の方向に延びる第１のトレンチと、第１の面の側に設けられ、第１の方向に延び、第１の面に平行で第１の方向に垂直な第２の方向の第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に設けられ、第１のトレンチと第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に設けられ、第１のトレンチと第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、第１のトレンチと第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、第２のトレンチと第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、を含む炭化珪素層と、第１のトレンチの中に設けられた第１のゲート電極と、第２のトレンチの中に設けられた第２のゲート電極と、第１のゲート電極と炭化珪素層との間に設けられた第１のゲート絶縁層と、第２のゲート電極と炭化珪素層との間に設けられた第２のゲート絶縁層と、炭化珪素層の第１の面の側に設けられ、第３の炭化珪素領域に電気的に接続された第１の電極と、炭化珪素層の第２の面の側に設けられた第２の電極と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型のＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型トランジスタである。
図２は、第１の実施形態の半導体装置の模式上面図である。図２は、炭化珪素層１０の第１の面を示す図である。図１は、図２のＡＡ’に沿った断面である。
図３、図４、及び図５は、第１の実施形態の半導体装置の模式断面図である。図３は、図２のＢＢ’に沿った断面である。図４は、図２のＣＣ’に沿った断面である。図５は、図２のＤＤ’に沿った断面である。
図６は、第１の実施形態の半導体装置の拡大模式断面図である。図６は、図１の一部を拡大した断面である。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、及び層間絶縁層２２を備える。ソース電極１２は、第１の電極の一例である。ドレイン電極１４は、第２の電極の一例である。
ゲート絶縁層１６は、第１のゲート絶縁層１６ａ及び第２のゲート絶縁層１６ｂを含む。ゲート電極２０は、第１のゲート電極２０ａ及び第２のゲート電極２０ｂを含む。
炭化珪素層１０は、トレンチ２４、ドレイン領域２６、ドリフト領域２８（第１の炭化珪素領域）、ｐウェル領域３０（第２の炭化珪素領域）、ソース領域３２（第３の炭化珪素領域）、ｐウェルコンタクト領域３４（第８の炭化珪素領域）、側面酸素領域３６、底面酸素領域３８、ｐ底部領域４０（第９の炭化珪素領域）を含む。
トレンチ２４は、第１のトレンチ２４ａと第２のトレンチ２４ｂを含む。側面酸素領域３６は、第１の側面酸素領域３６ａ（第４の炭化珪素領域）及び第２の側面酸素領域３６ｂ（第５の炭化珪素領域）を含む。底面酸素領域３８は、第１の底面酸素領域３８ａ（第６の炭化珪素領域）及び第２の底面酸素領域３８ｂ（第７の炭化珪素領域）を含む。
ドリフト領域２８は、第１の炭化珪素領域の一例である。ｐウェル領域３０は、第２の炭化珪素領域の一例である。ソース領域３２は、第３の炭化珪素領域の一例である。ｐウェルコンタクト領域３４は、第８の炭化珪素領域の一例である。ｐ底部領域４０は、第９の炭化珪素領域の一例である。第１の側面酸素領域３６ａは、第４の炭化珪素領域の一例である。第２の側面酸素領域３６ｂは、第５の炭化珪素領域の一例である。第１の底面酸素領域３８ａは、第６の炭化珪素領域の一例である。第２の底面酸素領域３８ｂは、第７の炭化珪素領域の一例である。ｐ底部領域４０は、第９の炭化珪素領域の一例である。
図７は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。
六方晶系のＳｉＣ半導体は、六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面は、シリコン面と称される。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面はカーボン面と称される。カーボン面の最表面には炭素原子（Ｃ）が配列している。
六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
第１の面Ｐ１に平行な方向を第１の方向と定義する。第１の面に平行で第１の方向に垂直な方向を第２の方向と定義する。
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。
以下、炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下傾斜した面、第２の面Ｐ２がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下のオフ角を備える。
シリコン面に対し０度以上１０度以下傾斜した面の特性は、シリコン面にほぼ等しいとみなすことができる。また、カーボン面に対し０度以上１０度以下傾斜した面は、カーボン面にほぼ等しいとみなすことができる。
トレンチ２４は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。トレンチ２４は、炭化珪素層１０に設けられた溝（ｇｒｏｏｖｅ）である。
トレンチ２４は、第１の面Ｐ１において、第１の方向に延びる。トレンチ２４は、第２の方向に繰り返し配置される。
トレンチ２４の第２の方向の幅は、例えば、１００ｎｍ以上５００ｎｍ以下である。トレンチ２４とトレンチ２４との間の第２の方向の距離は、１００ｎｍ以下である。
トレンチ２４の深さは、例えば、０．５μｍ以上２μｍ以下である。
トレンチ２４の深さは、例えば、０．５μｍ以上２μｍ以下である。
第１のトレンチ２４ａは、炭化珪素層１０の第１の面Ｐ１の側に設けられる。第１のトレンチ２４ａは、第１の面Ｐ１において、第１の方向に延びる。第２のトレンチ２４ｂは、炭化珪素層１０の第１の面Ｐ１の側に設けられる。第２のトレンチ２４ｂは、第１の面Ｐ１において、第１の方向に延びる。
第２のトレンチ２４ｂは、第１のトレンチ２４ａに対し第２の方向に隣り合う。第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離（図６中のｄ）は、１００ｎｍ以下である。
第１のトレンチ２４ａの第２の方向の幅（図６中のｗ）は、例えば、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離ｄよりも大きい。第１のトレンチ２４ａの第２の方向の幅ｗは、例えば、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離ｄの１．５倍以上である。
ドレイン領域２６は、ｎ＋型のＳｉＣである。ドレイン領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域２８は、ｎ－型のＳｉＣである。ドリフト領域２８は、ドレイン領域２６と第１の面Ｐ１との間に位置する。
ドリフト領域２８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２８のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域２８のｎ型不純物濃度は、ドレイン領域２６のｎ型不純物濃度より低い。
ドリフト領域２８は、例えば、ドレイン領域２６上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域２８の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域３０は、ｐ型のＳｉＣである。ｐウェル領域３０は、ドリフト領域２８と第１の面Ｐ１との間に位置する。ｐウェル領域３０は、第１の方向に延びる。
ｐウェル領域３０は、トレンチ２４とトレンチ２４との間に設けられる。ｐウェル領域３０は、例えば、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間に設けられる。
ｐウェル領域３０は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域３０のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。ｐウェル領域３０の最大ｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域３０の深さは、例えば、０．３μｍ以上１．５μｍ以下である。ｐウェル領域３０は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ソース領域３２は、ｎ＋型のＳｉＣである。ソース領域３２は、ｐウェル領域３０と第１の面Ｐ１との間に位置する。ソース領域３２は、第１の面Ｐ１に接する。ソース領域３２は、トレンチ２４とトレンチ２４との間に設けられる。ソース領域３２は、ソース電極１２に電気的に接続される。
ソース領域３２は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３２のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。ソース領域３２のｎ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度より高い。
ソース領域３２の深さは、ｐウェル領域３０の深さよりも浅い。ソース領域３２の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域３４は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域３４は、ｐウェル領域３０と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域３４は、第１の面Ｐ１に接する。ｐウェルコンタクト領域３４は、ｐウェル領域３０に接する。
ｐウェルコンタクト領域３４は、ソース領域３２と第２の方向に隣り合う。ソース領域３２とｐウェルコンタクト領域３４は、第１の面Ｐ１において、第１の方向に交互に設けられる。ｐウェルコンタクト領域３４は、ソース電極１２に電気的に接続される。
ｐウェルコンタクト領域３４は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域３４のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐウェルコンタクト領域３４のｐ型不純物濃度は、ｐウェル領域３０のｐ型不純物濃度よりも高い。
ｐウェルコンタクト領域３４の深さは、ｐウェル領域３０の深さよりも浅い。ｐウェルコンタクト領域３４の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
ｐ底部領域４０は、ｐ＋型のＳｉＣである。ｐ底部領域４０は、一部のトレンチ２４とドリフト領域２８との間に設けられる。ｐ底部領域４０は、別の一部のトレンチ２４とドリフト領域２８との間には設けられない。ｐ底部領域４０は、例えば、図示しない領域でソース電極１２に電気的に接続される。
ｐ底部領域４０は、一部のトレンチ２４の底部に設けられ、別の一部のトレンチ２４の底部には設けられない。例えば、ｐ底部領域４０があるトレンチ２４と、ｐ底部領域４０がないトレンチ２４が、交互に第２の方向に配置される。なお、ｐ底部領域４０があるトレンチ２４と、ｐ底部領域４０がないトレンチ２４との比率は、図１に示すように１対１に限定されるものではない。例えば、ｐ底部領域４０があるトレンチ２４の間に挟まれる、ｐ底部領域４０がないトレンチ２４の数が、２以上であっても構わない。
ｐ底部領域４０は、第１のトレンチ２４ａとドリフト領域２８との間に設けられる。ｐ底部領域４０は、第２のトレンチ２４ｂとドリフト領域２８との間に設けられない。
ｐ底部領域４０は、底面酸素領域３８とドリフト領域２８との間に設けられる。
ｐ底部領域４０は、例えば、アルミニウムをｐ型不純物として含む。ｐ底部領域４０のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐ底部領域４０のｐ型不純物濃度は、ｐウェル領域３０のｐ型不純物濃度よりも高い。
側面酸素領域３６は、ｐ型のＳｉＣである。側面酸素領域３６は、ドリフト領域２８と第１の面Ｐ１との間に設けられる。側面酸素領域３６は、トレンチ２４とトレンチ２４との間に設けられる。側面酸素領域３６は、第１の方向に延びる。
側面酸素領域３６は、トレンチ２４の側面に設けられる。側面酸素領域３６は、トレンチ２４とｐウェル領域３０との間に設けられる。側面酸素領域３６は、ゲート絶縁層１６とｐウェル領域３０との間に設けられる。側面酸素領域３６は、例えば、ゲート絶縁層１６に接する。
例えば、第１の側面酸素領域３６ａは、ドリフト領域２８と第１の面Ｐ１との間に設けられる。第１の側面酸素領域３６ａは、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間に設けられる。
例えば、第１の側面酸素領域３６ａは、第１のトレンチ２４ａの側面に設けられる。第１の側面酸素領域３６ａは、第１のトレンチ２４ａとｐウェル領域３０との間に設けられる。第１の側面酸素領域３６ａは、第１のゲート絶縁層１６ａとｐウェル領域３０との間に設けられる。第１の側面酸素領域３６ａは、例えば、第１のゲート絶縁層１６ａに接する。
例えば、第２の側面酸素領域３６ｂは、ドリフト領域２８と第１の面Ｐ１との間に設けられる。第２の側面酸素領域３６ｂは、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間に設けられる。
例えば、第２の側面酸素領域３６ｂは、第２のトレンチ２４ｂの側面に設けられる。第２の側面酸素領域３６ｂは、第２のトレンチ２４ｂとｐウェル領域３０との間に設けられる。第２の側面酸素領域３６ｂは、第２のゲート絶縁層１６ｂとｐウェル領域３０との間に設けられる。第２の側面酸素領域３６ｂは、例えば、第２のゲート絶縁層１６ｂに接する。
側面酸素領域３６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。側面酸素領域３６のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。側面酸素領域３６の最大ｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
側面酸素領域３６は、酸素を含む。側面酸素領域３６の酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。側面酸素領域３６の最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
側面酸素領域３６の酸素濃度は、例えば、ｐウェル領域３０の酸素濃度よりも高い。側面酸素領域３６の最大酸素濃度は、例えば、ｐウェル領域３０の最大酸素濃度よりも高い。
側面酸素領域３６の酸素濃度は、例えば、側面酸素領域３６のアルミニウム濃度よりも高い。側面酸素領域３６の最大酸素濃度は、例えば、側面酸素領域３６の最大アルミニウム濃度よりも高い。
第１の側面酸素領域３６ａは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１の側面酸素領域３６ａのｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。第１の側面酸素領域３６ａの最大ｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
第１の側面酸素領域３６ａは、酸素を含む。第１の側面酸素領域３６ａの酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第１の側面酸素領域３６ａの最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第１の側面酸素領域３６ａの酸素濃度は、例えば、ｐウェル領域３０の酸素濃度よりも高い。第１の側面酸素領域３６ａの最大酸素濃度は、例えば、ｐウェル領域３０の最大酸素濃度よりも高い。
第１の側面酸素領域３６ａの酸素濃度は、例えば、第１の側面酸素領域３６ａのアルミニウム濃度よりも高い。第１の側面酸素領域３６ａの最大酸素濃度は、例えば、第１の側面酸素領域３６ａの最大アルミニウム濃度よりも高い。
第２の側面酸素領域３６ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第２の側面酸素領域３６ｂのｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。第２の側面酸素領域３６ｂの最大ｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
第２の側面酸素領域３６ｂは、酸素を含む。第２の側面酸素領域３６ｂの酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第２の側面酸素領域３６ｂの最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第２の側面酸素領域３６ｂの酸素濃度は、例えば、ｐウェル領域３０の酸素濃度よりも高い。第２の側面酸素領域３６ｂの最大酸素濃度は、例えば、ｐウェル領域３０の最大酸素濃度よりも高い。
第２の側面酸素領域３６ｂの酸素濃度は、例えば、第２の側面酸素領域３６ｂのアルミニウム濃度よりも高い。第２の側面酸素領域３６ｂの最大酸素濃度は、例えば、第２の側面酸素領域３６ｂの最大アルミニウム濃度よりも高い。
図８は、第１の実施形態の半導体装置の元素濃度分布を示す図である。図８は、酸素（Ｏ）、炭素（Ｃ）、及びアルミニウム（Ａｌ）の第２の方向の濃度分布を示す。図８は、図６のＧＧ’線に沿った元素濃度分布を示す。図８は、第１のゲート絶縁層１６ａ、第１の側面酸素領域３６ａ、ｐウェル領域３０、第２の側面酸素領域３６ｂ、及び第２のゲート絶縁層１６ｂを含む部分の元素の濃度分布を示す。
第１のゲート絶縁層１６ａと炭化珪素層１０との界面から、炭化珪素層１０の側に２０ｎｍ離れた位置（図８中のＸ１）を第１の位置と定義する。第１の位置Ｘ１における酸素濃度は、例えば、１×１０１７ｃｍ－３未満である。
第２のゲート絶縁層１６ｂと炭化珪素層１０との界面から、炭化珪素層１０の側に２０ｎｍ離れた位置（図８中のＸ２）を第２の位置と定義する。第２の位置Ｘ２における酸素濃度は、例えば、１×１０１７ｃｍ－３未満である。
第１のゲート絶縁層１６ａと炭化珪素層１０との界面の位置の同定については、例えば、ＳＩＭＳにより元素の濃度分布を測定し、第１のゲート絶縁層１６ａから炭化珪素層１０に向かって低下する酸素濃度と、炭化珪素層１０から第１のゲート絶縁層１６ａに向かって低下する炭素濃度が、一致する位置を界面の位置と定める。第２のゲート絶縁層１６ｂと炭化珪素層１０との界面の位置の同定についても同様に定める。
底面酸素領域３８は、ｐ＋型のＳｉＣ又はｎ－型のＳｉＣである。底面酸素領域３８は、トレンチ２４とドリフト領域２８との間に設けられる。ｐ底部領域４０が底部に設けられたトレンチ２４とドリフト領域２８との間の底面酸素領域３８は、ｐ＋型のＳｉＣである。ｐ底部領域４０が底部に設けられないトレンチ２４とドリフト領域２８との間の底面酸素領域３８は、ｎ－型のＳｉＣである。
底面酸素領域３８は、例えば、ゲート絶縁層１６に接する。
例えば、第１の底面酸素領域３８ａは、ｐ＋型のＳｉＣである。第１の底面酸素領域３８ａは、第１のトレンチ２４ａとドリフト領域２８との間に設けられる。第１の底面酸素領域３８ａは、第１のトレンチ２４ａとｐ底部領域４０との間に設けられる。
第１の底面酸素領域３８ａは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１の底面酸素領域３８ａのｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。第１の底面酸素領域３８ａのｐ型不純物濃度は、例えば、ｐウェル領域３０のｐ型不純物濃度よりも高い。
第１の底面酸素領域３８ａは、酸素を含む。第１の底面酸素領域３８ａの酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第１の底面酸素領域３８ａの最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第１の底面酸素領域３８ａの酸素濃度は、例えば、ｐ底部領域４０の酸素濃度よりも高い。第１の底面酸素領域３８ａの最大酸素濃度は、例えば、ｐ底部領域４０の最大酸素濃度よりも高い。
第１の底面酸素領域３８ａの酸素濃度は、例えば、第１の底面酸素領域３８ａのアルミニウム濃度よりも高い。第１の底面酸素領域３８ａの最大酸素濃度は、例えば、第１の底面酸素領域３８ａの最大アルミニウム濃度よりも高い。
例えば、第２の底面酸素領域３８ｂは、ｎ－型のＳｉＣである。第２の底面酸素領域３８ｂは、第２のトレンチ２４ｂとドリフト領域２８との間に設けられる。
第２の底面酸素領域３８ｂは、例えば、例えば、リン（Ｐ）又は窒素（Ｎ）をｎ型不純物として含む。第２の底面酸素領域３８ｂのｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。
第２の底面酸素領域３８ｂは、酸素を含む。第２の底面酸素領域３８ｂの酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。第２の底面酸素領域３８ｂの最大酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第２の底面酸素領域３８ｂの酸素濃度は、例えば、ドリフト領域２８の酸素濃度よりも高い。第２の底面酸素領域３８ｂの最大酸素濃度は、例えば、ドリフト領域２８の最大酸素濃度よりも高い。
第２の底面酸素領域３８ｂの酸素濃度は、例えば、第２の底面酸素領域３８ｂのリン濃度又は窒素濃度よりも高い。第２の底面酸素領域３８ｂの最大酸素濃度は、例えば、第２の底面酸素領域３８ｂの最大リン濃度又は最大窒素濃度よりも高い。
側面酸素領域３６及び底面酸素領域３８は、４個のシリコン原子と結合する酸素原子を含む。
図９は、第１の実施形態の側面酸素領域及び底面酸素領域の説明図である。図９（ａ）は、炭化珪素の結晶構造を示す図である。図９（ｂ）は、側面酸素領域３６及び底面酸素領域３８に存在する構造を示す図である。図９（ｃ）は、図９（ｂ）と異なる、酸素原子を含む構造を示す。図９（ｄ）は、図９（ｂ）及び図９（ｃ）と異なる、酸素原子を含む構造を示す。
図９（ｂ）に示す構造には、４個のシリコン原子と結合する１個の酸素原子が存在する。言い換えれば、図９（ｂ）に示す構造には、図９（ａ）に示す炭化珪素の結晶構造の炭素サイトに位置する１個の酸素原子が存在する。言い換えれば、図９（ｂ）に示す構造には、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した構造を有する。図９（ｂ）に示す構造を第１の構造と称する。
図９（ｃ）に示す構造には、２個のシリコン原子と結合する酸素原子が存在する。言い換えれば、図９（ｃ）に示す構造には、図９（ａ）に示す炭化珪素の結晶構造の炭素サイトに位置する２個の酸素原子が存在する。言い換えれば、図９（ｃ）に示す構造には、炭化珪素の結晶構造の炭素原子を２個の酸素原子が置換した構造を有する。図９（ｃ）に示す構造を第２の構造と称する。
図９（ｄ）に示す構造には、炭素原子と結合する酸素原子が存在する。言い換えれば、図９（ｄ）に示す構造には、図９（ａ）に示す炭化珪素の結晶構造のシリコンサイトに位置する１個の酸素原子が存在する。言い換えれば、図９（ｄ）に示す構造には、炭化珪素の結晶構造のシリコン原子を１個の酸素原子が置換した構造を有する。図９（ｄ）に示す構造を第３の構造と称する。
側面酸素領域３６は、４個のシリコン原子と結合する酸素原子を含む。側面酸素領域３６は、第１の構造を含む。
側面酸素領域３６の４個のシリコン原子と結合する酸素原子の濃度は、例えば、側面酸素領域３６の２個のシリコン原子と結合する酸素原子の濃度よりも大きい。言い換えれば、側面酸素領域３６の第１の構造の濃度は、例えば、側面酸素領域３６の第２の構造の濃度よりも大きい。
側面酸素領域３６の４個のシリコン原子と結合する酸素原子の濃度は、例えば、側面酸素領域３６の炭素原子と結合する酸素原子の濃度よりも大きい。言い換えれば、側面酸素領域３６の第１の構造の濃度は、例えば、側面酸素領域３６の第３の構造の濃度よりも大きい。
なお、ゲート絶縁層１６が酸化シリコンを含む場合、酸化シリコン中の酸素原子は、２個のシリコン原子と結合している。
第１の側面酸素領域３６ａは、４個のシリコン原子と結合する酸素原子を含む。第１の側面酸素領域３６ａは、第１の構造を含む。
第１の側面酸素領域３６ａの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第１の側面酸素領域３６ａの２個のシリコン原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第１の側面酸素領域３６ａの第１の構造の濃度は、例えば、第１の側面酸素領域３６ａの第２の構造の濃度よりも大きい。
第１の側面酸素領域３６ａの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第１の側面酸素領域３６ａの炭素原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第１の側面酸素領域３６ａの第１の構造の濃度は、例えば、第１の側面酸素領域３６ａの第３の構造の濃度よりも大きい。
第２の側面酸素領域３６ｂは、４個のシリコン原子と結合する酸素原子を含む。第２の側面酸素領域３６ｂは、第１の構造を含む。
第２の側面酸素領域３６ｂの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第２の側面酸素領域３６ｂの２個のシリコン原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第２の側面酸素領域３６ｂの第１の構造の濃度は、例えば、第２の側面酸素領域３６ｂの第２の構造の濃度よりも大きい。
第２の側面酸素領域３６ｂの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第２の側面酸素領域３６ｂの炭素原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第２の側面酸素領域３６ｂの第１の構造の濃度は、例えば、第２の側面酸素領域３６ｂの第３の構造の濃度よりも大きい。
底面酸素領域は、４個のシリコン原子と結合する酸素原子を含む。底面酸素領域は、第１の構造を含む。
底面酸素領域の４個のシリコン原子と結合する酸素原子の濃度は、例えば、底面酸素領域の２個のシリコン原子と結合する酸素原子の濃度よりも大きい。言い換えれば、底面酸素領域の第１の構造の濃度は、例えば、底面酸素領域の第２の構造の濃度よりも大きい。
底面酸素領域の４個のシリコン原子と結合する酸素原子の濃度は、例えば、底面酸素領域の炭素原子と結合する酸素原子の濃度よりも大きい。言い換えれば、底面酸素領域の第１の構造の濃度は、例えば、底面酸素領域の第３の構造の濃度よりも大きい。
第１の底面酸素領域３８ａは、４個のシリコン原子と結合する酸素原子を含む。第１の底面酸素領域３８ａは、第１の構造を含む。
第１の底面酸素領域３８ａの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第１の底面酸素領域３８ａの２個のシリコン原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第１の底面酸素領域３８ａの第１の構造の濃度は、例えば、第１の底面酸素領域３８ａの第２の構造の濃度よりも大きい。
第１の底面酸素領域３８ａの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第１の底面酸素領域３８ａの炭素原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第１の底面酸素領域３８ａの第１の構造の濃度は、例えば、第１の底面酸素領域３８ａの第３の構造の濃度よりも大きい。
第２の底面酸素領域３８ｂは、４個のシリコン原子と結合する酸素原子を含む。第２の底面酸素領域３８ｂは、第１の構造を含む。
第２の底面酸素領域３８ｂの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第２の底面酸素領域３８ｂの２個のシリコン原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第２の底面酸素領域３８ｂの第１の構造の濃度は、例えば、第２の底面酸素領域３８ｂの第２の構造の濃度よりも大きい。
第２の底面酸素領域３８ｂの４個のシリコン原子と結合する酸素原子の濃度は、例えば、第２の底面酸素領域３８ｂの炭素原子と結合する酸素原子の濃度よりも大きい。言い換えれば、第２の底面酸素領域３８ｂの第１の構造の濃度は、例えば、第２の底面酸素領域３８ｂの第３の構造の濃度よりも大きい。
ゲート電極２０は、トレンチ２４の中に設けられる。例えば、第１のゲート電極２０ａは、第１のトレンチ２４ａの中に設けられる。例えば、第２のゲート電極２０ｂは、第２のトレンチ２４ｂの中に設けられる。
ゲート電極２０は、導電体である。ゲート電極２０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ゲート絶縁層１６は、ゲート電極２０と炭化珪素層１０との間に位置する。例えば、第１のゲート絶縁層１６ａは、第１のゲート電極２０ａと炭化珪素層１０との間に位置する。例えば、第２のゲート絶縁層１６ｂは、第２のゲート電極２０ｂと炭化珪素層１０との間に位置する。
ゲート絶縁層１６は、ゲート電極２０とｐウェル領域３０との間に位置する。例えば、第１のゲート絶縁層１６ａは、第１のゲート電極２０ａとｐウェル領域３０との間に位置する。例えば、第２のゲート絶縁層１６ｂは、第２のゲート電極２０ｂとｐウェル領域３０との間に位置する。
ゲート絶縁層１６は、ゲート電極２０と側面酸素領域３６との間に位置する。例えば、第１のゲート絶縁層１６ａは、第１のゲート電極２０ａと第１の側面酸素領域３６ａとの間に位置する。例えば、第２のゲート絶縁層１６ｂは、第２のゲート電極２０ｂと第２の側面酸素領域３６ｂとの間に位置する。
ゲート絶縁層１６は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層１６は例えば、酸化シリコンである。ゲート絶縁層１６の厚さは、例えば、３０ｎｍ以上２００ｎｍ以下である。
第１のゲート絶縁層１６ａと第１の側面酸素領域３６ａは接する。第２のゲート絶縁層１６ｂと第２の側面酸素領域３６ｂは接する。第１のゲート絶縁層１６ａと第２のゲート絶縁層１６ｂとの間のｐウェル領域３０が、ＭＯＳＦＥＴ１００のチャネル領域となる。
層間絶縁層２２は、ゲート電極２０上に形成される。層間絶縁層２２は、ゲート電極２０とソース電極１２を電気的に分離する。層間絶縁層２２は、例えば、酸化シリコンである。
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極１２は、例えば、ソース領域３２及びｐウェルコンタクト領域３４に接する。ソース電極１２は、ソース領域３２とｐウェルコンタクト領域３４とに電気的に接続される。ソース電極１２は、ｐウェル領域３０に電位を与えるｐウェル電極としても機能する。
ソース電極１２は、例えば、バリアメタル層と、バリアメタル層上のメタル層との積層で構成される。バリアメタル層は、例えば、窒化チタンを含む。メタル層は、例えば、アルミニウムを含む。バリアメタル層とメタル層とは、反応により合金を形成しても構わない。
ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極１４は、例えば、ドレイン領域２６に接する。ドレイン電極１４は、ドレイン領域２６に電気的に接続される。
ドレイン電極１４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
なお、第１の実施形態の半導体装置において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態の半導体装置において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、及び図１９は、第１の実施形態の半導体装置の製造方法の一例を示す図である。図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１８、及び図１９は、図１に相当する断面を示す。図１７は、イオン注入のプロファイルを示す。
最初に、ドレイン領域２６の上に、ｎ-型の炭化珪素領域１１を形成した炭化珪素層１０を準備する（図１０）。ｎ-型の炭化珪素領域１１は、例えば、エピタキシャル成長法により形成される。炭化珪素領域１１の一部は、最終的にｎ－型のドリフト領域２８になる。
次に、公知のリソグラフィ法及びイオン注入法を用いて、炭化珪素領域１１にｐウェル領域３０、ソース領域３２、及び、図示しないｐウェルコンタクト領域３４を形成する（図１１）。
次に、炭化珪素層１０の上に、マスク材４１を形成する。マスク材４１は、例えば、公知の化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法：ＣＶＤ法）、リソグラフィ法、及び反応性イオンエッチング法（ＲＩＥ法）を用いて形成する。
次に、マスク材４１をマスクとして用いて、トレンチ２４を形成する（図１２）。トレンチ２４は、例えば、ＲＩＥ法を用いて形成する。
次に、フォトレジスト層４３を形成する。フォトレジスト層４３は、一部のトレンチ２４を埋め込むように形成する。フォトレジスト層４３は、リソグラフィ法を用いて形成する。
次に、フォトレジスト層４３をマスクとして用いて、公知のイオン注入法により、炭化珪素層１０にアルミニウムをイオン注入する（図１３）。ｐ底部領域４０が、一部のトレンチ２４の下部に形成される。次に、フォトレジスト層４３を除去する。
次に、マスク材４１をマスクとして用いて、公知のイオン注入法により、炭化珪素層１０にシリコンをイオン注入する（図１４）。シリコンを、トレンチ２４の側面及び底面にイオン注入する。シリコンのイオン注入は、例えば、斜めイオン注入法を用いる。
次に、公知のイオン注入法により、炭化珪素層１０に酸素をイオン注入し、側面酸素領域３６及び底面酸素領域３８を形成する（図１５）。側面酸素領域３６はトレンチ２４の側面、底面酸素領域３８はトレンチ２４の底面に形成される。酸素のイオン注入は、例えば、斜めイオン注入法を用いる。
酸素のイオン注入により、炭化珪素層１０の炭素の結合が切れ、炭化珪素層１０の中の炭素空孔（Ｃａｒｂｏｎ Ｖａｃａｎｃｙ）が増加する。
シリコンのイオン注入により、炭化珪素層１０の表面近傍の結晶構造が乱れる。シリコンのイオン注入により、例えば、炭化珪素層１０の表面近傍がアモルファス化する。
シリコンのイオン注入を酸素のイオン注入より前に行うことで、酸素のイオン注入の際のチャネリングが抑制される。このため、側面酸素領域３６又は底面酸素領域３８が深くなることが抑制できる。なお、シリコンのイオン注入を酸素のイオン注入の後に行うことも可能である。
次に、公知のイオン注入法により、炭化珪素層１０に炭素をイオン注入する（図１６）。炭素を、トレンチ２４の側面及び底面にイオン注入する。
図１７は、酸素（Ｏ）、シリコン（Ｓｉ）、及び炭素（Ｃ）のイオン注入のプロファイルを示す。図１７は、２つのトレンチ２４の間の炭化珪素層１０のイオン注入プロファイルを示す。横軸は炭化珪素層１０のトレンチ２４の側面からの第２の方向の距離、縦軸は元素濃度である。
図１７において、イオン注入後に、酸素濃度が最大となる一方のトレンチ側面からの距離を第１の距離Ｄ１、シリコン濃度が最大となる距離を第２の距離Ｄ２、炭素濃度が最大となる距離を第３の距離Ｄ３とする。また、酸素濃度が最大となる他方のトレンチ側面からの距離を第１の距離Ｄ１’、シリコン濃度が最大となる距離を第２の距離Ｄ２’、炭素濃度が最大となる距離を第３の距離Ｄ３’とする。
第１の距離Ｄ１及び第２の距離Ｄ２は、第３の距離Ｄ３よりも浅い。第１の距離Ｄ１及び第２の距離Ｄ２は、例えば、１５ｎｍ以下である。第１の距離Ｄ１及び第２の距離Ｄ２は、例えば、１０ｎｍ以下である。第１の距離Ｄ１及び第２の距離Ｄ２は、例えば、５ｎｍ以下である。第３の距離Ｄ３は例えば、１０ｎｍ以上３０ｎｍ以下である。第１の距離Ｄ１と第２の距離Ｄ２の差分は、例えば、２ｎｍ以下である。
同様に、第１の距離Ｄ１’及び第２の距離Ｄ２’は、第３の距離Ｄ３’よりも浅い。第１の距離Ｄ１’及び第２の距離Ｄ２’は、例えば、１５ｎｍ以下である。第１の距離Ｄ１’及び第２の距離Ｄ２’は、例えば、１０ｎｍ以下である。第１の距離Ｄ１’及び第２の距離Ｄ２’は、例えば、５ｎｍ以下である。第３の距離Ｄ３’は例えば、１０ｎｍ以上３０ｎｍ以下である。第１の距離Ｄ１’と第２の距離Ｄ２’の差分は、例えば、２ｎｍ以下である。
例えば、シリコンのイオン注入プロファイルは、酸素のイオン注入プロファイル全体を覆うようにする。シリコンが近傍にあることで、酸素が炭化珪素の結晶構造の炭素サイトに入り易くなる。
例えば、炭素のイオン注入プロファイルは、酸素のイオン注入プロファイルよりも、十分に奥に位置させる。炭素が存在することで炭素空孔が埋まり、酸素が拡散し難くなる。このため、酸素のトレンチ側面からの奥行方向への拡散が抑制されれる。
次に、マスク材４１を除去した後、炭化珪素層１０の表面及びトレンチ２４の内面に炭素膜４８を形成する。そして、炭化珪素層１０の中にイオン注入で導入した元素を活性化する熱処理を行う（図１８）。熱処理により、酸素原子が、トレンチ２４の内面近傍に多数形成された炭素空孔を埋める。言い換えれば、４個のシリコン原子と結合する酸素原子が形成される。言い換えれば、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造が多数形成される。
熱処理の際、側面酸素領域３６及び底面酸素領域３８には、酸素が原子として存在する。このため、炭素原子を２個の酸素原子が置換した第２の構造の形成よりも、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造の形成が促進される。
熱処理の際、側面酸素領域３６及び底面酸素領域３８には、シリコン原子が存在する。このため、炭化珪素の結晶構造のシリコン原子を１個の酸素原子が置換した第３の構造よりも、炭化珪素の結晶構造の炭素原子を１個の酸素原子が置換した第１の構造の形成が促進される。
また、熱処理の際、側面酸素領域３６及び底面酸素領域３８より奥の領域では、炭素濃度が酸素濃度よりも高い。このため、側面酸素領域３６及び底面酸素領域３８よりも奥の領域の炭素欠陥には、炭素原子が酸素原子よりも優先的に入り、第１の構造は形成されにくい。
次に、炭素膜４８を剥離した後、公知のプロセス技術を用いて、炭化珪素層１０の表面に、ゲート絶縁層１６及びゲート電極２０を形成する。ゲート絶縁層１６及びゲート電極２０は、例えば、ＣＶＤ法を用いて形成する。さらに、公知のプロセス技術を用いて、ゲート電極２０の上に層間絶縁層２２を形成する（図１９）。
熱処理の際に、炭化珪素層１０の余剰の炭素やシリコンは、炭素膜４８に吸収される。炭素膜４８を剥離することで、余剰の炭素やシリコンを取り除くことができる。こうして、炭化珪素層１０の余剰の炭素やシリコンは取り除くことができるので、第１の構造を形成するために、多量の炭素やシリコンをイオン注入しても、ＭＯＳＦＥＴ１００の特性が劣化することはない。
その後、公知のプロセス技術を用いて、ソース電極１２、及び、ドレイン電極１４を形成する。以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が製造される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
トレンチゲート構造を適用したＭＯＳＦＥＴにおいて、単位面積あたりのオン抵抗を低減するために、隣り合うトレンチとトレンチの間の距離を小さくすることが行われる。単位面積当たりのチャネル面積が増加することで、単位面積あたりのオン抵抗を低減する。
しかし、トレンチとトレンチの間の距離が小さくなると、２つのゲート電極に挟まれたｐウェル領域のポテンシャルが低下する。このため、閾値電圧が低下し、ＭＯＳＦＥＴのカットオフ特性が劣化する。例えが、閾値電圧を上昇させるために、ｐウェル領域のｐ型不純物濃度を増加させると、ｐ型不純物によるキャリア電子の散乱が大きくなり、電子の移動度が低下する。したがって、ＭＯＳＦＥＴ１００のオン抵抗が増加する。
第１の実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁層１６とｐウェル領域３０との間に、側面酸素領域３６が設けられる。側面酸素領域３６が設けられることにより、ＭＯＳＦＥＴ１００において、高い閾値電圧と高い移動度が実現される。以下、詳述する。
図２０は、第１の実施形態の半導体装置の電子状態を示す図である。１個の酸素原子が、炭化珪素の結晶構造における炭素原子の位置（炭素サイト）に存在する場合の電子状態を第一原理計算により求めている。すなわち、炭化珪素の中に、４個のシリコン原子と結合する酸素原子を含む第１の構造が存在する場合の電子状態を第一原理計算により求めている。
図２０に示すように、酸素原子が炭素サイトに存在する場合、伝導帯下端から離れた深い位置に準位が形成される。酸素原子が炭素サイトに存在する場合、伝導帯下端から離れた深い位置に局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）が形成される。
局在状態は、伝導帯下端から約０．８ｅＶの位置に形成される。局在状態と伝導帯下端とのエネルギー差は、例えば、０．７ｅＶ以上１．０ｅＶ以下である。
第１の実施形態のＭＯＳＦＥＴ１００の側面酸素領域３６には、第１の構造が存在する。したがって、側面酸素領域３６には、深い準位が形成されている。
図２１は、第１の実施形態の半導体装置の作用及び効果の説明図である。図２１は、ＭＯＳＦＥＴ１００のＭＯＳ構造のバンド図を示す。図２１は、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の部分を示す。図２１は、第１のゲート電極２０ａと第２のゲート電極２０ｂとの間の部分を示す。
図２１（ａ）は、ソース電極１２とゲート電極２０との間に電圧が印加されていないフラットバンド状態のバンド図である。図２１（ｂ）は、ゲート電極２０に正の電圧（図２１（ｂ）中のＶｇ）が印加され反転層が形成された状態のバンド図である。なお、図２１はゲート電極２０の仕事関数と炭化珪素層１０のフェルミレベルが等しい理想的な場合を図示している。
図２１（ａ）に示すように、炭化珪素層１０とゲート絶縁層１６の界面近傍には、炭素サイトに入った酸素原子により形成された深い準位が存在する。図２１（ｂ）に示すように、ゲート電極２０に正の電圧が印加されると、界面近傍のポテンシャルが低下する。
界面近傍のポテンシャルが低下すると、電子が誘起されるが、この電子が図２１（ｂ）に示すように、深い準位にトラップされて負の固定電荷を形成する。界面近傍に負の固定電荷が形成されることで、ＭＯＳＦＥＴ１００の閾値電圧が高くなる。ＭＯＳＦＥＴ１００によれば、ｐウェル領域３０のｐ型不純物濃度を高くすることなく、閾値電圧を高くすることができる。よって、オン抵抗を増加させることなく、閾値電圧を高くすることができる。
ＭＯＳＦＦＥＴ１００によれば、トレンチ２４とトレンチ２４の間の距離を、閾値電圧を低下させることなく小さくすることができる。したがって、単位面積あたりのオン抵抗を低減することができる。
ＭＯＳＦＥＴ１００の単位面積当たりのオン抵抗を低減する観点から、トレンチ２４とトレンチ２４の間の距離は、８０ｎｍ以下であることが好ましく、５０ｎｍ以下であることがより好ましい。例えば、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離（図６中のｄ）は、８０ｎｍ以下であることが好ましく、５０ｎｍ以下であることがより好ましい。
第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離ｄが１００ｎｍ以下では、両側のゲート電極からの電界のチャネル垂直成分が、幅ｄ（距離ｄ）の炭化珪素層１０の中央付近にて、打ち消し合うようになる。幅ｄが８０ｎｍ以下となると、炭化珪素層１０の中央から５０％程度の領域の電界のチャネル垂直成分が打ち消しあう。幅ｄが５０ｎｍ以下となると、炭化珪素層１０のほぼ１００％の領域の電界のチャネル垂直成分が打ち消しあう。電極からの電界のチャネル垂直成分は、電子がチャネルから外れる要因となり、移動度低下要因となる。電界のチャネル垂直成分が打ち消されることで、高移動度が実現されることになる。よって、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離ｄは、１００ｎｍ以下が好ましく、８０ｎｍ以下がより好ましく、５０ｎｍ以下が更に好ましい。
一方で、ゲート絶縁層と炭化珪素層１０との界面近傍には酸素領域を形成する。したがって、トレンチ２４とトレンチ２４との間の炭化珪素層１０には、少なくとも１５ｎｍ以上の幅があることが望ましい。酸素領域を形成するための容易さを考えるなら、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離ｄは、２０ｎｍ以上が好ましく、２５ｎｍ以上がより好ましい。
トレンチ２４内のゲート絶縁層１６及びゲート電極２０の形成を容易にする観点から、トレンチ２４の第２の方向の幅は、トレンチ２４とトレンチ２４との間の距離よりも大きいことが好ましい。例えば、第１のトレンチ２４ａの第２の方向の幅（図６中のｗ）は、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離ｄよりも大きいことが好ましい。第１のトレンチ２４ａの第２の方向の幅ｗは、第１のトレンチ２４ａと第２のトレンチ２４ｂとの間の第２の方向の距離ｄの１．５倍以上であることが好ましく、２倍以上であることがより好ましい。
界面近傍に負の固定電荷が形成されると、界面近傍のポテンシャルが上昇する。このため、図２１（ｂ）に示すように、反転層は界面近傍から離れた深い位置に形成される。いわゆる、埋め込みチャネルが形成されることになる。
埋め込みチャネルが形成されると、電子が界面近傍から離れた位置を流れる。したがって、電子の界面散乱が抑制され、ＭＯＳＦＥＴ１００の移動度が高くなる。よって、ＭＯＳＦＥＴ１００のオン抵抗を低減できる。
炭化珪素層１０の中の炭素空孔は、伝導帯下端に近い浅い準位を形成する。この浅い準位によりＭＯＳＦＥＴ１００の移動度が低下する。ＭＯＳＦＥ１００では、側面酸素領域３６に含まれる酸素が、炭素空孔を埋めることで炭素空孔の量が低減されている。したがって、ＭＯＳＦＥＴ１００の移動度が高くなる。
また、炭化珪素層に炭素空孔が存在すると、炭化珪素層の表面が酸化されやすい。炭化珪素層の表面が酸化されると、更に炭素空孔が形成される。炭化珪素層の表面が酸化される際、ゲート絶縁層中に拡散した炭素による炭素欠陥が生成される。このため、ＭＯＳＦＥＴの移動度の低下やゲート絶縁層の信頼性の低下が起こる。
ＭＯＳＦＥＴ１００は、側面酸素領域３６に含まれる酸素が、炭素空孔を埋めることで炭素空孔の量が低減されている。したがって、炭化珪素層１０の表面の耐酸化性が向上している。したがって、炭化珪素層１０の中の炭素空孔の量、及びゲート絶縁層１６中に拡散する炭素量が低減さる。よって、ＭＯＳＦＥＴ１００の移動度が高くなる。同時に、ゲート絶縁層１６の信頼性が向上する。
ゲート絶縁層１６と炭化珪素層１０との界面から、炭化珪素層１０の側に２０ｎｍ離れた第１の位置Ｘ１及び第２の位置Ｘ２における酸素濃度は、例えば、１×１０１７ｃｍ－３未満であることが好ましく、１×１０１６ｃｍ－３未満であることがより好ましく、１×１０１５ｃｍ－３未満であることが更に好ましい。第１の位置Ｘ１及び第２の位置Ｘ２における酸素濃度が、上記上限値を下回ると、埋め込みチャネルが、ゲート絶縁層１６と炭化珪素層１０との界面に近づくことになる。埋め込みチャネルが、ゲート絶縁層１６と炭化珪素層１０との界面に近づくことで、ＭＯＳＦＥ１００のゲート電圧による制御性が向上する。
ＭＯＳＦＥ１００のゲート電圧による制御性が向上することで、例えば、ＭＯＳＦＥ１００の動作電圧を下げることが可能となる。その結果、例えば、ゲート絶縁層のリーク電流が低減する。また、ソースとドレイン間のリーク電流が低減する。また、ショートチャネル効果が抑制できる。
側面酸素領域３６の酸素濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが更に好ましく、３×１０２１ｃｍ－３以上であることが更に好ましい。上記下限値を上回ることで、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
例えば、側面酸素領域３６の酸素濃度が３×１０１９ｃｍ－３以上であれば、閾値電圧が、側面酸素領域３６がない場合と比較して１Ｖ程度高くなる。また、側面酸素領域３６の酸素濃度が３×１０２０ｃｍ－３以上であれば、閾値電圧が、第１の酸素領域６１がない場合と比較して５Ｖ程度高くなる。
側面酸素領域３６の酸素濃度は、１×１０２３ｃｍ－３以下であることが好ましく、５×１０２２ｃｍ－３以下であることがより好ましく、１×１０２２ｃｍ－３以下であることが更に好ましく、５×１０２１ｃｍ－３以下であることが更に好ましい。上記上限値を下回ることで、シリコンサイトに入る酸素原子の量や、炭化珪素の格子間に位置する酸素原子の量が抑制され、ＭＯＳＦＥＴ１００の移動度がより高くなる。
側面酸素領域３６の酸素濃度が１×１０２３ｃｍ－３より高いと、界面ポテンシャルが大きく持ち上がり、閾値電圧が高くなりすぎるおそれがある。このため、ＭＯＳＦＥ１００のゲート電圧によるオン動作が困難になるおそれがある。ＭＯＳＦＥ１００の閾値電圧を適当な値に設定する観点から、側面酸素領域３６の酸素濃度は、１×１０２３ｃｍ－３以下であることが好ましく、５×１０２２ｃｍ－３以下であることがより好ましく、１×１０２２ｃｍ－３以下であることが更に好ましく、５×１０２１ｃｍ－３以下であることが最も好ましい。
側面酸素領域３６の４個のシリコン原子と結合する酸素原子の濃度は、側面酸素領域３６の２個のシリコン原子と結合する酸素原子の濃度よりも大きいことが好ましい。言い換えれば、側面酸素領域３６の第１の構造の濃度は、側面酸素領域３６の第２の構造の濃度よりも大きいことが好ましい。負の固定電荷を形成可能な深い準位を多く形成することが可能となる。したがって、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
側面酸素領域３６の４個のシリコン原子と結合する酸素原子の濃度は、側面酸素領域３６の炭素原子と結合する酸素原子の濃度よりも大きいことが好ましい。言い換えれば、側面酸素領域３６の第１の構造の濃度は、側面酸素領域３６の第３の構造の濃度よりも大きいことが好ましい。負の固定電荷を形成可能な深い準位を多く形成することが可能となる。したがって、ＭＯＳＦＥＴ１００の閾値電圧及び移動度がより高くなる。
ＭＯＳＦＥＴ１００の閾値電圧及び移動度を高くする観点から、側面酸素領域３６の酸素濃度が、側面酸素領域３６のアルミニウム濃度よりも高いことが好ましい。
第１の実施形態のＭＯＳＦＥＴ１００は、トレンチ２４とドリフト領域２８との間に底面酸素領域３８が設けられる。底面酸素領域３８を有することにより、ＭＯＳＦＥＴ１００のトレンチ２４の底部のゲート絶縁層１６の実効膜厚が厚くなる。したがって、電界が集中し、絶縁破壊の生じやすいトレンチ２４の底部のゲート絶縁層１６の絶縁破壊耐性が向上する。よって、ゲート絶縁層１６の信頼性が向上する。また、トレンチ２４の底部のゲート絶縁層１６のリーク電流が低減する。
ＭＯＳＦＥＴを用いて駆動される負荷に短絡が生じると、ＭＯＳＦＥＴに大電流が流れＭＯＳＦＥＴが破壊に至る。ＭＯＳＦＥＴが破壊するまでの時間は短絡耐量と称される。ＭＯＳＦＥＴの破壊を抑制するためには、短絡耐量を長くすることが望まれる。例えば、ＭＯＳＦＥＴの飽和電流を低減することで短絡耐量を長くすることが可能となる。
第１の実施形態のＭＯＳＦＥＴ１００は、一部のトレンチ２４の底部に、ｐ底部領域４０が設けられる。ＭＯＳＦＥＴ１００では、ドレイン電極１４に高電圧が印加された際、ｐ底部領域４０からドリフト領域２８に伸びる空乏層により、トレンチ２４とトレンチ２４との間の電流経路が閉塞される。したがって、ＭＯＳＦＥＴ１００の短絡耐量を長くすることが可能となる。
また、ＭＯＳＦＥＴ１００は、一部のトレンチ２４の下部にｐ底部領域４０を設けない。したがって、ＭＯＳＦＥＴ１００の通常のオン動作時の過度な電流経路の閉塞が抑制できる。よって、ＭＯＳＦＥＴ１００のオン抵抗の増加を抑制できる。ｐ底部領域４０が底部にあるトレンチ２４と、ｐ底部領域４０が底部にないトレンチ２４との比率を調整することで、短絡耐量とオン抵抗の調整が可能である。
以上、第１の実施形態の半導体装置によれば、オン抵抗が低減されるＭＯＳＦＥＴが提供される。
（第２の実施形態）
第２の実施形態の半導体装置は、炭化珪素層は、第１のトレンチと第１の炭化珪素領域との間に設けられ、第２のトレンチと第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域と第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域に接し、第２の方向に延びる第１０の炭化珪素領域と、記第１のトレンチと第１の炭化珪素領域との間に設けられ、第２のトレンチと第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域と第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域に接し、第２の方向に延び、第１０の炭化珪素領域と第１の方向に離間する第１１の炭化珪素領域と、を更に含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部、記述を省略する場合がある。
第２の実施形態の半導体装置は、炭化珪素層は、第１のトレンチと第１の炭化珪素領域との間に設けられ、第２のトレンチと第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域と第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域に接し、第２の方向に延びる第１０の炭化珪素領域と、記第１のトレンチと第１の炭化珪素領域との間に設けられ、第２のトレンチと第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域と第１の炭化珪素領域との間に設けられ、第２の炭化珪素領域に接し、第２の方向に延び、第１０の炭化珪素領域と第１の方向に離間する第１１の炭化珪素領域と、を更に含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部、記述を省略する場合がある。
図２２は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型のＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型トランジスタである。
図２３は、第２の実施形態の半導体装置の模式上面図である。図２３は、炭化珪素層１０の第１の面を示す図である。図２２は、図２３のＥＥ’に沿った断面である。
図２４及び図２５は、第２の実施形態の半導体装置の模式断面図である。図２４は、図２３のＦＦ’に沿った断面である。図２５は、図２３のＨＨ’に沿った断面である。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、及び層間絶縁層２２を備える。ソース電極１２は、第１の電極の一例である。ドレイン電極１４は、第２の電極の一例である。
ゲート絶縁層１６は、第１のゲート絶縁層１６ａ及び第２のゲート絶縁層１６ｂを含む。ゲート電極２０は、第１のゲート電極２０ａ及び第２のゲート電極２０ｂを含む。
炭化珪素層１０は、トレンチ２４、ドレイン領域２６、ドリフト領域２８（第１の炭化珪素領域）、ｐウェル領域３０（第２の炭化珪素領域）、ソース領域３２（第３の炭化珪素領域）、ｐウェルコンタクト領域３４（第８の炭化珪素領域）、側面酸素領域３６、底面酸素領域３８、ｐストライプ領域５０を含む。
トレンチ２４は、第１のトレンチ２４ａと第２のトレンチ２４ｂを含む。側面酸素領域３６は、第１の側面酸素領域３６ａ（第４の炭化珪素領域）及び第２の側面酸素領域３６ｂ（第５の炭化珪素領域）を含む。底面酸素領域３８は、第１の底面酸素領域３８ａ（第６の炭化珪素領域）及び第２の底面酸素領域３８ｂ（第７の炭化珪素領域）を含む。ｐストライプ領域５０は、第１のｐストライプ領域５０ａ（第１０の炭化珪素領域）及び第２のｐストライプ領域５０ｂ（第１１の炭化珪素領域）を含む。
ドリフト領域２８は、第１の炭化珪素領域の一例である。ｐウェル領域３０は、第２の炭化珪素領域の一例である。ソース領域３２は、第３の炭化珪素領域の一例である。ｐウェルコンタクト領域３４は、第８の炭化珪素領域の一例である。ｐ底部領域４０は、第９の炭化珪素領域の一例である。第１の側面酸素領域３６ａは、第４の炭化珪素領域の一例である。第２の側面酸素領域３６ｂは、第５の炭化珪素領域の一例である。第１の底面酸素領域３８ａは、第６の炭化珪素領域の一例である。第２の底面酸素領域３８ｂは、第７の炭化珪素領域の一例である。第１のｐストライプ領域５０ａは、第１０の炭化珪素領域の一例である。第２のｐストライプ領域５０ｂは、第１１の炭化珪素領域の一例である。
ソース領域３２は、ｎ＋型のＳｉＣである。ソース領域３２は、ｐウェル領域３０と第１の面Ｐ１との間に位置する。ソース領域３２は、第１の面Ｐ１に接する。ソース領域３２は、トレンチ２４とトレンチ２４との間に設けられる。ソース領域３２は、第１の方向に延びる。ソース領域３２は、ソース電極１２に電気的に接続される。
ｐストライプ領域５０は、ｐ＋型のＳｉＣである。ｐストライプ領域５０は、トレンチ２４とドリフト領域２８との間に設けられる。ｐストライプ領域５０は、ｐウェル領域３０とドリフト領域２８との間に設けられる。ｐストライプ領域５０は、ｐウェル領域３０に接する。ｐストライプ領域５０は、第２の方向に延びる。ｐストライプ領域５０は、第１の方向に繰り返し配置される。
第１のｐストライプ領域５０ａは、ｐ＋型のＳｉＣである。第１のｐストライプ領域５０ａは、第１のトレンチ２４ａとドリフト領域２８との間に設けられる。第１のｐストライプ領域５０ａは、第２のトレンチ２４ｂとドリフト領域２８との間に設けられる。第１のｐストライプ領域５０ａは、ｐウェル領域３０とドリフト領域２８との間に設けられる。第１のｐストライプ領域５０ａは、ｐウェル領域３０に接する。第１のｐストライプ領域５０ａは、第２の方向に延びる。
第２のｐストライプ領域５０ｂは、ｐ＋型のＳｉＣである。第２のｐストライプ領域５０ｂは、第１のトレンチ２４ａとドリフト領域２８との間に設けられる。第２のｐストライプ領域５０ｂは、第２のトレンチ２４ｂとドリフト領域２８との間に設けられる。第２のｐストライプ領域５０ｂは、ｐウェル領域３０とドリフト領域２８との間に設けられる。第２のｐストライプ領域５０ｂは、ｐウェル領域３０に接する。第２のｐストライプ領域５０ｂは、第２の方向に延びる。第２のｐストライプ領域５０ｂは、第１のｐストライプ領域５０ａと第１の方向に離間する。第２のｐストライプ領域５０ｂは、第１のｐストライプ領域５０ａと第１の方向に隣り合う。
ｐストライプ領域５０は、図示しない領域でソース電極１２に電気的に接続される。ｐウェル領域３０は、ｐストライプ領域５０を介してソース電極１２に電気的に接続される。
ｐストライプ領域５０は、底面酸素領域３８とドリフト領域２８との間に設けられる。
ｐストライプ領域５０は、例えば、アルミニウムをｐ型不純物として含む。ｐストライプ領域５０のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐストライプ領域５０のｐ型不純物濃度は、ｐウェル領域３０のｐ型不純物濃度よりも高い。
第２の実施形態のＭＯＳＦＥＴ２００は、トレンチ２４の底部に、トレンチ２４と直交する方向にｐストライプ領域５０を備える。ＭＯＳＦＥＴ２００では、ドレイン電極１４に高電圧が印加された際、ｐストライプ領域５０からドリフト領域２８に伸びる空乏層により、トレンチ２４とトレンチ２４との間の電流経路が閉塞される。したがって、ＭＯＳＦＥＴ２００の短絡耐量を長くすることが可能となる。
隣り合うｐストライプ領域５０とｐストライプ領域５０との間の距離を調整することで、短絡耐量とオン抵抗の調整が可能である。
以上、第２の実施形態の半導体装置によれば、第１の実施形態と同様、オン抵抗が低減されるＭＯＳＦＥＴが提供される。
（第３の実施形態）
第３の実施形態の半導体装置は、第１のゲート絶縁層と第４の炭化珪素領域との間に設けられ、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む第１の領域と、第２のゲート絶縁層と第５の炭化珪素領域との間に設けられ、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む第２の領域と、を更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
第３の実施形態の半導体装置は、第１のゲート絶縁層と第４の炭化珪素領域との間に設けられ、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む第１の領域と、第２のゲート絶縁層と第５の炭化珪素領域との間に設けられ、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む第２の領域と、を更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図２６は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型のＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型トランジスタである。図２６は、第１の実施形態の図１に対応する図である。
ＭＯＳＦＥＴ３００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、界面終端領域６０を備える。ソース電極１２は、第１の電極の一例である。ドレイン電極１４は、第２の電極の一例である。
ゲート絶縁層１６は、第１のゲート絶縁層１６ａ及び第２のゲート絶縁層１６ｂを含む。ゲート電極２０は、第１のゲート電極２０ａ及び第２のゲート電極２０ｂを含む。界面終端領域６０は、第１の界面終端領域６０ａ（第１の領域）及び第２の界面終端領域６０ｂ（第２の領域）を含む。
炭化珪素層１０は、トレンチ２４、ドレイン領域２６、ドリフト領域２８（第１の炭化珪素領域）、ｐウェル領域３０（第２の炭化珪素領域）、ソース領域３２（第３の炭化珪素領域）、ｐウェルコンタクト領域３４（第８の炭化珪素領域）、側面酸素領域３６、底面酸素領域３８、ｐ底部領域４０（第９の炭化珪素領域）を含む。
トレンチ２４は、第１のトレンチ２４ａと第２のトレンチ２４ｂを含む。側面酸素領域３６は、第１の側面酸素領域３６ａ（第４の炭化珪素領域）及び第２の側面酸素領域３６ｂ（第５の炭化珪素領域）を含む。底面酸素領域３８は、第１の底面酸素領域３８ａ（第６の炭化珪素領域）及び第２の底面酸素領域３８ｂ（第７の炭化珪素領域）を含む。
第１の界面終端領域６０ａは、第１の領域の一例である。第２の界面終端領域６０ｂは、第２の領域の一例である。ドリフト領域２８は、第１の炭化珪素領域の一例である。ｐウェル領域３０は、第２の炭化珪素領域の一例である。ソース領域３２は、第３の炭化珪素領域の一例である。ｐウェルコンタクト領域３４は、第８の炭化珪素領域の一例である。ｐ底部領域４０は、第９の炭化珪素領域の一例である。第１の側面酸素領域３６ａは、第４の炭化珪素領域の一例である。第２の側面酸素領域３６ｂは、第５の炭化珪素領域の一例である。第１の底面酸素領域３８ａは、第６の炭化珪素領域の一例である。第２の底面酸素領域３８ｂは、第７の炭化珪素領域の一例である。ｐ底部領域４０は、第９の炭化珪素領域の一例である。
界面終端領域６０は、ゲート絶縁層１６と炭化珪素層１０との間に設けられる。界面終端領域６０は、ゲート絶縁層１６とｐウェル領域３０との間に設けられる。
界面終端領域６０は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの終端元素を含む。
第１の界面終端領域６０ａは、第１のゲート絶縁層１６ａと炭化珪素層１０との間に設けられる。第１の界面終端領域６０ａは、第１のゲート絶縁層１６ａとｐウェル領域３０との間に設けられる。
第１の界面終端領域６０ａは、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの終端元素を含む。
第２の界面終端領域６０ｂは、第２のゲート絶縁層１６ｂと炭化珪素層１０との間に設けられる。第２の界面終端領域６０ｂは、第２のゲート絶縁層１６ｂとｐウェル領域３０との間に設けられる。
第２の界面終端領域６０ｂは、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの終端元素を含む。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、電子の移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位であると考えられている。界面準位により、電子がトラップされたり、散乱されたりすることにより、電子の移動度が低下すると考えられる。
炭化珪素層とゲート絶縁層との間の界面準位は、炭化珪素層の最上層のシリコン原子又は炭素原子のダングリングボンドにより生じると考えられる。
第３の実施形態のＭＯＳＦＥＴ３００では、ゲート絶縁層１６とｐウェル領域３０との間に界面終端領域６０を備える。界面終端領域６０に含まれる終端元素により、ダングリングボンドが低減する。したがって、炭化珪素層１０とゲート絶縁層１６との間の界面準位の量が低減される。よって、ＭＯＳＦＥＴ３００の移動度が高くなり、ＭＯＳＦＥＴ３００のオン抵抗が更に低減する。
以上、第３の実施形態の半導体装置によれば、第１の実施形態と同様、オン抵抗が低減されるＭＯＳＦＥＴが提供される。
（第４の実施形態）
第４の実施形態の半導体装置は、炭化珪素層の第１の面の側に設けられ、第１のゲート電極に電気的に接続された第１のゲート電極パッドと、炭化珪素層の第１の面の側に設けられ、第２のゲート電極に電気的に接続された第２のゲート電極パッドと、を更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
第４の実施形態の半導体装置は、炭化珪素層の第１の面の側に設けられ、第１のゲート電極に電気的に接続された第１のゲート電極パッドと、炭化珪素層の第１の面の側に設けられ、第２のゲート電極に電気的に接続された第２のゲート電極パッドと、を更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図２７は、第４の実施形態の半導体装置の模式上面図である。図２７は、第４の実施形態のＭＯＦＥＴ４００のチップレイアウト図である。図２７は、ＭＯＳＦＥＴ４００の第１の面Ｐ１の側から見た図である。
図２８は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態の半導体装置は、トレンチの中にゲート電極を有するトレンチゲート型の縦型のＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型トランジスタである。図２８は、図２７のＹＹ’断面である。図２８は、第１の実施形態の図１に対応する図である。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁層２２、第１のゲート電極パッド７１、及び第２のゲート電極パッド７２を備える。ソース電極１２は、第１の電極の一例である。ドレイン電極１４は、第２の電極の一例である。
ゲート絶縁層１６は、第１のゲート絶縁層１６ａ及び第２のゲート絶縁層１６ｂを含む。ゲート電極２０は、第１のゲート電極２０ａ及び第２のゲート電極２０ｂを含む。
炭化珪素層１０は、トレンチ２４、ドレイン領域２６、ドリフト領域２８（第１の炭化珪素領域）、ｐウェル領域３０（第２の炭化珪素領域）、ソース領域３２（第３の炭化珪素領域）、ｐウェルコンタクト領域３４（第８の炭化珪素領域）、側面酸素領域３６、底面酸素領域３８、ｐ底部領域４０（第９の炭化珪素領域）を含む。
トレンチ２４は、第１のトレンチ２４ａと第２のトレンチ２４ｂを含む。側面酸素領域３６は、第１の側面酸素領域３６ａ（第４の炭化珪素領域）及び第２の側面酸素領域３６ｂ（第５の炭化珪素領域）を含む。底面酸素領域３８は、第１の底面酸素領域３８ａ（第６の炭化珪素領域）及び第２の底面酸素領域３８ｂ（第７の炭化珪素領域）を含む。
ドリフト領域２８は、第１の炭化珪素領域の一例である。ｐウェル領域３０は、第２の炭化珪素領域の一例である。ソース領域３２は、第３の炭化珪素領域の一例である。ｐウェルコンタクト領域３４は、第８の炭化珪素領域の一例である。ｐ底部領域４０は、第９の炭化珪素領域の一例である。第１の側面酸素領域３６ａは、第４の炭化珪素領域の一例である。第２の側面酸素領域３６ｂは、第５の炭化珪素領域の一例である。第１の底面酸素領域３８ａは、第６の炭化珪素領域の一例である。第２の底面酸素領域３８ｂは、第７の炭化珪素領域の一例である。ｐ底部領域４０は、第９の炭化珪素領域の一例である。
第１のゲート電極パッド７１は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。第１のゲート電極パッド７１は、第１のゲート電極２０ａに電気的に接続される。第１のゲート電極パッド７１は、第１のゲート電極２０ａと、図示しない配線によって接続される。
第１のゲート電極パッド７１には、第１のゲート電圧（Ｖｇ１）が印加される。第１のゲート電極パッド７１に第１のゲート電圧（Ｖｇ１）を印加することで、第１のゲート電極２０ａに第１のゲート電圧（Ｖｇ１）を印加することができる。
第２のゲート電極パッド７２は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。第２のゲート電極パッド７２は、第２のゲート電極２０ｂに電気的に接続される。第２のゲート電極パッド７２は、第２のゲート電極２０ｂと、図示しない配線によって接続される。
第２のゲート電極パッド７２には、第２のゲート電圧（Ｖｇ２）が印加される。第２のゲート電極パッド７２に第２のゲート電圧（Ｖｇ２）を印加することで、第２のゲート電極２０ｂに第２のゲート電圧（Ｖｇ２）を印加することができる。
ＭＯＳＦＥＴ４００は、第１のゲート電極パッド７１と第２のゲート電極パッド７２を備えることで、第１のゲート電極２０ａと、第１のゲート電極２０ａに隣り合う第２のゲート電極２０ｂに、異なるゲート電圧を異なるタイミングで印加することが可能となる。ＭＯＳＦＥＴ４００は、いわゆるダブルゲート駆動を実現する。
ＭＯＳＦＥＴ４００は、ダブルゲート駆動を行うことで、特性を向上させることが可能となる。例えば、ＭＯＳＦＥＴ４００のオフ動作時に、第２のゲート電極２０ｂに負バイアスを印加することで、ＭＯＳＦＥＴ４００の閾値電圧を高くすることが可能となる。
以上、第４の実施形態の半導体装置によれば、第１の実施形態と同様、オン抵抗が低減されるＭＯＳＦＥＴが提供される。
（第５の実施形態）
第５の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
第５の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図２９は、第５の実施形態の駆動装置の模式図である。駆動装置７００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置７００の特性が向上する。
（第６の実施形態）
第６の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
第６の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図３０は、第６の実施形態の車両の模式図である。第６の実施形態の車両８００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両８００の車輪９０が回転する。
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両８００の特性が向上する。
（第７の実施形態）
第７の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
第７の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図３１は、第７の実施形態の車両の模式図である。第７の実施形態の車両９００は、自動車である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両９００の特性が向上する。
（第８の実施形態）
第８の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
第８の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図３２は、第８の実施形態の昇降機（エレベータ）の模式図である。第８の実施形態の昇降機１０００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１０００の特性が向上する。
以上、第１ないし第４の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は３Ｃ－ＳｉＣ、又は、６Ｈ－ＳｉＣの結晶構造の炭化珪素に適用することも可能である。
また、ｎチャネル型のＩｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）にも本発明を適用することは可能である。
第１ないし第４の実施形態では、底面酸素領域３８を備える場合を例に説明したが、底面酸素領域３８を備えない構成とすることも可能である。また、第１ないし第４の実施形態では、ｐ底部領域４０又はｐストライプ領域５０のいずれか一方を備える場合を例に説明したが、ｐ底部領域４０及びｐストライプ領域５０のいずれも備えない構成とすることも可能である。
また、第５ないし第８の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
また、第５ないし第８の実施形態において、第１の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第２ないし第４の実施形態の半導体装置を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ａ 第１のゲート絶縁層
１６ｂ 第２のゲート絶縁層
２０ａ 第１のゲート電極
２０ｂ 第２のゲート電極
２４ａ 第１のトレンチ
２４ｂ 第２のトレンチ
２８ ドリフト領域（第１の炭化珪素領域）
３０ ｐウェル領域（第２の炭化珪素領域）
３２ ソース領域（第３の炭化珪素領域）
３４ ｐウェルコンタクト領域（第８の炭化珪素領域）
３６ａ 第１の側面酸素領域（第４の炭化珪素領域）
３６ｂ 第２の側面酸素領域（第５の炭化珪素領域）
３８ａ 第１の底面酸素領域（第６の炭化珪素領域）
３８ｂ 第２の底面酸素領域（第７の炭化珪素領域）
４０ ｐ底部領域（第９の炭化珪素領域）
５０ａ 第１のｐストライプ領域（第１０の炭化珪素領域）
５０ｂ 第２のｐストライプ領域（第１１の炭化珪素領域）
６０ａ 第１の界面終端領域（第１の領域）
６０ｂ 第２の界面終端領域（第２の領域）
７１ 第１のゲート電極パッド
７２ 第２のゲート電極パッド
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面
Ｘ１ 第１の位置
Ｘ２ 第２の位置
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ａ 第１のゲート絶縁層
１６ｂ 第２のゲート絶縁層
２０ａ 第１のゲート電極
２０ｂ 第２のゲート電極
２４ａ 第１のトレンチ
２４ｂ 第２のトレンチ
２８ ドリフト領域（第１の炭化珪素領域）
３０ ｐウェル領域（第２の炭化珪素領域）
３２ ソース領域（第３の炭化珪素領域）
３４ ｐウェルコンタクト領域（第８の炭化珪素領域）
３６ａ 第１の側面酸素領域（第４の炭化珪素領域）
３６ｂ 第２の側面酸素領域（第５の炭化珪素領域）
３８ａ 第１の底面酸素領域（第６の炭化珪素領域）
３８ｂ 第２の底面酸素領域（第７の炭化珪素領域）
４０ ｐ底部領域（第９の炭化珪素領域）
５０ａ 第１のｐストライプ領域（第１０の炭化珪素領域）
５０ｂ 第２のｐストライプ領域（第１１の炭化珪素領域）
６０ａ 第１の界面終端領域（第１の領域）
６０ｂ 第２の界面終端領域（第２の領域）
７１ 第１のゲート電極パッド
７２ 第２のゲート電極パッド
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面
Ｘ１ 第１の位置
Ｘ２ 第２の位置
Claims (20)
- 第１の面と、前記第１の面と対向する第２の面とを有する炭化珪素層であって、
前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びる第１のトレンチと、
前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向の前記第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、
前記第１のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、
前記第２のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、
前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第３の炭化珪素領域に電気的に接続された第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記第４の炭化珪素領域は、４個のシリコン原子と結合する酸素原子を含み、
前記第５の炭化珪素領域は、４個のシリコン原子と結合する酸素原子を含む、半導体装置。 - 前記炭化珪素層は、
前記第１のトレンチと前記第１の炭化珪素領域との間に設けられ、酸素を含む第６の炭化珪素領域と、
前記第２のトレンチと前記第１の炭化珪素領域との間に設けられ、酸素を含む第７の炭化珪素領域と、を更に含む請求項１記載の半導体装置。 - 前記第４の炭化珪素領域の酸素濃度は、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下であり、
前記第５の炭化珪素領域の酸素濃度は、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である請求項１又は請求項２記載の半導体装置。 - 前記第４の炭化珪素領域の４個のシリコン原子と結合する酸素原子の濃度は、前記第４の炭化珪素領域の２個のシリコン原子と結合する酸素原子の濃度よりも大きく、
前記第５の炭化珪素領域の４個のシリコン原子と結合する酸素原子の濃度は、前記第５の炭化珪素領域の２個のシリコン原子と結合する酸素原子の濃度よりも大きい請求項１ないし請求項３いずれか一項記載の半導体装置。 - 前記第４の炭化珪素領域の４個のシリコン原子と結合する酸素原子の濃度は、前記第４の炭化珪素領域の炭素原子と結合する酸素原子の濃度よりも大きく、
前記第５の炭化珪素領域の４個のシリコン原子と結合する酸素原子の濃度は、前記第５の炭化珪素領域の炭素原子と結合する酸素原子の濃度よりも大きい請求項１ないし請求項４いずれか一項記載の半導体装置。 - 第１の面と、前記第１の面と対向する第２の面とを有する炭化珪素層であって、
前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びる第１のトレンチと、
前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向の前記第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、
前記第１のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、
前記第２のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、
前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第３の炭化珪素領域に電気的に接続された第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記第１のゲート絶縁層と前記炭化珪素層との界面から前記炭化珪素層の側に２０ｎｍ離れた第１の位置の酸素濃度は、１×１０１７ｃｍ－３未満であり、
前記第２のゲート絶縁層と前記炭化珪素層との界面から前記炭化珪素層の側に２０ｎｍ離れた第２の位置の酸素濃度は、１×１０１７ｃｍ－３未満である、半導体装置。 - 前記第４の炭化珪素領域はｐ型であり、前記第５の炭化珪素領域はｐ型である請求項１ないし請求項６いずれか一項記載の半導体装置。
- 第１の面と、前記第１の面と対向する第２の面とを有する炭化珪素層であって、
前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びる第１のトレンチと、
前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向の前記第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、
前記第１のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、
前記第２のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、
前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第３の炭化珪素領域に電気的に接続された第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記第４の炭化珪素領域はｐ型であり、前記第５の炭化珪素領域はｐ型であり、
前記第４の炭化珪素領域がアルミニウムを含み、前記第４の炭化珪素領域の酸素濃度が、前記第４の炭化珪素領域のアルミニウム濃度よりも高く、
前記第５の炭化珪素領域がアルミニウムを含み、前記第５の炭化珪素領域の酸素濃度が、前記第５の炭化珪素領域のアルミニウム濃度よりも高い、半導体装置。 - 前記第１のトレンチの前記第２の方向の幅は、前記第１のトレンチと前記第２のトレンチとの間の前記第２の方向の距離よりも大きい請求項１ないし請求項８いずれか一項記載の半導体装置。
- 前記炭化珪素層は、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられ、前記第３の炭化珪素領域に対し前記第１の方向に位置し、前記第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度が高く、前記第１の電極に電気的に接続されたｐ型の第８の炭化珪素領域を、更に含む請求項１ないし請求項９いずれか一項記載の半導体装置。
- 第１の面と、前記第１の面と対向する第２の面とを有する炭化珪素層であって、
前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びる第１のトレンチと、
前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向の前記第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、
前記第１のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、
前記第２のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、
前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第３の炭化珪素領域に電気的に接続された第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記炭化珪素層は、
前記第１のトレンチと前記第１の炭化珪素領域との間に設けられ、酸素を含む第６の炭化珪素領域と、
前記第２のトレンチと前記第１の炭化珪素領域との間に設けられ、酸素を含む第７の炭化珪素領域と、を更に含み、
前記炭化珪素層は、前記第１のトレンチと前記第１の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域のｐ型不純物濃度よりもｐ型不純物濃度の高い第９の炭化珪素領域を含み、
前記第６の炭化珪素領域はｐ型であり、前記第７の炭化珪素領域はｎ型である、半導体装置。 - 第１の面と、前記第１の面と対向する第２の面とを有する炭化珪素層であって、
前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びる第１のトレンチと、
前記第１の面の側に設けられ、前記第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向の前記第１のトレンチとの間の距離が１００ｎｍ以下である第２のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１のトレンチと前記第２のトレンチとの間に設けられたｎ型の第３の炭化珪素領域と、
前記第１のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第４の炭化珪素領域と、
前記第２のトレンチと前記第２の炭化珪素領域との間に設けられ、酸素を含む第５の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、
前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第３の炭化珪素領域に電気的に接続された第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備え、
前記炭化珪素層は、
前記第１のトレンチと前記第１の炭化珪素領域との間に設けられ、前記第２のトレンチと前記第１の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域と前記第１の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接し、前記第２の方向に延びる第１０の炭化珪素領域と、
前記第１のトレンチと前記第１の炭化珪素領域との間に設けられ、前記第２のトレンチと前記第１の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域と前記第１の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接し、前記第２の方向に延び、前記第１０の炭化珪素領域と前記第１の方向に離間する第１１の炭化珪素領域と、
を更に含む、半導体装置。 - 前記第４の炭化珪素領域の酸素濃度は、１×１０ １７ ｃｍ －３ 以上１×１０ ２３ ｃｍ －３ 以下であり、
前記第５の炭化珪素領域の酸素濃度は、１×１０ １７ ｃｍ －３ 以上１×１０ ２３ ｃｍ －３ 以下である請求項６、請求項８、請求項１１、及び請求項１２のいずれか一項記載の半導体装置。 - 前記第１のゲート絶縁層と前記炭化珪素層との界面から前記炭化珪素層の側に２０ｎｍ離れた第１の位置の酸素濃度は、１×１０ １７ ｃｍ －３ 未満であり、
前記第２のゲート絶縁層と前記炭化珪素層との界面から前記炭化珪素層の側に２０ｎｍ離れた第２の位置の酸素濃度は、１×１０ １７ ｃｍ －３ 未満である、請求項８、請求項１１、及び請求項１２のいずれか一項記載の半導体装置。 - 前記第１のゲート絶縁層と前記第４の炭化珪素領域との間に設けられ、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む第１の領域と、
前記第２のゲート絶縁層と前記第５の炭化珪素領域との間に設けられ、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む第２の領域と、
を更に備える請求項１ないし請求項１４いずれか一項記載の半導体装置。 - 前記炭化珪素層の前記第１の面の側に設けられ、前記第１のゲート電極に電気的に接続された第１のゲート電極パッドと、
前記炭化珪素層の前記第１の面の側に設けられ、前記第２のゲート電極に電気的に接続された第２のゲート電極パッドと、
を更に備える請求項１ないし請求項１５いずれか一項記載の半導体装置。 - 請求項１ないし請求項１６いずれか一項記載の半導体装置を備えるインバータ回路。
- 請求項１ないし請求項１６いずれか一項記載の半導体装置を備える駆動装置。
- 請求項１ないし請求項１６いずれか一項記載の半導体装置を備える車両。
- 請求項１ないし請求項１６いずれか一項記載の半導体装置を備える昇降機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021048710A JP7476132B2 (ja) | 2021-03-23 | 2021-03-23 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
| US17/447,074 US20220310791A1 (en) | 2021-03-23 | 2021-09-08 | Semiconductor device, inverter circuit, drive device, vehicle, and elevator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021048710A JP7476132B2 (ja) | 2021-03-23 | 2021-03-23 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022147463A JP2022147463A (ja) | 2022-10-06 |
| JP7476132B2 true JP7476132B2 (ja) | 2024-04-30 |
Family
ID=83365067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021048710A Active JP7476132B2 (ja) | 2021-03-23 | 2021-03-23 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20220310791A1 (ja) |
| JP (1) | JP7476132B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013098415A (ja) | 2011-11-02 | 2013-05-20 | Denso Corp | 半導体装置 |
| JP2016063111A (ja) | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2020123607A (ja) | 2019-01-29 | 2020-08-13 | トヨタ自動車株式会社 | 半導体装置 |
| WO2020188862A1 (ja) | 2019-03-18 | 2020-09-24 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6584966B2 (ja) * | 2016-01-12 | 2019-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機 |
| JP6903931B2 (ja) * | 2017-02-13 | 2021-07-14 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6871058B2 (ja) * | 2017-05-22 | 2021-05-12 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
| JP6950290B2 (ja) * | 2017-06-09 | 2021-10-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2020126932A (ja) * | 2019-02-05 | 2020-08-20 | トヨタ自動車株式会社 | トレンチゲート型半導体装置 |
| DE102019114312A1 (de) * | 2019-05-28 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren |
-
2021
- 2021-03-23 JP JP2021048710A patent/JP7476132B2/ja active Active
- 2021-09-08 US US17/447,074 patent/US20220310791A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013098415A (ja) | 2011-11-02 | 2013-05-20 | Denso Corp | 半導体装置 |
| JP2016063111A (ja) | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2020123607A (ja) | 2019-01-29 | 2020-08-13 | トヨタ自動車株式会社 | 半導体装置 |
| WO2020188862A1 (ja) | 2019-03-18 | 2020-09-24 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022147463A (ja) | 2022-10-06 |
| US20220310791A1 (en) | 2022-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| JP7362546B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP7263178B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| US11201223B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer | |
| JP2017228570A (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
| US20230387216A1 (en) | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| JP7278914B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP7476130B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP7278902B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| US11502173B2 (en) | Semiconductor device, inverter circuit, drive, vehicle, and elevator | |
| JP7166053B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP7476132B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| US11201238B2 (en) | Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
| US11069803B2 (en) | Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
| US20240096938A1 (en) | Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| US11201210B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| US20230299192A1 (en) | Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator | |
| US11121249B2 (en) | Semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
| US10998400B2 (en) | Semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
| JP2023043336A (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240417 |