JP5586887B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5586887B2
JP5586887B2 JP2009169693A JP2009169693A JP5586887B2 JP 5586887 B2 JP5586887 B2 JP 5586887B2 JP 2009169693 A JP2009169693 A JP 2009169693A JP 2009169693 A JP2009169693 A JP 2009169693A JP 5586887 B2 JP5586887 B2 JP 5586887B2
Authority
JP
Japan
Prior art keywords
region
body region
semiconductor device
body
device according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009169693A
Other languages
English (en)
Other versions
JP2011023675A (ja
Inventor
悠佳 清水
夏樹 横山
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP2009169693A priority Critical patent/JP5586887B2/ja
Publication of JP2011023675A publication Critical patent/JP2011023675A/ja
Application granted granted Critical
Publication of JP5586887B2 publication Critical patent/JP5586887B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Description

本発明は、UMOSFETを形成しても、耐圧を落とすことなく閾値電圧を下げることができるパワー半導体素子に関するものである。

半導体パワー素子においてオン抵抗と耐圧は基板材料のバンドギャップで規定されるトレードオフの関係にある。そのため、パワー素子として広く用いられているシリコン素子の性能を超えるためには、シリコンよりもバンドギャップが大きな基板材料を用いることが有効である。特に、炭化珪素(SiC)は、シリコンに比べバンドギャップが約3倍と十分大きいこと、p型およびn型の導電型を容易に形成できること、熱酸化により酸化膜を形成できることなどの特長を有することから、高性能のMOSFET(Metal - Oxide - Semiconductor Field Effect Transistor)などの素子が実現できる可能性があり大きな注目を集めている。

パワー素子の中で縦型パワーMOSFETはスイッチング特性が優れており幅広い分野で用いられている。縦型パワーMOSFETには大きく分けてDMOSFETとUMOSFETの2種類がある。DMOSFETは基板表面にチャネルを持つ構造で構造が単純なため比較的製造が容易で耐圧も出やすいが、セルピッチが大きくチャネル抵抗が大きい。一方、UMOSFETはトレンチ側壁にチャネルを持つ構造で比較的製造が難しいがセルピッチが小さくチャネル抵抗が小さいという特長を持つ。そのため、シリコンの場合でもDMOSFETからUMOSFETへ移行してきた経緯がある。

しかしながら、炭化珪素にUMOSFETを適用すると、チャネル移動度が非常に小さいという大きな問題がある。原因としては、炭化珪素を熱酸化すると界面に炭素が残留して界面準位を形成してしまうということと、ドライエッチングにより形成したトレンチ側壁面が滑らかになりにくいということが挙げられるが、これらはどちらもシリコンの場合と大きく異なる点である。界面準位が増えると界面にトラップされたチャージによるクーロン散乱が増え、トレンチ側壁面が滑らかでないと界面のラフネスによる散乱が増える。これらによりチャネル移動度は大きく低下する。

これらの要因はプロセスの改善によりある程度は改善可能であるが、シリコンと同等まで改善することは困難である。それは、基板中に炭素が存在することから界面から炭素を完全に取り除くことは困難であること、炭化珪素が硬くて加工しにくくさらに再結晶化しにくいなどシリコンと大きく物性が異なることなどによるものである。

チャネル移動度が低い場合、他の手段によりチャネル抵抗を低減することは可能である。例えば、チャネル長を短くする、チャネルを形成するpボディ領域の濃度を下げ閾値電圧を下げるなどの対策が考えられる。しかしながら、チャネル長を短くすると、ドリフト層とソース領域が近くなるためOFF状態でパンチスルーしやすくなり耐圧が低下する。また、pボディ領域の濃度を下げるとOFF状態でpボディ領域に空乏層が伸びやすくなるため同じく耐圧が低下する。

一方で、耐圧を落とさずに閾値電圧を下げる手段として、pボディ領域のうちトレンチ側壁近傍のみを低濃度にするという構造が知られている。閾値電圧に影響する酸化膜界面付近のみを低濃度にすることにより、耐圧を落とすことなく閾値電圧を下げることができる。本構造の形成方法としては、n型不純物のイオン注入により表面のp濃度を下げる方法と、トレンチ側壁へのエピタキシャル成長によりn型不純物を形成する方法がある。前者はイオン注入によりチャネルにダメージを与えるため、移動度の低下だけでなく酸化膜信頼性の劣化を招くという大きな問題がある。後者はインプロセスエピが必要であるが、ドライエッチングで形成した荒れた面へのエピは難しく、コスト的および技術的課題が多い状況である。

ソース領域とドリフト層の間でパンチスルーしにくい構造としては、特許文献1にダブルゲート型のDMOSFETの記載がある。本構造は図1に示されているとおり、基板面と水平方向に伸びたチャネルを上下ふたつのゲートで挟み込む構造となっており、下側のゲートによりチャネルに電界がかかるのをブロックすることでソース領域とドリフト層の間でパンチスルーしにくくなっている。しかしながら、本構造ではチャネルが横方向であるためセルピッチが広くなることで十分集積度を上げることができず、結果として十分オン抵抗を低くすることができないのが現状である。また、下側のゲート電極を埋め込むのはプロセス的にコストがかかるという問題もある。また、本文献にはpボディの寸法、pボディ幅とドーパント濃度の関係等については一切記載されていない。

同様に、構造はパワーMOSFETとは異なるが、ソース・ドレイン間でパンチスルーしにくくしかつ電流を増加させる構造として、特許文献2にダブルゲート構造のTFT(Thin Film Transistor)の記載があり、ゲート電極の間隔を2000オングストローム(0.2um)とする記載がある。また、チャネル部の厚さの薄いダブルゲート構造のTFTではチャネルの全領域が反転し、オン電流の増加が期待でき、短チャネル化してもオフ電流が増加しない、等の記載がある(0006-7段落、0017段落、図1参照)。しかしながら、本文献は縦型パワーMOSFET に関する技術を開示するものではなく、UMOSFETのチャネル形成領域の両側に形成されたトレンチとトレンチで挟まれたボディ領域の幅とドーパントの濃度との関係等については記載されていない。

特許第3319215号公報 特開平05-110091号公報

上記のように、UMOSFETを形成しようとすると、チャネル移動度が低く、耐圧を落とすことなく閾値電圧を下げる有効な手段が現状ではないことが課題である。

本発明は、UMOSFETにおいて、トレンチとトレンチで挟まれたpボディ領域の不純物濃度を5×1017 cm-3以下で均一にし、かつ、pボディ領域の幅を0.1 um以上0.5 um以下とする、または、pボディ領域の幅を反転状態での両側のチャネルからの空乏層幅(最大空乏層幅)の和よりも狭くすることを最大の特徴とする。

第1の発明の特徴は、(1)ドレイン層をなす第1導電型の低抵抗の半導体基板と、
前記半導体基板の裏面に接続された第1の主電極と、
前記半導体基板上に形成された第1導電型の前記半導体基板より高抵抗のエピタキシャル層と、
前記エピタキシャル層中に形成された第2導電型のボディ領域と、
前記ボディ領域上に形成された第1導電型の前記半導体基板と同程度に低抵抗のソース層と、
前記ボディ領域と接続し前記半導体基板表面に形成された第2導電型の前記ボディ領域より低抵抗のボディ接続層と
前記ソース層および前記ボディ接続層上に接続された第2の主電極と、
前記ボディ領域と前記ソース層を貫くように形成されたトレンチと、
前記トレンチの側壁および底部に形成されたゲート絶縁膜と、
前記トレンチ内部において前記ゲート絶縁膜を介し前記ボディ領域の全面と前記ソース層の一部に接する第3の主電極と、を備え、
前記トレンチとトレンチで挟まれた前記ボディ領域の幅が少なくとも2種類以上あり、前記ボディ領域幅が狭い領域に比べ前記ボディ領域幅が広い領域のほうがボディ領域の濃度が濃いことにある。

(1)において、(2)前記ボディ領域のうちゲート絶縁膜に近い領域の濃度がゲート絶縁膜から離れた領域の濃度よりも濃度が低いことが好ましい。

(1)において、(3)前記ボディ領域の幅が狭い領域の幅が、0.1 um以上0.5 um以下であることが好ましい。

(1)において、(4)前記ボディ領域の幅が狭い領域の幅が、両側の第3の主電極から前記ゲート絶縁膜を介して延びる最大空乏層幅の和よりも狭いことが好ましい。

(1)において、(5)前記ボディ領域の幅が広い領域において、前記ソース層および前記ボディ接続層のコンタクトをとることが好ましい。

(1)において、(6)前記ボディ領域の幅が広い領域と前記ボディ領域の幅が狭い領域がともに長方形をなしていて互いに直行していることが好ましい。

(1)において、(7)前記ボディ領域の幅が広い領域が長方形または正方形をなし格子状に配置されており、前記ボディ領域の幅が広い領域を互いに接続するように前記ボディ領域の幅が狭い領域が配置されていることが好ましい。

(1)において、(8)前記半導体基板および前記エピタキシャル層の材質が炭化珪素、シリコンまたは窒化ガリウムから選ばれることが好ましい。

(1)において、(9)前記ドーパントがアルミニウムであることが好ましい。

第2の発明の特徴は、(10)、(a)第1導電型の低抵抗の半導体基板上に第1導電型の前記半導体基板より高抵抗のエピタキシャル層を形成する工程、
(b))前記エピタキシャル層中に第2導電型のボディ領域を形成する工程、
(c)前記ボディ領域上に第1導電型の前記半導体基板と同程度に低抵抗のソース層を形成する工程、
(d)前記ボディ領域と接続するように前記半導体基板表面に第2導電型の前記ボディ領域より低抵抗のボディ接続層を形成する工程、
(e)前記ボディ領域と前記ソース層を貫くようにトレンチを形成する工程、
(f)前記トレンチの側壁および底部にゲート絶縁膜を形成する工程、を含み、
前記トレンチとトレンチで挟まれた前記ボディ領域の幅を少なくとも2種類以上異なる幅に形成し、前記ボディ領域幅が狭い領域に比べ前記ボディ領域幅が広い領域のほうがボディ領域の濃度が濃くなるようにドーパントをイオン注入することにある。

(10)において、(11)前記ボディ領域のうちゲート絶縁膜に近い領域の濃度がゲート絶縁膜から離れた領域の濃度よりも濃度が低いことが好ましい。

(10)において、(12)前記ボディ領域の幅が狭い領域の幅が、0.1 um以上0.5 um以下であることが好ましい。

(10)において、(13)前記ボディ領域の幅が狭い領域の幅が、両側の第3の主電極から前記ゲート絶縁膜を介して延びる最大空乏層幅の和よりも狭いことが好ましい。

(10)において、(14)前記ボディ領域の幅が広い領域において、前記ソース層および前記ボディ接続層のコンタクトをとることが好ましい。

(10)において、(15)前記ボディ領域の幅が広い領域と前記ボディ領域の幅が狭い領域がともに長方形をなしていて互いに直行していることが好ましい。

(10)において、(16)前記ボディ領域の幅が広い領域が長方形または正方形をなし格子状に配置されており、前記ボディ領域の幅が広い領域を互いに接続するように前記ボディ領域の幅が狭い領域が配置されていることが好ましい。

(10)において、(17)前記半導体基板および前記エピタキシャル層の材質が炭化珪素、シリコンまたは窒化ガリウムであることが好ましい。

(10)において、(18)前記ドーパントがアルミニウムであることが好ましい。
本発明では、pボディ領域の濃度を2×1017 cm-3以下にすることで閾値電圧を低く保つことができ、pボディ領域の幅をpボディ領域の深さ(チャネル長)よりも狭くすることでソース・ドリフト領域間でパンチスルーすることなく耐圧を保つことができる。また、pボディ領域の幅を反転状態での両側のチャネルからの空乏層幅(最大空乏層幅)の和よりも狭くすることで、反転層ができるまでにpボディ領域が完全空乏化され閾値電圧をさらに下げることができる。

本発明によれば、チャネル移動度が大きく、耐圧を落とすことなく閾値電圧が下げられるUMOSFETを用いたパワー半導体素子が得られる。

本発明による半導体装置の第1の実施例の断面構造図の一部である。 本発明による半導体装置の第1の実施例の断面構造図の一部である。 本発明による半導体装置の第1の実施例の平面レイアウトである。 本発明による半導体装置の第1の実施例の製造方法を示す図である。 本発明による半導体装置の第1の実施例の製造方法を示す図である。 本発明による半導体装置の第1の実施例の製造方法を示す図である。 本発明による半導体装置の第1の実施例の製造方法を示す図である。 本発明による半導体装置の第1の実施例の製造方法を示す図である。 本発明による半導体装置の第1の実施例の製造方法を示す図である。 本発明による半導体装置の第1の実施例の耐圧とpボディ領域3の幅の関係を示した図である。 本発明による半導体装置の第1の実施例の閾値電圧とpボディ領域3の幅の関係を示した図である。 本発明による半導体装置の第1の実施例のオン抵抗とpボディ領域3の奥行きの関係を示した図である。 本発明による半導体装置の第1の実施例の特性図である。 本発明による半導体装置の第2の実施例の断面構造図である。 本発明による半導体装置の第3の実施例の平面レイアウトである。

以下、本発明の実施例を図面を用いて説明する。図1および図2は本発明によるUMOSFETの断面構造図を、図3は本発明によるUMOSFETのレイアウト図を示している。図3のA-A’の部分の断面図が図1、B-B’の部分の断面図が図2である。炭化珪素を母材とするn+基板のドレイン領域1上にn-エピタキシャル層のドリフト領域2が形成されている。ドリフト領域2上にはpボディ領域3とn+のソース領域4がそれぞれ形成されており、n+のソース領域4とpボディ領域3を貫くようにトレンチが形成されている。トレンチ底部、側壁およびソース領域4の上部には酸化膜からなるゲート絶縁膜5が形成されておりトレンチ内部にはゲート絶縁膜5を介してゲート電極7が埋め込まれている。基板の裏面にはドレイン電極6が形成されている。トレンチは基板面内において長方形をしており、一定の周期で並んでいる。長方形の長辺側では隣接するトレンチと非常に接近しているが、短辺側は離れている。この離れた短辺と短辺の間にはpボディ領域3の電位を固定するためのp+領域8が配置されており、ソース電極9もこの領域において形成されている。また、pボディ領域の濃度はpボディ領域の幅が広いところ3’に比べ狭いところ3の方が薄くなっている。

次に本実施例の動作について説明する。まず、ブロッキング状態では、ゲートに0Vまたは負の電圧を加えた状態でドレインに100V〜数kVもの電圧がかかる。このとき、ソースとドレインの間に存在するpボディ領域が障壁となり、電流は流れない。このとき、pボディ領域の厚さすなわちチャネル長が短かかったりpボディ領域の濃度が薄いとpボディ領域が完全に空乏化されパンチスルーが起こり電流が流れてしまう。本実施例では、耐圧を確保するためpボディ領域の幅が広い領域3’ではパンチスルーしないようにpボディ領域の濃度を高く設定している。一方、pボディ領域が狭い領域3ではpボディ領域が広い領域3’よりも濃度を薄く設定している。通常、pボディ領域の濃度が薄いとパンチスルーしてしまうが、本実施例ではpボディ領域3の幅が非常に狭くなっているため両側のゲートによりpボディ領域3のポテンシャルが固定され、パンチスルーが起こらない。すなわち、通常よりもpボディ領域3の濃度が薄いにもかかわらず耐圧を確保することができる。一方、オン状態ではゲートにプラスの電位を与えるとトレンチ側壁が反転しチャネルにキャリアが湧く。この状態でドレインに1V程度の電位を与えるとソースからドレインに大きな電流が流れる。このとき、pボディ領域が広い領域3’と狭い領域3では電流を流す能力に大きな差が生じる。それはpボディ領域が広い領域3’ではpボディ領域の濃度が高く、閾値電圧が高くなることからチャネルの抵抗が大きくなってしまう。それに対し、pボディ領域が狭い領域3ではpボディ領域の濃度が低いために閾値電圧が低くなり大電流を流すことが可能になる。また、本実施例では、pボディ領域3の幅が狭いことにより、ゲートに正の電圧を加えた際に反転層が形成される前にpボディ領域3が完全に空乏化されることにより、さらに閾値電圧が下がり電流が大きくなる。このように、pボディ領域の幅が狭い領域3では広い領域3’に比べ大電流を流すことが可能であるが、pボディ領域が狭いとソースのコンタクトをとることができないため、抵抗は大きいがpボディ領域が広い領域3’を設けそこでコンタクトをとっている。

本実施例は耐圧600Vクラスを想定しており、ドリフト層の濃度は2×1016 cm-3、厚さは6 um、トレンチの深さは1 um、幅は1 um程度である。pボディ領域の幅は狭いところで300 nm、濃度は1×1017 cm-3、広いところは幅が2 um、濃度は1×1018 cm-3程度である。ドーパントはアルミニウムである。MOSFET特性のpボディ領域の濃度および幅の依存性については後で詳しく述べる。ソース領域は窒素をドーパントとしたn+であり、不純物濃度は1020 cm-3程度である。ゲート酸化膜は熱酸化膜にCVDのSiO2を重ねたもので、厚さはトレンチ側壁で50 nm、トレンチ底部および基板表面で100 nm程度である。酸化膜の形成方法はまだ最適化されていないため移動度は10 cm2/Vs程度にとどまっている。ゲート電極はポリシリコンを用いており、裏面電極はNiシリサイド上にNiをスパッタしたものである。

次に、図4から図6を用いて本実施例の作製方法について説明する。まず、n+基板1上にn-エピタキシャル層2とpエピタキシャル層のpボディ領域3を成長させる。n+基板の面方位はSi面でオフ角は8度であるが、面方位はC面でも(11-20)面でもよく、オフ角は4度でも0度でもエピタキシャル層が均一に成長すれば問題ない。ただし、オフ角が0度だとイオン注入を垂直に行うとチャネリングにより不純物が深く入ることがあるので注意が必要である。次に、酸化珪素を堆積しリソグラフィおよびドライエッチングにより酸化珪素を加工し、それをハードマスクとしてイオン注入によりターミネーション領域となるp領域を形成する。イオン種はアルミニウムで濃度は1×1017 cm-3程度である。ターミネーション領域はトレンチコーナー部の電界集中を防ぐためにトレンチと同等の深さが必要であるため最大で500 keVの多段注入とした。本実施例ではJTE(Junction Termination Extension)構造を採用しているがガードリング構造でもその他の構造でも構わない。ターミネーション領域は本発明とは直接関係ないので図には示していない。

次に、図4、5に示すように、ターミネーション領域の形成方法と同じ方法でpエピタキシャル層のpボディ領域3よりも濃度の濃いpボディ領域3’、ソース領域4となるn+領域及びpボディ領域の電位を固定するためのp+領域8を形成する。図4では全面にn+領域を形成しているが、実際はゲートのコンタクト領域やターミネーション領域には形成していない。イオン種はシート抵抗が小さくなるよう、n+は窒素がp+はアルミニウムとし、pn接合のリーク電流を低減するためn+のイオン注入は500度で行った。

次に、図6、7に示すように、酸化珪素を堆積しリソグラフィおよびドライエッチングにより酸化珪素を加工し、それをハードマスクとしてドライエッチングによりトレンチを形成する。このとき、pボディ領域の幅を一定に保つためにトレンチはできるだけ垂直に近い方がよい。その後、面荒れ防止のためにカーボン膜を形成し、1700度程度で活性化アニールを行う。カーボンの除去は酸素アッシャにより行った。ゲート酸化膜の形成には、1250℃でのN2O酸化により表面を酸窒化し、その後CVDによりSiO2膜を堆積させた。このとき、トレンチコーナーでの絶縁破壊を防ぐためにトレンチ側壁にくらべトレンチ底の膜厚を厚くする必要があるので、CVDは側壁に堆積しにくい条件を選んだ。最終的な膜厚はトレンチ側壁で50 nm程度、トレンチ底で100 nm程度に仕上げた。次に、ゲートとなる高濃度のポリシリコンをトレンチ内部に形成した。埋め込みはCVDによる膜の堆積とエッチバックにより行ったが、CMP(Chemical Mechanical Polishing))等の他の平坦化手法でも問題ない。

次に、表及び裏のコンタクトはNiを主成分とする合金で形成する。表は、リソグラフィとドライエッチングによりコンタクトホールを空け、Niを堆積させ1000度のシリサイド化アニールによりシリサイドを形成し、最後に未反応メタルを除去する。裏も同様にNiを堆積させ1000度のシリサイド化アニールによりシリサイドを形成する。最後に酸化珪素を層間絶縁膜としたアルミニウム2層配線を形成し、ソースパッド、ゲートパッドを開口してデバイスを完成させる。

本実施例では、p型不純物をアルミニウム、n型不純物を窒素としたが、pはボロンでもよく、nはリンでもよい。ボロンは、質量が軽いため低エネルギーで深く注入することが可能であり、リンはnの濃度をより高くすることが可能である。ただし、ボロンの外方拡散により表面付近の濃度も下がるため、表面にアルミニウムを追加注入する等の対策も必要であり、リンは結晶欠陥を多く発生させてしまうので注意が必要である。

次に、本発明で非常に重要なpボディ領域の濃度と幅について決めた根拠について説明する。図10は、pボディ領域の濃度と幅を変えたときの耐圧を示したものである。図からわかるようにpボディ領域の幅が1 um以上の場合は耐圧はpボディ領域の幅にほとんど依存しない。一方で、pボディ領域の幅が0.5 um以下になると耐圧が急激に上昇する。これは、pボディ領域の幅が狭いとpボディのポテンシャルが両側のゲートの電位により固定されるため、pボディ領域に空乏層が広がりにくくなるためである。さらにpボディ領域の幅を狭くし0.1 um以下にすると逆に耐圧が落ちる場合がある。これは、ブロッキング状態において電界が最も集中するのがトレンチコーナー部であるが、pボディ領域が狭くなりすぎるとトレンチコーナー部での電界集中ポイントが重なり、より電界が高くなってしまうからである。以上より、耐圧の観点からpボディ領域の幅には最適点があることがわかる。

次に、図11に閾値電圧とpボディ領域の濃度、幅の関係を示す。図より、pボディ領域の幅があるところから狭くなると閾値電圧が低くなることがわかる。ただし、閾値電圧が下がり始める点はpボディ領域の濃度によって異なる。これは、閾値電圧が下がるのが、チャネルに反転層ができる前にpボディ領域内が完全に空乏化されることに起因するためである。すなわち、両側のゲートから延びる最大空乏層幅の和よりもpボディ領域の幅が狭いときに閾値電圧が下がるという現象が起こる。以上の関係より、耐圧を確保しながら閾値電圧を下げ大電流化するためには、pボディ領域の幅を0.1 umから0.5 um程度、濃度を1×1017 cm-3から2×1017 cm-3程度にするとよいことがわかった。本実施例ではpボディ領域の幅0.2 um、濃度1×1017 cm-3を採用している。ただし、pボディ領域の幅が0.2 umではソースのコンタクトをとることが難しい。そのため、ソースのコンタクトをとる領域を別に設けている。この領域はpボディ領域の幅を4 um程度とっているため、先ほどの関係より濃度は5×1017 cm-3程度としている。奥行き方向の寸法に関しては、ソースのコンタクトを全領域でソースの直上でとるわけではないので、ソース抵抗との兼ね合いで決まる。

図12はpボディ領域の幅が狭い領域3の奥行きとソース抵抗の関係を示している。n+のシート抵抗は約103 Ω/□である。奥行きが短いとソース抵抗は小さくなるが有効な面積が小さくなるためチャネル抵抗が大きくなってしまう。逆に奥行きが長いとチャネル抵抗は小さいがソース抵抗が大きくなってしまう。最適値としては奥行きが約2um程度でトータルの抵抗は2.7 mΩcm2を達成できた。ただし、シート抵抗やチャネル移動度により奥行きの最適値は変わるので注意が必要である。また、現状よりもシート抵抗が半減(5×102Ω/□)、チャネル移動度が2倍(20 cm/Vs)になった場合は、トータルでオン抵抗2 mΩcm2以下を達成できる見込みである。

次に、本実施例の効果について特性図13を用いて説明する。図は、耐圧600V以上確保できる条件での電流密度を示しており、従来のpボディ領域が広い(4um)の場合と、本実施例の0.2 umの場合をしたものを示している。従来に比べて本実施例の電流密度は2倍以上になっている。ただし、すでに述べたとおり、n+のシート抵抗やチャネル移動度の向上によりさらに大きな電流を流せるようになる見込みである。

本発明の実施例2の断面構造図を図14に示す。本実施例の実施例1との違いはトレンチ側壁近傍にチャネルドープしpボディ領域3の濃度よりもチャネルの濃度を下げている点にある。pボディ領域3よりも濃度の低いチャネル層10を形成することにより、実施例1よりも閾値電圧を下げることができ、電流密度を上げることができる。

本実施例の作製プロセスは、基本的には実施例1と同様であるが、トレンチを形成した後に斜めイオン注入によりチャネル層を形成する点のみ異なる。斜めイオン注入の条件は15 keV、ドーズは5×1011cm-2である。他の設計値は実施例1と同様である。チャネルドープによりトレンチ側壁から約50 nmの幅で5×1016 cm-3程度のチャネル層を形成した。特性としては、実施例1よりも耐圧600Vを確保した上で、閾値電圧が約0.5V低減し、電流密度が約2割向上した。ただし、チャネルドープをやりすぎると耐圧が低下するだけでなく、チャネル移動度が低下したり、ゲート絶縁膜の信頼性を劣化させる要因にもなるので注意が必要である。

次に、本発明の実施例3を図15に示すデバイス平面構造図を用いて説明する。本実施例の実施例1との違いは、pボディ領域の幅が広い領域3’と狭い領域3の位置関係にある。実施例1ではpボディ領域の幅が広い領域3’と狭い領域3が直行するようなレイアウトになっているが、本実施例ではpボディ領域の幅が広い領域3’を格子状にして、その間をpボディ領域の幅が狭い領域3がつなぐレイアウトとなっている。

本実施例の作製方法および動作については実施例1と同様である。ただし、どちらが最適かは状況により異なる。例えばpボディ領域の幅が広い領域3’の幅がpボディ領域の幅が狭い領域3の奥行きよりも広い場合は本実施例のほうが面積的に有利となる。実施例1ではpボディ領域の幅が広い領域3’の幅が4 um、pボディ領域の幅が狭い領域3の奥行きが2 umであるため、本実施例のほうが実施例1に比べ面積的にpボディの幅が狭い領域3が3割程度増え、チャネル抵抗が小さくなる。一方、n+のシート抵抗が低減され、pボディ領域の幅が狭い領域3の奥行きが長くてもソース抵抗が低く保たれる状況においては実施例1のほうが有利となる。

実施例1と実施例3を組み合わせたものも容易に想像できるが、状況によってはこの組み合わせが最適の場合もありえる。また、これらの実施例はすべて炭化珪素基板を例に説明したが、シリコンや窒化ガリウムなどどのような半導体にでも適用可能である。

チャネル移動度が大きく、耐圧を落とすことなく閾値電圧が下げられるUMOSFETをパワー半導体素子に用いることができる。

1 ドレイン領域
2 ドリフト領域
3 ボディ領域
4 ソース領域
5 ゲート絶縁膜
6 ドレイン電極
7 ゲート電極
8 pボディ電位固定用p+層
9 ソース電極

Claims (20)

  1. 1導電型半導体基板と、
    前記半導体基板の裏面に接続されている第1の主電極と、
    前記半導体基板上に形成されている前記半導体基板よりも低い濃度の第1導電型のエピタキシャル層と、
    前記エピタキシャル層中に形成されている第2導電型のボディ領域と、
    前記ボディ領域上に形成されている前記エピタキシャル層よりも高い濃度の第1導電型のソース層と、
    前記ボディ領域と接続し前記半導体基板表面に形成されている第2導電型ボディ接続層と、
    前記ソース層および前記ボディ接続層接続されている第2の主電極と、
    前記ボディ領域と前記ソース層を貫くように形成されているトレンチと、
    前記トレンチの側壁および底部に形成されているゲート絶縁膜と、
    前記トレンチ内部に形成されている第3の主電極と、を備え、
    前記半導体基板および前記エピタキシャル層の材質が炭化珪素であり、
    前記トレンチとトレンチで挟まれている前記ボディ領域の幅が少なくとも2種類以上あり、
    前記ボディ領域幅が狭い領域のほうが前記ボディ領域幅が広い領域に比べボディ領域の濃度が低くかつ前記ボディ領域幅が広い領域のほうが前記ボディ接続層に比べ濃度が低く、
    前記ボディ領域の幅が狭い領域の幅が、両側の第3の主電極から前記ゲート絶縁膜を介して延びる最大空乏層幅の和よりも狭いことを特徴とする半導体装置。
  2. 前記ボディ領域のうちゲート絶縁膜に近い領域の濃度がゲート絶縁膜から離れた領域の
    濃度よりも濃度が低いことを特徴とする請求項1記載の半導体装置。
  3. 前記ボディ領域の幅が狭い領域の幅が、0.1 um以上0.5 um以下であることを特徴とする請求項1記載の半導体装置。
  4. 前記ボディ領域の幅が広い領域において、前記ソース層および前記ボディ接続層のコンタクトをとることを特徴とする請求項1記載の半導体装置。
  5. 前記ボディ領域の幅が広い領域と前記ボディ領域の幅が狭い領域がともに長方形をなしていて互いに直行することを特徴とする請求項1記載の半導体装置。
  6. 前記ボディ領域の幅が広い領域が長方形または正方形をなし格子状に配置されており、前記ボディ領域の幅が広い領域を互いに接続するように前記ボディ領域の幅が狭い領域が配置されていることを特徴とする請求項1記載の半導体装置。
  7. 前記ドーパントがアルミニウムであることを特徴とする請求項1記載の半導体装置。
  8. (a)第1導電型のエピタキシャル層が形成されている、前記エピタキシャル層よりも高い濃度の第1導電型半導体基板を準備する工程、
    (b)前記エピタキシャル層中に第2導電型のボディ領域を形成する工程、
    (c)前記ボディ領域上に前記エピタキシャル層よりも高い濃度の第1導電型ソース層を形成する工程、
    (d)前記ボディ領域と接続するように前記半導体基板表面に第2導電型ボディ接続層を形成する工程、
    (e)前記ボディ領域と前記ソース層を貫くようにトレンチを形成する工程、
    (f)前記トレンチの側壁および底部にゲート絶縁膜を形成する工程、を含み、
    前記半導体基板および前記エピタキシャル層の材質が炭化珪素であり、
    前記トレンチとトレンチで挟まれた前記ボディ領域の幅を少なくとも2種類以上異なる幅に形成し、
    前記ボディ領域幅が狭い領域のほうが前記ボディ領域幅が広い領域に比べボディ領域の濃度が低く、かつ前記ボディ領域幅が広い領域のほうが前記ボディ接続層に比べ濃度が低くなるようにドーパントをイオン注入し、
    前記ボディ領域の幅が狭い領域の幅が、両側の第3の主電極から前記ゲート絶縁膜を介して延びる最大空乏層幅の和よりも狭いことを特徴とする半導体装置の製造方法。
  9. 前記ボディ領域のうちゲート絶縁膜に近い領域の濃度がゲート絶縁膜から離れた領域の濃度よりも濃度が低いことを特徴とする請求項8記載の半導体装置の製造方法。
  10. 前記ボディ領域の幅が狭い領域の幅が、0.1 um以上0.5 um以下であることを特徴とする請求項8記載の半導体装置の製造方法。
  11. 前記ボディ領域の幅が広い領域において、前記ソース層および前記ボディ接続層のコンタクトをとることを特徴とする請求項8記載の半導体装置の製造方法。
  12. 前記ボディ領域の幅が広い領域と前記ボディ領域の幅が狭い領域がともに長方形をなしていて互いに直行することを特徴とする請求項8記載の半導体装置の製造方法。
  13. 前記ボディ領域の幅が広い領域が長方形または正方形をなし格子状に配置されており、前記ボディ領域の幅が広い領域を互いに接続するように前記ボディ領域の幅が狭い領域が配置されていることを特徴とする請求項8記載の半導体装置の製造方法。
  14. 前記ドーパントがアルミニウムであることを特徴とする請求項8記載の半導体装置の製造方法。
  15. 前記ボディ領域幅が広い領域の深さは前記第3の主電極の底面よりも浅いことを特徴とする請求項1記載の半導体装置。
  16. 前記ボディ領域幅が広い領域の深さは前記第3の主電極の底面よりも浅いことを特徴とする請求項8記載の半導体装置の製造方法。
  17. 前記トレンチの前記ボディ領域の幅が狭い領域に接する幅が略2μmであることを特徴とする請求項1記載の半導体装置。
  18. 前記トレンチの前記ボディ領域の幅が狭い領域に接する幅が略2μmであることを特徴とする請求項8記載の半導体装置の製造方法。
  19. 前記ソース層の不純物がリンであることを特徴とする請求項1記載の半導体装置。
  20. 前記ソース層を形成する工程で、不純物としてリンを注入することを特徴とする請求項8記載の半導体装置の製造方法。
JP2009169693A 2009-07-21 2009-07-21 半導体装置及びその製造方法 Active JP5586887B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009169693A JP5586887B2 (ja) 2009-07-21 2009-07-21 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009169693A JP5586887B2 (ja) 2009-07-21 2009-07-21 半導体装置及びその製造方法
US12/834,764 US8564060B2 (en) 2009-07-21 2010-07-12 Semiconductor device with large blocking voltage and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011023675A JP2011023675A (ja) 2011-02-03
JP5586887B2 true JP5586887B2 (ja) 2014-09-10

Family

ID=43496502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009169693A Active JP5586887B2 (ja) 2009-07-21 2009-07-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8564060B2 (ja)
JP (1) JP5586887B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9142662B2 (en) * 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
CN103918079B (zh) 2011-09-11 2017-10-31 科锐 包括具有改进布局的晶体管的高电流密度功率模块
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP6064366B2 (ja) * 2012-05-18 2017-01-25 住友電気工業株式会社 半導体装置
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5880311B2 (ja) 2012-06-26 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
JP5888214B2 (ja) * 2012-11-30 2016-03-16 富士電機株式会社 窒化物系化合物半導体装置およびその製造方法
CN104347710B (zh) * 2013-08-09 2017-03-15 无锡华润华晶微电子有限公司 一种vdmos器件的条形元胞结构及其制作方法
US10211304B2 (en) 2013-12-04 2019-02-19 General Electric Company Semiconductor device having gate trench in JFET region
JP6283122B2 (ja) * 2014-11-26 2018-02-21 株式会社日立製作所 半導体スイッチング素子および炭化珪素半導体装置の製造方法
DE102015108091A1 (de) * 2015-05-21 2016-11-24 Infineon Technologies Dresden Gmbh Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen
EP3227924A1 (en) * 2016-02-02 2017-10-11 ABB Schweiz AG Power semiconductor device
EP3264470A1 (en) 2016-06-29 2018-01-03 ABB Schweiz AG Short channel trench power mosfet
JP2018046163A (ja) 2016-09-14 2018-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018060923A (ja) 2016-10-05 2018-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018133528A (ja) 2017-02-17 2018-08-23 トヨタ自動車株式会社 スイッチング素子とその製造方法
GB2572442A (en) * 2018-03-29 2019-10-02 Cambridge Entpr Ltd Power semiconductor device with a double gate structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110091A (ja) 1991-10-17 1993-04-30 Seiko Epson Corp 半導体装置
JP3319215B2 (ja) 1995-03-31 2002-08-26 株式会社豊田中央研究所 絶縁ゲート型半導体装置およびその製造方法
JPH11214685A (ja) * 1998-01-27 1999-08-06 Matsushita Electric Works Ltd 絶縁ゲート型半導体装置
JP2000058823A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体装置およびその製造方法
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
JP2007043123A (ja) * 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
JP4928753B2 (ja) * 2005-07-14 2012-05-09 株式会社東芝 トレンチゲート型半導体装置
JP4564514B2 (ja) * 2007-05-18 2010-10-20 株式会社東芝 半導体装置
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011023675A (ja) 2011-02-03
US20110018004A1 (en) 2011-01-27
US8564060B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
US8013360B2 (en) Semiconductor device having a junction of P type pillar region and N type pillar region
US8299494B2 (en) Nanotube semiconductor devices
US7361952B2 (en) Semiconductor apparatus and method of manufacturing the same
EP0616372B1 (en) Short channel trenched DMOS transistor
US8022414B2 (en) Silicon carbide semiconductor device, and method of manufacturing the same
JP4028482B2 (ja) トレンチゲート電極を有するパワーmosfet及びその製造方法
US8294235B2 (en) Edge termination with improved breakdown voltage
JP4938157B2 (ja) 半導体装置およびその製造方法
US7705362B2 (en) Silicon carbide devices with hybrid well regions
JP2006073740A (ja) 半導体装置及びその製造方法
JP3385938B2 (ja) 炭化珪素半導体装置及びその製造方法
US7915617B2 (en) Semiconductor device
US8648349B2 (en) Semiconductor device
JP2008124346A (ja) 電力用半導体素子
JP3395473B2 (ja) 横型トレンチmisfetおよびその製造方法
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
JP2606404B2 (ja) 半導体装置
JP5017865B2 (ja) 半導体装置
JP5002148B2 (ja) 半導体装置
US8772871B2 (en) Partially depleted dielectric resurf LDMOS
US20060216896A1 (en) Semiconductor device and method for manufacturing same
US8772869B2 (en) Power semiconductor device
JP4123636B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4768259B2 (ja) 電力用半導体装置
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140723