JP5888214B2 - 窒化物系化合物半導体装置およびその製造方法 - Google Patents

Description

本発明は、窒化物系化合物半導体装置およびその製造方法に関するものである。

従来から、高周波デバイス用半導体素子には、半導体材料として窒化物系化合物半導体、特に窒化ガリウム（ＧａＮ）系化合物半導体が用いられている。ＧａＮ系化合物半導体を用いた半導体素子（以下、ＧａＮ系半導体素子という）では、半導体基板の表面に、例えば有機金属化学気相蒸着（ＭＯＣＶＤ：Metal-Organic Chemical Vapor Deposition）法を用いて形成されたバッファ層やＧａＮ系半導体動作層が設けられている。最近では、ＧａＮ系半導体素子は、高周波用途に加え、電力装置用のパワーデバイスにも適用可能であるという認識から、高耐圧、大電流を扱うデバイスとしての検討も行われている。

通常、電力装置用のパワーデバイスは、多くの場合、トランジスタと並列にダイオードを用いて使用される。また、このパワーデバイスに用いられるダイオードとして、ショットキー接合を利用したショットキーバリアダイオードが公知である。一般に、ショットキーバリアダイオードは、基板の上に、ＧａＮ層を積層するためのバッファ層、ＧａＮ層および窒化アルミニウムガリウム（ＡｌＧａＮ）層が順次積層された多層構造を有する。ＡｌＧａＮ層はＡｌＮとＧａＮとの混晶であり、その構成比によってバンドギャップや自発分極、ピエゾ分極の特性が変化する。ＧａＮ層とＡｌＧａＮ層の界面には、ＡｌＧａＮ層のＡｌ組成比と厚さとを制御することによってその濃度が制御された２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層が形成されている。この２ＤＥＧ層が電子を流す通路となる。また、ショットキーバリアダイオードには、２つの主電極、すなわち、アノード電極とカソード電極とがある。アノード電極は、ＡｌＧａＮ層とショットキー接触しており、電子のトンネル電流によって２ＤＥＧ層と電気的に接続されている。カソード電極はＡｌＧａＮ層とオーミック接触している。なお、上述した２ＤＥＧ層を利用してアノード電極からカソード電極に向けて横方向に電流が流れるショットキーバリアダイオードは、横型デバイスであり、ＧａＮ系化合物半導体において盛んに研究開発されている。

一方、ショットキーバリアダイオードには、低電気抵抗の半導体基板上にｎ型のドリフト層を有する多層構造の半導体素子の表面にアノード電極が形成され、裏面にカソード電極が形成され、このアノード電極からカソード電極に向けて縦方向に電流が流れる縦型デバイスもある。縦型ショットキーバリアダイオードは、上述した横型のものに比して大電圧、大電流を扱えるという利点がある。このような縦型ショットキーバリアダイオードは、ＧａＮ系半導体素子を用いて形成されることが殆どなく、多くの場合、炭化ケイ素（ＳｉＣ）を用いて形成される。

また、近年では、ｐ型半導体とｎ型半導体とのｐｎ接合構造を有するｐｎ接合ダイオードとショットキーバリアダイオードとを組み合わせたＭＰＳ（Merged PiN and Schottky Barrier）構造が提案されている。ＭＰＳ構造を有する縦型ショットキーバリアダイオード（以下、ＭＰＳダイオードという）では、素子表面のアノード電極のショットキー接合領域にｐ型半導体領域が離散状（例えば島状）に形成され、ショットキーバリアダイオードとｐｎ接合ダイオードとが等価的に並列接続されている。このようなＭＰＳダイオードの利点としては、電界強度がショットキー接合領域ではなくｐｎ接合領域（すなわち半導体内部）において最大となるため、ショットキー接合からのリーク電流を抑制できること、順電圧が大きくなった時にｐｎ接合ダイオード側において大きな電流を流すことができるため、突発的なサージ電流を吸収できること等が挙げられる。

なお、上述したショットキーバリアダイオード等の半導体装置に関する従来技術として、例えば、カソード電極上の基板とアノード電極との間に、アノード電極側の第２の面から基板側の第１の面に到達するｎ型半導体層と、ｎ型半導体層に隣接するとともにｎ型半導体層を挟むように第２の面から第１の面に向けて延在するｐ型半導体層とからなる不純物領域層を有する半導体装置がある（特許文献１参照）。また、第１導電型の第１半導体層の主面から所定の深さに、主面側から主面と反対面側に向かって断面積が次第に大きくなる第２導電型の第２半導体層が埋め込まれた構造を有する半導体装置もある（特許文献２参照）。

特開２００７−４２９９７号公報 特開２０１０−４０８５７号公報

一般に、ＧａＮ系化合物半導体は、例えば図１１に示すように、ＳｉＣまたはＳｉの化合物半導体と比較して、互いに同一耐圧（同一ブレークダウン電圧）を有する場合の導通抵抗（オン抵抗）を低く抑えることができる。また、上述したように、縦型ショットキーバリアダイオードは、横型ショットキーバリアダイオードに比して大電圧、大電流を扱えるという利点がある。したがって、ＧａＮ系化合物半導体を用いて縦型ショットキーバリアダイオードを実現することは、電力装置用のパワーデバイス等の高耐圧および低電気抵抗を要求されるデバイスに有用である。

ＧａＮ系化合物半導体を用いた縦型ショットキーバリアダイオードを実現するためには、逆電圧の印加時におけるショットキー接合からのリーク電流を低減する必要があるが、この場合、縦型ショットキーバリアダイオードのドリフト層のｎ型不純物濃度（ドナー濃度）を低くしなければならない。例えば図１２に示すように、６００［Ｖ］の逆電圧の印加時におけるリーク電流を１００［μＡ／ｃｍ²］以下とする耐圧が要求された場合、ＧａＮ系化合物半導体の縦型ショットキーバリアダイオードでは、ドリフト層のドナー濃度を２×１０¹⁵［ｃｍ^-3］以下にする必要がある。この濃度値は、ＧａＮ系化合物半導体によるドリフト層の低電気抵抗を維持するために必要なドナー濃度（例えば１×１０¹⁶［ｃｍ^-3］）に比して極めて低い。すなわち、ＧａＮ系化合物半導体を用いて通常構造の縦型ショットキーバリアダイオードを形成した場合、ドリフト層の電気抵抗が過度に大きくなり、この結果、オン抵抗が上昇してしまう。このような問題点は、ドリフト層のｎ型不純物濃度を最適値に維持しつつショットキー接合からのリーク電流を低減することによって解消可能であり、このためには、ＧａＮ系化合物半導体を用いて、ＭＰＳ構造の縦型ショットキーバリアダイオード（ＭＰＳダイオード）を形成することが有効である。

しかしながら、ＧａＮ系化合物半導体では、ＭＰＳ構造を実現することが困難である。具体的には、ＧａＮ系化合物半導体層に対してＳｉＣ層の場合と同様にｐ型不純物をイオン注入しても、ＧａＮ系化合物半導体層のイオン注入領域内におけるｐ型不純物の活性化率が低いため、ＳｉＣ層と同様な離散状のｐ型領域をＧａＮ系化合物半導体層に形成することは困難である。したがって、アノード電極のショットキー接合領域にＧａＮ系化合物半導体のｐ型領域（以下、ＧａＮ系ｐ型領域という）を離散状に形成するためには、以下に示すような複数の工程を行わなければならない。すなわち、半導体基板上にＧａＮ系化合物半導体のｎ型領域（以下、ＧａＮ系ｎ型領域という）をエピタキシャル成長によって形成し、ついで、このＧａＮ系ｎ型領域に複数の溝を離散状に形成し、つぎに、これら各溝内にＧａＮ系ｐ型領域をエピタキシャル成長によって形成し、その後、これらＧａＮ系ｎ型領域およびＧａＮ系ｐ型領域の各表面を研磨しなければならない。あるいは、フォトレジスト等によるマスク技術を用いて、半導体基板上の複数の領域に、ＧａＮ系ｎ型領域およびＧａＮ系ｐ型領域を順次エピタキシャル成長させて選択的に形成し、その後、これらＧａＮ系ｎ型領域およびＧａＮ系ｐ型領域の各表面を研磨しなければならない。このため、ＭＰＳ構造の設計が極めて困難であるとともに、ＧａＮ系化合物半導体を用いてＭＰＳ構造を実現するまでに多大な手間を要する。

本発明は、上記に鑑みてなされたものであって、耐圧として要求される低リーク電流の確保とオン抵抗の抑制とを簡易に実現可能な窒化物系化合物半導体装置およびその製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる窒化物系化合物半導体装置は、基板と、前記基板上に形成され、ｎ型窒化物系化合物半導体からなるドリフト層と、前記ドリフト層上に部分的に位置し、ｐ型窒化物系化合物半導体からなるｐ型領域と、前記ｐ型領域に隣接するように前記ドリフト層上に位置し、ｐ型不純物とｎ型不純物とが混在するｎ型窒化物系化合物半導体からなるｎ型領域と、前記ｎ型領域とショットキー接触し且つ前記ｐ型領域の少なくとも一部と接触する電極と、を備えたことを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記ｎ型領域に含まれる前記ｐ型不純物は、前記ｐ型領域に含まれるｐ型不純物と同じ不純物であり、前記ｎ型領域のｐ型不純物濃度は、前記ｐ型領域のｐ型不純物濃度と略同じであることを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記ドリフト層のうちの前記ｎ型領域の直下に位置し、前記ドリフト層に含まれるｎ型不純物よりも高濃度のｎ型不純物が存在するｎ＋領域をさらに有することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記電極の周辺領域に、耐圧を維持する耐圧構造を有することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記耐圧構造は、前記電極の周辺領域に形成されたメサ構造であることを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記耐圧構造は、前記電極の周辺領域に周回状に形成されたｎ型または絶縁性の電界緩和領域であり、前記電界緩和領域の電気伝導性を決める前記電界緩和領域内の不純物の濃度は、前記電界緩和領域の外側から前記電極に近づく方向に増加することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記耐圧構造は、前記電極を囲むように交互に形成された環状ｎ型領域と環状ｐ型領域とからなるガードリング構造であることを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記耐圧構造は、前記電極の周辺領域に形成された外側ｎ型領域と、前記外側ｎ型領域上に形成された絶縁膜と、前記絶縁膜の表面の少なくとも一部を覆い且つ前記電極と電気的に接続したフィールドプレート電極と、からなるフィールドプレート構造であることを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置は、上記の発明において、前記ｎ型領域のショットキー接触表面は、窒化物系化合物半導体のｍ面であることを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、基板上にｎ型窒化物系化合物半導体からなるドリフト層を形成し、前記ドリフト層上にｐ型窒化物系化合物半導体からなるｐ型半導体層を形成し、前記ｐ型半導体層へ部分的にｎ型不純物を導入し、前記ｎ型不純物が前記ｐ型半導体層を補償することによって、前記ｐ型半導体層を部分的にｎ型化してなるｎ型領域を形成するとともに、前記ｐ型半導体層のうちの前記ｎ型領域以外の部分からなるｐ型領域を形成し、前記ｎ型領域とショットキー接触し且つ前記ｐ型領域の少なくとも一部と接触する電極を形成することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、上記の発明において、前記ｐ型半導体層に元来含まれるｐ型不純物と前記ｎ型不純物とを前記ｎ型領域に混在させることを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、上記の発明において、前記電極の周辺領域となる前記ｐ型半導体層の周縁領域に、耐圧を維持する耐圧構造を形成することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、上記の発明において、前記耐圧構造として、前記ｐ型半導体層の周縁領域にメサ構造を形成することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、上記の発明において、前記耐圧構造として、前記ｐ型半導体層の周縁領域に所定の不純物を、その濃度が前記周縁領域の外側から前記電極に近づく方向に増加するように導入し、前記周縁領域をｎ型化または絶縁化した構造を形成することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、上記の発明において、前記ｐ型半導体層の周縁領域のｐ型不純物を前記周縁領域へ部分的に導入したｎ型不純物が補償することによって、前記電極を囲むように前記周縁領域をｎ型化した環状ｎ型領域を形成するとともに、前記環状ｎ型領域によって前記周縁領域を離散化して、前記電極を囲む環状ｐ型領域を形成し、前記耐圧構造として、前記環状ｎ型領域と前記環状ｐ型領域とからなるガードリング構造を構成することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、上記の発明において、前記ｐ型半導体層の周縁領域のｐ型不純物を前記周縁領域へ導入したｎ型不純物が補償することによって前記周縁領域をｎ型化した外側ｎ型領域を形成し、前記外側ｎ型領域上に絶縁膜を形成し、前記絶縁膜の表面の少なくとも一部を覆い且つ前記電極と電気的に接続するフィールドプレート電極を形成し、前記耐圧構造として、前記外側ｎ型領域と前記絶縁膜と前記フィールドプレート電極とからなるフィールドプレート構造を構成することを特徴とする。

また、本発明にかかる窒化物系化合物半導体装置の製造方法は、上記の発明において、前記ｎ型領域のショットキー接触表面が窒化物系化合物半導体のｍ面となるように前記ｐ型半導体層を形成することを特徴とする。

本発明によれば、耐圧として要求される低リーク電流の確保とオン抵抗増加の抑制とを簡易に実現することができるという効果を奏する。

図１は、本発明の実施の形態１にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。 図２は、本発明の実施の形態１にかかる窒化物系化合物半導体装置の製造方法の一例を示すフローチャートである。 図３は、本実施の形態１にかかる窒化物系化合物半導体装置を構成する窒化物系化合物半導体層の形成工程を説明するための図である。 図４は、窒化物系化合物半導体層のｐ型エピ層を部分的にｎ型化するｎ型領域の形成工程を説明するための図である。 図５は、耐圧構造としてのメサ構造の形成工程を説明するための図である。 図６は、各ｐ型領域および各ｎ型領域の電気的活性化から電極形成までの工程を説明するための図である。 図７は、本発明の実施の形態２にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。 図８は、本発明の実施の形態３にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。 図９は、本発明の実施の形態４にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。 図１０は、本発明の実施の形態４にかかる窒化物系化合物半導体装置の製造方法の一例を示すフローチャートである。 図１１は、耐圧とオン抵抗とのトレードオフの一例を示す図である。 図１２は、縦型ショットキーバリアダイオードにおけるドナー濃度とリーク電流との関係を例示する図である。

以下に、添付図面を参照して、本発明にかかる窒化物系化合物半導体装置およびその製造方法の好適な実施の形態について詳細に説明する。但し、図面は模式的なものであり、各層の厚みや厚みの比率等は現実のものとは異なる場合がある。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。

（実施の形態１）
まず、本発明の実施の形態１にかかる窒化物系化合物半導体装置の構成について説明する。図１は、本発明の実施の形態１にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。本実施の形態１にかかる窒化物系化合物半導体装置１０は、例えばＧａＮ系化合物半導体を用いて形成される縦型のＭＰＳダイオードであり、図１に示すように、基板１と、ドリフト層２と、離散状である複数のｐ型領域３ａと、複数のｐ型領域３ａの各間に介在する複数のｎ型領域３ｂと、アノード電極４と、カソード電極５とを備える。また、窒化物系化合物半導体装置１０は、アノード電極４の周辺領域に、耐圧を維持するためのメサ構造６を有する。

基板１は、窒化物系化合物半導体からなる基板である。具体的には、基板１は、ドリフト層２に比して高濃度のｎ型不純物を含有するＧａＮ系化合物半導体からなり、ドリフト層２に比して電気抵抗が低い低抵抗基板として機能する。基板１の表面上にはドリフト層２が形成され、基板１の裏面上にはカソード電極５が形成される。なお、基板１の表面は、窒化物系化合物半導体装置１０のアノード側の面であり、基板１の裏面は、窒化物系化合物半導体装置１０のカソード側の面である。この表裏各面の定義は、ドリフト層２、ｐ型領域３ａ、ｎ型領域３ｂ、アノード電極４、およびカソード電極５等、基板１以外の各層においても同様である。

ドリフト層２は、ｎ型窒化物系化合物半導体、具体的には、基板１に比して低濃度のｎ型不純物を含有するＧａＮ系化合物半導体からなり、基板１の表面上に形成される。ドリフト層２内には、印加電圧によって幅が変化する空乏層（図示せず）が形成される。ドリフト層２内の空乏層は、順電圧が印加された場合に狭まり、逆電圧が印加された場合に広がる。

複数のｐ型領域３ａは、ドリフト層２の表面上に形成されたｐ型エピタキシャル層（以下、ｐ型エピ層と略す）のうちのｎ型領域３ｂ以外の部分からなる層である。これら複数のｐ型領域３ａの各々は、ドリフト層２の表面上に部分的に位置し、ｐ型窒化物系化合物半導体からなる。これら複数のｐ型領域３ａの各間にはｎ型領域３ｂが介在し、これによって、複数のｐ型領域３ａの各々は、島状またはストライプ状等の所望のパターンをなして互いに離散する。一方、複数のｎ型領域３ｂは、このｐ型エピ層を、このｐ型エピ層へ部分的に導入したｎ型不純物で補償することによって、このｐ型エピ層を部分的にｎ型化してなるｎ型窒化物系化合物半導体層である。これら複数のｎ型領域３ｂの各々は、ｐ型領域３ａに隣接するようにドリフト層２の表面上に位置する。また、これら複数のｎ型領域３ｂの各々は、各ｐ型領域３ａのパターンに対応して形成され、上述したように複数のｐ型領域３ａを互いに離散化する。これら各ｐ型領域３ａおよび各ｎ型領域３ｂの表面上にはアノード電極４が形成される。この場合、各ｎ型領域３ｂは、アノード電極４とショットキー接合するショットキー接合層として機能する。また、これら各ｐ型領域３ａおよび各ｎ型領域３ｂの表面は、ＧａＮ系化合物半導体のｃ面（ガリウム面または窒素面）であってもよいが、ｍ面であることが望ましい。これは、ｐ型不純物およびｎ型不純物の電気的活性化のために必要な各ｐ型領域３ａおよび各ｎ型領域３ｂの熱処理の温度をｃ面の場合に比して低くできるからである。この熱処理では、各ｐ型領域３ａおよび各ｎ型領域３ｂが同時に熱処理されるので、この温度低下によって、各ｐ型領域３ａおよび各ｎ型領域３ｂの熱処理による表面の荒れを抑制できる。

ここで、上述した各ｐ型領域３ａおよび各ｎ型領域３ｂの元となるｐ型エピ層は、ドリフト層２の表面上にエピタキシャル成長したｐ型窒化物系化合物半導体（具体的にはｐ型のＧａＮ系化合物半導体）からなる。すなわち、各ｐ型領域３ａに含まれるｐ型不純物の組成および濃度は、このｐ型エピ層と略同じである。一方、各ｎ型領域３ｂには、ｐ型不純物とｎ型不純物とが混在する。各ｎ型領域３ｂに含まれるｐ型不純物は、上述したｐ型領域３ａに含まれるｐ型不純物と同じ不純物（例えば同じ組成のもの）、すなわち、このｐ型エピ層に元来含まれるｐ型不純物である。これら各ｎ型領域３ｂのｐ型不純物濃度は、ｐ型領域３ａのｐ型不純物濃度と略同じである。ここで、ｎ型領域３ｂのｐ型不純物濃度とｐ型領域３ａのｐ型不純物濃度との濃度差がｎ型領域３ｂのｐ型不純物濃度の−１０［％］以上、＋１０［％］以下の範囲内であれば、各ｎ型領域３ｂのｐ型不純物濃度は、ｐ型領域３ａのｐ型不純物濃度と略同じと定義する。また、各ｎ型領域３ｂに含まれるｎ型不純物は、このｐ型エピ層へ部分的に導入したｎ型不純物である。このように混在するｐ型不純物をｎ型不純物が補償することによって、このｐ型エピ層のうちのｎ型不純物の導入領域は、ｎ型領域３ｂに転換される。このようなｎ型領域３ｂ内に混在するｎ型不純物とｐ型不純物との間には、例えば、活性化したｐ型不純物の濃度よりも、活性化したｎ型不純物の濃度が高濃度であるという関係が成り立つ。一方、各ｎ型領域３ｂの直下には、ｎ型領域３ｂを形成する際のｐ型エピ層に対するｎ型不純物の導入条件に応じて、ｎ＋領域（図示せず）が形成される場合がある。このｎ＋領域は、ドリフト層２のうちのｎ型領域３ｂの直下に位置する。このようなｎ＋領域内には、ドリフト層２に含まれるｎ型不純物よりも高濃度のｎ型不純物が存在する。

アノード電極４は、上述したｐ型領域３ａおよびｎ型領域３ｂの各層表面上に形成され、各ｎ型領域３ｂとショットキー接触し、且つ、複数のｐ型領域３ａのうちの少なくとも一部と接触する。具体的には、アノード電極４は、下地金属４ａと配線金属４ｂとの多層構造を有する。下地金属４ａは、ｎ型のＧａＮ系化合物半導体であるｎ型領域３ｂとショットキー接合可能な金属材料を用いて実現され、ｐ型領域３ａおよびｎ型領域３ｂの各層表面上に形成される。このような下地金属４ａは、ドリフト層２の表面上に形成されたｎ型領域３ｂの全部とショットキー接触する。且つ、下地金属４ａは、ドリフト層２の表面上に形成された複数のｐ型領域３ａのうち、周縁側の各ｐ型領域３ａに対して、その縁領域以外の内側部分とオーミック接触し、これら周縁側の各ｐ型領域３ａよりも内側の各ｐ型領域３ａに対して、その全表面とオーミック接触する。配線金属４ｂは、窒化物系化合物半導体装置１０のアノード側の配線等と電気的に接続される金属層であり、下地金属４ａの表面上に形成される。このようなアノード電極４の側部には、図１に示すように、周縁側の各ｐ型領域３ａとアノード電極４との段差が形成される。

カソード電極５は、上述した基板１の裏面上に形成され、基板１とオーミック接触する。具体的には、カソード電極５は、オーミック金属５ａと配線金属５ｂとの多層構造を有する。オーミック金属５ａは、ｎ型のＧａＮ系化合物半導体である基板１とオーミック接合可能な金属材料を用いて実現される。オーミック金属５ａは、基板１の裏面上に形成され、この基板１の裏面側とオーミック接触する。配線金属５ｂは、窒化物系化合物半導体装置１０のカソード側の配線等と電気的に接続される金属層であり、オーミック金属５ａの裏面上に形成される。

メサ構造６は、窒化物系化合物半導体装置１０の耐圧を維持する耐圧構造である。具体的には、メサ構造６は、図１に示すように、アノード電極４の周辺領域に形成された段差部６ａ，６ｂによって構成される。段差部６ａは、上述したｐ型領域３ａおよびｎ型領域３ｂを形成するためにドリフト層２の表面上に形成されたｐ型エピ層の周縁領域を除去することによって、ｐ型領域３ａおよびｎ型領域３ｂを囲むように周回状に形成される。段差部６ｂは、図１に示すように周縁側の各ｐ型領域３ａの縁領域が露出するようにアノード電極４を形成することによって、アノード電極４を囲むように周回状に形成される。このような段差部６ａ，６ｂによるメサ構造は、アノード電極４の端部における電界集中を緩和することによって、ｐ型エピ層が周辺領域においてドリフト層２上の全面に形成される場合に比べて高耐圧を実現できる。

ここで、本実施の形態１にかかる窒化物系化合物半導体装置１０は、図１に示すように、各ｎ型領域３ｂとアノード電極４とのショットキー接合領域と、ドリフト層２および各ｎ型領域３ｂと各ｐ型領域３ａとのｐｎ接合領域とをアノード側に併せ持つＭＰＳ構造を有する。このようなＭＰＳ構造の窒化物系化合物半導体装置１０は、パワーデバイスに適用可能な高耐圧のＭＰＳダイオードとして機能する。

すなわち、窒化物系化合物半導体装置１０では、アノード電極４側に正のバイアス電圧を印加した場合、ドリフト層２内の空乏層が狭まるとともにショットキー接合領域が主に作用して、アノード電極４側からカソード電極５側に向かって縦方向に電流が流れる。また、この印加するバイアス電圧（順電圧）が所定の電圧よりも大きくなった場合、窒化物系化合物半導体装置１０では、ショットキー接合領域およびｐｎ接合領域の双方が通電可能な状態となる。この場合、窒化物系化合物半導体装置１０は、ｐｎ接合領域側に大電流を流すことができ、これによって、突発的なサージ電流等の大電流による損傷を防止できる。

一方、カソード電極５側に正のバイアス電圧を印加した場合、アノード電極４側は負のバイアス電圧が印加された逆バイアス状態となる。この場合、ドリフト層２内の空乏層が広がり、この結果、窒化物系化合物半導体装置１０は、電流が流れない電流阻止状態となって高耐圧を維持する。また、この逆バイアス状態において、ｐｎ接合領域から空乏層が広がり、これによって、ショットキー接合領域は、高電界にさらされることがない。すなわち、逆バイアス状態時の窒化物系化合物半導体装置１０における電界強度は、ショットキー接合領域ではなくｐｎ接合領域において最大となる。この結果、窒化物系化合物半導体装置１０は、ショットキー接合領域からのリーク電流を抑制することができる。さらに、窒化物系化合物半導体装置１０は、メサ構造６によってアノード電極４の端部における電界集中を緩和できるため、上述した高耐圧を確保することができる。

つぎに、本発明の実施の形態１にかかる窒化物系化合物半導体装置１０の製造方法について説明する。図２は、本発明の実施の形態１にかかる窒化物系化合物半導体装置の製造方法の一例を示すフローチャートである。図３は、本実施の形態１にかかる窒化物系化合物半導体装置を構成する窒化物系化合物半導体層の形成工程を説明するための図である。図４は、窒化物系化合物半導体層のｐ型エピ層を部分的にｎ型化するｎ型領域の形成工程を説明するための図である。図５は、耐圧構造としてのメサ構造の形成工程を説明するための図である。図６は、各ｐ型領域および各ｎ型領域の電気的活性化から電極形成までの工程を説明するための図である。なお、図３〜６において、同一構成部分には同一符号を付し、同一構成部分の説明は適宜省略する。

図２に示すように、本実施の形態１にかかる窒化物系化合物半導体装置１０の製造方法では、まず、ｐ型エピ層を最表面に有する窒化物系化合物半導体層を窒化物系化合物半導体基板に形成する（ステップＳ１０１）。このステップＳ１０１では、窒化物系化合物半導体基板として基板１を準備する。ついで、図３に示すように、基板１の表面上に、順次、ｎ型のＧａＮ系化合物半導体からなるドリフト層２とｐ型のＧａＮ系化合物半導体からなるｐ型エピ層３とをＭＯＣＶＤ法によってエピタキシャル成長させる。この結果、ドリフト層２の表面上にｐ型エピ層３を積層した多層構造の窒化物系化合物半導体層が基板１の表面上に形成される。ここで、この窒化物系化合物半導体層のうち、ｐ型エピ層３は、その表面の結晶方位がｃ面であってもよいが、望ましくは、その表面の結晶方位がｍ面となるようにエピタキシャル成長させる。例えば、主表面がｍ面である基板１を用いれば、表面の結晶方位がｍ面のｐ型エピ層３をエピタキシャル成長できる。このようにして、図１に示した各ｎ型領域３ｂのショットキー接触表面が窒化物形化合物半導体（具体的にはＧａＮ系化合物半導体）のｍ面となるように、ドリフト層２の表面上にｐ型エピ層３を形成することが望ましい。

なお、本実施の形態１においては、例えば、３００〜１０００［Ｖ］程度の耐圧を実現するために、ドリフト層２の層厚は１〜１０［μｍ］の範囲内に調整し、ドリフト層２に含まれるケイ素（Ｓｉ）または酸素（Ｏ）等のｎ型不純物の濃度は、１×１０¹⁶〜５×１０¹⁶［ｃｍ^-3］の範囲内に調整した。また、ｐ型エピ層３の層厚は１〜５［μｍ］の範囲内に調整し、ｐ型エピ層３に含まれるマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）等のｐ型不純物の濃度は、ドリフト層２のｎ型不純物濃度の１０倍程度、例えば１×１０¹⁷［ｃｍ^-3］以上に調整した。また、１０００［Ｖ］を超える耐圧を実現するためには、ドリフト層２およびｐ型エピ層３のうちの少なくとも一方の層厚をより厚くし、これらのうちの少なくとも一方の不純物濃度（ｐ型不純物濃度、ｎ型不純物濃度）をより低くして、ドリフト層２およびｐ型エピ層３を形成すればよい。また、基板１はドリフト層２に比して低抵抗のものであればよく、およそ０．０１［Ωｃｍ］以下を実現する低抵抗基板であれば、通例の製法を用いて作製すればよい。例えば、基板１は、一例として、酸化亜鉛（ＺｎＯ）または砒化ガリウム（ＧａＡｓ）等の基板上に５０〜２００［μｍ］程度の層厚のＧａＮ層を結晶成長させ、その後、このＧａＮ層から基板を除去することによって準備してもよい。

上述したステップＳ１０１の工程を実施後、ｐ型エピ層３に対して部分的にｎ型不純物を導入してｐ型エピ層３を部分的にｎ型化するｎ型領域３ｂを形成する（ステップＳ１０２）。このステップＳ１０２では、図４に示すように、二酸化珪素（ＳｉＯ₂）等からなるマスク１１を、ｐ型エピ層３のうちのＧａＮ系ｐ型領域をＧａＮ系ｎ型領域に転換する各部分を露出させる形状にパターニングして、ｐ型エピ層３の表面上に形成する。なお、マスク１１のパターニング形状として、例えば、島状またはストライプ状等の各マスク１１が互いに離散する離散状の形状が挙げられる。このような各マスク１１のパターニング形状は、ドリフト層２の表面上に形成される離散状の各ｐ型領域３ａの形状に対応する。つぎに、このマスク１１をイオン注入マスクとして、ｐ型エピ層３の表面に対して部分的にＳｉまたはＯ等のｎ型不純物をイオン注入する。このように、ｐ型エピ層３のうちのマスク１１に被覆されていない各露出部分にｎ型不純物を導入する。これら各露出部分内では、ｐ型エピ層３に元来含まれるｐ型不純物が、導入したｎ型不純物によって補償される。このような各露出部分のｐ型不純物と混在させたｎ型不純物によるｐ型不純物の補償によって、ｐ型エピ層３を部分的にｎ型化した各ｎ型領域３ｂを形成する。これと同時に、ｐ型エピ層３のうちのｎ型領域３ｂ以外の部分からなる複数のｐ型領域３ａを形成する。これら複数のｐ型領域３ａの各々は、島状またはストライプ状等の所望の形状をなして互いに離散している。その後、各ｐ型領域３ａの表面からマスク１１を所定の手法によって除去する。また、上述したｐ型エピ層３に対するｎ型不純物のイオン注入条件によっては、例えば、イオンの加速エネルギーが大きい場合等に、ドリフト層２に含まれるｎ型不純物よりも高濃度のｎ型不純物が存在するｎ＋領域（図示せず）が、ドリフト層２のうちのｎ型領域３ｂの直下に形成される場合がある。

ここで、ステップＳ１０２においてｐ型エピ層３の各露出部分にイオン注入するｎ型不純物の濃度は、ｐ型エピ層３のＧａＮ系ｐ型領域をＧａＮ系ｎ型領域に転換するために最低限必要な濃度以上に調整する必要がある。また、ｐ型エピ層３のＧａＮ系ｐ型領域にｎ型不純物を過剰に導入した場合、得られたｎ型領域３ｂのショットキー接合表面における電界強度が過度に高くなる。このため、ｐ型エピ層３に導入（例えばイオン注入）するｎ型不純物の濃度は、ドリフト層２のｎ型不純物濃度の１０倍以上等の適度な濃度に設定する必要がある。これに加え、このｐ型エピ層３に対するｎ型不純物の濃度は、ｐ型エピ層３におけるｎ型不純物の導入対象領域の間隔、すなわち、各ｎ型領域３ｂの間隔も併せて考慮して設定する必要がある。本実施の形態１では、このｎ型不純物の濃度を例えば、１×１０¹⁷〜１×１０¹⁸［ｃｍ^-3］の範囲内に設定した。

上述したステップＳ１０２の工程を実施後、図４に示したように基板１とドリフト層２と各ｐ型領域３ａおよび各ｎ型領域３ｂとを積層した多層構造の窒化物系化合物半導体層の周縁領域に耐圧構造を形成する（ステップＳ１０３）。このステップＳ１０３では、図１に示したアノード電極４の周辺領域となるｐ型エピ層３の周縁領域に、例えば、この周縁領域を除去してなるメサ構造６を、高耐圧を維持する耐圧構造として形成する。具体的には、図５に示すように、フォトリソグラフィー技術によって、ドリフト層２表面上の各ｐ型領域３ａのうちの周縁側の各ｐ型領域３ａの縁領域を周回状に露出させる形状にパターニングしたレジスト１２を形成する。ついで、このレジスト１２をマスクとしてエッチングを行い、これによって、ドリフト層２が露出するまで周縁側の各ｐ型領域３ａの縁領域を除去する。この結果、メサ構造６を構成するｐ型領域３ａとドリフト層２との段差（図１に示した段差部６ａ）が、ドリフト層２表面上の各ｐ型領域３ａおよび各ｎ型領域３ｂを囲むように周回状に形成される。ここで、上述した周縁側の各ｐ型領域３ａの縁領域は、図１に示したアノード電極４の周辺領域となるｐ型エピ層３の周縁領域に相当する。すなわち、メサ構造６が、アノード電極４の周辺領域に形成されたことになる。その後、レジスト１２は、アッシング等によって除去する。

なお、メサ構造６はｐ型エピ層３の厚さ以上に深く形成すればよいが、メサ構造６の深さおよび角度は、その表面上に形成する絶縁膜またはパッシベーション膜、あるいは表面準位密度に対応して設定する必要がある。

上述したステップＳ１０３の工程を実施後、ステップＳ１０２においてドリフト層２表面上に形成した各ｐ型領域３ａおよび各ｎ型領域３ｂを熱処理によって電気的に活性化する（ステップＳ１０４）。このステップＳ１０４では、図６に示すように、ドリフト層２表面上の各ｐ型領域３ａおよび各ｎ型領域３ｂに対して１０００〜１７００［℃］程度の熱処理を行う。これによって、各ｐ型領域３ａ内のｐ型不純物を電気的に活性化するとともに、各ｎ型領域３ｂ内のｎ型不純物（イオン注入したｎ型不純物）を電気的に活性化する。

ここで、上述したステップＳ１０２においてｐ型エピ層３の表面の結晶方位をｍ面にしていれば、各ｐ型領域３ａおよび各ｎ型領域３ｂの表面の結晶方位はｍ面である。この場合、ステップＳ１０４における各ｐ型領域３ａおよび各ｎ型領域３ｂの熱処理は、ｃ面に対する熱処理に比して低温、具体的には、１０００〜１５００［℃］の範囲内に温度設定して実施する。この結果、ｃ面の場合と同様に各ｐ型領域３ａおよび各ｎ型領域３ｂを電気的に活性化できる。なお、上述したｐ型エピ層３の表面の結晶方位をｃ面にしていれば、各ｐ型領域３ａおよび各ｎ型領域３ｂの表面の結晶方位はｃ面であるため、ステップＳ１０４における各ｐ型領域３ａおよび各ｎ型領域３ｂの熱処理は、１２００〜１７００［℃］の範囲内に温度設定して実施する。この場合も、各ｐ型領域３ａおよび各ｎ型領域３ｂを電気的に活性化できる。

上述したステップＳ１０４の工程を実施後、各ｎ型領域３ｂとショットキー接触し且つ複数のｐ型領域３ａの少なくとも一部とオーミック接触するアノード電極４と、上述した基板１とオーミック接触するカソード電極５とを形成して（ステップＳ１０５）、ＭＰＳ構造を有する窒化物系化合物半導体装置１０（図１参照）が製造される。

このステップＳ１０５では、フォトリソグラフィー技術を用いて、各ｐ型領域３ａおよび各ｎ型領域３ｂの表面上にアノード電極パターン部分が露出するようなレジストを加工する。このレジストは、ドリフト層２表面上のｎ型領域３ｂの全表面と、ドリフト層２表面上の複数のｐ型領域３ａの全表面のうちの周縁領域を除く内側領域とを露出させる形状にパターニングされる。ついで、このレジストをマスクとして、チタン（Ｔｉ）、アルミニウムシリサイド（Ａｌ−Ｓｉ）等の金属または合金を順次、各ｐ型領域３ａおよび各ｎ型領域３ｂの露出表面（レジストによってマスクされていない表面領域）に蒸着する。これによって、図６に示すように、ドリフト層２表面上のｎ型領域３ｂの全部と複数のｐ型領域３ａのうちの周縁部分を除く内側部分とを覆う下地金属４ａと、この下地金属４ａ表面の配線金属４ｂとを形成する。この結果、下地金属４ａと配線金属４ｂとからなる多層構造のアノード電極４が形成される。このようなアノード電極４において、下地金属４ａは、全てのｎ型領域３ｂの表面とショットキー接触し、且つ、複数のｐ型領域３ａの全表面のうちの周縁部分に囲まれた内側領域の表面とオーミック接触する。その後、リフトオフ法を用いて、このレジストとともに不要な部分を除去する。

ここで、アノード電極４の周辺領域には、上述したレジストによるマスキングによって、アノード電極４から周回状に延在したｐ型領域３ａ部分が形成される。この結果、図６に示すように、ｐ型領域３ａの延在部分とアノード電極４との段差が形成される。このアノード電極４の周縁部における段差（図１に示した段差部６ｂ）と、上述したｐ型領域３ａとドリフト層２との段差（図１に示した段差部６ａ）とによって、耐圧構造としてのメサ構造６が構成される。

つぎに、このステップＳ１０５では、スパッタ法によって、基板１の裏面上に順次、Ｔｉ、ニッケル（Ｎｉ）、金（Ａｕ）等の金属または合金を蒸着する。これによって、図６に示すように、基板１裏面上のオーミック金属５ａと、このオーミック金属５ａ裏面上の配線金属５ｂとを形成する。この結果、オーミック金属５ａと配線金属５ｂとからなる多層構造のカソード電極５が形成される。このカソード電極５において、オーミック金属５ａは、基板１の裏面とオーミック接触する。

上述したように製造した窒化物系化合物半導体装置１０は、例えばＭＰＳダイオードに例示されるようなパワーデバイス等に適用可能である。なお、ステップＳ１０１〜Ｓ１０５では、６００［Ｖ］耐圧におけるリーク電流の上限を１００［μＡ／ｃｍ²］とする窒化物系化合物半導体装置１０の製造方法を例示したが、本発明における窒化物系化合物半導体装置１０の製造方法は、これに限定されるものではない。すなわち、窒化物系化合物半導体装置１０を構成する基板１、ドリフト層２、各ｐ型領域３ａおよび各ｎ型領域３ｂ、アノード電極４、およびカソード電極５の各厚さ等の寸法、ｎ型不純物およびｐ型不純物の各濃度（添加量）、アノード電極４およびカソード電極５の各金属材料は、窒化物系化合物半導体装置１０に要求される耐圧仕様、パワーデバイスとしての機能等に対応して、適切なものに設定される。

以上、説明したように、本発明の実施の形態１では、ｎ型窒化物系化合物半導体からなるドリフト層の表面上にエピタキシャル成長によってｐ型窒化物系化合物半導体からなるｐ型エピ層を形成し、このｐ型エピ層へ部分的にｎ型不純物を導入し、導入したｎ型不純物により、このｐ型エピ層のｐ型不純物を補償することによって、このｐ型エピ層を部分的にｎ型領域に転換するとともに、このｐ型エピ層のうちのｎ型領域以外の部分からなるｐ型領域を形成している。また、このｎ型領域とショットキー接触し、且つ、このｐ型領域の少なくとも一部とオーミック接触するアノード電極を形成している。

このため、ｎ型窒化物系化合物半導体層（以下、ｎ型半導体層と適宜略す）の複数位置に溝（トレンチ）を離散的に形成する工程と、これら離散状の各溝内にｐ型窒化物系化合物半導体層（以下、ｐ型半導体層と適宜略す）をエピタキシャル成長させる工程とを行わなくとも、あるいは、半導体基板表面の複数位置にｐ型半導体層とｎ型半導体層とを選択的にエピタキシャル成長させて複数のｐ型半導体層を離散的に形成しなくても、ｎ型半導体層を挟む態様のｐ型半導体層を容易に形成できる。これに加え、ｐ型半導体層の表面と、このｐ型半導体層の間に介在するｎ型半導体層の表面とを研磨処理しなくても、容易に、これらｐ型半導体層およびｎ型半導体層を、平滑な層表面を有する良好な膜質の半導体層とすることができる。以上のことから、簡易な工程によってｎ型のドリフト層表面上にｐｎ接合領域をなすｐ型半導体層を形成できるとともに、このｐ型半導体層の間に介在するｎ型半導体層とその表面上のアノード電極との良好なショットキー接合を容易に形成できる。この結果、ｐ型不純物のイオン注入を行わなくとも、ＧａＮ系化合物半導体等の窒化物系化合物半導体を用いたＭＰＳ構造を簡易な工程によって形成でき、これにより、窒化物系化合物半導体装置の耐圧として要求される低リーク電流の確保とオン抵抗増加の抑制とを簡易に実現することができる。

また、ＭＰＳ構造を構成するｐ型半導体層とｎ型半導体層との元となるｐ型エピ層を、ドリフト層のエピタキシャル成長に引き続いて連続的に形成することができる。このため、ＭＰＳ構造を形成するために必要な工程を簡易化することができ、これによって、窒化物系化合物半導体装置の製造に要するコストの低減を可能な限り促進することができる。

さらに、本発明の実施の形態１では、アノード電極の周辺領域に、耐圧を維持する耐圧構造としてメサ構造を形成している。このため、アノード電極端部における電界集中をメサ構造によって緩和することができ、これによって、アノード電極端部の高耐圧を維持できる。これに加え、ｐ型半導体層とは略無関係に耐圧設計ができるため、比較的安定して高耐圧を確保することができる。

また、本発明の実施の形態１では、ｎ型半導体層のショットキー接触表面の結晶方位が窒化物系化合物半導体のｍ面となるようにｐ型エピ層を形成している。このため、上述したようにｐ型エピ層を元とするｐ型半導体層およびｎ型半導体層の熱処理面をｍ面とすることができる。この結果、これらｐ型半導体層およびｎ型半導体層を電気的に活性化するために必要な熱処理の温度をｃ面の熱処理に比して低温度に設定できることから、これらｐ型半導体層およびｎ型半導体層の各表面（すなわちアノード電極との接触表面）の荒れを可能な限り抑制できる。これによって、ｎ型半導体層とアノード電極とのショットキー接合をより良好且つ容易に形成できる。

（実施の形態２）
つぎに、本発明の実施の形態２について説明する。上述した実施の形態１では、アノード電極４の周辺領域に耐圧構造としてメサ構造６を形成していたが、実施の形態２では、耐圧構造として、アノード電極４端部の電界集中を緩和する電界緩和領域を形成している。

図７は、本発明の実施の形態２にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。図７に示すように、本実施の形態２にかかる窒化物系化合物半導体装置２０は、上述した実施の形態１にかかる窒化物系化合物半導体装置１０のメサ構造６に代えて電界緩和領域２６をアノード電極４の周辺領域に備える。その他の構成は実施の形態１と同じであり、同一構成部分には同一符号を付している。

電界緩和領域２６は、アノード電極４の周辺領域に周回状に形成された耐圧構造であり、内側の高濃度ｎ型領域２６ａと外側の低濃度ｎ型領域２６ｂとによって構成される。すなわち、電界緩和領域２６の電気伝導性は、ｎ型である。高濃度ｎ型領域２６ａおよび低濃度ｎ型領域２６ｂは、アノード電極４の周辺領域となるｐ型エピ層３（図３参照）の周縁領域に、電界緩和領域２６の電気伝導性を決める不純物、すなわちｎ型不純物を導入して、このｐ型エピ層３の周縁領域をｎ型化した構造のＧａＮ系化合物半導体層である。図７に示すように、高濃度ｎ型領域２６ａは、複数のｐ型領域３ａのうちの周縁側の各ｐ型領域３ａの側面と連続して各ｐ型領域３ａおよび各ｎ型領域３ｂを囲むように、ドリフト層２の周縁領域表面上に周回状に形成される。低濃度ｎ型領域２６ｂは、高濃度ｎ型領域２６ａの外周面と連続して高濃度ｎ型領域２６ａを囲むように、ドリフト層２の周縁領域表面上に周回状に形成される。また、高濃度ｎ型領域２６ａに含まれるｎ型不純物の濃度は、その外側の低濃度ｎ型領域２６ｂに含まれるｎ型不純物の濃度よりも高濃度である。すなわち、電界緩和領域２６におけるｎ型不純物の濃度は、電界緩和領域２６の外側（外周側）からアノード電極４に近づく方向に２段階に増加する。このような構造の電界緩和領域２６は、その層面方向（窒化物系化合物半導体装置２０の横方向）にドリフト層２内の空乏層の広がりを大きくできるため、アノード電極４における電界集中を緩和し易く、この結果、窒化物系化合物半導体装置２０の高耐圧を容易に維持する。

ここで、本実施の形態２にかかる窒化物系化合物半導体装置２０の製造方法は、上述した実施の形態１の場合と略同様であり、耐圧構造の形成工程のみ異なる。すなわち、本実施の形態２にかかる窒化物系化合物半導体装置２０の製造方法では、図２に示したステップＳ１０１，Ｓ１０２，Ｓ１０４，Ｓ１０５と同様の工程を実施し、ステップＳ１０３の工程のみが異なる。以下では、本実施の形態２におけるステップＳ１０３の工程のみ説明する。

本実施の形態２におけるステップＳ１０３では、ドリフト層２表面上のｐ型エピ層３（図４参照）の周縁領域にｎ型不純物を、その濃度がｐ型エピ層３の周縁領域の外側からアノード電極４に近づく方向に増加するように導入し、このｐ型エピ層３の周縁領域をｎ型化してなる耐圧構造を形成する。

具体的には、ＳｉＯ₂等からなるイオン注入マスクを、離散状のｐ型領域３ａのうちの高濃度ｎ型領域２６ａを形成する周回部分を露出させる形状にパターニングして、各ｐ型領域３ａおよび各ｎ型領域３ｂの表面上に形成する。ついで、ｐ型領域３ａのうちのイオン注入マスクに被覆されていない周回状の露出部分に対してＳｉまたはＯ等の高濃度のｎ型不純物をイオン注入する。この周回状の露出部分内のｐ型不純物を、イオン注入したｎ型不純物が補償することによって、この周回状の露出部分をｐ型からｎ型に転換する。この結果、各ｐ型領域３ａおよび各ｎ型領域３ｂを囲む周回状の高濃度ｎ型領域２６ａをドリフト層２の周縁領域表面上に形成する。つぎに、同様のイオン注入マスクを、離散状のｐ型領域３ａのうちの低濃度ｎ型領域２６ｂを形成する周回部分（すなわち高濃度ｎ型領域２６ａの外周側の周回部分）を露出させる形状にパターニングして、各ｐ型領域３ａおよび各ｎ型領域３ｂの表面上に形成する。ついで、ｐ型領域３ａのうちのイオン注入マスクに被覆されていない周回状の露出部分に対して、高濃度ｎ型領域２６ａの形成時よりも低濃度のｎ型不純物（ＳｉまたはＯ等）をイオン注入する。この周回状の露出部分内のｐ型不純物を、イオン注入したｎ型不純物が補償することによって、この周回状の露出部分をｐ型からｎ型に転換する。この結果、高濃度ｎ型領域２６ａを囲む周回状の低濃度ｎ型領域２６ｂをドリフト層２の周縁領域表面上に形成する。このようにして、アノード電極４の周辺領域となるｐ型領域３ａの周縁領域に高濃度ｎ型領域２６ａと低濃度ｎ型領域２６ｂとからなる電界緩和領域２６が形成される。その後、イオン注入マスクは、所定の手法によって除去する。

以上、説明したように、本発明の実施の形態２では、アノード電極の周辺領域となるｐ型半導体層の周縁領域に対し、ｎ型不純物を、その濃度がｐ型半導体層の外周縁側からアノード電極に近づく方向に増加するように導入して、アノード電極を囲む周回状の電界緩和領域を耐圧構造として形成し、その他を実施の形態１と同様に構成した。このため、上述した実施の形態１の場合と同様の作用効果を享受するとともに、電界緩和領域のｎ型不純物濃度、すなわち、ｎ型不純物の導入量（イオン注入量）によって、ドリフト層２表面等のｐｎ接合表面における電界強度を容易に制御することができることから、耐圧クラス等、要求される耐圧仕様に応じて異なる多種多様な耐圧構造の設計に容易に対応することができる。

（実施の形態３）
つぎに、本発明の実施の形態３について説明する。上述した実施の形態１では、アノード電極４の周辺領域に耐圧構造としてメサ構造６を形成していたが、実施の形態３では、耐圧構造としてガードリング構造を形成している。

図８は、本発明の実施の形態３にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。図８に示すように、本実施の形態３にかかる窒化物系化合物半導体装置３０は、上述した実施の形態１にかかる窒化物系化合物半導体装置１０のメサ構造６に代えてガードリング構造３６をアノード電極４の周辺領域に備える。その他の構成は実施の形態１と同じであり、同一構成部分には同一符号を付している。

ガードリング構造３６は、図８に示すように、アノード電極４を囲むように交互に形成された環状ｐ型領域３６ａと環状ｎ型領域３６ｂとからなる耐圧構造である。具体的には、ガードリング構造３６は、アノード電極４の周辺領域に形成された２つの環状ｐ型領域３６ａと各環状ｐ型領域３６ａを囲む３つの環状ｎ型領域３６ｂとによって構成される。２つの環状ｐ型領域３６ａは、アノード電極４の周辺領域となるｐ型エピ層３（図３参照）の周縁領域を環状ｎ型領域３６ｂによって離散化してなるｐ型のＧａＮ系化合物半導体層である。これら２つの環状ｐ型領域３６ａの各々は、図８に示すように、アノード電極４を囲むように、ドリフト層２の周縁領域表面上に周回状に形成される。３つの環状ｎ型領域３６ｂは、上述したｐ型エピ層３の周縁領域のｐ型不純物を、このｐ型エピ層３の周縁領域へ部分的に導入したｎ型不純物が補償することによって、アノード電極４を囲むようにｎ型化したＧａＮ系化合物半導体層である。これら３つの環状ｎ型領域３６ｂは、図８に示すように、上述した２つの環状ｐ型領域３６ａを互いに離散させるように、ドリフト層２の周縁領域表面上に周回状に形成される。このような環状ｐ型領域３６ａおよび環状ｎ型領域３６ｂからなるガードリング構造３６は、その層面方向（窒化物系化合物半導体装置３０の横方向）にドリフト層２内の空乏層の広がりを大きくできるため、アノード電極４における電界集中を緩和し易く、この結果、窒化物系化合物半導体装置３０の高耐圧を容易に維持する。

ここで、本実施の形態３にかかる窒化物系化合物半導体装置３０の製造方法は、上述した実施の形態１の場合と略同様であり、耐圧構造の形成工程のみ異なる。すなわち、本実施の形態３にかかる窒化物系化合物半導体装置３０の製造方法では、図２に示したステップＳ１０１，Ｓ１０４，Ｓ１０５と同様の工程を実施し、ステップＳ１０２およびステップＳ１０３を１つの工程内において実施する。以下では、本実施の形態３におけるガードリング構造３６の形成に関する工程のみ説明する。

本実施の形態３では、上述したステップＳ１０１の工程を実施後、ｐ型エピ層３に対して部分的にｎ型不純物を導入して、ｐ型エピ層３を複数に離散化するｎ型領域３ｂを形成するとともにガードリング構造３６を形成する。この工程では、まず、ＳｉＯ₂等からなるイオン注入マスクを、ｐ型エピ層３のうちのｎ型領域３ｂを形成する各部分と環状ｎ型領域３６ｂを形成する各部分（ｐ型エピ層３の周縁領域の一部分）とを露出させる形状にパターニングして、ｐ型エピ層３の表面上に形成する。この場合、環状ｎ型領域３６ｂを形成するためのイオン注入マスクのパターニング形状として、例えば、アノード電極４の形成領域となるｐ型エピ層３の内側領域を囲む環形状等が挙げられる。このようなイオン注入マスクのパターニング形状は、ドリフト層２の周縁領域表面上に形成される各環状ｐ型領域３６ａの形状に対応する。なお、ｎ型領域３ｂを形成するためのイオン注入マスクのパターニング形状は、上述した実施の形態１の場合と同様である。

つぎに、ｐ型エピ層３のうちのイオン注入マスクに被覆されていない各露出部分に対してＳｉまたはＯ等のｎ型不純物をイオン注入する。このように、ｐ型エピ層３の各露出部分にｎ型不純物を導入する。これら各露出部分内では、ｐ型エピ層３に元来含まれるｐ型不純物が、導入したｎ型不純物によって補償される。このような各露出部分のｐ型不純物と混在させたｎ型不純物によるｐ型不純物の補償によって、ｐ型エピ層３を部分的にｎ型化した各ｎ型領域３ｂと、後に形成されるアノード電極４を囲むようにｐ型エピ層３の周縁領域を環状にｎ型化した各環状ｎ型領域３６ｂとを形成する。これと同時に、各ｎ型領域３ｂによってｐ型エピ層３を離散化した複数のｐ型領域３ａを形成し、且つ、各環状ｎ型領域３６ｂによってｐ型エピ層３の周縁領域を環状に離散化してアノード電極４を囲む各環状ｐ型領域３６ａを形成する。このような各環状ｐ型領域３６ａと各環状ｎ型領域３６ｂとによって、耐圧構造としてのガードリング構造３６を構成する。一方、これら複数のｐ型領域３ａの各々は、上述した実施の形態１の場合と同様に所望の形状をなして互いに離散している。その後、上述したイオン注入マスクは、所定の手法によって除去する。

なお、上述したようにｐ型エピ層３の各露出部分にイオン注入するｎ型不純物の濃度は、実施の形態１の場合と同様である。また、ガードリング構造３６における環状ｐ型領域３６ａの数（ガードリング本数）は、上述した２つに限定されず、窒化物系化合物半導体装置３０に対して要求される耐圧仕様、ｐ型エピ層３のｐ型不純物濃度等に応じて、適正な数に設定すればよい。環状ｎ型領域３６ｂの数は、上述した３つに限定されず、必要数の環状ｐ型領域３６ａを形成可能な数であればよい。

以上、説明したように、本発明の実施の形態３では、アノード電極の周辺領域となるｐ型エピ層の周縁領域へｎ型不純物を部分的に導入し、このｐ型エピ層の周縁領域のｐ型不純物を、導入したｎ型不純物が補償することによって、このｐ型エピ層の周縁領域を環状にｎ型化した環状ｎ型領域を形成するとともに、形成した環状ｎ型領域によって、このｐ型エピ層の周縁領域を離散化して、アノード電極を囲む環状ｐ型領域を形成し、これら環状ｎ型領域と環状ｐ型領域とからなるガードリング構造を耐圧構造として構成し、その他を実施の形態１と同様に構成した。このため、上述した実施の形態１の場合と同様の作用効果を享受するとともに、ｐ型エピ層に対するｎ型不純物のイオン注入量によらず、ガードリング構造の環状ｐ型領域の幅または深さ等の寸法によって耐圧を設計できることから、同一の製造工程によって、互いに異なる多種多様な耐圧クラスの窒化物系化合物半導体装置を容易に製造し分けることができる。

（実施の形態４）
つぎに、本発明の実施の形態４について説明する。上述した実施の形態１では、アノード電極４の周辺領域に耐圧構造としてメサ構造６を形成していたが、実施の形態４では、耐圧構造として、フィールドプレート構造を形成している。

図９は、本発明の実施の形態４にかかる窒化物系化合物半導体装置の断面構造の一例を示す模式図である。図９に示すように、本実施の形態４にかかる窒化物系化合物半導体装置４０は、上述した実施の形態１にかかる窒化物系化合物半導体装置１０のアノード電極４に代えてフィールドプレートを兼ねるアノード電極４４を備え、メサ構造６に代えてフィールドプレート構造４６を備える。その他の構成は実施の形態１と同じであり、同一構成部分には同一符号を付している。

アノード電極４４は、ＭＰＳ構造におけるアノード電極としての本来の機能と、フィールドプレートの電極としての機能とを兼ね備える。具体的には、図９に示すように、アノード電極４４は、上述した実施の形態１にかかる窒化物系化合物半導体装置１０と同様の下地金属４ａと、絶縁膜４８の表面上に延出する構造の配線金属４４ｂとによって構成される。配線金属４４ｂは、実施の形態１にかかる窒化物系化合物半導体装置１０の配線金属４ｂに代わる電極材料であり、図９に示すように、フィールドプレート構造４６の絶縁膜４８の一部表面に接触するように下地金属４ａの表面上に形成される。配線金属４４ｂは、実施の形態１における配線金属４ｂと同様の機能と、フィールドプレート構造４６の導電材料としての機能とを兼ね備える。このような配線金属４４ｂの周縁部分は、図９に示すように、絶縁膜４８の一部表面上に庇状に延出し、この周縁部分を介して配線金属４４ｂと絶縁膜４８とが接続される。この配線金属４４ｂの周縁部分は、フィールドプレート構造４６の一構成要素であるフィールドプレート電極４４ｃをなす。

フィールドプレート構造４６は、アノード電極４４の周辺領域に周回状に形成された耐圧構造であり、図９に示すように、アノード電極４４の周辺領域に形成された外側ｎ型領域４７と、外側ｎ型領域４７の表面上に形成された絶縁膜４８と、フィールドプレート電極４４ｃとによって構成される。外側ｎ型領域４７は、アノード電極４４の周辺領域となるｐ型エピ層３（図３参照）の周縁領域にｎ型不純物を導入し、この周縁領域のｐ型不純物を、導入したｎ型不純物が補償することによって、この周縁領域をｎ型化した構造のＧａＮ系化合物半導体層である。図９に示すように、外側ｎ型領域４７は、複数のｐ型領域３ａのうちの周縁側の各ｐ型領域３ａの側面と連続して各ｐ型領域３ａおよび各ｎ型領域３ｂを囲むように、ドリフト層２の周縁領域表面上に周回状に形成される。絶縁膜４８は、外側ｎ型領域４７の表面とｐ型領域３ａの周縁領域表面とを覆い且つ下地金属４ａを囲むように、外側ｎ型領域４７の表面上に周回状に形成される。フィールドプレート電極４４ｃは、絶縁膜４８の表面の少なくとも一部を覆い且つアノード電極４４と電気的に接続する電極であり、アノード電極４４の配線金属４４ｂと一体的に形成される。上述したように構成されるフィールドプレート構造４６は、逆バイアス状態時に外側ｎ型領域４７において空乏層を広げ、これによって、アノード電極４４における電界集中を緩和でき、この結果、窒化物系化合物半導体装置４０の高耐圧を容易に維持する。

つぎに、本発明の実施の形態４にかかる窒化物系化合物半導体装置４０の製造方法について説明する。図１０は、本発明の実施の形態４にかかる窒化物系化合物半導体装置の製造方法の一例を示すフローチャートである。本実施の形態４にかかる窒化物系化合物半導体装置４０の製造方法では、上述した実施の形態１の場合と略同様に、ドリフト層２の表面上にｐ型領域３ａおよびｎ型領域３ｂを形成し、これらｐ型領域３ａおよびｎ型領域３ｂを電気的に活性化した後、フィールドプレート構造４６、アノード電極４４およびカソード電極５を形成して、窒化物系化合物半導体装置４０を製造する。

すなわち、図１０に示すように、本実施の形態４では、実施の形態１におけるステップＳ１０１と同様に、ｐ型エピ層３（図３参照）を最表面に有する窒化物系化合物半導体層を窒化物系化合物半導体基板、具体的には、基板１の表面上に形成する（ステップＳ２０１）。ついで、ｐ型エピ層３に対して部分的にｎ型不純物を導入してｐ型エピ層３を部分的にｎ型化するｎ型領域３ｂを形成する（ステップＳ２０２）。

このステップＳ２０２では、ＳｉＯ₂等からなるイオン注入マスクを、ｐ型エピ層３のうちのｎ型領域３ｂを形成する各部分と外側ｎ型領域４７を形成する周縁部分とを露出させる形状にパターニングして、ｐ型エピ層３の表面上に形成する。なお、ｎ型領域３ｂを形成するためのイオン注入マスクのパターニング形状は、上述した実施の形態１の場合と同様である。つぎに、ｐ型エピ層３のうちのイオン注入マスクに被覆されていない各露出部分に対してＳｉまたはＯ等のｎ型不純物をイオン注入する。このように、ｐ型エピ層３の各露出部分にｎ型不純物を導入する。これら各露出部分内では、ｐ型エピ層３に元来含まれるｐ型不純物が、導入したｎ型不純物によって補償される。このような各露出部分のｐ型不純物と混在させたｎ型不純物によるｐ型不純物の補償によって、ｐ型エピ層３を部分的にｎ型化した各ｎ型領域３ｂと、ｐ型エピ層３の周縁領域をｎ型化した外側ｎ型領域４７とを形成する。これと同時に、ｐ型エピ層３のうちのｎ型領域３ｂ以外の部分からなる複数のｐ型領域３ａを形成する。これら複数のｐ型領域３ａの各々は、上述した実施の形態１の場合と同様に所望の形状をなして互いに離散している。その後、上述したイオン注入マスクは、所定の手法によって除去する。なお、本実施の形態４においても、上述したｐ型エピ層３に対するｎ型不純物のイオン注入条件（例えばイオンの加速エネルギーが大きい等）によっては、実施の形態１の場合と同様に、ドリフト層２のうちのｎ型領域３ｂの直下にｎ＋領域が形成される場合がある。

つぎに、実施の形態１におけるステップＳ１０４と同様に、ｐ型エピ層３のうちのｎ型領域３ｂ以外の部分、すなわち、各ｐ型領域３ａと、これら各ｐ型領域３ａを離散化する各ｎ型領域３ｂとを熱処理によって電気的に活性化する（ステップＳ２０３）。ついで、フィールドプレート構造４６のための絶縁膜４８を外側ｎ型領域４７の表面上に形成する（ステップＳ２０４）。このステップＳ２０４では、フォトリソグラフィー技術を用いて、各ｐ型領域３ａおよび各ｎ型領域３ｂの表面に、絶縁膜４８を形成する部分が露出するようなレジストを加工する。このレジストは、例えば、複数のｐ型領域３ａのうちの周縁側の各ｐ型領域３ａの縁領域表面と外側ｎ型領域４７の表面とを露出させる形状にパターニングされる。ついで、このレジストをマスクとし、上述した外側ｎ型領域４７の表面等のレジストによってマスクされていない露出部分に所定の絶縁材料を堆積する。これによって、この露出部分に絶縁膜４８を成膜する。その後、リフトオフ法を用いて、このレジストとともに不要な部分を除去する。なお、この絶縁膜４８を構成する絶縁材料として、例えば、窒化ケイ素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）またはＳｉＯ₂等のＧａＮとの界面準位が少ない物質が用いられる。また、絶縁膜４８は、これらＧａＮとの界面準位が少ない物質（ＳｉＮ、ＡｌＮ、ＳｉＯ₂等）の中から選択した少なくとも２つによって成膜される複合膜であってもよい。

上述したステップＳ２０４によって外側ｎ型領域４７等の層表面上に絶縁膜４８を形成した後、フィールドプレートを兼ねるアノード電極４４と、上述した基板１とオーミック接触するカソード電極５とを形成して（ステップＳ２０５）、ＭＰＳ構造を有する窒化物系化合物半導体装置４０（図９参照）が製造される。

このステップＳ２０５では、フォトリソグラフィー技術を用いて、各ｐ型領域３ａおよび各ｎ型領域３ｂの表面等に、アノード電極パターン部分が露出するようなレジストを加工する。このレジストは、ドリフト層２表面上のｎ型領域３ｂの全表面と、ドリフト層２表面上の複数のｐ型領域３ａの全表面のうちの絶縁膜４８に囲まれる内側領域と、絶縁膜４８の全表面のうちの周縁領域を除く内側領域とを露出させる形状にパターニングされる。ついで、このレジストをマスクとして、Ｔｉ、Ａｌ−Ｓｉ等の金属または合金を順次、ｐ型領域３ａ、ｎ型領域３ｂ、および絶縁膜４８の各露出表面（レジストによってマスクされていない表面領域）に蒸着する。これによって、図９に示すように、ドリフト層２表面上のｎ型領域３ｂの全部と複数のｐ型領域３ａのうちの周縁部分を除く内側部分とを覆う下地金属４ａと、この下地金属４ａの表面と絶縁膜４８の内側領域表面とを覆う配線金属４４ｂとを形成する。この結果、下地金属４ａと配線金属４４ｂとからなる多層構造のアノード電極４４と、外側ｎ型領域４７と絶縁膜４８と配線金属４４ｂの周縁部分（すなわちフィールドプレート電極４４ｃ）とからなるフィールドプレート構造４６とが、ともに形成される。このようなアノード電極４４において、配線金属４４ｂは、下地金属４ａの表面と導通可能に接触する。また、配線金属４４ｂの周縁部分は、図９に示すように、フィールドプレート電極４４ｃをなし、フィールドプレート電極４４ｃは、絶縁膜４８の表面の少なくとも一部を覆い且つアノード電極４４と電気的に接続する。なお、ｐ型領域３ａおよびｎ型領域３ｂと下地金属４ａとの接触状態（ショットキー接触等）は、上述した実施の形態１の場合と同様である。その後、リフトオフ法を用いて、このレジストとともに不要な部分を除去する。

つぎに、このステップＳ２０５では、上述した実施の形態１におけるステップＳ１０５と同様に、基板１の裏面上にオーミック金属５ａと配線金属５ｂとからなる多層構造のカソード電極５を形成する。なお、窒化物系化合物半導体装置４０の製造条件は、実施の形態１の場合と同様に、窒化物系化合物半導体装置４０に要求される耐圧仕様、パワーデバイスとしての機能等に対応して、適切なものに設定される。

以上、説明したように、本発明の実施の形態４では、ｐ型エピ層の周縁領域のｐ型不純物を、導入したｎ型不純物が補償することによって、この周縁領域をｎ型化した外側ｎ型領域を形成し、この外側ｎ型領域の表面上に絶縁膜を形成し、この絶縁膜の表面の少なくとも一部を覆い且つアノード電極と電気的に接続するフィールドプレート電極を形成し、アノード電極の周辺領域における耐圧構造として、これら外側ｎ型領域と絶縁層とフィールドプレート電極とからなるフィールドプレート構造を構成し、その他を実施の形態１と同様に構成した。このため、上述した実施の形態１の場合と同様の作用効果を享受するとともに、フィールドプレート構造によってアノード電極端部の電界集中を容易に緩和できる。本実施の形態４におけるフィールドプレート構造は、特に、６００［Ｖ］程度の比較的耐圧が低い窒化物系化合物半導体装置の実現に有効である。

なお、上述した実施の形態１〜４では、イオン注入法によってｐ型エピ層３にｎ型不純物を部分的に導入して、ｐ型エピ層３を部分的にｎ型化してなるｎ型領域３ｂを形成していたが、これに限らず、イオン注入法以外の方法、例えば熱拡散法によって、ｐ型エピ層３にｎ型不純物を部分的に導入してｎ型領域３ｂを形成してもよい。

また、上述した実施の形態２では、電界緩和領域２６の外周縁側からアノード電極側へ近づく方向に２段階でｎ型不純物濃度を増加させていたが、これに限らず、この電界緩和領域２６のｎ型不純物濃度の増加は、３段階以上であってもよい。この場合、外周縁側からアノード電極側へ近づく方向にｎ型不純物濃度が多段階的に増加するように、互いに異なるｎ型不純物濃度のｎ型領域をドリフト層２の周縁領域表面上に３つ以上形成し、これら３つ以上のｎ型領域によって電界緩和領域２６を構成すればよい。

さらに、上述した実施の形態２では、ｎ型のＧａＮ系化合物半導体からなる電界緩和領域２６を耐圧構造として形成していたが、これに限らず、電界緩和領域２６は、その外周縁側からアノード電極側へ近づく方向に多段階で不純物濃度が増加する絶縁層であってもよい。この場合、ドリフト層２表面上のｐ型エピ層３の周縁領域に、フッ素（Ｆ）等の電界緩和領域２６の電気伝導性（絶縁性）を決める不純物を、その濃度がｐ型エピ層３の周縁領域の外側（すなわち電界緩和領域２６の外側）からアノード電極側へ近づく方向に増加するように導入（例えばイオン注入）して、このｐ型エピ層３の周縁領域を絶縁化すればよい。

また、上述した実施の形態４では、フィールドプレート構造４６を構成するフィールドプレート電極４４ｃをアノード電極４４の配線金属４４ｂと一体化していたが、これに限らず、フィールドプレート電極４４ｃは、アノード電極４４とは別体の導電材料として絶縁膜４８の表面上に形成されてもよい。また、フィールドプレート電極４４ｃは、絶縁膜４８の表面の一部（例えば絶縁膜４８の内側領域表面）を覆うように形成していたが、これに限らず、絶縁膜４８の全表面を覆ってもよい。すなわち、フィールドプレート電極４４ｃは、絶縁膜４８の表面の少なくとも一部を覆うように形成されればよい。

さらに、上述した実施の形態１〜４では、ｐ型領域３ａおよびｎ型領域３ｂの各表面の結晶方位をｍ面としていたが、これに限らず、ｐ型領域３ａおよびｎ型領域３ｂの各表面の結晶方位は、ｃ面等のｍ面以外であってもよい。

また、上述した実施の形態１〜４では、アノード電極４とカソード電極５との間の積層構造を、基板１と、ドリフト層２と、ｐ型領域３ａおよびｎ型領域３ｂからなる半導体層との３層構造としていたが、これに限らず、４層以上の積層構造としてもよい。

さらに、上述した実施の形態１〜４では、複数のｐ型領域３ａを離散化するために複数のｎ型領域３ｂを形成していたが、これに限らず、ドリフト層２の表面上において連続する１つのｎ型領域３ｂによって複数のｐ型領域３ａを離散化してもよい。すなわち、ｎ型領域３ｂはｐ型エピ層３を部分的にｎ型化して形成される層であればよく、この場合、ｎ型領域３ｂの形成数は特に問われない。また、ｎ型領域３ｂによってｐ型エピ層３を離散化することによって複数のｐ型領域３ａを形成していたが、これに限らず、ｐ型エピ層３をもとに形成されるｐ型領域３ａは、ドリフト層２の表面上において連続する１つの層であってもよい。すなわち、ｐ型領域３ａは、ｐ型エピ層３のうちのｎ型領域３ｂ以外の部分からなる層であればよく、この場合、ｐ型領域３ａの形成状態（例えば離散状態または連続状態）および形成数は、特に問われない。

また、上述した実施の形態１〜４では、ＧａＮ系化合物半導体を用いて窒化物系化合物半導体装置を構成していたが、これに限らず、本発明における窒化物系化合物半導体を構成する窒化物系化合物は、ＧａＮを主成分とし、インジウム（Ｉｎ）またはＡｌ等の不純物を含むものであってもよいし、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、または窒化インジウム（ＩｎＮ）の少なくとも１つを含む単結晶または混晶であってもよい。

さらに、上述した実施の形態１〜４では、アノード電極からカソード電極に向けて縦方向に電流が流れる縦型の窒化物系化合物半導体装置を構成していたが、これに限らず、本発明は、ＭＰＳ構造を有し、同一表面側に形成された各電極（例えばソース電極、ドレイン電極等）の間において横方向に電流が流れる横型の窒化物系化合物半導体装置にも適用可能である。すなわち、上述した実施の形態１〜４に例示したＭＰＳ構造におけるアノード電極は、本発明にかかるＭＰＳ構造を有する窒化物系化合物半導体装置の電極（例えばトランジスタ等の電極）に置き換えることができる。

また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。

１０，２０，３０，４０ 窒化物系化合物半導体装置
１ 基板
２ ドリフト層
３ ｐ型エピ層
３ａ ｐ型領域
３ｂ ｎ型領域
４，４４ アノード電極
４ａ 下地金属
４ｂ，５ｂ，４４ｂ 配線金属
５ カソード電極
５ａ オーミック金属
６ メサ構造
６ａ，６ｂ 段差部
１１ マスク
１２ レジスト
２６ 電界緩和領域
２６ａ 高濃度ｎ型領域
２６ｂ 低濃度ｎ型領域
３６ ガードリング構造
３６ａ 環状ｐ型領域
３６ｂ 環状ｎ型領域
４４ｃ フィールドプレート電極
４６ フィールドプレート構造
４７ 外側ｎ型領域
４８ 絶縁膜

Claims (17)

1. 基板と、
   前記基板上に形成され、ｎ型窒化物系化合物半導体からなるドリフト層と、
   前記ドリフト層の表面上に部分的に位置する、ｐ型窒化物系化合物半導体からなるｐ型領域と、
   前記ｐ型領域に隣接するように前記ドリフト層の表面上に位置し、ｐ型不純物とｎ型不純物とが混在してｎ型不純物濃度が前記ドリフト層のｎ型不純物濃度の１０倍以上のｎ型窒化物系化合物半導体からなるｎ型領域と、
   前記ｎ型領域とショットキー接触し且つ前記ｐ型領域の少なくとも一部と接触する電極と、
   を備えたことを特徴とする窒化物系化合物半導体装置。
2. 前記ｎ型領域に含まれる前記ｐ型不純物は、前記ｐ型領域に含まれるｐ型不純物と同じ不純物であり、
   前記ｎ型領域のｐ型不純物濃度は、前記ｐ型領域のｐ型不純物濃度と略同じであることを特徴とする請求項１に記載の窒化物系化合物半導体装置。
3. 前記ドリフト層のうちの前記ｎ型領域の直下に位置し、前記ドリフト層に含まれるｎ型不純物よりも高濃度のｎ型不純物が存在するｎ^＋領域をさらに有することを特徴とする請求項１または２に記載の窒化物系化合物半導体装置。
4. 前記電極の周辺領域に、耐圧を維持する耐圧構造を有することを特徴とする請求項１〜３のいずれか一つに記載の窒化物系化合物半導体装置。
5. 前記耐圧構造は、前記電極の周辺領域に形成されたメサ構造であることを特徴とする請求項４に記載の窒化物系化合物半導体装置。
6. 前記耐圧構造は、前記電極の周辺領域に周回状に形成されたｎ型または絶縁性の電界緩和領域であり、
   前記電界緩和領域の電気伝導性を決める前記電界緩和領域内の不純物の濃度は、前記電界緩和領域の外側から前記電極に近づく方向に増加することを特徴とする請求項４に記載の窒化物系化合物半導体装置。
7. 前記耐圧構造は、前記電極を囲むように交互に形成された環状ｎ型領域と環状ｐ型領域とからなるガードリング構造であることを特徴とする請求項４に記載の窒化物系化合物半導体装置。
8. 前記耐圧構造は、
   前記電極の周辺領域に形成された外側ｎ型領域と、
   前記外側ｎ型領域上に形成された絶縁膜と、
   前記絶縁膜の表面の少なくとも一部を覆い且つ前記電極と電気的に接続したフィールドプレート電極と、
   からなるフィールドプレート構造であることを特徴とする請求項４に記載の窒化物系化合物半導体装置。
9. 前記ｎ型領域のショットキー接触表面は、窒化物系化合物半導体のｍ面であることを特徴とする請求項１〜８のいずれか一つに記載の窒化物系化合物半導体装置。
10. 基板上にｎ型窒化物系化合物半導体からなるドリフト層を形成し、前記ドリフト層の表面上にｐ型窒化物系化合物半導体からなるｐ型半導体層を形成し、
    前記ｐ型半導体層に対して部分的に、ｎ型不純物を、前記ドリフト層のｎ型不純物濃度の１０倍以上の濃度に導入し、前記ｎ型不純物が前記ｐ型半導体層を補償することによって、前記ｐ型半導体層を部分的にｎ型化してなるｎ型領域を形成するとともに、前記ｐ型半導体層のうちの前記ｎ型領域以外の部分からなるｐ型領域を形成し、
    前記ｎ型領域とショットキー接触し且つ前記ｐ型領域の少なくとも一部と接触する電極を形成する
    ことを特徴とする窒化物系化合物半導体装置の製造方法。
11. 前記ｐ型半導体層に元来含まれるｐ型不純物と前記ｎ型不純物とを前記ｎ型領域に混在させることを特徴とする請求項１０に記載の窒化物系化合物半導体装置の製造方法。
12. 前記電極の周辺領域となる前記ｐ型半導体層の周縁領域に、耐圧を維持する耐圧構造を形成することを特徴とする請求項１０または１１に記載の窒化物系化合物半導体装置の製造方法。
13. 前記耐圧構造として、前記ｐ型半導体層の周縁領域にメサ構造を形成することを特徴とする請求項１２に記載の窒化物系化合物半導体装置の製造方法。
14. 前記耐圧構造として、前記ｐ型半導体層の周縁領域に所定の不純物を、その濃度が前記周縁領域の外側から前記電極に近づく方向に増加するように導入し、前記周縁領域をｎ型化または絶縁化した構造を形成することを特徴とする請求項１２に記載の窒化物系化合物半導体装置の製造方法。
15. 前記ｐ型半導体層の周縁領域のｐ型不純物を前記周縁領域へ部分的に導入したｎ型不純物が補償することによって、前記電極を囲むように前記周縁領域をｎ型化した環状ｎ型領域を形成するとともに、前記環状ｎ型領域によって前記周縁領域を離散化して、前記電極を囲む環状ｐ型領域を形成し、前記耐圧構造として、前記環状ｎ型領域と前記環状ｐ型領域とからなるガードリング構造を構成することを特徴とする請求項１２に記載の窒化物系化合物半導体装置の製造方法。
16. 前記ｐ型半導体層の周縁領域のｐ型不純物を前記周縁領域へ導入したｎ型不純物が補償することによって前記周縁領域をｎ型化した外側ｎ型領域を形成し、前記外側ｎ型領域上に絶縁膜を形成し、前記絶縁膜の表面の少なくとも一部を覆い且つ前記電極と電気的に接続するフィールドプレート電極を形成し、前記耐圧構造として、前記外側ｎ型領域と前記絶縁膜と前記フィールドプレート電極とからなるフィールドプレート構造を構成することを特徴とする請求項１２に記載の窒化物系化合物半導体装置の製造方法。
17. 前記ｎ型領域のショットキー接触表面が窒化物系化合物半導体のｍ面となるように前記ｐ型半導体層を形成することを特徴とする請求項１０〜１６のいずれか一つに記載の窒化物系化合物半導体装置の製造方法。

Images