CN110313071B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110313071B
CN110313071B CN201780084467.0A CN201780084467A CN110313071B CN 110313071 B CN110313071 B CN 110313071B CN 201780084467 A CN201780084467 A CN 201780084467A CN 110313071 B CN110313071 B CN 110313071B
Authority
CN
China
Prior art keywords
semiconductor device
trench
type layer
insulating film
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780084467.0A
Other languages
English (en)
Other versions
CN110313071A (zh
Inventor
林田哲郎
南条拓真
绵引达郎
古川彰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110313071A publication Critical patent/CN110313071A/zh
Application granted granted Critical
Publication of CN110313071B publication Critical patent/CN110313071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基板(1)包括氮化镓系材料。n型层(2)设置于基板(1)的第1面上。p型层(31)设置于n型层(2)上，在基板(1)的第1面上，与n型层(2)一起，构成设置有具有底面(41b)、侧面(41s)、以及顶面(41t)的台面形状(41)的半导体层。阳电极(71)设置于p型层(31)上。阴电极(6)设置于基板(1)的第2面上。绝缘膜(8)通过从底面(41b)上延伸到顶面(41t)上而覆盖侧面(41s)。在顶面(41t)中设置有至少1个沟槽(51)。上述至少1个沟槽(51)包括被绝缘膜(8)填充的沟槽(51)。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及使用氮化镓系材料的半导体装置。
背景技术
近年来，使用宽带隙半导体的半导体装置的开发蓬勃发展。作为宽能带隙半导体中的特别期待的材料之一，有氮化镓(GaN)系材料。GaN相比于硅(Si)，绝缘破坏强度更高并且电子迁移率也高，所以作为用于制作作为功率设备的整流元件以及开关元件的基板材料得到瞩目。通过使用GaN，有能够制造高耐压并且低电阻的场效应晶体管(FET)、肖特基势垒二极管(SBD)、以及PN二极管(PND)的可能性。
其另一方面，在作为基板材料使用GaN的情况下，与使用作为典型的功率设备材料的Si以及碳化硅(SiC)的情况不同，难以使用离子注入来形成高活性的p型扩散层。因此，与Si以及SiC的情况不同，无法通过杂质注入形成具有p型的电场缓和构造、典型的是保护环(还称为场限环(FLR))构造。因此，考虑代替受主杂质的离子注入，通过p型外延生长层的形成和其构图来形成具有p型的电场缓和构造。另外，考虑用场板构造构成电场缓和构造。
例如，在专利文献1中，公开了横型SBD。在该二极管中，为了使电场集中更分散，在场板构造中应用台阶构造。由此，实现高耐压化。
另外，在非专利文献1中，公开了纵型PN二极管。该二极管具有：通过组合具有台面形状的GaN层、和具有平坦化作用的旋涂玻璃(SOG)膜而得到的、倾斜型场板构造。根据该构造，能够通过简便的工艺，形成用于缓和电场集中的构造。
进而，在非专利文献2中，公开了纵型结势垒肖特基(JBS)二极管。该二极管具有n-GaN层、和设置于其上的p-GaN层。p-GaN层被部分性地去除，由此阳电极与n-GaN层和p-GaN层相接。在该构造中，通过p-GaN层，阳电极与n-GaN层之间的肖特基界面的电场被缓和。由此，实现高耐压化。阳电极的端部通过钝化层从半导体区域隔开。
现有技术文献
专利文献
专利文献1：日本特开2015-79922号公报
非专利文献
非专利文献1：Hiroshi Ohta et al.“Vertical GaN p-n Junction Diodes WithHigh Breakdown Voltages over 4kV”，IEEE Electron Device Letters，vol.36，No.11，Nov.2015
非专利文献2：Ryo Kajitani et al.“A High Current Operation in a 1.6KVGaN-based Trenched Junction Barrier Schottky(JBS)Diode”，SSDM 2015M-3-3
发明内容
在具有场板构造的纵型GaN功率设备中，电场易于在场板电极的端部集中。因此，为了提高耐压，必须增大位于场板电极的外周部的下方的绝缘膜的厚度。其另一方面，为了将场板构造的效果维持得较高，需要将位于阳电极附近的绝缘膜的厚度保持得较小。在以往技术下，难以通过简便的方法形成具有这样的膜厚分布的绝缘膜。
例如，在专利文献1的方法中，为了进一步提高耐压，需要增加上述台阶构造的数量。为此，需要用于成膜、光刻、以及蚀刻的进一步的工序。其结果，工艺成本增大。另外，还担心工序数的增加所致的成品率降低。
另外，例如，在非专利文献1的方法中，在通过1次涂敷形成SOG膜的情况下，仅能够得到400nm程度的小的厚度。在该厚度下，难以保持几kV等级的耐压。在非专利文献1的技术中，在SOG膜上，进而通过溅射法层叠有SiO2膜。因此，绝缘膜的总厚度更大。然而，在基于溅射法的SiO2膜中，没有如作为通过涂敷法形成的膜的SOG膜那样的平坦化作用。因此，在该SiO2膜的厚度大时，绝缘膜的厚度不仅在场板外周部的下方增加，而且在台面形状的顶面端部也增加。即，绝缘膜的厚度在阳电极附近也增加。其结果，场板的效果降低。如果假设形成有多层的SOG膜，则能够在得到充分的平坦化作用的同时增大绝缘膜的厚度。在此，为了得到具有充分的膜质的SOG膜，需要退火固化工序。在膜厚变大时，膜的应力提高，所以由于退火固化工序中的SOG膜的收缩，易于发生裂纹。其结果，可能导致SOG膜的剥离。由于以上，在该方法下，难以在维持倾斜型场板构造的基础之上增大SOG膜的厚度。
另外，例如，在非专利文献2中，未示出根据其位置控制作为绝缘膜的钝化层的厚度的方法。因此，绝缘膜的厚度被认为恒定。在该情况下，在作为保护环发挥功能的p-GaN层的外周部，电场未充分地分散。因此，在被施加逆向电压时，泄漏电流易于变大。
本发明是为了解决如以上的课题而完成的，其主要目的在于提供一种能够在使用简易的制造工序的同时提高耐压的半导体装置。
本发明的半导体装置具有基板、n型层、p型层、阳电极、阴电极、以及绝缘膜。基板具有第1面和与第1面相反的第2面，包括氮化镓系材料。n型层设置于基板的第1面上。p型层设置于n型层上，在基板的第1面上，与n型层一起，构成设置有具有底面、侧面、以及顶面的台面形状的半导体层。阳电极设置于p型层上。阴电极设置于基板的第2面上。绝缘膜通过从底面之上延伸到顶面之上而覆盖侧面。在顶面设置有至少1个沟槽。上述至少1个沟槽包括被绝缘膜填充的沟槽。
根据本发明，通过绝缘膜填充到沟槽内，对绝缘膜赋予锚定效果。由此，防止绝缘膜的剥离。因此，在选择绝缘膜的种类时，能够将重点放在赋予适合于高耐压化的膜厚分布的容易性而不是剥离防止。因此，能够在使用简易的制造工序的同时提高耐压。
本发明的目的、特征、方案、以及优点通过以下的详细的说明和附图将变得更加明确。
附图说明
图1是概略地示出本发明的实施方式1中的半导体装置的结构的剖面图。
图2是概略地示出图1的半导体装置具有的半导体层的结构的俯视图。
图3是概略地示出在对图1的半导体装置施加逆向电压时耗尽层延伸的情形的部分剖面图。
图4是概略地示出图1的半导体装置的制造方法的第1工序的剖面图。
图5是概略地示出图1的半导体装置的制造方法的第2工序的剖面图。
图6是概略地示出图1的半导体装置的制造方法的第3工序的剖面图。
图7是概略地示出图1的半导体装置的制造方法的第4工序的剖面图。
图8是概略地示出图1的半导体装置的制造方法的第5工序的剖面图。
图9是概略地示出图1的半导体装置的制造方法的第6工序的剖面图。
图10是概略地示出图1的半导体装置的制造方法的第7工序的剖面图。
图11是示出图5的工序的第1变形例的剖面图。
图12是示出图5的工序的第2变形例的剖面图。
图13是示出图6的工序的变形例的剖面图。
图14是示出图2的结构的变形例的俯视图。
图15是示出图9的工序的变形例的剖面图。
图16是示出使用图15的工序所得到的图1的半导体装置的结构的变形例的剖面图。
图17是示出关于实施例的半导体装置测定出的、逆向电压和电流密度的关系的图形。
图18是概略地示出本发明的实施方式2中的半导体装置的结构的剖面图。
图19是概略地示出图18的半导体装置具有的半导体层的结构的俯视图。
图20是概略地示出图18的半导体装置的制造方法的一个工序的剖面图。
图21是概略地示出本发明的实施方式3中的半导体装置的结构的剖面图。
(附图标记说明)
1：n型GaN基板(基板)；2：n型GaN外延生长层(n型层)；6：阴电极；8：绝缘膜；8p：锚定构造；10：场板电极；15：盖膜；31～34：p型GaN外延生长层(p型层)；31g、32g、33g、34g：保护环区域；31i、32i、33i、34i：内侧区域；33f、34f：浮置环区域；40、40W：终端区域；41：台面形状；41b：底面；41e：终端；41s：侧面；41t：顶面；51～53：沟槽；51i、52i：内侧沟槽；51o、52o：外侧沟槽；71～73：阳电极；80：开口部；91、91C、92、93：二极管(半导体装置)。
具体实施方式
以下，根据附图，说明本发明的实施方式。此外，在以下的附图中，对同一或者相当的部分，附加同一参照编号，不反复其说明。另外，在以下的附图中，为了易于理解，各部件或者各部件的缩尺有时与现实不同，在各附图之间也是同样的。
<实施方式1>
(结构)
图1是概略地示出本实施方式1中的二极管91(半导体装置)的结构的剖面图。图2是概略地示出二极管91具有的半导体层的结构的俯视图。此外，图2是俯视图，但为了使图易于观察，附加与图1的剖面图同样的阴影线。二极管91具有n型GaN基板1(基板)、n型GaN外延生长层2(n型层)、p型GaN外延生长层31(p型层)、阳电极71、阴电极6、绝缘膜8、以及场板电极10。
n型GaN基板1是具有上表面(第1面)和下表面(与第1面相反的第2面)的单晶基板。n型GaN外延生长层2(n型层)设置于n型GaN基板1的上表面上。
p型GaN外延生长层31(p型层)设置于n型GaN外延生长层2上。p型GaN外延生长层31在n型GaN基板1的上表面上与n型GaN外延生长层2一起构成为具有多层构造的半导体层。在该半导体层中，设置有台面形状41。台面形状41具有底面41b、侧面41s、以及顶面41t。底面41b位于比顶面41t更低(换言之更深)的位置。侧面41s连接底面41b和顶面41t。顶面41t具有终端41e。终端41e是顶面41t的外缘，换言之是顶面41t和侧面41s的边界。优选，台面形状41是矩形型以及正锥体型中的任意种。在此，关于台面形状，“正锥体型”意味着，台面形状41朝向其突出方向具有锥体形状。换言之，“正锥体型”意味着，相比于顶面41t的端，底面41b的端更向远离图案的中心部的方向突出的构造。
在顶面41t设置有至少1个沟槽，该至少1个沟槽包括被绝缘膜8填充的沟槽。在本实施方式中，作为多个沟槽51，设置有外侧沟槽51o、和内侧沟槽51i。外侧沟槽51o在台面形状41的顶面41t上沿着终端41e配置到终端41e的附近(参照图2)。内侧沟槽51i在顶面41t上配置于比外侧沟槽51o更内侧。外侧沟槽51o隔着阳电极71被绝缘膜8填充。换言之，绝缘膜8在外侧沟槽51o内具有锚定构造8p。
在图2所示的平面布局中，线和空间(lines and spaces)状地配置有沟槽51。具体而言，环状的沟槽51多重地配置。在此“环状”是指，沿着闭合曲线延伸的形状。
阳电极71在台面形状41的顶面41t上设置于p型GaN外延生长层31以及n型GaN外延生长层2上。阳电极71在沟槽51内与n型GaN外延生长层2进行肖特基接触。因此，二极管91是一种SBD。
阴电极6设置于n型GaN基板1的下表面上。由此，作为二极管的主电极的阳电极71以及阴电极6以在厚度方向上隔着n型GaN基板1的方式配置。因此，二极管91是纵型半导体装置。阴电极6与n型GaN基板1的下表面欧姆接触。
p型GaN外延生长层31具有内侧区域31i和保护环区域31g。内侧区域31i在平面布局(图2)中配置于保护环区域31g的内侧。内侧区域31i具有在被施加逆向电压时使耗尽层向n型GaN基板1中延伸的功能。因此，二极管91是一种JBS二极管。另外，内侧区域31i在被施加充分高的正向电压时，能够作为PND的p型区域发挥功能。在该情况下，二极管91可以说是一种Merged-PiN Schottky(MPS)二极管。保护环区域31g与阳电极71电连接，优选欧姆连接。保护环区域31g在平面布局中至少部分性地位于阳电极71的外侧。换言之，保护环区域31g在平面布局中至少部分性地包含于阳电极71的端与台面形状41的终端41e之间的终端区域40。保护环区域31g具有在被施加逆向电压时提高耐压的功能。
绝缘膜8通过从底面41b之上延伸到顶面41t之上，覆盖侧面41s以及终端41e，进而，覆盖顶面41t中的与终端41e邻接的部分。绝缘膜8进而在顶面41t上覆盖阳电极71的端部。绝缘膜8在设置有阳电极71的顶面41t上具有开口部80。在开口部80中对阳电极71连接场板电极10。
绝缘膜8在本实施方式中是旋涂玻璃(SOG，spin-on-glass)膜。SOG膜是含有SiO2的玻璃膜。SOG膜具有使设置有其的凹凸形状(在本实施方式中台面形状41)平坦化的表面。SOG膜通过使用液体材料的涂敷法形成。该涂敷典型的是通过旋转涂敷法进行。
优选，台面形状41的深度(换言之厚度方向上的侧面41s的尺寸)比底面41b上的绝缘膜8的厚度的1倍大且比2倍小。在此，能够在底面41b和侧面41s的边界位置上，测定底面41b上的绝缘膜8的厚度(图1中的纵向的尺寸)。
场板电极10与阳电极71连接。场板电极10与形成台面形状41的底面41b的n型GaN外延生长层2隔着绝缘膜8面对。另外，场板电极10与台面形状41的侧面41s和终端41e隔着绝缘膜8面对。进而，场板电极10与顶面41t中的与终端41e邻接的部分隔着绝缘膜8面对。通过作为绝缘膜8的SOG膜的平坦化作用，场板电极10与终端41e之间的距离小于场板电极10与底面41b的距离。
在图1所示的例子中，沟槽51包括作为外侧沟槽51o的正锥体型沟槽、和作为内侧沟槽51i的矩形型沟槽。在此，“沟槽”是指，设置于台面形状41的顶面41t上的凹形状，该凹形状具有开口部、底部、以及将它们相互连接的侧壁。另外，“正锥体型沟槽”是指，朝向深度方向(图1中的下方向)具有锥体形状的沟槽、换言之具有比底部大的开口部的沟槽。另外，“矩形型沟槽”是指，具有实质上矩形型的剖面形状的沟槽、换言之具有实质上与深度方向平行的侧壁的沟槽。在作为矩形型沟槽的内侧沟槽51i内，阳电极71与n型GaN外延生长层2进行肖特基接触。另外，阳电极71具有配置于顶面41t上的端部。该端部远离台面形状41的侧面41s、并且配置于沟槽51外。另外，台面形状41的深度大于沟槽51的深度。
图3是概略地示出在对二极管91施加逆向电压时耗尽层21延伸的情形的部分剖面图。通过如在图中箭头所示连接相邻的耗尽层21，电流路径变得狭窄。由此，抑制泄漏电流。因此，提高耐压。在该观点下，最好沟槽51的宽度充分小。
此外，也可以代替上述n型GaN基板1，而使用包括GaN(氮化镓)以外的氮化镓系材料的基板。在此“氮化镓系材料”是指，GaN半导体、或者、GaN半导体的Ga原子的一部分被其他原子置换的半导体。作为用于置换的原子，例如，能够使用Al以及In的至少任意一种。另外，也可以向氮化镓系材料添加用于调整特性的微量杂质，该杂质典型的是施主或者受主。关于n型GaN外延生长层2以及p型GaN外延生长层31的各个也是同样的。另外，外侧沟槽51o也可以并非正锥体型沟槽，也可以是例如矩形型沟槽。另外，内侧沟槽51i也可以并非矩形型沟槽，也可以是例如正锥体型沟槽。另外，作为绝缘膜8，使用适合于容易地得到期望的膜厚分布的绝缘膜即可，因此也可以使用SOG膜以外的材料。
(效果的概要)
根据本实施方式，通过在沟槽51内填充绝缘膜8，对绝缘膜8赋予锚定效果。由此，防止绝缘膜8的剥离。因此，在选择绝缘膜8的种类时，能够将重点放在赋予适合于高耐压化的膜厚分布的容易性而不是剥离防止。因此，能够在使用简易的制造工序的同时提高耐压。
具体而言，作为绝缘膜8的种类，选择SOG膜。由此，能够针对绝缘膜8容易地赋予适合于高耐压化的膜厚分布。因此，能够简化制造工序。
在如上所述被赋予适合于高耐压化的薄厚分布的绝缘膜8上，设置场板电极10。即，设置倾斜型场板构造。由此，能够缓和电场集中。因此，能够提高耐压。
另外，阳电极71与n型GaN外延生长层2进行肖特基接触。由此，设置SBD构造。因此，能够降低二极管的上升电压。
另外，p型GaN外延生长层31包括与阳电极71欧姆连接并且在平面布局中至少部分性地位于所述阳电极71的外侧的保护环区域31g。即，设置保护环构造。由此，能够进一步提高耐压。
优选，台面形状41是矩形型以及正锥体型中的任意种。由此，相比于台面形状41是逆锥体型的情况，能够进一步缓和台面形状41的端部处的电场集中。因此，能够进一步提高耐压。
优选，台面形状41具有比台面形状41的底面41b上的绝缘膜8的厚度的1倍大且比2倍小的深度。在该情况下，易于使台面形状41的顶面41t上的绝缘膜8的厚度相对台面形状41的底面41b上的绝缘膜8的厚度的比例最佳化。因此，能够使电场集中进一步分散。因此，能够进一步提高耐压。
优选，阳电极71的端部配置于沟槽51外。由此，能够使阳电极71的端部处的电场集中进一步分散。因此，能够进一步提高耐压。
优选，台面形状41的深度大于沟槽51的深度。由此，接近台面形状41的侧面的沟槽51的角部中的绝缘破坏的发生被抑制。因此，能够进一步提高耐压。
优选，作为外侧沟槽51o设置正锥体型沟槽。由此，耐压进一步提高。另外，优选作为内侧沟槽51i设置矩形型沟槽。由此，导通电阻、具体而言肖特基接触部的导通电阻被降低。如果同时设置这些构造，则能够同时实现导通电阻的降低、和耐压的提高。
(制造方法的例子)
图4～图10是概略地示出二极管91(图1)的制造方法的第1～第7工序的剖面图。以下，参照这些图，说明制造方法的例子。
参照图4，作为支撑后述半导体层的支撑基板，准备n型GaN基板1。在n型GaN基板1中，为了得到n型，以浓度1×1018cm-3，添加作为掺杂剂的Si。n型GaN基板1具有c面、即(0001)面作为主面。n型GaN基板1具有厚度300μm程度。接着，n型GaN基板1被洗净。接下来，在n型GaN基板1上，堆积半导体层。具体而言，使用有机金属气相外延(MOVPE)等手法，依次形成n型GaN外延生长层2和p型GaN外延生长层31。n型GaN外延生长层2的掺杂剂是Si，其浓度是1×1016cm-3。n型GaN外延生长层2被外延生长厚度15μm程度。p型GaN外延生长层31的掺杂剂是镁(Mg)或者铍(Be)，其浓度是1×1018cm-3。p型GaN外延生长层31被外延生长厚度800nm程度。此外，为了得到作为在被施加正向电压时在PN结部积极地流过电流的二极管的MPS二极管，优选p型GaN外延生长层31和阳电极71欧姆接触。为了达到该目的，p型GaN外延生长层31也可以包括掺杂浓度以及厚度不同的2层以上的膜。例如，也可以是p型GaN外延生长层31包括具有掺杂浓度1×1018cm-3以及厚度800nm的下层、和具有掺杂浓度1×1020cm-3以及厚度30nm的上层。通过具有更高的掺杂浓度的上层与阳电极71相接，能够得到更良好的欧姆特性。
参照图5，接着通过光刻以及干蚀刻形成台面形状41。在干蚀刻用的气体中，使用氯、三氯化硼、或者氩等。形成台面形状41的目的的之一是元件分离。因此，台面形状41的深度需要是至少p型GaN外延生长层31的厚度以上，典型的是μm等级。此外，作为将包括GaN的半导体层加工成正锥体型的台面形状41的手法，能够使用在将掩模材料(未图示)加工成正锥体型之后进行干蚀刻的方法。在该情况下，掩模材料的厚度越接近其端部变得越小，所以掩模材料的图案在干蚀刻中从端部逐渐后退。由此，形成正锥体型的台面形状41。顶面41t的周围长度至少有300μm以上。用台面形状41的深度尺寸相对俯视时的顶面41t的最大尺寸的比表示的纵横比是1/100以下。
参照图6，接下来，在台面形状41的顶面41t上，形成沟槽51。用沟槽51的侧壁的高度相对沟槽51的底部的宽度的比表示的纵横比大于1/100。为了形成沟槽51，进行光刻以及干蚀刻。与台面形状41的形成工序不同地，在沟槽51的形成工序中，蚀刻面被用作肖特基界面。因此，在蚀刻损伤过度时，存在电气特性恶化的可能性。因此，优选的是相比于形成台面形状41的干蚀刻，在形成沟槽51的干蚀刻中，使用更低的偏置功率(bias power)。
此外，蚀刻深度至少是p型GaN外延生长层31的厚度以上，由此沟槽51的底部成为n型GaN外延生长层2和阳电极71的接触所形成的SBD区域。即，在设置有利用n型GaN外延生长层2以及p型GaN外延生长层31的PND构造的n型GaN基板1上，形成SBD区域。由此，二极管的上升电压由SBD的肖特基势垒决定而不是PND的内置电位。因此，能够得到比纯粹的PND低的上升电压。
通过如上所述个别地进行台面形状41的形成和沟槽51的形成，关于台面形状41以及沟槽51的各个，能够使图案形状以及蚀刻深度最佳化。例如，能够使台面形状41成为电场分散效果优良的正锥体型，使多个沟槽51的至少一部分成为适合于导通电阻降低的矩形型。由此，能够以高的水平同时实现导通电阻和耐压。进而，在台面形状41的顶面41t上，如图1所示，内侧沟槽51i成为矩形型而且外侧沟槽51o成为正锥体型，从而能够在抑制向导通电阻的恶劣影响的同时进一步提高电场集中的分散效果。在这样在顶面41t上形成不同的剖面形状的沟槽时，为了抑制工序数的增大，也可以使用利用渐变图案(gradationpattern)的手法。在该手法中，通过在光掩模上形成虚设图案而使图案的开口率逐渐变化，从而在抗蚀剂上部的曝光量和抗蚀剂下部的曝光量中产生变化。由此，得到倾斜的抗蚀剂剖面。通过在形成正锥体型沟槽的场所配置渐变图案，在形成矩形型沟槽的场所配置通常的图案，能够同时形成两方的种类的沟槽。
另外，优选的是相对沟槽51的深度，台面形状41的深度比1倍大且比2倍小，更优选是比1.5倍大且比2倍小。通过使终端41e附近的台面形状41的深度大于沟槽51的深度，耗尽层从台面形状41的侧面41s向外侧沟槽51o以充分的厚度延伸。由此，外侧沟槽51o的角部处的电场集中被缓和。因此，得到防止该角部附近处的绝缘破坏的效果。另一方面，在台面形状41过深时，可能成为形成SOG膜时的涂敷不良、以及对场板电极10进行成膜时断开的原因。此外，在工序数的削减优先的情况下，也可以同时形成台面形状41和沟槽51。在该情况下，沟槽51的深度和台面形状41的深度大致相同。
接下来，在洗净基板之后，进行用于使p型GaN外延生长层31活性化的热处理。为了使不必要的氢从p型GaN外延生长层31脱离，需要在高到某种程度的温度下进行热处理，例如，进行常压的氮气氛中的700℃程度下的热处理。越提高热处理的温度，越易于去掉氢，但其另一方面，通过GaN的热分解，氮也易于被去掉。越是去掉氮，施主型的缺陷越增加。施主型的缺陷由于通过补偿受主而使p型GaN外延生长层31的活性化率降低，所以必须极力避免。因此，在常压气氛下进行热处理的情况下，其温度最高也需要抑制为850℃以下。
另外，更优选也可以并非氮的常压气氛下而在加压气氛下进行热处理。由此，抑制GaN的氮被去掉，所以能够在更高的温度下进行热处理。由此，干蚀刻损伤更充分地被修复。因此，能够改善电气特性。作为氮的加压气氛下的热处理条件，作为一个例子，可以举出1000℃、0.6MPa、10分钟。为了更难以去掉氮，也可以在该追加的热处理之前，对SiN膜等盖膜(cap film)(未图示)进行成膜。
参照图7，接下来，在n型GaN基板1的下表面上对阴电极6进行成膜。成膜手法使用溅射法、电子束(EB)蒸镀法、或者电阻加热法等。作为阴电极6，使用具有包含钛(Ti)、铝(Al)、钼(Mo)、铌(Nb)、铂(Pt)、镍(Ni)、金(Au)、钯(Pd)、以及铜(Cu)中的至少1种以上的层叠构造的金属膜。在进行该金属膜的构图之后，通过500℃～850℃程度下的热处理，n型GaN基板1与阴电极6之间的接合被欧姆化。该处理虽然也可以在常压气氛下进行，但优选为了抑制GaN的热分解，在氮的加压气氛下进行。此外，在工序数的削减优先的情况下，也可以与后述阳电极71的烧结处理一并地进行。另外，在重视导通电阻的降低的情况下，也可以通过在形成阴电极6之前对n型GaN基板1的下表面进行研磨等，减少n型GaN基板1的厚度。
参照图8，接下来，在台面形状41的顶面41t上，以覆盖全部沟槽51的方式，形成阳电极71。为此，适合的是成膜损伤少的手法，例如，使用EB蒸镀法、电阻加热法、或者、镀敷法等。接下来，进行阳电极71的构图。
如上所述，在用于形成台面形状41的干蚀刻中，通常，应用高偏置功率。特别，在台面形状41的深度大于沟槽51的深度的情况下，在制造效率上，优选为更高的偏置功率。其结果，不仅是台面形状41的底面41b以及侧面41s，而且在顶面41t上的、终端41e附近的区域(例如从终端41e起至3μm程度的区域)，也可能产生无法忽略的蚀刻损伤。在阳电极71相接到这样的区域上时，可能导致泄漏电流增大所致的耐压降低。因此，在顶面41t上，终端41e和阳电极71的端部优选尽可能远离，优选离开至少2μm以上。换言之，优选终端区域40的宽度充分大。由此，p型GaN外延生长层31的保护环区域31g作为缓和电场集中的保护环发挥功能。根据同样的理由，阳电极71的端优选配置于未蚀刻的表面。因此，阳电极71的端优选配置于沟槽51外。
如果在阳电极71的构图之后，使二极管91成为MPS二极管，则也可以进行用于得到阳电极71与p型GaN外延生长层31之间的欧姆接触的欧姆烧结处理。但是，在担心由此导致阳电极71与n型GaN外延生长层2之间的肖特基界面劣化所引起的逆向泄漏电流的增加的情况下，也可以不进行该处理。作为阳电极71，使用包含Ti、Al、Mo、Nb、Pt、Ni、Au、Pd、以及Cu中的至少1种以上的层叠构造。
参照图9，接下来，以完全覆盖台面形状41的方式，堆积绝缘膜8。为了使场板电极10(图1)成为倾斜型，作为绝缘膜8，使用作为有平坦化作用的涂敷膜的SOG膜。在需要使SOG膜特别厚的情况下，将液体材料涂敷多次即可。但是，在SOG膜的平均的厚度是台面形状41的深度以上时，SOG膜搭在台面形状41的顶面41t上的量变得过剩，从而顶面41t上的厚度易于变得过大。其作为结果，使倾斜型场板的效果降低。因此，SOG膜的厚度优选小于台面形状41的深度。另一方面，在台面形状41过深时，起因于通过台面形状41设置的大的高低差，易于引起场板电极10断开、以及SOG膜的剥离。因此，台面形状41的深度优选比SOG膜的厚度的1倍大且比2倍小。通过使用这样的结构，能够将台面形状41的顶面41t上的绝缘膜8的厚度抑制为台面形状41的底面41b上的绝缘膜8的厚度的1/3程度。因此，能够提高电场集中的分散效果。此外，在SOG膜的形成中，在进行退火固化之后，有时在SOG膜中形成裂纹。为了避免该问题，优选通过并用紫外线(UV)处理或者等离子体处理等热处理以外的固化(curing)工序，降低SOG膜的收缩率。
参照图10，接下来，通过光刻以及干蚀刻，在绝缘膜8中形成开口部80。该开口部80作为向阳电极71的接触孔发挥功能。p型GaN一般起因于蚀刻损伤而易于非活性化。在本实施方式中，p型GaN外延生长层31被阳电极71覆盖，从而进行保护以避免蚀刻损伤。另外，能够将阳电极71用作蚀刻阻挡部。此外，用于形成开口部80的蚀刻不限定于干蚀刻，例如，也可以使用利用缓冲氢氟酸的湿蚀刻。
另外，台面形状41的顶面上的开口部80的位置是比多个沟槽51中的一部分的沟槽(具体而言是外侧沟槽51o)更内侧。由此，在沟槽51中设置绝缘膜8的积存处(SOG积存处)。因此，对绝缘膜8赋予锚定构造8p。其结果，在顶面41t上具有小的膜厚的绝缘膜8的向顶面41t的密接性提高。因此，防止绝缘膜8在顶面41t上剥离。特别，在仅由有平坦化作用的SOG膜构成绝缘膜8的情况下，更能够使绝缘膜8的厚度在阳电极71的端部上变小并且在台面形状41的底面41b上变大。由此，提高场板电极10(图1)的效果。其结果，能够进一步提高耐压。台面形状41的顶面41t上的开口部80的位置优选比外侧沟槽51o更内侧、并且包含内侧沟槽51i。
另外，通过在锚定构造8p的下方也配置阳电极71，能够将半导体层中的锚定构造8p的下方的部分也用作活性层。因此，能够避免起因于设置锚定构造而导通电阻增大。因此，能够同时实现绝缘膜8的密接性提高、和导通电阻的降低。
再次参照图1，接下来，通过利用光刻的抗蚀剂图案的形成、电极的成膜、以及提离(lift-off)工序，形成场板电极10。作为该电极，使用包含Ti、Al、Mo、Nb、Pt、Ni、Au、Pd、以及Cu中的至少1种以上的层叠构造。通过以上，得到二极管91。此外，上述具体的制造方法只不过为一个例子，也可以使用其他制造方法。
(变形例)
图11是示出图5的工序的第1变形例的剖面图。在本例子中，在台面形状41中，作为顶面41t和侧面41s的边界的凸部的角部12v被圆形加工。另外，作为侧面41s和底面41b的边界的凹部的角部12c被圆形加工。通过圆形加工，能够进一步抑制电场集中。
图12是示出图5的工序的第2变形例的剖面图。在本例子中，在台面形状41的侧面41s上的远离顶面41t以及底面41b的位置，也存在角部13。
图13是示出图6的工序的变形例的剖面图。在本例子中，位于沟槽51的开口部的角部14v被圆形加工。另外，侧壁和底部的边界的角部14c被圆形加工。通过圆形加工，能够进一步抑制电场集中。
图14是示出图2的结构的变形例的俯视图。在本例子中，代替线和空间状的沟槽51，而设置有点状的沟槽52。沟槽52包括外侧沟槽52o以及内侧沟槽52i。另外，代替p型GaN外延生长层31，而设置有p型GaN外延生长层32(p型层)。p型GaN外延生长层32包括设置有外侧沟槽52o的保护环区域32g、和设置有内侧沟槽52i的内侧区域32i。内侧区域32i在平面布局中配置于保护环区域32g的内侧。保护环区域32g与保护环区域31g大致同样地，具有作为缓和电场集中的保护环的功能。
此外，沟槽的平面布局不限定于图2以及图14所示的例子。因此，保护环区域的形状也不限定于图2以及图14所示的例子，也可以不一定具有沿着闭合曲线的形状。
图15是示出图9的工序的变形例的剖面图。图16是通过使用该工序得到的二极管91C(半导体装置)。在本例子中，在作为绝缘膜8的SOG膜上，形成有包括绝缘体的盖膜15。通过适宜选择盖膜15的材料特性，能够提高与SOG膜关联的工序的成品率。盖膜15的材料例如是SiN、SiO2、Al2O3、AlN、AlON、或者Ga2O3。特别，在SOG膜上较薄地层叠覆盖度(coverage)良好的盖膜15时，能够掩埋SOG膜的裂纹。为了该目的，例如，优选通过原子层堆积(ALD)法堆积Al2O3。通常，进行退火固化后的SOG膜由于具有强的拒液性，所以在其上直接涂敷抗蚀剂等稍微困难。因此，优选形成包括适合于抗蚀剂等的涂敷的材料的盖膜15。但是，在层叠厚的盖膜15时，倾斜型场板的效果变小。因此，盖膜15的厚度优选为5nm～30nm程度，即便厚也最好抑制为100nm以下。
(实验结果)
图17是示出关于作为实施例的半导体装置的纵型GaN-SBD测定出的、逆向电压(在图中横轴)和电流密度(在图中纵轴)的关系的图形。作为纵型GaN-SBD的耐压，测定到以本发明者所知为限在当前时间点作为世界最高值的1800V的值。
<实施方式2>
图18是概略地示出本实施方式2中的二极管92(半导体装置)的结构的剖面图。图19是概略地示出二极管92具有的半导体层的结构的俯视图。此外，图19是俯视图，但为了使图易于观察，附加与图18的剖面图同样的阴影线。
二极管92代替p型GaN外延生长层31(图1：实施方式1)，而具有p型GaN外延生长层33(p型层)。p型GaN外延生长层33具有内侧区域33i、保护环区域33g、以及浮置环(floatingring)区域33f。浮置环区域33f远离保护环区域33g而配置于其外侧。另外，代替阳电极71，而设置有具有比外侧沟槽51o配置于更内侧的端的阳电极72。因此，阳电极72配置于外侧沟槽51o外。另外，阳电极72的端与台面形状41的终端41e之间的终端区域40W与终端区域40(图1)不同，延伸至外侧沟槽51o与内侧沟槽51i之间。内侧区域33i以及保护环区域33g的各个具有与内侧区域31i以及保护环区域31g(图1)大致同样的功能。
浮置环区域33f具有与阳电极72分离的配置。另外，浮置环区域33f具有跟与阳电极72连接的内侧区域33i和与阳电极72连接的保护环区域33g的各个也分离的配置。因此，浮置环区域33f与阳电极72电气地分离。因此，浮置环区域33f不直接受到阳电极72的电位的影响。即，浮置环区域33f具有电气浮置状态。另外，浮置环区域33f在平面布局中至少部分性地位于阳电极72的外侧，在本实施方式中整体地位于阳电极72的外侧。
图20是概略地示出为了得到二极管92而代替实施方式1的图8的工序进行的工序的剖面图。这些工序除了阳电极的图案不同以外大致相同。
此外，关于上述以外的结构，与上述实施方式1或者其变形例的结构大致相同，所以不反复其说明。
根据本实施方式，通过设置浮置环区域33f，缓和电场集中。另外，相比于实施方式1的二极管91(图1)的阳电极71，本实施方式的阳电极72在进一步远离受到蚀刻损伤的台面形状的终端41e的位置具有其端。其结果，虽然导通电阻稍微增加，但泄漏电流被进一步抑制。根据以上，能够进一步提高耐压。
此外，在图19中，浮置环区域33f仅设置有1个，但也可以多重地设置相互离开的多个浮置环区域。由此，能够进一步降低泄漏电流。在该情况下，为了使来自相互相邻的浮置环区域中的内侧的区域的耗尽层能够到达外侧的区域，需要减小浮置环区域间的距离。
<实施方式3>
图21是概略地示出本实施方式3中的二极管93(半导体装置)的结构的剖面图。在本实施方式中，代替p型GaN外延生长层33(图18：实施方式2)，而设置有p型GaN外延生长层34(p型层)。p型GaN外延生长层34具有内侧区域34i、保护环区域34g、以及浮置区域34f。在台面形状41的顶面41t上设置有沟槽53。沟槽53与外侧沟槽51o(图18：实施方式2)相同。在本实施方式中，未设置与内侧沟槽51i(图18)对应的沟槽。代替阳电极72(图18)，在比沟槽53更内侧设置阳电极73。因此，在阳电极73的下方未设置沟槽。因此，阳电极73与p型GaN外延生长层34接触，但未与n型GaN外延生长层2接触。阳电极73和p型GaN外延生长层34相互欧姆接触。通过以上的构造，二极管93不包括SBD构造，而构成为纯粹的PND。
此外，关于上述以外的结构，与上述实施方式1、其变形例、或者实施方式2的结构大致相同，所以不反复其说明。
根据本实施方式，二极管93与二极管91(图1：实施方式1)以及二极管92(图18：实施方式2)不同，是不包括SBD构造的PND。由此，在PND的基本原理上，得到更低的导通电阻和更高的耐压。
此外，本发明能够在该发明的范围内，自由地组合各实施方式或者将各实施方式适宜地变形、省略。虽然详细说明了本发明，但上述说明在所有方案中仅为例示，本发明不限于此。应被理解为不脱离本发明的范围地能够设想未例示的无数的变形例。

Claims (10)

1.一种半导体装置，具备：
基板，具有第1面和与所述第1面相反的第2面，包括氮化镓系材料；
n型层，设置于所述基板的所述第1面上，包括氮化镓系材料；
p型层，设置于所述n型层上，在所述基板的所述第1面上与所述n型层一起构成设置有具有底面、侧面及顶面的台面形状的半导体层，包括氮化镓系材料；
外侧沟槽，沿着所述顶面的终端配置，到达所述n型层；
至少一个内侧沟槽，在所述顶面配置于与所述外侧沟槽相比更内侧，到达所述n型层；
阳电极，设置于所述p型层上以及所述n型层上，在所述外侧沟槽以及所述内侧沟槽内与所述n型层进行肖特基接触，具有配置于所述顶面上的端部，所述端部远离所述侧面并且配置于所述外侧沟槽外；
阴电极，设置于所述基板的所述第2面上；
绝缘膜，通过从所述底面之上延伸到所述顶面之上来覆盖所述侧面，填充所述外侧沟槽；以及
场板电极，与所述阳电极连接，隔着所述绝缘膜与所述外侧沟槽内的所述阳电极和形成所述底面的所述n型层面对。
2.根据权利要求1所述的半导体装置，其中，
所述绝缘膜没有填充所述内侧沟槽。
3.根据权利要求1或者2所述的半导体装置，其中，
所述外侧沟槽是正锥体型。
4.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述内侧沟槽是矩形型。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述台面形状是矩形型以及正锥体型中的任意种。
6.根据权利要求1至5中的任意一项所述的半导体装置，其中，
所述绝缘膜包括旋涂玻璃膜。
7.根据权利要求6所述的半导体装置，其中，
还具备设置于所述旋涂玻璃膜上且包括绝缘体的盖膜。
8.根据权利要求1至7中的任意一项所述的半导体装置，其中，
所述台面形状具有比所述底面上的所述绝缘膜的厚度的1倍大且比2倍小的深度。
9.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述台面形状具有比所述外侧沟槽以及所述内侧沟槽的深度大的深度。
10.根据权利要求1至9中的任意一项所述的半导体装置，其中，
所述p型层包括与所述阳电极电连接并且在平面布局中至少部分地位于所述阳电极的外侧的保护环区域。
CN201780084467.0A 2017-02-10 2017-02-10 半导体装置 Active CN110313071B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/004902 WO2018146791A1 (ja) 2017-02-10 2017-02-10 半導体装置

Publications (2)

Publication Number Publication Date
CN110313071A CN110313071A (zh) 2019-10-08
CN110313071B true CN110313071B (zh) 2022-03-01

Family

ID=61195752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780084467.0A Active CN110313071B (zh) 2017-02-10 2017-02-10 半导体装置

Country Status (5)

Country Link
US (1) US10756189B2 (zh)
JP (1) JP6279164B1 (zh)
CN (1) CN110313071B (zh)
DE (1) DE112017007040T5 (zh)
WO (1) WO2018146791A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107895B2 (en) * 2018-02-23 2021-08-31 Mitsubishi Electric Corporation Semiconductor device
JP2020021767A (ja) * 2018-07-30 2020-02-06 トヨタ自動車株式会社 ダイオード
TW202038473A (zh) * 2019-04-10 2020-10-16 台灣茂矽電子股份有限公司 二極體結構及其製造方法
CN110571262B (zh) * 2019-09-09 2021-03-30 电子科技大学 一种具有沟槽结构的碳化硅结势垒肖特基二极管
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
JP7238828B2 (ja) * 2020-02-14 2023-03-14 豊田合成株式会社 半導体素子の製造方法
FR3109468B1 (fr) * 2020-04-16 2022-04-22 Commissariat Energie Atomique Diode schottky à barrière de jonction
US20230101385A1 (en) * 2020-04-24 2023-03-30 Kyocera Corporation Semiconductor device and method for manufacturing semiconductor device
WO2023163235A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 半導体素子、半導体装置及び半導体素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
EP1699083A2 (en) * 2005-03-04 2006-09-06 International Rectifier Corporation Termination for SIC trench devices
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
WO2016185645A1 (ja) * 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934274B1 (zh) * 1970-05-08 1974-09-12
JPS4934274A (zh) 1972-07-27 1974-03-29
US6740951B2 (en) * 2001-05-22 2004-05-25 General Semiconductor, Inc. Two-mask trench schottky diode
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
JP5106604B2 (ja) * 2010-09-07 2012-12-26 株式会社東芝 半導体装置およびその製造方法
US9224828B2 (en) * 2011-10-11 2015-12-29 Avogy, Inc. Method and system for floating guard rings in gallium nitride materials
JP6082229B2 (ja) * 2012-10-30 2017-02-15 住友化学株式会社 窒化物半導体素子およびその製造方法
EP3005419A4 (en) * 2013-06-06 2017-03-15 United Silicon Carbide Inc. Trench shield connected jfet
JP6140050B2 (ja) 2013-10-18 2017-05-31 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP6365135B2 (ja) * 2014-09-02 2018-08-01 株式会社デンソー 半導体チップ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
EP1699083A2 (en) * 2005-03-04 2006-09-06 International Rectifier Corporation Termination for SIC trench devices
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
WO2016185645A1 (ja) * 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
DE112017007040T5 (de) 2019-10-24
WO2018146791A1 (ja) 2018-08-16
CN110313071A (zh) 2019-10-08
JPWO2018146791A1 (ja) 2019-02-14
US10756189B2 (en) 2020-08-25
US20200127099A1 (en) 2020-04-23
JP6279164B1 (ja) 2018-02-14

Similar Documents

Publication Publication Date Title
CN110313071B (zh) 半导体装置
US8372738B2 (en) Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
US7679104B2 (en) Vertical type semiconductor device and manufacturing method of the device
TWI416740B (zh) 氮化鎵異質結肖特基二極體
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
CN108807527B (zh) 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt
WO2018150451A1 (ja) 電力用半導体装置
US8785973B2 (en) Ultra high voltage GaN ESD protection device
TW201618276A (zh) 改良之氮化鎵結構
WO2013055631A1 (en) Schottky diode with buried layer in gan materials
JP2006156457A (ja) ショットキーバリアダイオード及びダイオードアレイ
US10784350B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20170033098A1 (en) GaN-BASED SCHOTTKY DIODE RECTIFIER
US11222967B2 (en) Heterojunction transistor with vertical structure
CN109844958B (zh) 半导体装置及其制造方法
JP5888214B2 (ja) 窒化物系化合物半導体装置およびその製造方法
JP2018137394A (ja) 半導体装置の製造方法
WO2014172164A2 (en) Method of fabricating a merged p-n junction and schottky diode with regrown gallium nitride layer
JP6524950B2 (ja) 半導体装置およびその製造方法
US8502237B2 (en) Semiconductor rectifying device
JP2018137393A (ja) 半導体装置の製造方法
US10170563B2 (en) Gallium nitride semiconductor device with improved termination scheme
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant