KR20220137748A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents
반도체 장치 및 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20220137748A KR20220137748A KR1020227031039A KR20227031039A KR20220137748A KR 20220137748 A KR20220137748 A KR 20220137748A KR 1020227031039 A KR1020227031039 A KR 1020227031039A KR 20227031039 A KR20227031039 A KR 20227031039A KR 20220137748 A KR20220137748 A KR 20220137748A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- trench
- insulating film
- semiconductor device
- wall surface
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 238000013459 approach Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체 장치(A1)는 트렌치(10)를 가진 반도체층(11)과, 트렌치의 내면(10a)을 덮는 절연막(12)과, 절연막으로 덮인 트렌치 내에 매설된 도전체(13)와, 트렌치에 인접한 반도체층 표면(11a)과 쇼트키 접합을 형성하는 쇼트키 접합층(15)을 구비한다. 도전체의 표면(13a)은 반도체층 표면보다 아래에 위치한다. 반도체층 표면은 트렌치의 내벽면(10a1)에 인접하는 부위에 상기 내벽면에 가까워질수록 아래로 변위하는 경사부(11a1)를 갖는다.
Description
본 개시는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 일본 특허공개 2012-9756호 공보에도 기재된 바와 같이 쇼트키 접합을 가진 반도체 디바이스의 제조가 있다. 이 반도체 디바이스에 있어서, 트렌치를 가진 반도체층 표면에 절연막을 형성하고, 트렌치 내에 도전체를 매입하고, 트렌치에 인접한 반도체층 표면의 절연막을 에칭에 의해 제거하여 반도체층 표면을 노출시키고, 상기 반도체층 표면에 쇼트키 접합을 형성하는 것이 행해진다.
일본 특허공개 2012-9756호 공보에 있어서는, 트렌치의 상단 개구부의 절연막 및 도전체의 상면이 오목 형상으로 되어, 상기 절연막 및 도전체의 상면, 및 반도체층 표면이 배리어 금속으로 덮인 구조로 되어 있다.
본 개시의 하나의 양태의 반도체 장치는 트렌치를 가진 반도체층과, 상기 트렌치의 내면을 덮는 절연막과, 상기 절연막으로 덮인 상기 트렌치 내에 매설된 도전체와, 상기 트렌치에 인접한 반도체층 표면과 쇼트키 접합을 형성하는 쇼트키 접합층을 구비한다. 그리고 상기 도전체의 표면은 상기 반도체층 표면보다 아래에 위치하고, 상기 반도체층 표면은 상기 트렌치의 내벽면에 인접하는 부위에 상기 내벽면에 가까워질수록 아래로 변위하는 경사부를 갖는다.
본 개시의 하나의 양태의 반도체 장치의 제조 방법은 트렌치를 가진 반도체층의 표면에 절연막을 형성하고, 상기 트렌치 내에 도전체를 매입하고, 상기 트렌치에 인접한 반도체층 표면의 절연막을 에칭에 의해 제거하여 반도체층 표면을 노출시키고, 상기 반도체층 표면에 쇼트키 접합을 형성하는 반도체 장치의 제조 방법이다. 그리고 상기 에칭에 있어서는 상기 트렌치의 내벽면을 덮는 절연막의 상단면을 상기 반도체층 표면보다 낮춤과 아울러, 상기 반도체층 표면과 상기 내벽면으로 이루어지는 모서리부의 R을 이방성 에칭에 의해 크게 한다.
도 1은 본 개시의 일 실시형태에 따른 반도체 장치를 나타내는 단면 모식도이다.
도 2는 도 1에 대응한 확대도이다.
도 3은 도 1에 나타내는 반도체 장치의 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 4는 도 3에 대응한 확대도이다.
도 5는 도 3에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 6은 도 5에 대응한 확대도이다.
도 7은 비교예의 반도체 장치를 나타내는 단면 모식도이다.
도 8은 본 개시예 및 비교예의 역방향의 전압-전류 특성을 나타내는 그래프이다.
도 9는 도 8의 부분 확대도이다.
도 2는 도 1에 대응한 확대도이다.
도 3은 도 1에 나타내는 반도체 장치의 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 4는 도 3에 대응한 확대도이다.
도 5는 도 3에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 6은 도 5에 대응한 확대도이다.
도 7은 비교예의 반도체 장치를 나타내는 단면 모식도이다.
도 8은 본 개시예 및 비교예의 역방향의 전압-전류 특성을 나타내는 그래프이다.
도 9는 도 8의 부분 확대도이다.
이하에 본 개시의 일 실시형태에 대해 도면을 참조하여 설명한다.
〔반도체 장치〕
도 1에 나타내는 바와 같이 본 개시의 일 실시형태의 반도체 장치(A1)는 트렌치(10)를 가진 반도체층(11)과, 절연막(12)과, 도전체(13)와, 쇼트키 접합층(15)을 구비한다. 절연막(12)은 트렌치(10)의 내면(10a)을 덮는다. 도전체(13)는 절연막(12)으로 덮인 트렌치(10) 내에 매설되어 있다. 쇼트키 접합층(15)은 트렌치(10)에 인접한 반도체층 표면(11a)과 쇼트키 접합을 형성한다.
도전체(13)로서는 예를 들면 폴리실리콘을 적용해도 된다. 반도체층(11)은 실리콘, 절연막(12)은 실리콘 산화막을 예로서 들 수 있다. 쇼트키 접합층(15)은 예를 들면 니켈, 몰리브덴, 백금 등의 배리어 금속이다.
도 2에 나타내는 바와 같이 도전체(13)의 표면(13a)은 반도체층 표면(11a)보다 아래에 위치한다.
그리고 반도체층 표면(11a)은 트렌치(10)의 내벽면(10a1)에 인접하는 부위에 상기 내벽면(10a1)에 가까워질수록 아래로 변위하는 경사부(11a1)를 갖는다. 이에 따라, 쇼트키 접합층(15)의 하지층 표면의 스텝 커버리지가 개선된다. 그리고 역전압 인가 시의 전계 집중, 그로 인한 응력 집중이 완화되어 리크 전류를 낮게 억제할 수 있다.
내벽면(10a1)을 덮는 절연막(12)의 상단면(12a)은 경사부(11a1)에 연속하며, 경사부(11a1)와 같은 방향의 경사이다. 즉, 반도체층 표면(11a)의 중앙으로부터 도전체(13)의 표면(13a)에 다다랐을 때, 경사부(11a1), 상단면(12a)이 내리막 경사이다. 이에 따라, 쇼트키 접합의 주위부에 있어서의 쇼트키 접합층(15)의 하지층 표면의 스텝 커버리지가 개선된다. 그리고 역전압 인가 시의 전계 집중, 그로 인한 응력 집중이 완화되어 리크 전류를 낮게 억제할 수 있다.
또한, 경사부(11a1)는 내벽면(10a1)에 가까워질수록 경사각이 점차 커지는 볼록한 곡면 형상이다. 경사각은 도 1, 도 2에 나타내는 내벽면(10a1)에 수직인 단면에 있어서 경사부(11a1) 상에 있는 한 점에 있어서의 접선과, 반도체층 표면(11a)의 꼭대기부(플랫 부분)에 있어서의 접선이 이루는 각이다. 이에 따라, 쇼트키 접합층(15)의 하지층 표면의 스텝 커버리지가 개선된다. 그리고 역전압 인가 시의 전계 집중, 그로 인한 응력 집중이 완화되어 리크 전류를 낮게 억제할 수 있다.
또한, 내벽면(10a1)을 덮는 절연막(12)의 상단면(12a)은 도전체(13)에 가까워질수록 경사각이 점차 커지는 볼록한 곡면 형상이다. 이에 따라, 쇼트키 접합의 주위부에 있어서의 쇼트키 접합층(15)의 하지층 표면의 스텝 커버리지가 개선된다. 그리고 역전압 인가 시의 전계 집중, 그로 인한 응력 집중이 완화되어 리크 전류를 낮게 억제할 수 있다.
〔반도체 장치의 제조 방법〕
상기의 반도체 장치(A1)를 얻기 위한 일례의 제조 방법에 대해 설명한다.
(절연막 형성, 도전체 매설 공정)
우선, 도 3, 도 4에 나타내는 바와 같이 트렌치(10)를 가진 반도체층(11)의 표면에 절연막(12)을 형성하고, 상기 트렌치(10) 내에 도전체(13)를 매입한다. 도전체(13)의 표면을 에칭하여 도전체(13)의 표면(13a)을 반도체층 표면(11a)보다 아래에 위치시킨다.
(절연막 에칭 공정)
다음으로, 트렌치(10)에 인접한 반도체층 표면(11a)의 절연막(12)을 에칭에 의해 제거하여 도 5, 도 6에 나타내는 바와 같이 반도체층 표면(11a)을 노출시킨다. 이 때, 반도체층 표면(11a)을 충분히 노출시키기 위해 절연막(12)이 오버 에칭된다. 이에 따라, 트렌치(10)의 내벽면(10a1)을 덮는 절연막(12)의 상단면(12a)이 보다 깊게 에칭된다. 도 5, 도 6에 나타내는 바와 같이 반도체층 표면(11a)보다 상단면(12a)이 아래에 위치한다. 이 경우, 반도체층 표면(11a) 상의 절연막은 충분히 제거된다. 또, 본 반도체 장치 및 그 제조 방법의 설명에 있어서의 상하는 반도체층(11)의 표면으로부터 트렌치(10)가 파내려가 있는 방향이 하, 그 반대를 상으로 하는 것이며, 본 반도체 장치의 제조 시 또는 사용 시의 상하 방향(중력 방향)을 말하는 것이 아니다.
이상의 에칭에 있어서는 트렌치(10)의 내벽면(10a1)을 덮는 절연막(12)의 상단면(12a)을 반도체층 표면(11a)보다 낮춤과 아울러, 반도체층 표면(11a)과 내벽면(10a1)으로 이루어지는 모서리부의 R을 이방성 에칭에 의해 크게 한다.
반도체층(11)이 실리콘이고 절연막(12)이 실리콘 산화막인 경우, 이것을 에칭할 수 있으며, 또한, 이방성이 강한 에칭 가스 종류, 예를 들면 CF4, CF3 등을 적용해도 된다.
이 에칭의 진행에 따라, 반도체층 표면(11a)이 절연막(12)으로부터 노출된 후, 반도체층 표면(11a)과 내벽면(10a1)으로 이루어지는 모서리부가 에칭 가스에 노출된다. 그러나 이방성이 강하기 때문에, 에칭이 횡 방향으로도 진행된다. 그 결과, 상술한 바와 같은 곡면 형상의 경사부(11a1)가 형성된다. 또한 마찬가지로 이방성 에칭에 의해, 상술한 바와 같은 곡면 형상의 상단면(12a)이 형성된다.
(쇼트키 접합 형성 공정)
그 후, 반도체층 표면(11a)에 쇼트키 접합층(15)을 형성하여 쇼트키 접합을 형성하고 도 1, 도 2에 나타낸 구조의 반도체 장치(A1)를 얻는다. 그 외 필요한 공정을 실시하여 반도체 장치(A1)를 완성시킨다.
〔역방향 특성의 비교〕
도 7은 비교예의 반도체 장치(B1)를 나타낸다. 비교예의 반도체 장치(B1)는 상기 본 실시형태의 반도체 장치(A1)에 대하여 경사부(11a1)가 없으며, 반도체층 표면(11a)이 플랫인 점만 상이하고, 그 외에는 공통된다.
본 실시형태의 반도체 장치(A1) 및 비교예의 반도체 장치(B1)에 관해 공통의 조건을 지정하여 역방향의 전압-전류 특성을 시뮬레이션한 결과, 도 8에 나타내는 바와 같이 되었다. 도 8에 나타내는 그래프의 일부(80)를 확대하여 도 9에 나타냈다.
도 8, 도 9에 나타내는 바와 같이 본 실시형태의 반도체 장치(A1)는 비교예의 반도체 장치(B1)에 대하여 역방향 전류를 낮게 억제할 수 있어 역방향 특성이 개선되었다.
상술한 쇼트키 접합층(15)의 하지층 표면의 스텝 커버리지가 개선되어 역전압 인가 시의 전계 집중, 그로 인한 응력 집중이 완화되어 리크 전류를 낮게 억제할 수 있는 효과가 있다고 확인할 수 있었다.
〔정리, 그 외〕
이상의 본 개시의 실시형태의 반도체 장치에 따르면, 역전압 인가 시에 쇼트키 접합의 가장자리부에서의 리크 전류를 낮게 억제할 수 있다.
또한, 반도체층 표면(11a) 상의 절연막이 충분히 제거되어 있어 쇼트키 접합의 특성이 양호하다.
이상의 본 개시의 실시형태의 제조 방법에 따르면, 쇼트키 접합층(15)의 하지층 표면의 스텝 커버리지가 개선되어 역전압 인가 시의 리크 전류를 낮게 억제할 수 있는 반도체 장치를 제조할 수 있다.
또한 제조되는 반도체 장치는 반도체층 표면(11a) 상의 절연막이 충분히 제거되어 있어 쇼트키 접합의 특성이 양호하다.
이상 본 개시의 실시형태를 설명했지만, 이 실시형태는 예로서 나타낸 것이고, 이외의 다양한 형태로 실시가 가능하며, 발명의 요지를 일탈하지 않는 범위에서 구성 요소의 생략, 치환, 변경을 행할 수 있다.
본 개시는 반도체 장치 및 반도체 장치의 제조 방법에 이용할 수 있다.
10 트렌치
11 반도체층
11a 반도체층 표면
11a1 경사부
12 절연막
13 도전체
15 쇼트키 접합층
A1 반도체 장치
11 반도체층
11a 반도체층 표면
11a1 경사부
12 절연막
13 도전체
15 쇼트키 접합층
A1 반도체 장치
Claims (5)
- 트렌치를 가진 반도체층과,
상기 트렌치의 내면을 덮는 절연막과,
상기 절연막으로 덮인 상기 트렌치 내에 매설된 도전체와,
상기 트렌치에 인접한 반도체층 표면과 쇼트키 접합을 형성하는 쇼트키 접합층을 구비하고,
상기 도전체의 표면은 상기 반도체층 표면보다 아래에 위치하고,
상기 반도체층 표면은 상기 트렌치의 내벽면에 인접하는 부위에 상기 내벽면에 가까워질수록 아래로 변위하는 경사부를 갖는 반도체 장치. - 제 1 항에 있어서,
상기 내벽면을 덮는 절연막의 상단면은 상기 경사부에 연속하며, 상기 경사부와 같은 방향의 경사인 반도체 장치. - 제 1 항 또는 제 2 항에 있어서,
상기 내벽면에 수직인 단면에 있어서 상기 경사부 상에 있는 한 점에 있어서의 접선과, 상기 반도체층 표면의 꼭대기부에 있어서의 접선이 이루는 각을 경사각으로 할 때, 상기 경사부는 상기 내벽면에 가까워질수록 경사각이 점차 커지는 볼록한 곡면 형상인 반도체 장치. - 제 2 항에 있어서,
상기 내벽면을 덮는 절연막의 상단면은 상기 도전체에 가까워질수록 경사각이 점차 커지는 볼록한 곡면 형상인 반도체 장치. - 트렌치를 가진 반도체층의 표면에 절연막을 형성하고, 상기 트렌치 내에 도전체를 매입하고, 상기 트렌치에 인접한 반도체층 표면의 절연막을 에칭에 의해 제거하여 반도체층 표면을 노출시키고, 상기 반도체층 표면에 쇼트키 접합을 형성하는 반도체 장치의 제조 방법으로서,
상기 에칭에 있어서는 상기 트렌치의 내벽면을 덮는 절연막의 상단면을 상기 반도체층 표면보다 낮춤과 아울러, 상기 반도체층 표면과 상기 내벽면으로 이루어지는 모서리부의 R을 이방성 에칭에 의해 크게 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2020-077274 | 2020-04-24 | ||
| JP2020077274 | 2020-04-24 | ||
| PCT/JP2021/016318 WO2021215503A1 (ja) | 2020-04-24 | 2021-04-22 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220137748A true KR20220137748A (ko) | 2022-10-12 |
Family
ID=78269239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227031039A KR20220137748A (ko) | 2020-04-24 | 2021-04-22 | 반도체 장치 및 반도체 장치의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230101385A1 (ko) |
| EP (1) | EP4141962A4 (ko) |
| JP (1) | JPWO2021215503A1 (ko) |
| KR (1) | KR20220137748A (ko) |
| CN (1) | CN115280516A (ko) |
| WO (1) | WO2021215503A1 (ko) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068688A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| JP5351519B2 (ja) * | 2005-12-27 | 2013-11-27 | パワー・インテグレーションズ・インコーポレーテッド | 高速回復整流器構造体の装置および方法 |
| JP2008034572A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| JP2011205091A (ja) * | 2010-03-24 | 2011-10-13 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP5588765B2 (ja) | 2010-06-28 | 2014-09-10 | 新電元工業株式会社 | ショットキーバリアダイオード及びその製造方法 |
| CN205609533U (zh) * | 2016-03-21 | 2016-09-28 | 张敏 | 一种肖特基二极管结构 |
| CN107293574A (zh) * | 2016-11-25 | 2017-10-24 | 扬州国宇电子有限公司 | 一种沟槽肖特基势垒二极管芯片 |
| US10756189B2 (en) * | 2017-02-10 | 2020-08-25 | Mitsubishi Electric Corporation | Semiconductor device |
| CN108962972B (zh) * | 2017-05-19 | 2021-12-21 | 帅群微电子股份有限公司 | 沟槽式功率半导体元件及其制造方法 |
| US10388801B1 (en) * | 2018-01-30 | 2019-08-20 | Semiconductor Components Industries, Llc | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method |
-
2021
- 2021-04-22 JP JP2022517093A patent/JPWO2021215503A1/ja active Pending
- 2021-04-22 US US17/910,046 patent/US20230101385A1/en active Pending
- 2021-04-22 EP EP21792024.8A patent/EP4141962A4/en active Pending
- 2021-04-22 CN CN202180020185.0A patent/CN115280516A/zh active Pending
- 2021-04-22 WO PCT/JP2021/016318 patent/WO2021215503A1/ja unknown
- 2021-04-22 KR KR1020227031039A patent/KR20220137748A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021215503A1 (ja) | 2021-10-28 |
| EP4141962A4 (en) | 2024-05-22 |
| CN115280516A (zh) | 2022-11-01 |
| JPWO2021215503A1 (ko) | 2021-10-28 |
| EP4141962A1 (en) | 2023-03-01 |
| US20230101385A1 (en) | 2023-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272987B1 (ko) | 반도체장치및그제조방법 | |
| JP4355336B2 (ja) | バイポーラ接合トランジスタおよびその形成方法 | |
| US6797588B2 (en) | Method for manufacturing a semiconductor device having a trench and a thick insulation film at the trench opening | |
| KR20220137748A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100508609B1 (ko) | 반도체 디바이스의 제조 방법 | |
| JP2009224660A (ja) | 半導体装置の製造方法 | |
| JP5220988B2 (ja) | 半導体装置 | |
| US6500729B1 (en) | Method for reducing dishing related issues during the formation of shallow trench isolation structures | |
| WO2021215505A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2021200238A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100475050B1 (ko) | 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조 | |
| JPH02231739A (ja) | 半導体装置の製造方法 | |
| KR100207539B1 (ko) | 반도체장치의 트랜치 소자분리방법 | |
| KR20080001197A (ko) | 반도체 소자 및 그의 형성 방법 | |
| TWI466234B (zh) | 形成埋入式導線的方法及埋入式導線的結構 | |
| JP3456477B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3367484B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009238866A (ja) | 半導体装置の製造方法 | |
| KR100652311B1 (ko) | 반도체 소자의 격리막 제조 방법 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| KR100545184B1 (ko) | 트랜치 소자분리를 위한 반도체 소자의 트랜치 형성 방법 | |
| CN116097408A (zh) | 双屏蔽氧化物损伤控制 | |
| KR19980028370A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20100078043A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| JPH10189784A (ja) | フラッシュメモリセル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |