JP3367484B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3367484B2 JP3367484B2 JP26308199A JP26308199A JP3367484B2 JP 3367484 B2 JP3367484 B2 JP 3367484B2 JP 26308199 A JP26308199 A JP 26308199A JP 26308199 A JP26308199 A JP 26308199A JP 3367484 B2 JP3367484 B2 JP 3367484B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- isolation insulating
- semiconductor device
- semiconductor element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、半導体素子基板表面上と溝部
内に絶縁膜を成長してなる分離絶縁膜と、この分離絶縁
膜に形成されるコンタクト孔とを備えた半導体装置及び
その製造方法に関する。
の製造方法に係り、特に、半導体素子基板表面上と溝部
内に絶縁膜を成長してなる分離絶縁膜と、この分離絶縁
膜に形成されるコンタクト孔とを備えた半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】まず、従来例について説明する。近年の
半導体装置の高集積化に伴い、半導体素子基板にて素子
領域間を分離するための素子分離絶縁膜の微細化が重要
視されている。そのための方法の一つとして、半導体素
子基板に細幅の溝部（以下、トレンチと称する）を形成
し、且つ、このトレンチ内に絶縁膜を埋設したトレンチ
構造の素子分離絶縁膜（以下、分離絶縁膜と称する）が
提案されている。この分離絶縁膜は、半導体素子基板の
深い位置まで素子領域間を絶縁分離することが可能であ
る。よって、従来の方法の一つであるＬＯＣＯＳ法（局
所酸化法）による素子分離に比較して、絶縁分離特性が
高いという利点がある。
半導体装置の高集積化に伴い、半導体素子基板にて素子
領域間を分離するための素子分離絶縁膜の微細化が重要
視されている。そのための方法の一つとして、半導体素
子基板に細幅の溝部（以下、トレンチと称する）を形成
し、且つ、このトレンチ内に絶縁膜を埋設したトレンチ
構造の素子分離絶縁膜（以下、分離絶縁膜と称する）が
提案されている。この分離絶縁膜は、半導体素子基板の
深い位置まで素子領域間を絶縁分離することが可能であ
る。よって、従来の方法の一つであるＬＯＣＯＳ法（局
所酸化法）による素子分離に比較して、絶縁分離特性が
高いという利点がある。
【０００３】特に、半導体素子基板と中間絶縁層との積
層構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）基板に前述の分離絶縁膜を適用した場
合、分離絶縁膜の下端部をＳＯＩ基板の中間に存在する
中間絶縁層にまで達するように形成すると、素子領域間
を分離絶縁膜と中間絶縁層とで完全に絶縁分離すること
が可能となる。よって、かかる手法によると、素子領域
間は、極めて絶縁分離特性の高い構造が得られることと
なる。
層構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）基板に前述の分離絶縁膜を適用した場
合、分離絶縁膜の下端部をＳＯＩ基板の中間に存在する
中間絶縁層にまで達するように形成すると、素子領域間
を分離絶縁膜と中間絶縁層とで完全に絶縁分離すること
が可能となる。よって、かかる手法によると、素子領域
間は、極めて絶縁分離特性の高い構造が得られることと
なる。
【０００４】ここで、図３は、従来の半導体装置の製造
方法の基本工程を示す説明図である。
方法の基本工程を示す説明図である。
【０００５】図３（ａ）は、支持基板１０２と中間絶縁
層１０４と半導体素子基板１０１との積層構造を有する
ＳＯＩ基板１０７である。このＳＯＩ基板１０７におい
て、半導体素子基板１０１にトレンチ１０５を形成する
ためには、半導体素子基板１０１の表面にその分離領域
を覆うレジストマスクを形成し、このレジストマスクを
利用して半導体素子基板１０１の表面に異方性エッチン
グを行なう（図示せず）。そして、この工程を経た後
に、図３（ｂ）に示すような、中間絶縁層１０４にまで
達するトレンチ１０５が形成される。
層１０４と半導体素子基板１０１との積層構造を有する
ＳＯＩ基板１０７である。このＳＯＩ基板１０７におい
て、半導体素子基板１０１にトレンチ１０５を形成する
ためには、半導体素子基板１０１の表面にその分離領域
を覆うレジストマスクを形成し、このレジストマスクを
利用して半導体素子基板１０１の表面に異方性エッチン
グを行なう（図示せず）。そして、この工程を経た後
に、図３（ｂ）に示すような、中間絶縁層１０４にまで
達するトレンチ１０５が形成される。
【０００６】次に、前述のトレンチ１０５を含む半導体
素子基板１０１の表面の全面に、化学気相成長法等を用
いてシリコン酸化膜等からなる絶縁膜を、トレンチ１０
５の開口部の幅よりも厚く成長させ、図３（ｃ）に示す
ような分離絶縁膜１０３を形成する。
素子基板１０１の表面の全面に、化学気相成長法等を用
いてシリコン酸化膜等からなる絶縁膜を、トレンチ１０
５の開口部の幅よりも厚く成長させ、図３（ｃ）に示す
ような分離絶縁膜１０３を形成する。
【０００７】続いて、この半導体素子基板１０１の表面
上に成長した分離絶縁膜１０３に、図３（ｄ）に示すよ
うな半導体素子基板１０１の表面にまで達するコンタク
ト孔１０６を、エッチング等を用いて形成する。この後
に、所定の電気配線が形成されることとなる。
上に成長した分離絶縁膜１０３に、図３（ｄ）に示すよ
うな半導体素子基板１０１の表面にまで達するコンタク
ト孔１０６を、エッチング等を用いて形成する。この後
に、所定の電気配線が形成されることとなる。
【０００８】また、トレンチ１０５へ分離絶縁膜１０３
を成長させる工程において、トレンチ１０５内のボイド
の発生を防止するために、トレンチ１０５の内側の各面
がその底面に対してなす角度を８８度以下とし、且つ、
前述の分離絶縁膜１０３を、成長速度が遅い減圧化学気
相成長法で成長させたノンドープケイ酸ガラス（ＮＳ
Ｇ）とする方法が検討されている。
を成長させる工程において、トレンチ１０５内のボイド
の発生を防止するために、トレンチ１０５の内側の各面
がその底面に対してなす角度を８８度以下とし、且つ、
前述の分離絶縁膜１０３を、成長速度が遅い減圧化学気
相成長法で成長させたノンドープケイ酸ガラス（ＮＳ
Ｇ）とする方法が検討されている。
【０００９】
【発明が解決しようとする課題】しかしながら、前述し
た従来例にあっては、トレンチ１０５を含む半導体素子
基板１０１の全面上に絶縁膜を成長する工程において、
その成長した後の分離絶縁膜１０３の厚みを小さくする
とトレンチ１０５上にて分離絶縁膜１０３の表面上に窪
みが発生する。そして、この窪みが、後の電気配線を形
成する工程における断線の原因となることがあった。こ
のため、この窪みの発生をなくすために、成長した後の
分離絶縁膜１０３の厚さをトレンチ１０５の開口部の幅
よりも大きくしていた。つまり、成長した後の分離絶縁
膜１０３の最小厚さはトレンチ１０５の開口部の幅に依
存して決まっていた。
た従来例にあっては、トレンチ１０５を含む半導体素子
基板１０１の全面上に絶縁膜を成長する工程において、
その成長した後の分離絶縁膜１０３の厚みを小さくする
とトレンチ１０５上にて分離絶縁膜１０３の表面上に窪
みが発生する。そして、この窪みが、後の電気配線を形
成する工程における断線の原因となることがあった。こ
のため、この窪みの発生をなくすために、成長した後の
分離絶縁膜１０３の厚さをトレンチ１０５の開口部の幅
よりも大きくしていた。つまり、成長した後の分離絶縁
膜１０３の最小厚さはトレンチ１０５の開口部の幅に依
存して決まっていた。
【００１０】ここで、分離絶縁膜１０３の素子分離耐圧
において、より高い分離耐圧が要求される場合には、ト
レンチ１０５の開口部の幅をより広く取る必要があっ
た。これに伴い、前述したように、成長した後の分離絶
縁膜１０３の最小の厚さもより大きくする必要があっ
た。
において、より高い分離耐圧が要求される場合には、ト
レンチ１０５の開口部の幅をより広く取る必要があっ
た。これに伴い、前述したように、成長した後の分離絶
縁膜１０３の最小の厚さもより大きくする必要があっ
た。
【００１１】これがため、この後のコンタクト孔１０６
を形成し、配線を行なう工程において、不都合が生じて
いた。即ち、トレンチ１０５の幅が広くなると、成長し
た後の分離絶縁膜１０３の厚さが大きくなる。よって、
半導体素子基板１０１の表面に設けるコンタクト孔１０
６のアスペクト比が大きくなってしまう。ここで、アス
ペクト比の製造上の限界により、分離絶縁膜１０３の厚
さに応じてコンタクト孔１０６の開口部の幅は大きくせ
ざるを得なくなる。よって、素子の集積度を上げ、高集
積化を図ることに相反するという不都合が生じていた。
を形成し、配線を行なう工程において、不都合が生じて
いた。即ち、トレンチ１０５の幅が広くなると、成長し
た後の分離絶縁膜１０３の厚さが大きくなる。よって、
半導体素子基板１０１の表面に設けるコンタクト孔１０
６のアスペクト比が大きくなってしまう。ここで、アス
ペクト比の製造上の限界により、分離絶縁膜１０３の厚
さに応じてコンタクト孔１０６の開口部の幅は大きくせ
ざるを得なくなる。よって、素子の集積度を上げ、高集
積化を図ることに相反するという不都合が生じていた。
【００１２】
【発明の目的】本発明は、前述した従来例の有する不都
合を改善し、特に、高集積化が可能な半導体装置及びそ
の製造方法を提供することをその目的とする。
合を改善し、特に、高集積化が可能な半導体装置及びそ
の製造方法を提供することをその目的とする。
【００１３】
【課題を解決するための手段】前述した目的を達成する
ために、本発明に係る請求項１乃至４記載の各半導体装
置では、半導体素子が形成される半導体素子基板と、こ
の半導体素子基板に設けられ、開口部の幅が底部よりも
広い状態のテーパ状の溝部と、この溝部内を含む半導体
素子基板の表面の全面に絶縁膜を成長させてなる分離絶
縁膜と、この半導体素子基板上の分離絶縁膜に、半導体
素子基板の表面に達するコンタクト孔とを備えている。
そして、溝部内を分離絶縁膜で埋設し、かつ半導体素子
基板上の分離絶縁膜の厚さを、溝部の開口部の幅よりも
薄くしたことを、共通の特徴としている。このことによ
り、前述のコンタクト孔のアスペクト比を小さくでき、
よって、その開口部の幅を小さくすることが可能にな
り、高集積化への可能性が増大する。
ために、本発明に係る請求項１乃至４記載の各半導体装
置では、半導体素子が形成される半導体素子基板と、こ
の半導体素子基板に設けられ、開口部の幅が底部よりも
広い状態のテーパ状の溝部と、この溝部内を含む半導体
素子基板の表面の全面に絶縁膜を成長させてなる分離絶
縁膜と、この半導体素子基板上の分離絶縁膜に、半導体
素子基板の表面に達するコンタクト孔とを備えている。
そして、溝部内を分離絶縁膜で埋設し、かつ半導体素子
基板上の分離絶縁膜の厚さを、溝部の開口部の幅よりも
薄くしたことを、共通の特徴としている。このことによ
り、前述のコンタクト孔のアスペクト比を小さくでき、
よって、その開口部の幅を小さくすることが可能にな
り、高集積化への可能性が増大する。
【００１４】また、前述した分離絶縁膜を、減圧化学気
相成長法にて成長したノンドープケイ酸ガラスで構成し
てもよく、他に、減圧化学気相成長法にて成長した高温
酸化膜とノンドープケイ酸ガラスとの積層構造で構成し
てもよい。また、前述した半導体素子基板を単結晶シリ
コン基板とした場合の適用も可能である。
相成長法にて成長したノンドープケイ酸ガラスで構成し
てもよく、他に、減圧化学気相成長法にて成長した高温
酸化膜とノンドープケイ酸ガラスとの積層構造で構成し
てもよい。また、前述した半導体素子基板を単結晶シリ
コン基板とした場合の適用も可能である。
【００１５】更に、請求項５乃至１０記載の各半導体装
置の製造方法では、半導体素子基板に開口部の幅が底部
よりも広い状態のテーパ状の溝部を形成する溝部形成工
程と、この溝部形成工程で形成された溝部内を含む半導
体素子基板の表面の全面に、減圧化学気相成長法にて少
なくとも溝部の開口部の幅よりも厚く絶縁膜を成長させ
て、溝部内を埋める絶縁膜と溝部上の分離絶縁膜の表面
を平坦化する絶縁膜とを同一の絶縁膜によって行う分離
絶縁膜形成工程と、この分離絶縁膜形成工程にて成長し
た半導体素子基板上の分離絶縁膜に、半導体素子基板の
表面に達するコンタクト孔を形成するコンタクト孔形成
工程とを備えている。また、分離絶縁膜形成工程とコン
タクト孔形成工程との間に、分離絶縁膜形成工程にて成
長した分離絶縁膜を異方性プラズマエッチングにて所望
の厚さエッチングする分離絶縁膜エッチング工程を設け
たことを、共通の特徴としている。
置の製造方法では、半導体素子基板に開口部の幅が底部
よりも広い状態のテーパ状の溝部を形成する溝部形成工
程と、この溝部形成工程で形成された溝部内を含む半導
体素子基板の表面の全面に、減圧化学気相成長法にて少
なくとも溝部の開口部の幅よりも厚く絶縁膜を成長させ
て、溝部内を埋める絶縁膜と溝部上の分離絶縁膜の表面
を平坦化する絶縁膜とを同一の絶縁膜によって行う分離
絶縁膜形成工程と、この分離絶縁膜形成工程にて成長し
た半導体素子基板上の分離絶縁膜に、半導体素子基板の
表面に達するコンタクト孔を形成するコンタクト孔形成
工程とを備えている。また、分離絶縁膜形成工程とコン
タクト孔形成工程との間に、分離絶縁膜形成工程にて成
長した分離絶縁膜を異方性プラズマエッチングにて所望
の厚さエッチングする分離絶縁膜エッチング工程を設け
たことを、共通の特徴としている。
【００１６】このことにより、分離絶縁膜形成工程にて
成長した分離絶縁膜の表面には、窪みの発生がなくな
り、更に、その表面形状を平坦にすることができる。ま
た、エッチングを行なうことで、コンタクト孔形成の際
のそのアスペクト比を小さくすることができ、よって、
コンタクト孔の開口部の幅を小さくすることが可能にな
り、高集積化への可能性が増大する。また、分離絶縁膜
エッチング工程にてエッチングされた後の分離絶縁膜の
厚さを、溝部の開口部の幅よりも薄くしたことにより、
コンタクト孔の開口部の幅を更に小さくすることができ
る。
成長した分離絶縁膜の表面には、窪みの発生がなくな
り、更に、その表面形状を平坦にすることができる。ま
た、エッチングを行なうことで、コンタクト孔形成の際
のそのアスペクト比を小さくすることができ、よって、
コンタクト孔の開口部の幅を小さくすることが可能にな
り、高集積化への可能性が増大する。また、分離絶縁膜
エッチング工程にてエッチングされた後の分離絶縁膜の
厚さを、溝部の開口部の幅よりも薄くしたことにより、
コンタクト孔の開口部の幅を更に小さくすることができ
る。
【００１７】ここで、分離絶縁膜形成工程にて成長する
分離絶縁膜は、ノンドープケイ酸ガラスで形成してもよ
い。この分離絶縁膜については、他に、高温酸化膜と、
この上にノンドープケイ酸ガラスとで積層構造に形成し
てもよい。更に、ノンドープケイ酸ガラスに代えて、ト
ラエチルオルソシリケイトを用いることでもよい。ま
た、前述した半導体素子基板を単結晶シリコン基板で形
成した場合の適用も可能である。
分離絶縁膜は、ノンドープケイ酸ガラスで形成してもよ
い。この分離絶縁膜については、他に、高温酸化膜と、
この上にノンドープケイ酸ガラスとで積層構造に形成し
てもよい。更に、ノンドープケイ酸ガラスに代えて、ト
ラエチルオルソシリケイトを用いることでもよい。ま
た、前述した半導体素子基板を単結晶シリコン基板で形
成した場合の適用も可能である。
【００１８】
【発明の実施の形態】以下、本発明の実施形態について
図１に基づいて説明する。ここで、図１は本発明の実施
形態を示す半導体装置の概略断面図である。
図１に基づいて説明する。ここで、図１は本発明の実施
形態を示す半導体装置の概略断面図である。
【００１９】図１に示す半導体装置は、任意の厚みを有
する支持基板２と、その上層に厚さ２μｍ程度のシリコ
ン酸化膜からなる中間絶縁層４とを有する構造の基板上
に、厚さ５μｍ程度の単結晶シリコン基板からなる半導
体素子基板１を積層させてなるＳＯＩ基板７にて構成さ
れている。
する支持基板２と、その上層に厚さ２μｍ程度のシリコ
ン酸化膜からなる中間絶縁層４とを有する構造の基板上
に、厚さ５μｍ程度の単結晶シリコン基板からなる半導
体素子基板１を積層させてなるＳＯＩ基板７にて構成さ
れている。
【００２０】この半導体素子基板１の表面上には、中間
絶縁層４にまで達するようなトレンチ５が形成されてい
る。また、このトレンチ５の内側の各面がその底面に対
してなす角度αは８８度以下となるように形成されてい
る。ここで、このトレンチ５の開口部の幅Ｄ５は、要求
される素子分離耐圧によって決定される。例えば２００
[Ｖ]の素子分離耐圧の要求値の場合におけるトレンチ５
の開口部の幅Ｄ５は２μｍ程度であり、本実施形態にお
いてもＤ５を２μｍとする。
絶縁層４にまで達するようなトレンチ５が形成されてい
る。また、このトレンチ５の内側の各面がその底面に対
してなす角度αは８８度以下となるように形成されてい
る。ここで、このトレンチ５の開口部の幅Ｄ５は、要求
される素子分離耐圧によって決定される。例えば２００
[Ｖ]の素子分離耐圧の要求値の場合におけるトレンチ５
の開口部の幅Ｄ５は２μｍ程度であり、本実施形態にお
いてもＤ５を２μｍとする。
【００２１】トレンチ５を含む半導体素子基板１の表面
上には、減圧化学気相成長法でノンドープケイ酸ガラス
（ＮＳＧ）が成長してなる分離絶縁膜３が形成されてい
る。また、分離絶縁膜３は、高温酸化膜（ＨＴＯ）を減
圧化学気相成長法で成長させた上層に、ノンドープケイ
酸ガラスを減圧化学気相成長法で積層させる積層構造の
もので構成してもよい。ここで、本実施形態において
は、前述した半導体素子基板１の表面上に形成している
分離絶縁膜３の厚さＴは１μｍ程度としている。
上には、減圧化学気相成長法でノンドープケイ酸ガラス
（ＮＳＧ）が成長してなる分離絶縁膜３が形成されてい
る。また、分離絶縁膜３は、高温酸化膜（ＨＴＯ）を減
圧化学気相成長法で成長させた上層に、ノンドープケイ
酸ガラスを減圧化学気相成長法で積層させる積層構造の
もので構成してもよい。ここで、本実施形態において
は、前述した半導体素子基板１の表面上に形成している
分離絶縁膜３の厚さＴは１μｍ程度としている。
【００２２】更に、半導体素子基板１上の分離絶縁膜３
には、半導体素子基板１の表面にまで達するコンタクト
孔６が形成されている。ここで、高集積化のために、コ
ンタクト孔６の開口部の幅Ｄ６は０．５μｍ程度の大き
さとしている。この場合においても、コンタクト孔６の
アスペクト比（即ち、Ｔ／Ｄ６）は２程度となり、十分
製造が可能な範囲となっている。よって、コンタクト孔
６の開口部の幅Ｄ６が小さい、即ち、素子の集積度が高
い半導体装置を実現することができる。
には、半導体素子基板１の表面にまで達するコンタクト
孔６が形成されている。ここで、高集積化のために、コ
ンタクト孔６の開口部の幅Ｄ６は０．５μｍ程度の大き
さとしている。この場合においても、コンタクト孔６の
アスペクト比（即ち、Ｔ／Ｄ６）は２程度となり、十分
製造が可能な範囲となっている。よって、コンタクト孔
６の開口部の幅Ｄ６が小さい、即ち、素子の集積度が高
い半導体装置を実現することができる。
【００２３】また、前述した本実施形態は、支持基板２
と、中間絶縁層４と、半導体素子基板１との積層構造を
有するＳＯＩ基板７に適用した場合を説明したものであ
るが、特にこのＳＯＩ基板７に限定されるものではな
い。半導体素子基板１は単結晶シリコン基板の他に、様
々な基板に対しても適用することが可能である。
と、中間絶縁層４と、半導体素子基板１との積層構造を
有するＳＯＩ基板７に適用した場合を説明したものであ
るが、特にこのＳＯＩ基板７に限定されるものではな
い。半導体素子基板１は単結晶シリコン基板の他に、様
々な基板に対しても適用することが可能である。
【００２４】次に、前述した半導体装置の製造方法を図
２に基づいて説明する。ここで、図２は本発明の実施形
態を示す半導体装置の製造方法の基本工程の説明図であ
る。
２に基づいて説明する。ここで、図２は本発明の実施形
態を示す半導体装置の製造方法の基本工程の説明図であ
る。
【００２５】図２（ａ）は、任意の厚みを有する支持基
板２と、その上層に厚さ２μｍ程度のシリコン酸化膜か
らなる中間絶縁層４とを有する構造の基板上に、厚さ５
μｍ程度の単結晶シリコン基板からなる半導体素子基板
１を積層させてなるＳＯＩ基板７である。
板２と、その上層に厚さ２μｍ程度のシリコン酸化膜か
らなる中間絶縁層４とを有する構造の基板上に、厚さ５
μｍ程度の単結晶シリコン基板からなる半導体素子基板
１を積層させてなるＳＯＩ基板７である。
【００２６】ここで、半導体素子基板１の表面上に、分
離領域を覆うレジストマスクを形成し（図示せず）、こ
のレジストマスクを利用して、異方性エッチングを行
う。その後、前述のレジストマスクを除去し、図２
（ｂ）に示すような、中間絶縁層４にまで達するような
トレンチ５を形成する（溝部形成工程）。ここで、この
トレンチ５の内側の各面のその底面に対してなす角度α
が８８度以下となるように形成する。この様にすること
で、後述する絶縁膜をトレンチ５内へ成長する工程にお
いて、トレンチ５内のボイドの発生を防止することがで
きる。また、このトレンチ５の開口部の幅Ｄ５は、要求
される素子分離耐圧によって決定する。例えば、２００
[Ｖ]の素子分離耐圧の要求値の場合におけるトレンチ５
の開口部の幅Ｄ５は２μｍ程度必要となる。
離領域を覆うレジストマスクを形成し（図示せず）、こ
のレジストマスクを利用して、異方性エッチングを行
う。その後、前述のレジストマスクを除去し、図２
（ｂ）に示すような、中間絶縁層４にまで達するような
トレンチ５を形成する（溝部形成工程）。ここで、この
トレンチ５の内側の各面のその底面に対してなす角度α
が８８度以下となるように形成する。この様にすること
で、後述する絶縁膜をトレンチ５内へ成長する工程にお
いて、トレンチ５内のボイドの発生を防止することがで
きる。また、このトレンチ５の開口部の幅Ｄ５は、要求
される素子分離耐圧によって決定する。例えば、２００
[Ｖ]の素子分離耐圧の要求値の場合におけるトレンチ５
の開口部の幅Ｄ５は２μｍ程度必要となる。
【００２７】続いて、図２（ｃ）において、トレンチ５
を含む半導体素子基板１の表面上に、絶縁膜としてのノ
ンドープケイ酸ガラス（ＮＳＧ）を、成長速度の遅い減
圧化学気相成長法で成長させ、分離絶縁膜３を形成する
（分離絶縁膜形成工程）。ここで、分離絶縁膜３は、高
温酸化膜（ＨＴＯ）を減圧化学気相成長法で成長させた
上層に、ノンドープケイ酸ガラスを減圧化学気相成長法
で積層させる積層構造のものでもよい。また、このノン
ドープケイ酸ガラスに代えてトラエチルオルソシリケー
ト（ＴＥＯＳ）を用いてもよい。ここで、トレンチ５の
開口部の幅Ｄ５を２μｍ程度とした場合、成長させる分
離絶縁膜３の厚さＴ’も２μｍ程度必要である。この厚
さＴ’が少ないとトレンチ５上の分離絶縁膜３の中央部
に窪みが発生する。分離絶縁膜３の厚さＴ’は、最低で
もトレンチ５の開口部の幅Ｄ５よりも厚いことが必要で
ある。前述したことにより、十分な厚さの分離絶縁膜３
を成長させて、トレンチ５内へ埋設を行ない、分離絶縁
膜３の表面形状を平坦にしている。
を含む半導体素子基板１の表面上に、絶縁膜としてのノ
ンドープケイ酸ガラス（ＮＳＧ）を、成長速度の遅い減
圧化学気相成長法で成長させ、分離絶縁膜３を形成する
（分離絶縁膜形成工程）。ここで、分離絶縁膜３は、高
温酸化膜（ＨＴＯ）を減圧化学気相成長法で成長させた
上層に、ノンドープケイ酸ガラスを減圧化学気相成長法
で積層させる積層構造のものでもよい。また、このノン
ドープケイ酸ガラスに代えてトラエチルオルソシリケー
ト（ＴＥＯＳ）を用いてもよい。ここで、トレンチ５の
開口部の幅Ｄ５を２μｍ程度とした場合、成長させる分
離絶縁膜３の厚さＴ’も２μｍ程度必要である。この厚
さＴ’が少ないとトレンチ５上の分離絶縁膜３の中央部
に窪みが発生する。分離絶縁膜３の厚さＴ’は、最低で
もトレンチ５の開口部の幅Ｄ５よりも厚いことが必要で
ある。前述したことにより、十分な厚さの分離絶縁膜３
を成長させて、トレンチ５内へ埋設を行ない、分離絶縁
膜３の表面形状を平坦にしている。
【００２８】前述した工程を経た後には、半導体素子基
板１の表面の全面にも２μｍ程度の分離絶縁膜３が成長
している。続いて、図２（ｄ）に示すように、半導体素
子基板１表面に対して垂直方向に優勢な異方性酸化膜プ
ラズマエッチングで、半導体素子基板１表面上に成長し
た分離絶縁膜３の表面全体を均一にエッチングして、そ
の分離絶縁膜３の厚さＴを薄くする（分離絶縁膜エッチ
ング工程）。例えば、厚さ（図２（ｃ）におけるＴ’）
２μｍ程度に成長した分離絶縁膜３を、コンタクト孔６
の形成しやすい分離絶縁膜３の厚さ（図２（ｄ）におけ
るＴ）１μｍ程度になるまでエッチングする。ここで、
前述したエッチングの方法は、異方性酸化膜プラズマエ
ッチングのみに限定されることはなく、他のエッチング
方法であってもよい。
板１の表面の全面にも２μｍ程度の分離絶縁膜３が成長
している。続いて、図２（ｄ）に示すように、半導体素
子基板１表面に対して垂直方向に優勢な異方性酸化膜プ
ラズマエッチングで、半導体素子基板１表面上に成長し
た分離絶縁膜３の表面全体を均一にエッチングして、そ
の分離絶縁膜３の厚さＴを薄くする（分離絶縁膜エッチ
ング工程）。例えば、厚さ（図２（ｃ）におけるＴ’）
２μｍ程度に成長した分離絶縁膜３を、コンタクト孔６
の形成しやすい分離絶縁膜３の厚さ（図２（ｄ）におけ
るＴ）１μｍ程度になるまでエッチングする。ここで、
前述したエッチングの方法は、異方性酸化膜プラズマエ
ッチングのみに限定されることはなく、他のエッチング
方法であってもよい。
【００２９】そして次に、図２（ｅ）に示すように、エ
ッチング等の公知の技術を用いて、コンタクト孔６を形
成する（コンタクト孔形成工程）。ここで、コンタクト
孔６の開口部の幅Ｄ６を０．５μｍの大きさとした場合
においても、そのコンタクト孔６のアスペクト比（即ち
Ｔ／Ｄ６）は２程度となり、十分製造が可能な範囲にな
る。よって、コンタクト孔６の開口部の幅Ｄ６が小さ
い、即ち、素子の集積度が高い半導体装置を実現するこ
とができる。
ッチング等の公知の技術を用いて、コンタクト孔６を形
成する（コンタクト孔形成工程）。ここで、コンタクト
孔６の開口部の幅Ｄ６を０．５μｍの大きさとした場合
においても、そのコンタクト孔６のアスペクト比（即ち
Ｔ／Ｄ６）は２程度となり、十分製造が可能な範囲にな
る。よって、コンタクト孔６の開口部の幅Ｄ６が小さ
い、即ち、素子の集積度が高い半導体装置を実現するこ
とができる。
【００３０】前述した本実施形態の製造方法では、具体
的な数値を挙げて説明を行なったが、この数値は限定さ
れるものではない。例えば、分離絶縁膜３の厚さＴを
０．５μｍ程度までエッチングすれば、当然の如くコン
タクト孔６の開口部の幅Ｄ６を更に小さくすることが可
能になる。よって、更に、素子の集積度が高い半導体装
置及びその製造方法を提供することができる。
的な数値を挙げて説明を行なったが、この数値は限定さ
れるものではない。例えば、分離絶縁膜３の厚さＴを
０．５μｍ程度までエッチングすれば、当然の如くコン
タクト孔６の開口部の幅Ｄ６を更に小さくすることが可
能になる。よって、更に、素子の集積度が高い半導体装
置及びその製造方法を提供することができる。
【００３１】また、前述した本実施形態は、支持基板２
と、中間絶縁層４と、半導体素子基板１との積層構造を
有するＳＯＩ基板７に適用した場合を説明したものであ
るが、特にこのＳＯＩ基板７に限定されるものではな
い。半導体素子基板１は単結晶シリコン基板の他に、様
々な基板に対しても適用することが可能である。
と、中間絶縁層４と、半導体素子基板１との積層構造を
有するＳＯＩ基板７に適用した場合を説明したものであ
るが、特にこのＳＯＩ基板７に限定されるものではな
い。半導体素子基板１は単結晶シリコン基板の他に、様
々な基板に対しても適用することが可能である。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
分離絶縁膜形成工程においてトレンチの開口部の幅より
も厚く分離絶縁膜を成長させることで、トレンチ上の分
離絶縁膜の表面を窪みのない平坦な表面形状にすること
ができる。これにより、電気配線の形成工程および、そ
の形成された電気配線における断線を防ぐことができ
る。また、分離絶縁膜での素子分離耐圧に高耐圧が要求
され、トレンチの開口部の幅を広くする必要がある場合
においても、半導体素子基板上に厚く成長した分離絶縁
膜の全面をエッチングすることにより、コンタクト孔が
製造しやすい所要の厚さにすることが可能になる。これ
により、コンタクト孔を形成する工程においてこのコン
タクト孔の開口部の幅を小さくしても、容易にそのアス
ペクト比を製造可能な範囲にすることができる。即ち、
高集積な半導体装置を製造するための素子の集積度を上
げることが可能となり、従来にない優れた半導体装置及
びその製造方法を提供することができる。
分離絶縁膜形成工程においてトレンチの開口部の幅より
も厚く分離絶縁膜を成長させることで、トレンチ上の分
離絶縁膜の表面を窪みのない平坦な表面形状にすること
ができる。これにより、電気配線の形成工程および、そ
の形成された電気配線における断線を防ぐことができ
る。また、分離絶縁膜での素子分離耐圧に高耐圧が要求
され、トレンチの開口部の幅を広くする必要がある場合
においても、半導体素子基板上に厚く成長した分離絶縁
膜の全面をエッチングすることにより、コンタクト孔が
製造しやすい所要の厚さにすることが可能になる。これ
により、コンタクト孔を形成する工程においてこのコン
タクト孔の開口部の幅を小さくしても、容易にそのアス
ペクト比を製造可能な範囲にすることができる。即ち、
高集積な半導体装置を製造するための素子の集積度を上
げることが可能となり、従来にない優れた半導体装置及
びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態である、半導体装置を説明す
るための概略断面図である。
るための概略断面図である。
【図２】本発明の実施形態である、半導体装置の製造方
法の基本工程を示す説明図である。
法の基本工程を示す説明図である。
【図３】従来例である、半導体装置の製造方法の基本工
程を示す説明図である。
程を示す説明図である。
１ 半導体素子基板
２ 支持基板
３ 分離絶縁膜
４ 中間絶縁層
５ 溝部（トレンチ）
６ コンタクト孔
７ ＳＯＩ基板
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/762
H01L 21/316
H01L 21/76
H01L 21/768
H01L 27/08 331
Claims (10)
- 【請求項１】 半導体素子が形成される半導体素子基板
と、 この半導体素子基板に設けられ、開口部の幅が底部より
も広い状態のテーパ状の溝部と、 この溝部内を含む半導体素子基板の表面の全面に絶縁膜
を成長させてなる分離絶縁膜と、 この半導体素子基板上の分離絶縁膜に、前記半導体素子
基板の表面に達するコンタクト孔とを備えた半導体装置
において、前記溝部内を前記分離絶縁膜で埋設し、かつ 前記半導体
素子基板上の分離絶縁膜の厚さを、前記溝部の開口部の
幅よりも薄くしたことを特徴とする半導体装置。 - 【請求項２】 前記分離絶縁膜を、減圧化学気相成長法
にて成長したノンドープケイ酸ガラスで構成したことを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記分離絶縁膜を、減圧化学気相成長法
にて成長した高温酸化膜とノンドープケイ酸ガラスとの
積層構造で構成したことを特徴とする請求項１記載の半
導体装置。 - 【請求項４】 前記半導体素子基板を単結晶シリコン基
板としたことを特徴とする請求項１，２又は３記載の半
導体装置。 - 【請求項５】 半導体素子基板に開口部の幅が底部より
も広い状態のテーパ状の溝部を形成する溝部形成工程
と、 この溝部形成工程で形成された溝部内を含む半導体素子
基板の表面の全面に、減圧化学気相成長法にて少なくと
も前記溝部の開口部の幅よりも厚く絶縁膜を成長させ
て、前記溝部内を埋める絶縁膜と前記溝部上の分離絶縁
膜の表面を平坦化する絶縁膜とを同一の絶縁膜によって
行う分離絶縁膜形成工程と、 この分離絶縁膜形成工程にて成長した半導体素子基板上
の分離絶縁膜に、半導体素子基板の表面に達するコンタ
クト孔を形成するコンタクト孔形成工程とを備えた半導
体装置の製造方法において、 前記分離絶縁膜形成工程とコンタクト孔形成工程との間
に、前記分離絶縁膜形成工程にて成長した分離絶縁膜を
異方性プラズマエッチングにて所望の厚さエッチングす
る分離絶縁膜エッチング工程を設けたことを特徴とする
半導体装置の製造方法。 - 【請求項６】 前記分離絶縁膜エッチング工程にてエッ
チングされた後の分離絶縁膜の厚さを、前記溝部の開口
部の幅よりも薄くしたことを特徴とする請求項５記載の
半導体装置の製造方法。 - 【請求項７】 前記分離絶縁膜形成工程にて成長する分
離絶縁膜を、ノンドープケイ酸ガラスで形成したことを
特徴とする請求項５又は６記載の半導体装置の製造方
法。 - 【請求項８】 前記分離絶縁膜形成工程にて成長する分
離絶縁膜を、高温酸化膜と、この上にノンドープケイ酸
ガラスとで積層構造に形成したことを特徴とする請求項
５又は６記載の半導体装置の製造方法。 - 【請求項９】 前記ノンドープケイ酸ガラスに代えて、
トラエチルオルソシリケイトを用いることを特徴とした
請求項７又は８記載の半導体装置の製造方法。 - 【請求項１０】 前記半導体素子基板を単結晶シリコン
基板で形成したことを特徴とする請求項５，６，７，８
又は９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26308199A JP3367484B2 (ja) | 1999-09-17 | 1999-09-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26308199A JP3367484B2 (ja) | 1999-09-17 | 1999-09-17 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085515A JP2001085515A (ja) | 2001-03-30 |
| JP3367484B2 true JP3367484B2 (ja) | 2003-01-14 |
Family
ID=17384580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26308199A Expired - Fee Related JP3367484B2 (ja) | 1999-09-17 | 1999-09-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3367484B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286181A (ja) * | 2004-03-30 | 2005-10-13 | Nec Corp | 半導体装置及びその製造方法及び携帯型電子機器 |
| JP2006269551A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-09-17 JP JP26308199A patent/JP3367484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085515A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289273B1 (ko) | 폴리실리콘 바이어스 전압 콘택을 갖는 반도체 소자 트렌치 절연구조 | |
| KR100338767B1 (ko) | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 | |
| US5945724A (en) | Trench isolation region for semiconductor device | |
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US6194283B1 (en) | High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers | |
| US5321298A (en) | Soi wafer fabrication by selective epitaxial growth | |
| EP0553904A1 (en) | Thermal dissipation of integrated circuits using diamond paths | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPH0580148B2 (ja) | ||
| JPH01276641A (ja) | 半導体デバイスの製造方法 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| KR100382722B1 (ko) | 트렌치 소자분리막 및 그 제조방법 | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| JP3367484B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000058802A (ja) | Ｓｏｉウェハの製造方法 | |
| TW200421525A (en) | Method of forming shallow trench isolation(STI) with chamfered corner | |
| EP1184902A1 (en) | Method for forming an isolation trench in a SOI substrate | |
| JPS5958838A (ja) | 半導体装置 | |
| CN114496902A (zh) | 具有tcr的sti结构的制作方法 | |
| JP3319153B2 (ja) | 半導体装置の製造方法 | |
| US9875926B2 (en) | Substrates with buried isolation layers and methods of formation thereof | |
| JPH08195436A (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071108 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131108 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |