JPH02156552A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH02156552A
JPH02156552A JP63311143A JP31114388A JPH02156552A JP H02156552 A JPH02156552 A JP H02156552A JP 63311143 A JP63311143 A JP 63311143A JP 31114388 A JP31114388 A JP 31114388A JP H02156552 A JPH02156552 A JP H02156552A
Authority
JP
Japan
Prior art keywords
film
groove
trench
boron
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63311143A
Other languages
English (en)
Other versions
JPH0834242B2 (ja
Inventor
Hisashi Takemura
武村　久
Mitsuhiro Sugiyama
杉山　光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63311143A priority Critical patent/JPH0834242B2/ja
Priority to US07/448,076 priority patent/US5099304A/en
Publication of JPH02156552A publication Critical patent/JPH02156552A/ja
Publication of JPH0834242B2 publication Critical patent/JPH0834242B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン半導体装置及びその製造方法に関し、
特に素子間の絶縁分離溝及びその製造方法に関する。
〔従来の技術〕
従来、この種の溝分離は、第３図（ｃ）に示すように溝
内部を多結晶シリコン膜６ｂで埋設し多結晶シリコン膜
６ｂ上を酸化しシリコン酸化膜９の絶縁膜を形成するか
、第４図（ｃ）に示すように溝内部をボロンリン珪酸ガ
ラス膜８などの絶縁膜で埋設していた。
第３図（ａ）〜（ｃ）は従来の多結晶シリコン膜埋設に
よる溝分離形成の製造方法の工程順断面図である。第３
図（ａ）はシリコン基板１の上表面にシリコン酸化膜、
シリコン窒化膜３を順次形成し写真食刻法により選択的
にシリコン窒化膜、シリコン酸化膜２に開孔部を設け、
次いで開孔部に露出したシリコン基板１を異方性食刻法
により３〜５μｍ深さの溝を形成し、シリコン窒化膜３
を耐酸化性マスクとして溝内表面に１００人の厚さのシ
リコン酸化膜３を形成し、多結晶シリコン膜６を減圧Ｃ
ＶＤ法により表面がほぼ平坦となるまで成長を行ったと
ころである。次に第３図（ｂ）に示すように多結晶シリ
コン膜６をエッチバックし、多結晶シリコン膜６の表面
をシリコン基板ｌの表面と一致させる。次に、第３図（
Ｃ）に示すように、シリコン窒化膜３をマスクに、多結
晶シリコン膜６ｂを酸化し、シリコン酸化膜９を形成し
シリコン窒化膜３を除去し溝分離が形成される。
従来の溝分離の第２の製造方法として第４図（ａ）〜（
ｃ）がある。第４図（ａ）は第３図（ａ）に示したよう
に溝を形成し溝内表面にシリコン酸化膜４を形成し、第
４図（ａ）に示すシリコン窒化膜３を除去した後、シリ
コン窒化膜５を形成し、ボロン珪酸カラス膜７を溝内部
に埋設したところである。
次に第４図（ｂ）に示すように、熱処理を施し、ボロン
リン珪酸ガラス膜７ｂをリフローする。次に、第４図（
Ｃ）に示すように、ボロンリン珪酸ガラス［７ｂをエッ
チバックしシリコン基板１とボロンリン珪酸ガラス膜７
ｃとの表面を一致させ、次にシリコン酸化膜８を堆積し
分離溝を形成する。
〔発明が解決しようとする課題〕
上述した従来の溝分離は、溝内部を第３図（ｃ）に示す
ように溝内部を多結晶シリコン膜６ｂで埋設する構造で
は、絶縁膜埋設より素子間容量が増加し素子の高速化の
障害となる。また、溝形成時に多結晶シリコン膜６ｂの
表面を酸化するために、素子領域に結晶欠陥を発生させ
、素子特性上問題を生じる。また第３図（ｃ）の矢印で
示す円内のようにシリコン酸化膜９の溝側壁端部におい
て酸化膜９の厚さが減少するために、素子領域に通じる
開孔な設ける際に、開孔部と溝の余裕を縮小すると溝内
の多結晶シリコン膜上にも開孔部が形成され、素子間の
短絡という問題が生じるという欠点がある。次に第４図
（Ｃ）に示すようにポロンリン珪酸ガラス膜などの絶縁
膜７ｃで溝を埋設すると素子領域のシリコンとの熱膨張
係数の差による歪みの問題を生じる。また埋設工程にお
いて第４図（ａ）に示すようにボロンリン珪酸ガラス膜
中にパす′が発生しりフロー後も溝上部に段差が生じ後
工程でのアルミ残りによる短絡などの問題が生じるとい
う欠点がある。
本発明の目的は、溝分離領域に埋設した絶縁膜による結
晶欠陥又は、溝分離形成時に生じる結晶欠陥を低減させ
るとともに、溝形状による短絡などの問題を解決した半
導体装置およびその製造方法を得ることにある。
〔課題を解決するための手段〕
本発明によれば、半導体基板の一主面上より基板内部に
向う溝を有し、溝の側壁及び底部に絶縁膜を有し、溝の
底部からある深さを残して埋設された多結晶シリコン膜
を有し、この多結晶シリフン膜上の溝にポロンリン珪酸
ガラス膜を有し、ボロンリン珪酸ガラス膜の上部がシリ
コン酸化膜で覆われている構造を有する半導体装置を得
る。
また、本発明によれば、シリコン半導体基板の一主面上
より基板内部に向う溝を形成する工程と、溝の内部表面
に絶縁膜を形成する工程と多結晶シリコン膜を堆積し溝
内部を充填する工程と、多結晶シリコン膜をエッチバッ
クし多結晶シリコン膜上に０．３μｍ以上の深さを残す
工程と、テトラエトキシオルソシリケー）　（ＴＥ０１
）の熱分解による減圧気相成長法によりボロンリン珪酸
ガラス膜を堆積して溝を充填する工程とリフローし平坦
化する工程と、ポロンリン珪酸ガラス膜をエッチバック
し、溝内部にポロンリン珪酸ガラス膜を残す工程と、ポ
ロンリン珪酸ガラス膜上なシリコン酸化膜で覆うことを
有する半導体装置の製造方法を得る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第２図（ａ）〜（ｃ）及び第１図は本発明の一実施例を
工程順に示した断面図である。第２図（ａ）はシリコン
半導体基板１上に熱酸化法によりシリコン酸化膜２を１
０００人厚に形成し、写真食刻法により選択的にシリコ
ン酸化膜２に開孔部を設け、次いで開孔部に露出したシ
リコン基板１に異方性食刻法により深さ４μｍの溝を形
成し、溝内壁を選択的に酸化しシリコン酸化膜４を２０
００人厚に形成し、シリコン窒化膜５を１ｏｏｏ人厚に
減圧式ＣＶＤ法により堆積し、多結晶シリコン膜を２μ
ｍ厚に堆積したところである。次に、多結晶シリコン膜
６をシリコン基板１表面から深さ０．３〜０，５μｍの
潔さまでエッチバックし第２図（ｂ）となる。次に、第
２図（ｃ）に示すように、ボロンリン珪酸ガラス膜７を
２μｍ厚に堆積し９００℃から１０００℃の熱処理を施
してボロンリン珪酸ガラス膜９をリフローし、表面を平
坦化する。
次に第１図に示すようにボロンリン珪酸ガラス膜７を弗
化水素酸などにより溝が平坦になるように残した後シリ
コン酸化膜８を成長させる。このとき、ボロンリン珪酸
ガラス膜の堆積には、ＴＥ０１の熱分解による減圧ＣＶ
Ｄ法を用いることでより平坦な形状を得ることが可能と
なる。また溝内部にシリコン窒化膜５を形成することに
よりボロンリン珪酸ガラス膜６９からシリコン基板１へ
のポロン原子あるいはリン原子の拡散を防止するのに有
効である。
〔発明の効果〕
以上説明したように、本発明は溝内部を多結晶シリコン
膜及びボロンリン珪酸ガラス膜で埋設しているために、
熱膨張による結晶歪及び溝内の多結晶シリコン膜表面の
酸化工程が必要ないため、酸化時の堆積増加による歪が
生じないという効果がある。またシリコン基板表面から
溝内の多結晶シリコン膜表面までの深さがシリコン基板
上の絶縁膜厚さよりも充分に深いためシリコン基板１中
に形成した素子へのコンタクト孔を開孔する際のコンタ
クト孔と溝との余裕が最小限に短縮でき、素子の微細化
に有効である。またボロンリン珪酸ガラス膜を埋設する
深さを２μｍ以内に抑えることによりポロンリン珪酸ガ
ラス膜堆積時に第４図（ａ）に示すような“′す′°の
発生が無く溝上面の平坦性向上に効果が大きいという効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の断面図、
第２図（ａ）〜（ｃ）は本発明の一実施例による製造方
法を工程順に示した断面図、第３図（ａ）〜（ｃ）及び
第４図（ａ）〜（ｃ）はそれぞれ従来の半導体装置の各
側を工程順に示した断面図である。 １・・・・・・シリコン基Ｌ　　２，４，８．９・・・
・・・シリコン酸化膜、３，５・・・・・・シリコン窒
化膜、６・・・・・・多結晶シリコン膜、７・・・・・
・ボロンリン珪酸ガラス膜。 代理人　弁理士　　内　原　　　音 第 Ｚ 閏 宅 づ 口

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板の一主面上より基板内部に向う溝を有
    し、該溝の側壁及び底部に絶縁膜を有し、該溝の底部よ
    り少くとも溝の上部の一部を残して埋設した多結晶シリ
    コン膜を有し、該多結晶シリコン膜の上部に残った溝に
    ボロン・リン珪酸ガラス膜を有し、該ボロン・リン珪酸
    ガラス膜がシリコン酸化膜で覆われていることを特徴と
    する半導体装置
  2. （２）半導体基板の一主面上より基板内部に向う溝を形
    成する工程と、該溝の側壁に絶縁膜を形成する工程と、
    多結晶シリコン膜を前記絶縁膜上に堆積し、前記溝内部
    に充填する工程と、前記多結晶シリコン膜をエッチバッ
    クして前記溝内に０．３μｍ以上の深さを残す工程と、
    ボロン・リン珪酸ガラス膜を堆積する工程と、前記ボロ
    ン・リン珪酸ガラス膜をリフローして平坦化する工程と
    、前記ボロン・リン珪酸ガラス膜をエッチバックして溝
    内部に前記ボロン・リン珪酸ガラス膜を残す工程と、前
    記溝内の露出したボロン・リン珪酸ガラス膜上をシリコ
    ン酸化膜で覆う工程とを有することを特徴とする半導体
    装置の製造方法
  3. （３）前記ボロン・リン珪酸ガラス膜をテトラエトキシ
    オルソシリケート（ＴＥＯＳ）の熱分解による減圧気相
    成長法により堆積させることを特徴とする特許請求の範
    囲第２項記載の半導体装置の製造方法
JP63311143A 1988-12-08 1988-12-08 半導体装置およびその製造方法 Expired - Lifetime JPH0834242B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63311143A JPH0834242B2 (ja) 1988-12-08 1988-12-08 半導体装置およびその製造方法
US07/448,076 US5099304A (en) 1988-12-08 1989-12-08 Semiconductor device with insulating isolation groove

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63311143A JPH0834242B2 (ja) 1988-12-08 1988-12-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH02156552A true JPH02156552A (ja) 1990-06-15
JPH0834242B2 JPH0834242B2 (ja) 1996-03-29

Family

ID=18013631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63311143A Expired - Lifetime JPH0834242B2 (ja) 1988-12-08 1988-12-08 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5099304A (ja)
JP (1) JPH0834242B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027983A (en) * 1994-06-02 2000-02-22 Hitachi, Ltd. Method of manufacturing trench isolate semiconductor integrated circuit device
KR100518536B1 (ko) * 2002-08-07 2005-10-04 삼성전자주식회사 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자
JP2010516060A (ja) * 2007-01-09 2010-05-13 マックスパワー・セミコンダクター・インコーポレイテッド 半導体装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306940A (en) * 1990-10-22 1994-04-26 Nec Corporation Semiconductor device including a locos type field oxide film and a U trench penetrating the locos film
US5387550A (en) * 1992-02-07 1995-02-07 Micron Technology, Inc. Method for making a fillet for integrated circuit metal plug
US5716888A (en) * 1993-06-30 1998-02-10 United Microelectronics Corporation Stress released VLSI structure by void formation
US5393709A (en) * 1993-06-30 1995-02-28 United Microelectronics Corporation Method of making stress released VLSI structure by the formation of porous intermetal layer
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US5516720A (en) * 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5508234A (en) * 1994-10-31 1996-04-16 International Business Machines Corporation Microcavity structures, fabrication processes, and applications thereof
US6008526A (en) * 1995-05-30 1999-12-28 Samsung Electronics Co., Ltd. Device isolation layer for a semiconductor device
US5616513A (en) * 1995-06-01 1997-04-01 International Business Machines Corporation Shallow trench isolation with self aligned PSG layer
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6333274B2 (en) 1998-03-31 2001-12-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
US6146970A (en) * 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US6734564B1 (en) * 1999-01-04 2004-05-11 International Business Machines Corporation Specially shaped contact via and integrated circuit therewith
US6080638A (en) * 1999-02-05 2000-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of thin spacer at corner of shallow trench isolation (STI)
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit
KR20000074355A (ko) * 1999-05-20 2000-12-15 김영환 반도체소자의 격리영역 형성방법
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
JP2001326273A (ja) * 2000-05-16 2001-11-22 Denso Corp 半導体装置の製造方法
US6277709B1 (en) * 2000-07-28 2001-08-21 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation structure
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6777829B2 (en) 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
TW536775B (en) * 2002-04-18 2003-06-11 Nanya Technology Corp Manufacturing method of shallow trench isolation structure
US6780728B2 (en) * 2002-06-21 2004-08-24 Micron Technology, Inc. Semiconductor constructions, and methods of forming semiconductor constructions
US6825097B2 (en) 2002-08-07 2004-11-30 International Business Machines Corporation Triple oxide fill for trench isolation
JP2004111429A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置
DE10246389B4 (de) * 2002-10-04 2007-04-26 Infineon Technologies Ag Verfahren zum Herstellen eines Trench-Halbleiterbauelements
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
US7166539B2 (en) * 2003-07-22 2007-01-23 Micron Technology, Inc. Wet etching method of removing silicon from a substrate
US7115532B2 (en) * 2003-09-05 2006-10-03 Micron Technolgoy, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
KR100745917B1 (ko) * 2006-01-23 2007-08-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US7670895B2 (en) * 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US20070249127A1 (en) * 2006-04-24 2007-10-25 Freescale Semiconductor, Inc. Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US7491622B2 (en) * 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US7528078B2 (en) * 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
KR100764742B1 (ko) * 2006-06-16 2007-10-08 삼성전자주식회사 반도체 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133645A (en) * 1981-02-12 1982-08-18 Fujitsu Ltd Semiconductor integrated circuit device and manufacture thereof
JPS61232631A (ja) * 1985-04-09 1986-10-16 Nec Corp 半導体装置
JPS61264736A (ja) * 1985-05-17 1986-11-22 Nec Corp 半導体集積回路装置の製造方法
JPS62173738A (ja) * 1986-01-22 1987-07-30 シ−メンス、アクチエンゲゼルシヤフト 集積半導体回路の絶縁分離溝の充填方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
DE3265339D1 (en) * 1981-03-20 1985-09-19 Toshiba Kk Method for manufacturing semiconductor device
US4819054A (en) * 1982-09-29 1989-04-04 Hitachi, Ltd. Semiconductor IC with dual groove isolation
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4621414A (en) * 1985-03-04 1986-11-11 Advanced Micro Devices, Inc. Method of making an isolation slot for integrated circuit structure
US4888300A (en) * 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
KR930001499B1 (ko) * 1987-07-07 1993-03-02 오끼뎅끼 고오교오 가부시끼가이샤 반도체 장치의 제조방법
JPS6455853A (en) * 1987-08-27 1989-03-02 Toshiba Corp Semiconductor device and manufacture thereof
US4855804A (en) * 1987-11-17 1989-08-08 Motorola, Inc. Multilayer trench isolation process and structure
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133645A (en) * 1981-02-12 1982-08-18 Fujitsu Ltd Semiconductor integrated circuit device and manufacture thereof
JPS61232631A (ja) * 1985-04-09 1986-10-16 Nec Corp 半導体装置
JPS61264736A (ja) * 1985-05-17 1986-11-22 Nec Corp 半導体集積回路装置の製造方法
JPS62173738A (ja) * 1986-01-22 1987-07-30 シ−メンス、アクチエンゲゼルシヤフト 集積半導体回路の絶縁分離溝の充填方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027983A (en) * 1994-06-02 2000-02-22 Hitachi, Ltd. Method of manufacturing trench isolate semiconductor integrated circuit device
US6432799B1 (en) 1994-06-02 2002-08-13 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US6649487B2 (en) 1994-06-02 2003-11-18 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
KR100518536B1 (ko) * 2002-08-07 2005-10-04 삼성전자주식회사 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자
JP2010516060A (ja) * 2007-01-09 2010-05-13 マックスパワー・セミコンダクター・インコーポレイテッド 半導体装置
US8546878B2 (en) 2007-01-09 2013-10-01 Maxpower Semiconductor, Inc. Semiconductor device incorporating charge balancing
US8618599B2 (en) 2007-01-09 2013-12-31 Maxpower Semiconductor, Inc. Method of manufacture for a semiconductor device
US8659074B2 (en) 2007-01-09 2014-02-25 Maxpower Semiconductor, Inc. Semiconductor device

Also Published As

Publication number Publication date
US5099304A (en) 1992-03-24
JPH0834242B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
JPH02156552A (ja) 半導体装置およびその製造方法
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
JPH02214140A (ja) トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法
JPS63234534A (ja) 半導体素子の製造方法
US5326715A (en) Method for forming a field oxide film of a semiconductor device
JP2003297916A (ja) シャロートレンチアイソレーション方法
JPS6325947A (ja) 半導体装置の製造方法
JPH0521591A (ja) 半導体装置の製造方法
JPS6325708B2 (ja)
JPH0555361A (ja) 半導体装置及びその製造方法
JP2688090B2 (ja) 半導体装置の製造方法
JP2812013B2 (ja) 半導体装置の製造方法
US6261966B1 (en) Method for improving trench isolation
JPH01258439A (ja) 半導体装置およびその製造方法
KR19990021366A (ko) 반도체 장치의 소자 분리방법
JPH01129439A (ja) 半導体装置の製造方法
KR100203906B1 (ko) 반도체 소자의 소자분리막 제조방법
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
JP3367484B2 (ja) 半導体装置及びその製造方法
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
JPS5950540A (ja) 半導体装置の製造方法
KR20010001202A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JPS63144542A (ja) 半導体装置及びその製造方法
JPH0344060A (ja) 半導体集積回路装置の製造方法
JPS61112343A (ja) 半導体装置の製造方法